JPH10127093A - Control device of pulse width modulation inverter - Google Patents
Control device of pulse width modulation inverterInfo
- Publication number
- JPH10127093A JPH10127093A JP8299392A JP29939296A JPH10127093A JP H10127093 A JPH10127093 A JP H10127093A JP 8299392 A JP8299392 A JP 8299392A JP 29939296 A JP29939296 A JP 29939296A JP H10127093 A JPH10127093 A JP H10127093A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- pulse
- phase
- sampling period
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/60—Other road transportation technologies with climate change mitigation effect
- Y02T10/72—Electric energy management in electromobility
Landscapes
- Electric Propulsion And Braking For Vehicles (AREA)
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、３レベルインバー
タの制御装置に係り、特に、パルス幅変調方式インバー
タの制御装置に関する。The present invention relates to a control device for a three-level inverter, and more particularly to a control device for a pulse width modulation type inverter.
【０００２】[0002]
【従来の技術】直流を交流に変換して誘導電動機を駆動
するインバータ、特に、主回路用のスイッチング素子と
して高耐圧のゲートターンオフサイリスタ（ＧＴＯサイ
リスタ）を用い、電気車用誘導電動機を駆動するインバ
ータはこれまで数多く実用化されている。これらのイン
バータは、交流端子に２レベルの電位を出力するものが
一般的であり、最大５００Ｈｚ程度のパルス幅変調（Ｐ
ＷＭ）制御により、出力電圧の制御が行われている。一
方、近年になって、直流電源の高電位点と低電位点のほ
かに、これら高電位点と低電位点の間の中間電位点を設
け、スイッチング素子群の選択的なオン・オフ制御によ
って高電位点、低電位点または中間電位点の３レベルの
電位を選択的に交流端子に導出する３レベルインバータ
（ニュートラルポイントクランプド（ＮＰＣ）インバー
タともいう。）の技術が確立し、ＧＴＯサイリスタによ
る２レベルインバータに代って、電気車用誘導電動機を
駆動するインバータの主流になりつつある。３レベルイ
ンバータは、スイッチング周波数を見かけ上高められる
ため、電流リプルの少ない交流出力を得ることができ、
また、直流電圧源の分割により、スイッチング素子の印
加電圧を低減でき、スイッチング素子の低耐圧化を図れ
るなどの特徴を備えており、高周波スイッチング素子の
絶縁ゲート形バイポーラトランジスタ（ＩＧＢＴ）の適
用例が多い。一方、電気車内には、車両用の補助電源装
置として静止形補助電源装置（ＳＩＶ：Ｓｔａｔｉｃ
ＩｎＶｅｒｔｅｒ スタティック インバータ）が使用
されている。静止形補助電源装置の制御は一定電圧、一
定周波数のＣＶＣＦインバータであるが、近年、高圧の
ＩＧＢＴ素子を用いたインバータ技術を静止形補助電源
装置に応用し、誘導電動機駆動用の可変電圧、可変周波
数のＶＶＶＦインバータと共用できる静止形補助電源装
置とすることで、ＶＶＶＦインバータを静止形補助電源
装置の非常時用バックアップとするシステムの実用化が
進んでいる。2. Description of the Related Art An inverter for driving an induction motor by converting a direct current into an alternating current, in particular, an inverter for driving an induction motor for an electric vehicle using a gate turn-off thyristor (GTO thyristor) having a high breakdown voltage as a switching element for a main circuit. Has been put to practical use so far. These inverters generally output a two-level potential to an AC terminal, and a pulse width modulation (P
The output voltage is controlled by the WM) control. On the other hand, in recent years, in addition to the high potential point and the low potential point of the DC power supply, an intermediate potential point between the high potential point and the low potential point has been provided, and selective on / off control of the switching element group has been performed. The technology of a three-level inverter (also referred to as a neutral point clamped (NPC) inverter) for selectively leading three levels of potentials of a high potential point, a low potential point, and an intermediate potential point to an AC terminal has been established, and a GTO thyristor is used. Inverters that drive induction motors for electric vehicles are becoming the mainstream instead of two-level inverters. Since the switching frequency of the three-level inverter can be increased apparently, an AC output with little current ripple can be obtained.
In addition, the DC voltage source is divided so that the applied voltage of the switching element can be reduced, and the switching element can be reduced in withstand voltage. The application example of the insulated gate bipolar transistor (IGBT) of the high frequency switching element is an example. Many. On the other hand, in an electric vehicle, a stationary auxiliary power supply (SIV: Static) is used as an auxiliary power supply for a vehicle.
Inverter static inverter) is used. The control of a static auxiliary power supply is a CVCF inverter of a constant voltage and a constant frequency. In recent years, however, inverter technology using a high-voltage IGBT element has been applied to a static auxiliary power supply to control a variable voltage and a variable for driving an induction motor. By using a static auxiliary power supply that can be shared with a frequency VVVF inverter, a system that uses the VVVF inverter as an emergency backup of the static auxiliary power supply has been put into practical use.
【０００３】[0003]
【発明が解決しようとする課題】ところで、車両用の静
止形補助電源装置では、騒音の低減、高速応答のためス
イッチング周波数を４〜６ｋＨｚ程度に設定している
が、電動機駆動用のＶＶＶＦインバータと共用する場合
には、ＶＶＶＦインバータのスイッチング周波数がイン
バータの熱損失から５００〜１．５ｋＨｚ程度のため、
静止形補助電源装置のスイッチング周波数もこの範囲内
にする必要がある。スイッチング周波数が４〜６ｋＨｚ
と高い場合には、ＰＷＭパルスをインバータの位相とは
無関係に出力する、いわゆる非同期のパルスパターンで
も出力電圧波形をほぼ正弦波にすることができるが、ス
イッチング周波数が５００〜１．５ｋＨｚと低くなる
と、出力電圧の波形歪みを少なくするために、ＰＷＭパ
ルスをインバータの位相と同期させる、いわゆる同期パ
ルスパターンを行う必要がある。しかし、スイッチング
周波数を例えば１ｋＨｚ程度とすると、電源周波数が６
０Ｈｚの場合、１６〜２０パルスの同期パルスを発生さ
せなければならず、ＶＶＶＦインバータのソフト的なパ
ルス発生手段では、パルスパターン処理を高速にしなけ
ればならない問題があった。In a stationary auxiliary power supply device for a vehicle, the switching frequency is set to about 4 to 6 kHz for noise reduction and high-speed response. However, a VVVF inverter for driving an electric motor and a VVVF inverter for driving a motor are required. In the case of common use, since the switching frequency of the VVVF inverter is about 500 to 1.5 kHz from the heat loss of the inverter,
The switching frequency of the static auxiliary power supply must also be within this range. Switching frequency is 4-6kHz
If the switching frequency is low, the output voltage waveform can be made almost sinusoidal even with a so-called asynchronous pulse pattern that outputs a PWM pulse irrespective of the phase of the inverter, but when the switching frequency becomes as low as 500 to 1.5 kHz. In order to reduce the waveform distortion of the output voltage, it is necessary to perform a so-called synchronous pulse pattern for synchronizing the PWM pulse with the inverter phase. However, if the switching frequency is, for example, about 1 kHz, the power supply frequency becomes 6 kHz.
In the case of 0 Hz, 16 to 20 synchronization pulses must be generated, and the pulse pattern processing means of the VVVF inverter has a problem that the pulse pattern processing must be performed at high speed.
【０００４】本発明の課題は、同期パルスの発生を簡単
に行い、また、位相０度付近にパルスを発生しないよう
にすると共に、三相対称な出力電圧の発生を容易に実現
するに好適なパルス幅変調方式インバータの制御装置を
提供することにある。An object of the present invention is to easily generate a synchronization pulse, prevent a pulse from being generated near a phase of 0 degree, and easily generate a three-phase symmetric output voltage. An object of the present invention is to provide a control device for a pulse width modulation type inverter.
【０００５】[0005]
【課題を解決するための手段】上記課題は、３レベルイ
ンバータにおいて、インバータの基本波位相と瞬時出力
電圧指令である変調波信号を同期させる手段と、変調波
信号の０度位相を搬送波信号の１／４周期分遅らせてＰ
ＷＭパルスを発生する手段を設け、前記同期させる手段
は、搬送波信号の１／４周期のサンプリング周期にイン
バータの電源周波数からインバータの基本位相の増加分
を演算し、基本位相の増加分を積算してインバータ基本
位相とする処理を行うとき、１サンプリング周期の基本
位相の増加分を加算し、次のサンプリング周期に基本位
相の値が３６０度以上になると判断した場合に、基本位
相の増加分の加算処理を行わず、現在のサンプリング周
期で強制的に基本位相を０度に設定し、また、前記ＰＷ
Ｍパルスを発生する手段は、搬送波信号の１／４周期の
サンプリング周期に瞬時出力電圧指令である変調波信号
に比例したパルスデータを演算し、演算結果データを次
のサンプリング周期にパルスとして出力することによっ
て、解決される。In a three-level inverter, a means for synchronizing a fundamental wave phase of the inverter with a modulated wave signal which is an instantaneous output voltage command, and a method of synchronizing a 0 degree phase of the modulated wave signal with a carrier wave signal. P delayed by 1/4 cycle
A means for generating a WM pulse, wherein the means for synchronizing calculates an increase in the basic phase of the inverter from the power supply frequency of the inverter in a sampling cycle of 1/4 of the carrier signal, and integrates the increase in the basic phase. When the process of setting the inverter basic phase is performed, the increment of the basic phase in one sampling cycle is added, and when it is determined that the value of the basic phase becomes 360 degrees or more in the next sampling cycle, the increment of the basic phase is determined. Without performing the addition process, the basic phase is forcibly set to 0 degrees in the current sampling period.
The means for generating the M pulse calculates pulse data proportional to the modulated wave signal, which is an instantaneous output voltage command, in a 1/4 sampling cycle of the carrier signal, and outputs the calculation result data as a pulse in the next sampling cycle. It is solved by.
【０００６】本発明は、電源周波数が一定の場合、位相
０度付近に余分なパルスを発生させることなく、簡単に
同期パルスを発生させることができ、出力電圧の波形の
歪みを抑制することが可能になる。また、サンプリング
周期を搬送波の１／４周期に相当させることにより、位
相の調整をせずに、簡単に搬送波信号の１／４周期ずら
したパルスを出力することができ、三相対称な出力電圧
の発生を容易に実現することができる。According to the present invention, when the power supply frequency is constant, a synchronizing pulse can be easily generated without generating an extra pulse near the phase of 0 degree, and the distortion of the output voltage waveform can be suppressed. Will be possible. Further, by making the sampling period correspond to a quarter period of the carrier wave, it is possible to easily output a pulse shifted by a quarter period of the carrier signal without adjusting the phase. Can be easily realized.
【０００７】[0007]
【発明の実施の形態】以下、本発明の実施形態を図面を
用いて説明する。図２は、本発明の対象となる車両用の
静止形補助電源装置の構成を示す。図２において、７０
は直流電圧源である電車線、７１、７２は直流電圧源７
０の電圧から中間点Ｎ（中性点と呼ぶ。）を作り出すた
め、分割したコンデンサ、５０は還流用の整流素子を備
えた自己消弧可能なスイッチング素子であり、例えばＩ
ＧＢＴにより構成される３レベルインバータの主回路を
示すブロック、６０、６１、６２は３レベルインバータ
５０の三相交流出力に接続されるフィルタリアクトル、
６３、６４、６５は同じく三相交流出力に接続されるフ
ィルタコンデンサであり、これらフィルタリアクトルと
フィルタコンデンサによって３レベルインバータ５０の
交流出力に含まれている高調波を除去して歪みのない正
弦波交流出力を得る。５１は三相の出力変圧器であり、
３レベルインバータ５０の発生する高圧の交流出力を負
荷の定格電圧であるＡＣ４４０Ｖ、ＡＣ２００Ｖ等に変
換する。５２は出力変圧器５１に接続されている車両内
のクーラー、蛍光灯などの負荷を示すブロックである。
直流電圧源７０はコンデンサ７１、７２によって分割さ
れ、３レベルインバータ５０に印加される。３レベルイ
ンバータ５０はスイッチング素子群の選択的なオン・オ
フ制御によって高電位点、低電位点または中間電位点の
３レベルの電位を選択的に交流端子に導出し、三相交流
を出力する。この三相交流をフィルタリアクトル６０〜
６２とフィルタコンデンサ６３〜６５に通して正弦波交
流出力を得、三相の出力変圧器５１を介して３相負荷に
供給する。ここでは、３レベルインバータの動作につい
ての説明は省略するが、主回路とその動作の詳細につい
ては、特開平５−３０８７０４号公報などに記載されて
いる。Embodiments of the present invention will be described below with reference to the drawings. FIG. 2 shows a configuration of a stationary auxiliary power supply device for a vehicle to which the present invention is applied. In FIG.
Is a train line which is a DC voltage source, and 71 and 72 are DC voltage sources 7
In order to generate an intermediate point N (neutral point) from the voltage of 0, the divided capacitor 50 is a self-extinguishing switching element provided with a rectifying element for reflux.
A block showing a main circuit of a three-level inverter constituted by a GBT; 60, 61, and 62 denote filter reactors connected to a three-phase AC output of the three-level inverter 50;
63, 64, and 65 are filter capacitors connected to the three-phase AC output. These filter reactors and filter capacitors remove the harmonics contained in the AC output of the three-level inverter 50, thereby eliminating distortion of the sine wave. Get AC output. 51 is a three-phase output transformer,
The high-voltage AC output generated by the three-level inverter 50 is converted to a load rated voltage of 440 V AC, 200 V AC, or the like. Reference numeral 52 denotes a block connected to the output transformer 51 and indicating a load such as a cooler and a fluorescent lamp in the vehicle.
DC voltage source 70 is divided by capacitors 71 and 72 and applied to three-level inverter 50. The three-level inverter 50 selectively outputs a three-level potential of a high potential point, a low potential point, or an intermediate potential point to an AC terminal by selective on / off control of a switching element group, and outputs a three-phase alternating current. This three-phase AC is applied to the filter reactor 60 ~
A sine wave AC output is obtained through the filter 62 and the filter capacitors 63 to 65, and supplied to a three-phase load via the three-phase output transformer 51. Although the description of the operation of the three-level inverter is omitted here, the details of the main circuit and its operation are described in Japanese Patent Application Laid-Open No. 5-308704.
【０００８】図１は、本発明の一実施形態によるパルス
幅変調方式インバータの制御装置を示す。本実施形態
は、インバータの基本位相θを演算する位相演算部１、
電源周波数Ｆｉと基本位相θの同期をとる同期処理部
２、正弦波信号を出力する正弦波換算部３、インバータ
の瞬時電圧指令を出力する振幅設定部４、所要のサンプ
リング周期を出力するサンプリング設定部５、乗算器
６、ＰＷＭパルスを発生するパルス発生部７から構成す
る。FIG. 1 shows a control device of a pulse width modulation type inverter according to an embodiment of the present invention. In the present embodiment, a phase calculation unit 1 that calculates a basic phase θ of an inverter,
A synchronization processing unit 2 for synchronizing the power supply frequency Fi with the basic phase θ, a sine wave conversion unit 3 for outputting a sine wave signal, an amplitude setting unit 4 for outputting an instantaneous voltage command of the inverter, and a sampling setting for outputting a required sampling period. It comprises a unit 5, a multiplier 6, and a pulse generator 7 for generating a PWM pulse.
【０００９】位相演算部１は、電源周波数Ｆｉの値から
サンプリング周期Ｔｓ毎に、位相増加分Δθを演算し、
これを積算して基本位相θを求める。The phase calculator 1 calculates a phase increment Δθ for each sampling period Ts from the value of the power supply frequency Fi,
This is integrated to determine the basic phase θ.
【数１】 ここで、θｎは今回のサンプリング周期における基本位
相の積算値 θｎ−１は前回までのサンプリング周期における基本位
相の積算値 なお、一般にサンプリング周期Ｔｓ0は、インバータの
スイッチング周波数をＦｓｗすると(Equation 1) Here, θn is the integrated value of the basic phase in the current sampling cycle θn−1 is the integrated value of the basic phase in the previous sampling cycle Note that, in general, the sampling cycle Ts 0 is the switching frequency of the inverter, Fsw
【数２】 の関係がある。（２）式で得られるＴｓ0毎にパルスを
交互に立ち上げ・立ち下げを行えば、Ｆｓｗ一定のパル
スが得られる。すなわち、Ｔｓ0がＰＷＭ（パルス幅変
調）時の搬送波の１／２周期に相当する。本実施形態で
はサンプリング周期ＴｓはＴｓ0の１／２、すなわち、
搬送波の１／４周期に設定する。位相演算部１の出力１
０（＝基本位相θ）は同期処理部２に入力する。一方、
クロックＴｃをサンプリング設定部５において所要のサ
ンプリング周期Ｔｓに分周し、サンプリング設定部５の
出力１４（＝Ｔｓ）を同期処理部２に入力する。同期処
理部２は、基本位相θの演算時に、次回のサンプリング
周期で位相増加分を積算したとき、位相が３６０度を越
えてしまう場合には強制的に今回のサンプリング周期の
基本位相を０度に設定する。これにより、電源周波数Ｆ
ｉと基本位相θの同期をとる。同期処理部２の出力１１
（＝同期をとった基本位相θ）は正弦波換算部３におい
て正弦波信号１２に換算される。振幅設定部４は、出力
電圧指令Ｅ*を入力し、所要のインバータの瞬時電圧指
令を求める。このインバータの瞬時電圧指令１３と正弦
波信号１２とは乗算器６に入力し、インバータの瞬時電
圧出力指令１５を演算する。瞬時出力電圧指令１５はパ
ルス発生部７に入力する。パルス発生部７は、瞬時電圧
出力指令１５に応じたパルスタイムデータを演算し、サ
ンプリング周期Ｔｓ毎にタイミングをとってパルスを発
生させる。ここで、Ｔｓは（２）式における一般的なサ
ンプリング周期の１／２になっているので、演算された
パルスデータが今回のサンプリング周期内に立ち上げま
たは立ち下げを行うデータであるのかの判定を行い、今
回立ち上げまたは立ち下げを行うデータであるなら、パ
ルスを発生する動作を行う。次回のサンプリング周期に
おける立ち上げまたは立ち下げを行うデータであるな
ら、次回のサンプリング周期内で演算されたパルスデー
タから前回のサンプリング周期分の補正を行った後、パ
ルスを発生する動作を行う。したがって、２回連続のサ
ンプリング周期でパルスの立ち上げまたは立ち下げ動作
を行うことになる。(Equation 2) There is a relationship. By alternately raising and lowering the pulse for each Ts 0 obtained by the equation (2), a pulse having a constant Fsw can be obtained. That is, Ts 0 corresponds to a half cycle of the carrier wave at the time of PWM (pulse width modulation). In the present embodiment, the sampling period Ts is の of Ts 0 , that is,
Set to 1/4 period of carrier wave. Output 1 of phase calculation unit 1
0 (= basic phase θ) is input to the synchronization processing unit 2. on the other hand,
The clock Tc is frequency-divided by the sampling setting unit 5 into a required sampling period Ts, and the output 14 (= Ts) of the sampling setting unit 5 is input to the synchronization processing unit 2. When calculating the basic phase θ, the synchronization processing unit 2 forcibly sets the basic phase of the current sampling cycle to 0 degree if the phase exceeds 360 degrees when the phase increment is added in the next sampling cycle. Set to. Thereby, the power supply frequency F
i and the basic phase θ are synchronized. Output 11 of synchronization processing unit 2
(= The synchronized basic phase θ) is converted into a sine wave signal 12 in the sine wave conversion unit 3. The amplitude setting unit 4 receives the output voltage command E * and obtains a required instantaneous voltage command of the inverter. The instantaneous voltage command 13 of the inverter and the sine wave signal 12 are input to the multiplier 6 to calculate the instantaneous voltage output command 15 of the inverter. The instantaneous output voltage command 15 is input to the pulse generator 7. The pulse generator 7 calculates pulse time data according to the instantaneous voltage output command 15, and generates a pulse at a timing for each sampling cycle Ts. Here, since Ts is の of the general sampling period in the equation (2), it is determined whether the calculated pulse data is data that rises or falls within the current sampling period. Is performed, and if it is the data to be started or dropped this time, an operation of generating a pulse is performed. If the data is to rise or fall in the next sampling cycle, an operation of generating a pulse is performed after correcting the pulse data calculated in the next sampling cycle for the previous sampling cycle. Therefore, a pulse rising or falling operation is performed in two consecutive sampling periods.
【００１０】図３、図４は、本実施形態の同期処理部２
における電源周波数Ｆｉと基本位相θの同期処理の詳細
を示す。図３は、電源周波数Ｆｉの値からサンプリング
周期Ｔｓ毎に演算した位相増加分Δθを積算した基本位
相θと正弦波信号に変換した基本位相θを示す。図４
は、電源周波数Ｆｉと基本位相θの同期の求め方を示
す。１周期を図３に示すリミット値になるよう設定す
る。例えば、１周期を１６進数の＄００００〜＄ＦＦＦ
Ｆまでの＄１００００とすれば、１６ビットカウンタで
は＄ＦＦＦＦの次は＄００００のため、図３のようなカ
ウンタを作成でき、これを正弦波に変換すれば、交流信
号が得られる。ここで、電源周波数Ｆｉが一定であるか
ら、図４に示すように、サンプリング周期Ｔｓ毎の位相
増加分Δθは一定値となる。リミット値がΔθでちょう
ど割り切れる値なら、同期をとるのは簡単だが、通常は
割り切れる値ではないので、図４のように誤差（リミッ
トオーバー）をもっている。したがって、Ｔ2の時点で
次回サンプリングＴ3の基本位相の演算を行い、これが
リミット値を越えるならば、Ｔ3で位相を０度にリセッ
トするのではなく、Ｔ2の時点で基本位相を０度に強制
的にリセットする。ΔθとＴｓの値によってはＴ3の時
点でわずかにリミット値を越える場合も発生するが、こ
の場合でも誤差を少なくするために、Ｔ3でリセットさ
せるのではなく、リミット値を越える以前のサンプリン
グＴ2でリセットさせる。この処理によって位相０度付
近に余分なパルスを発生させることがない。このため、
同期パルスを発生するための同期処理手段の構成を簡単
化することが可能になる。FIGS. 3 and 4 show the synchronous processing unit 2 of the present embodiment.
The details of the synchronization process between the power supply frequency Fi and the basic phase θ in the above will be described. FIG. 3 shows a basic phase θ obtained by integrating the phase increment Δθ calculated for each sampling period Ts from the value of the power supply frequency Fi and a basic phase θ converted into a sine wave signal. FIG.
Shows how to obtain synchronization between the power supply frequency Fi and the basic phase θ. One cycle is set so as to become the limit value shown in FIG. For example, one cycle is hexadecimal $ 0000- $ FFF
Assuming that $ 10000 up to F, a 16-bit counter is $ 0000 next to $ FFFF, so that a counter as shown in FIG. 3 can be created. If this is converted into a sine wave, an AC signal can be obtained. Here, since the power supply frequency Fi is constant, as shown in FIG. 4, the phase increment Δθ for each sampling period Ts has a constant value. If the limit value is exactly divisible by Δθ, it is easy to achieve synchronization, but since it is not normally a divisible value, there is an error (limit over) as shown in FIG. Therefore, the basic phase of the next sampling T 3 is calculated at the time T 2 , and if this exceeds the limit value, the basic phase is reset to 0 at the time T 2 instead of resetting the phase to 0 degree at T 3. Force reset every time. Although the value of Δθ and Ts also occur when a slight excess of the limit value at the time of T 3, in order to reduce the error even in this case, instead of being reset at T 3, the previous sampling that exceeds the limit value to reset at T 2. By this processing, no extra pulse is generated near the phase of 0 degree. For this reason,
The configuration of the synchronization processing means for generating the synchronization pulse can be simplified.
【００１１】次に、図５〜図７を用いて、３レベルイン
バータの搬送波と瞬時電圧出力指令（Ｕ相の変調波と記
す。）の位相差に対する出力電圧の違いを説明する。一
般に３レベルインバータのＰＷＭパルスは、正側の搬送
波と負側の搬送波との二層の搬送波を用意し、この搬送
波と変調波信号を比較して作成する。図５は、搬送波の
１／４周期遅らせた位相に変調波の０度の位相がクロス
するようにした場合である。この場合、変調波の位相０
度からＵ相電圧の正側、負側のパルスまでの位相角Ｔｄ
１、Ｔｄ２は、変調波が正負対称であることから、Ｔｄ
１＝Ｔｄ２であり、そのパルス幅Ｔｐ１、Ｔｐ２も同一
幅となる。この関係は他の位相の正負パルスでも同じで
あり、完全な正負対称の電圧を発生する。これに対し、
図６は、搬送波の位相０度と変調波の位相０度をクロス
させた場合である。ここでは、Ｔｐ１のパルス幅がＴｐ
２に比べて狭くなる。また、図７は、搬送波の１／２周
期遅らせた位相に変調波の０度の位相がクロスするよう
にした場合である。ここでは、Ｔｐ２のパルス幅がＴｐ
１に比べて狭くなる。以上のことから、搬送波の１／４
周期遅らせた位相に変調波の０度の位相がクロスするよ
うにすれば、完全に正負対称の電圧を出力することがで
きる。Next, the difference in output voltage with respect to the phase difference between the carrier of the three-level inverter and the instantaneous voltage output command (referred to as a U-phase modulated wave) will be described with reference to FIGS. Generally, a PWM pulse of a three-level inverter is prepared by preparing a two-layer carrier wave including a positive carrier wave and a negative carrier wave, and comparing the carrier wave with the modulated wave signal. FIG. 5 shows a case where the 0 degree phase of the modulated wave crosses the phase delayed by 1/4 cycle of the carrier wave. In this case, the phase of the modulated wave is 0
Phase angle Td from degree to positive and negative pulses of U-phase voltage
1, Td2 is Td because the modulated wave is symmetric
1 = Td2, and the pulse widths Tp1 and Tp2 are also the same. This relationship is the same for positive and negative pulses of other phases, and generates a completely positive and negative symmetric voltage. In contrast,
FIG. 6 shows a case where the phase of the carrier wave and the phase of the modulated wave cross each other. Here, the pulse width of Tp1 is Tp
It becomes narrower than 2. FIG. 7 shows a case where the phase of the modulated wave at 0 ° crosses the phase delayed by 周期 cycle of the carrier wave. Here, the pulse width of Tp2 is Tp
It becomes narrower than 1. From the above, 1/4 of the carrier wave
If the 0-degree phase of the modulated wave crosses the phase delayed in the period, a completely positive-negative symmetric voltage can be output.
【００１２】また、変調波１周期内において比較する搬
送波の数、いわゆるパルス数について説明する。インバ
ータの場合同期パルスのパルス数は、各線間電圧の対称
性、三相の線間電圧波形が１２０度位相差をもった同一
波形であるなどの条件から、３の倍数でかつ奇数である
４５、２７、１５、９パルス等の選択の制約がある。図
８は、搬送波の１／４周期遅らせた位相に変調波の０度
の位相がクロスするようにした場合の１５パルスモード
のＵ相出力電圧を示す。この場合、図示のように正負対
称の出力電圧を発生する。図９には、同じくＵ相、Ｖ
相、Ｗ相の各出力電圧を示す。これより、各相電圧は、
１２０度位相差をもった三相対称な波形が得られる。Next, the number of carriers to be compared within one cycle of the modulated wave, that is, the number of pulses will be described. In the case of the inverter, the number of pulses of the synchronization pulse is a multiple of 3 and an odd number, because of the symmetry of each line voltage and the three-phase line voltage waveform being the same waveform having a phase difference of 120 degrees. , 27, 15, and 9 pulses. FIG. 8 shows the U-phase output voltage in the 15-pulse mode when the phase of the modulated wave crosses the phase delayed by 1/4 cycle of the carrier wave. In this case, a positive-negative symmetric output voltage is generated as shown. FIG. 9 also shows the U phase and V phase.
The output voltage of each phase is shown. Thus, each phase voltage is
A three-phase symmetric waveform having a phase difference of 120 degrees is obtained.
【００１３】図１０は、本実施形態のパルス発生部７に
おいて、搬送波の１／４周期遅らせた位相に変調波の０
度の位相がクロスするようなＰＷＭパルス発生の原理を
示す。図１０（ａ）はパルス作成の方法、図１０(ｂ)は
実際のパルス出力タイミングを示す。図１０において、
サンプリング周期Ｔｓは搬送波の０度、９０度、１８０
度、２７０度に相当する。なお、（２）式の通常のサン
プリング周期Ｔｓ0の場合は０度、１８０度のいわゆる
頂点となる。搬送波と変調波の交点Ａ１はサンプリング
周期Ｔ１１の演算で求められる。図１０（ａ）におい
て、パルスデータＴＡ１の大きさは、本来搬送波の最大
値ＣＭＡＸに対する搬送波と変調波との交点Ａ１におけ
るＣＡ１１に比例した値であるが、実際にはＣＡ１に比
例したデータを演算して得ることになる。搬送波の最大
値ＣＭＡＸに対応するパルスデータの最大値をＴＭＡＸ
とすると、ＴＭＡＸは２回分のＴｓに相当する。ＣＡ１
に比例するパルスデータＴＡ１は、FIG. 10 shows that, in the pulse generator 7 of the present embodiment, the modulated wave is shifted to a phase delayed by 1/4 cycle of the carrier wave.
The principle of generation of a PWM pulse in which the phases of degrees cross each other will be described. FIG. 10A shows a pulse generation method, and FIG. 10B shows an actual pulse output timing. In FIG.
The sampling period Ts is 0 degree, 90 degrees, 180 degrees of the carrier.
Degrees, which corresponds to 270 degrees. Note that the 0 degree, the so-called apex of the 180 degrees for a typical sampling period Ts 0 of equation (2). The intersection A1 of the carrier and the modulated wave is obtained by calculating the sampling period T11. In FIG. 10A, the magnitude of the pulse data TA1 is originally a value proportional to CA11 at the intersection A1 of the carrier and the modulated wave with respect to the maximum value CMAX of the carrier, but actually, the data proportional to CA1 is calculated. You will get it. The maximum value of the pulse data corresponding to the maximum value CMAX of the carrier is TMAX.
Then, TMAX corresponds to two Ts. CA1
The pulse data TA1 proportional to
【数３】 となる。これは立ち上がりパルスてあるので、図示のよ
うに次のサンプリング周期Ｔ１２からみて、ＴＡ１のタ
イミングでパルスを立ちあげることを意味する。ＴＭＡ
Ｘは前述のように２×Ｔｓに相当するが、Ｔ１０では何
も処理をしないので、実際のパルス立ち上げまでのタイ
ムデータＴＡ０１はＴ１１のサンプリング周期に入って
から、(Equation 3) Becomes Since this is a rising pulse, it means that the pulse rises at the timing of TA1 as seen from the next sampling period T12 as shown in the figure. TMA
X corresponds to 2 × Ts as described above, but since no processing is performed at T10, the time data TA01 until the actual pulse rise starts after entering the sampling cycle of T11.
【数４】 となるタイミングでパルスを立ちあげることになる。一
方、次の搬送波と変調波の交点Ａ２は、サンプリング周
期Ｔ１２における演算により求まり、パルスデータＴＡ
２の大きさは（３）式と同様に、(Equation 4) The pulse is started at the timing shown below. On the other hand, the intersection A2 of the next carrier wave and the modulated wave is obtained by the calculation in the sampling cycle T12, and the pulse data TA
The size of 2 is the same as in equation (3),
【数５】 により求められる。ＴＡ２は立ち下がりパルスであるの
で、このままのタイミングでパルスを立ち下げればよ
い。このようにしてパルスデータが演算できるが、ソフ
ト的にパルスを出力する場合に、パルスデータを演算し
たサンプリング周期内においてパルスを発生させること
は、他の相のパルスとの同期をとることを考えれば、実
現は難しい。すなわち、図１０のＴ１１のサンプリング
周期で演算したＴＡ１は、演算終了時には時間基準とな
るＴ１１を過ぎているので、図１０（ａ）に示すよう
に、Ｔ１１からＴＡ０１の時間でパルスを出力すること
はできない。実祭には、図１０（ｂ）に示すように、次
のサンプリング周期Ｔ１２内で発生させることになる。
まず、ＴＡ０１の時間基準をＴ１２にとって、Ｔ１２の
先頭で他の相のパルスとの同期をとってパルスデータ発
生処理を行うようにする。以上述べたように、サンプリ
ング周期Ｔｓは搬送波の１／４周期に相当するから、１
サンプリング周期後に発生するＰＷＭパルスは搬送波に
対して１／４周期ずれることになる。したがって、本実
施形態では、位相の調整をせずに、簡単に１／４周期ず
らしたパルスを出力でき、図９に示すような三相対称な
出力電圧を発生させることができる。また、このため、
ＰＷＭパルス発生手段として構成を簡単化することがで
きる。(Equation 5) Required by Since TA2 is a falling pulse, the pulse may be dropped at this timing. Pulse data can be calculated in this way, but when outputting pulses in software, generating pulses within the sampling period in which the pulse data was calculated may be synchronized with pulses of other phases. It is difficult to realize. That is, since TA1 calculated in the sampling cycle of T11 in FIG. 10 has passed T11 which is a time reference at the end of the calculation, a pulse is output from T11 to TA01 as shown in FIG. Can not. In the actual festival, as shown in FIG. 10 (b), it occurs within the next sampling period T12.
First, the time reference of TA01 is set to T12, and pulse data generation processing is performed at the beginning of T12 in synchronization with the pulse of another phase. As described above, since the sampling period Ts corresponds to a quarter period of the carrier, 1
The PWM pulse generated after the sampling cycle is shifted by 1/4 cycle with respect to the carrier. Therefore, in the present embodiment, a pulse shifted by 1/4 period can be easily output without adjusting the phase, and a three-phase symmetric output voltage as shown in FIG. 9 can be generated. Also for this,
The configuration can be simplified as the PWM pulse generating means.
【００１４】図１１は、図１に示す本実施形態のフロー
チャートである。１００はパルス発生部７の処理であ
り、サンプリング周期の先頭で前回のサンプリング周期
で演算したパルスデータ、例えばＴ１２の場合はＴｓ−
ＴＡ１＝ＴＡ０１になるデータを図示していない他の相
のパルスデータ及びイベント発生情報（ここでは立ち上
げ情報であり、これは後述の８００の処理で前回のサン
プリング周期で設定されている。）とともに、パルスス
ケジューラと呼ぶパルス発生処理手段内のレジスタに送
る。パルススケジューラはイベント発生タイマであり、
図１のクロックＴｃからハード的に作成された１μｓ周
期の図示しないフリーランタイマを持っており、このフ
リーランタイマの値がサンプリング処理の先頭からカウ
ントして、レジスタ内に送られたパルスデータＴＡ０１
と一致した場合に、予め送られたイベント発生情報（立
ち上げ情報）をもとにパルスを“０”から“１”に変化
させるイベントを発生させる。次のＴ１３のサンプリン
グ周期の場合には、同様の処理を行うが、Ｔ１２の８０
０の処理において、今度はイベントの立ち上げ情報を設
定するので、パルスを“１”から“０”に変化させるイ
ベントを発生させる。なお、１００のスケジューラ処理
は後述するスケジューラ処理のスキップ情報を最初に判
定し、スキップ情報があったならば、スケジューラ処理
を行わないようにしている。フローチャートの２００
は、位相演算部１と同期処理部２の処理の部分であり、
同期した基本位相θを演算する。３００は正弦波換算部
３の動作であり、位相θを正弦波信号に換算する。４０
０は振幅設定部４の処理であり、出力電圧指令Ｅ*を瞬
時の電圧指令に変換する。５００は４００の瞬時電圧指
令と３００の正弦波信号との乗算によりインバータの出
力電圧瞬時指令、いわゆる変調波信号を作成する。６０
０以降は再びパルス発生部７の処理であり、６００は今
回のサンプリング周期内に搬送波と変調波との交点があ
るかどうかを判定する。交点がある場合には、７００は
出力電圧瞬時指令の大きさに比例したパルスデータの演
算を行い、８００は立ち上げ、立ち下げのイベント発生
情報をサンプリング周期毎に交互に設定して終了する。
６００で今回のサンプリング周期内に搬送波と変調波と
の交点がない場合には、９００で１００のスケジューラ
処理をスキップする情報を設定して終了する。以上の処
理をサンプリング周期Ｔｓ毎に繰り返す。これにより、
図９に示すような三相対称な出力電圧の発生を実現でき
る。FIG. 11 is a flowchart of the embodiment shown in FIG. Reference numeral 100 denotes a process of the pulse generation unit 7, and pulse data calculated in the previous sampling cycle at the beginning of the sampling cycle, for example, Ts− in the case of T12.
The data for which TA1 = TA01 is not shown together with pulse data and event occurrence information of another phase (not shown here, which is start-up information, which has been set in the last sampling cycle in the processing of 800 described later). , To a register in a pulse generation processing means called a pulse scheduler. The pulse scheduler is an event occurrence timer,
It has a free run timer (not shown) with a 1 μs cycle which is created from the clock Tc of FIG. 1 in a hardware manner. The value of the free run timer is counted from the beginning of the sampling process, and the pulse data TA01 sent to the register is transmitted.
When it matches, an event that changes the pulse from “0” to “1” is generated based on the event generation information (startup information) sent in advance. In the case of the next sampling period of T13, the same processing is performed.
In the process of 0, since event start-up information is set this time, an event that changes the pulse from “1” to “0” is generated. In the scheduler process 100, skip information of the scheduler process described later is first determined, and if there is skip information, the scheduler process is not performed. 200 in the flowchart
Is a part of the processing of the phase calculation unit 1 and the synchronization processing unit 2,
Calculate the synchronized basic phase θ. Reference numeral 300 denotes an operation of the sine wave converter 3, which converts the phase θ into a sine wave signal. 40
0 is a process of the amplitude setting unit 4, which converts the output voltage command E * into an instantaneous voltage command. 500 creates an instantaneous output voltage command of the inverter, a so-called modulated wave signal, by multiplying the instantaneous voltage command of 400 and the sine wave signal of 300. 60
The processing after 0 is the processing of the pulse generation unit 7 again, and 600 determines whether or not there is an intersection between the carrier wave and the modulated wave in the current sampling cycle. If there is an intersection, 700 calculates pulse data proportional to the magnitude of the output voltage instantaneous command, and 800 sets rising and falling event occurrence information alternately for each sampling cycle and ends.
If there is no intersection between the carrier wave and the modulated wave in the current sampling cycle in 600, information for skipping the scheduler process in 100 is set in 900 and the processing ends. The above processing is repeated for each sampling period Ts. This allows
Generation of a three-phase symmetric output voltage as shown in FIG. 9 can be realized.
【００１５】[0015]
【発明の効果】以上説明したように、本発明によれば、
電源周波数が一定の場合、位相０度付近に余分なパルス
を発生させることなく、簡単に同期パルスを発生させる
ことができ、出力電圧の波形の歪みを抑制することが可
能になる。これに伴い、同期パルスの処理手段の構成を
簡単化することができる。また、サンプリング周期を搬
送波の１／４周期に相当させることにより、位相の調整
をせずに、簡単に搬送波信号の１／４周期ずらしたパル
スを出力することができ、三相対称な出力電圧の発生を
容易に実現することができる。これに伴い、ＰＷＭパル
ス発生手段の構成を簡単化することができる。また、本
発明は、静止形補助電源装置のような一定周波数、一定
電圧インバータの制御に適用することができ、電動機駆
動用のＶＶＶＦインバータとの共用が可能になる。As described above, according to the present invention,
When the power supply frequency is constant, it is possible to easily generate a synchronization pulse without generating an extra pulse near the phase of 0 degree, and it is possible to suppress distortion of the waveform of the output voltage. Along with this, the configuration of the synchronization pulse processing means can be simplified. Further, by making the sampling period correspond to a quarter period of the carrier wave, it is possible to easily output a pulse shifted by a quarter period of the carrier signal without adjusting the phase. Can be easily realized. Along with this, the configuration of the PWM pulse generating means can be simplified. Further, the present invention can be applied to control of a constant frequency, constant voltage inverter such as a static auxiliary power supply, and can be shared with a VVVF inverter for driving a motor.
【図１】本発明の一実施形態によるパルス幅変調方式イ
ンバータの制御装置FIG. 1 is a pulse width modulation type inverter control device according to an embodiment of the present invention.
【図２】本発明を適用する電気車用の静止形補助電源装
置の構成図FIG. 2 is a configuration diagram of a stationary auxiliary power supply device for an electric vehicle to which the present invention is applied.
【図３】本発明のインバータの基本位相の求め方を説明
する図FIG. 3 is a diagram for explaining a method of obtaining a basic phase of the inverter according to the present invention.
【図４】本発明の電源周波数と基本位相の同期の求め方
を説明する図FIG. 4 is a diagram for explaining a method of obtaining synchronization between a power supply frequency and a basic phase according to the present invention.
【図５】搬送波の１／４周波遅らせた位相に変調波の０
度の位相がクロスするようにした場合の出力電圧を説明
する図FIG. 5 shows a modulation wave having a phase delayed by 1/4 frequency of a carrier wave.
Diagram for explaining the output voltage when the phases of degrees cross each other
【図６】搬送波の位相０度と変調波の位相０度をクロス
させるようにした場合の出力電圧を説明する図FIG. 6 is a diagram for explaining an output voltage when the phase of a carrier wave and the phase of a modulated wave cross each other.
【図７】搬送波の１／２周波遅らせた位相に変調波の０
度の位相がクロスするようにした場合の出力電圧を説明
する図FIG. 7 shows a modulation wave having a phase delayed by a half frequency of a carrier wave.
Diagram for explaining the output voltage when the phases of degrees cross each other
【図８】搬送波の１／４周波遅らせた位相に変調波の０
度の位相がクロスするようにした場合の１５パルスモー
ドの出力電圧を説明する図FIG. 8 shows a modulation wave having a phase delayed by 1/4 frequency of a carrier wave.
For explaining the output voltage in the 15-pulse mode in the case where the phases of degrees cross each other
【図９】搬送波の１／４周波遅らせた位相に変調波の０
度の位相がクロスするようにした場合の１５パルスモー
ドの三相の出力電圧を説明する図FIG. 9 shows a modulation wave having a phase delayed by 1/4 frequency of a carrier wave.
For explaining three-phase output voltages in a 15-pulse mode in a case where degrees of phase cross each other
【図１０】本発明のＰＷＭパルスの発生原理を説明する
図FIG. 10 is a diagram for explaining a principle of generating a PWM pulse according to the present invention.
【図１１】本発明のフローチャートを示す図FIG. 11 shows a flowchart of the present invention.
１…位相演算部、 ２…同期処理部、 ３…正弦波換算
部、 ４…振幅設定部 ５…サンプリング設定部、 ６…乗算器、 ７…パルス
発生部 １０…インバータの基本位相信号、 １１…同期処理後
の基本位相信号 １２…正弦波に換算された基本位相信号、 １３…イン
バータの瞬時電圧指令 １４…サンプリング周期、 １５…瞬時電圧出力指令信
号 １６…ＰＷＭパルス信号DESCRIPTION OF SYMBOLS 1 ... Phase calculation part, 2 ... Synchronization processing part, 3 ... Sine wave conversion part, 4 ... Amplitude setting part 5 ... Sampling setting part, 6 ... Multiplier, 7 ... Pulse generation part 10 ... Basic phase signal of an inverter, 11 ... Basic phase signal after synchronization processing 12: Basic phase signal converted to sine wave 13: Instantaneous voltage command of inverter 14: Sampling period, 15: Instantaneous voltage output command signal 16: PWM pulse signal
Claims (4)
で二つの直流電圧に分圧して、高電圧と中間電圧及び低
電圧の三つの電圧レベルを発生させ、主回路のスイッチ
ング素子のオン・オフ動作により、前記三つの電圧レベ
ルをインバータの出力電圧に選択的に導出する３レベル
インバータにおいて、インバータの基本波位相と瞬時出
力電圧指令である変調波信号を同期させる手段と、前記
変調波信号とインバータ周波数の整数倍の搬送波信号と
からＰＷＭパルスを作成するとき、前記変調波信号の０
度位相を前記搬送波信号の１／４周期分遅らせてＰＷＭ
パルスを発生する手段を設けることを特徴とするパルス
幅変調方式インバータの制御装置。1. A DC voltage is divided into two DC voltages by a capacitor connected in series to generate three voltage levels of a high voltage, an intermediate voltage and a low voltage, thereby turning on / off a switching element of a main circuit. Means for synchronizing a fundamental wave phase of the inverter with a modulated wave signal that is an instantaneous output voltage command in a three-level inverter that selectively derives the three voltage levels to an output voltage of the inverter by an operation; When generating a PWM pulse from a carrier signal that is an integral multiple of the inverter frequency, 0
The phase is delayed by 1/4 cycle of the carrier signal and the PWM
A control device for a pulse width modulation type inverter, comprising means for generating a pulse.
位相と瞬時出力電圧指令である変調波信号を同期させる
手段は、前記搬送波信号の１／４周期のサンプリング周
期に前記インバータの電源周波数からインバータの基本
位相の増加分を演算し、基本位相の増加分を積算してイ
ンバータ基本位相とする処理を行うとき、１サンプリン
グ周期の基本位相の増加分を加算し、次のサンプリング
周期に基本位相の値が３６０度以上になると判断した場
合に、現在のサンプリング周期で強制的に基本位相を０
度に設定することを特徴とするパルス幅変調方式インバ
ータの制御装置。2. The inverter according to claim 1, wherein the means for synchronizing the fundamental wave phase of the inverter and the modulated wave signal, which is an instantaneous output voltage command, changes the inverter frequency from the power supply frequency of the inverter to a quarter sampling period of the carrier signal. When the basic phase increase is calculated and the basic phase increase is integrated to perform the inverter basic phase process, the basic phase increase of one sampling period is added, and the basic phase increase is added to the next sampling period. If the value is determined to be 360 degrees or more, the basic phase is forcibly set to 0 in the current sampling cycle.
A control device for a pulse width modulation type inverter, characterized in that the inverter is set at a predetermined temperature.
相を搬送波信号の１／４周期分遅らせてＰＷＭパルスを
発生する手段は、搬送波信号の１／４周期のサンプリン
グ周期に瞬時出力電圧指令である変調波信号に比例した
パルスデータを演算し、演算結果データを次のサンプリ
ング周期にパルスとして出力することを特徴とするパル
ス幅変調方式インバータの制御装置。3. The method according to claim 1, wherein said means for generating a PWM pulse by delaying the 0-degree phase of the modulated wave signal by one-fourth cycle of the carrier signal comprises: A pulse width modulation type inverter control device which calculates pulse data proportional to a modulation wave signal as a command and outputs the calculation result data as a pulse in the next sampling period.
搬送波の１／４周期に相当させることを特徴とするパル
ス幅変調方式インバータの制御装置。4. The control device for a pulse width modulation type inverter according to claim 3, wherein the sampling period corresponds to a quarter period of the carrier wave.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8299392A JPH10127093A (en) | 1996-10-23 | 1996-10-23 | Control device of pulse width modulation inverter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8299392A JPH10127093A (en) | 1996-10-23 | 1996-10-23 | Control device of pulse width modulation inverter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10127093A true JPH10127093A (en) | 1998-05-15 |
Family
ID=17871970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8299392A Pending JPH10127093A (en) | 1996-10-23 | 1996-10-23 | Control device of pulse width modulation inverter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10127093A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009207261A (en) * | 2008-02-27 | 2009-09-10 | Denso Corp | Controller for rotating machine |
| JP2010130789A (en) * | 2008-11-27 | 2010-06-10 | Toshiba Corp | Three-level inverter device for power supply |
| CN103607127A (en) * | 2013-11-20 | 2014-02-26 | 天津电气传动设计研究所有限公司 | Method for realizing synchronization symmetrical PWM modulation in closed loop control system |
-
1996
- 1996-10-23 JP JP8299392A patent/JPH10127093A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009207261A (en) * | 2008-02-27 | 2009-09-10 | Denso Corp | Controller for rotating machine |
| JP2010130789A (en) * | 2008-11-27 | 2010-06-10 | Toshiba Corp | Three-level inverter device for power supply |
| CN103607127A (en) * | 2013-11-20 | 2014-02-26 | 天津电气传动设计研究所有限公司 | Method for realizing synchronization symmetrical PWM modulation in closed loop control system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001946B1 (en) | Control apparatus for inverter | |
| US6940736B2 (en) | Multiple switch circuit with limited switch frequency | |
| JPH09149660A (en) | Controller for pwm control inverter | |
| JP3755089B2 (en) | Electric vehicle control device | |
| JP3826363B2 (en) | Electric vehicle control device | |
| JPH08331856A (en) | Power converting apparatus | |
| JPH10127093A (en) | Control device of pulse width modulation inverter | |
| JP3700019B2 (en) | Electric vehicle control device | |
| JP3326790B2 (en) | Control device for power converter | |
| Baranwal et al. | A modified four-step commutation to suppress common-mode voltage during commutations in open-end winding matrix converter drives | |
| JP3747259B2 (en) | Electric vehicle control device | |
| JP3760248B2 (en) | Electric vehicle control device | |
| JPH07177753A (en) | Control method and equipment for power converter unit | |
| JP3873221B2 (en) | Electric vehicle control device | |
| JPH11146657A (en) | Power converter | |
| JP2002186251A (en) | Controller for power converter | |
| JP2644255B2 (en) | Inverter control method | |
| JP2522448B2 (en) | Inverter device | |
| JPH0145275Y2 (en) | ||
| JPH0767350A (en) | Inverter device | |
| KR100345241B1 (en) | PWM synchronism a system of optimun | |
| JPH10323054A (en) | Control method for pulse width modulated inverter | |
| JP2005137165A (en) | Power converter | |
| JP2005094937A (en) | Power converter | |
| JPS62217855A (en) | Sinusoidal voltage corrector |