JP2005137165A - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP2005137165A JP2005137165A JP2003372692A JP2003372692A JP2005137165A JP 2005137165 A JP2005137165 A JP 2005137165A JP 2003372692 A JP2003372692 A JP 2003372692A JP 2003372692 A JP2003372692 A JP 2003372692A JP 2005137165 A JP2005137165 A JP 2005137165A
- Authority
- JP
- Japan
- Prior art keywords
- power
- voltage
- output
- periods
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
Description
本発明は、直流電力を交流電力に変換する電力変換装置に関する。 The present invention relates to a power conversion device that converts DC power into AC power.
電力変換装置の一つに、太陽電池、燃料電池などの直流電力を交流電力に変換して系統に供給する系統連系インバータ装置がある。特許文献１に示された系統連系インバータ装置は、直流入力電圧を昇圧して中間段電圧を出力する昇圧コンバータと、中間段電圧における高周波成分を除去する中間段コンデンサと、フルブリッジに構成されたインバータと、フィルタとを備え、中間段コンデンサを所定容量のフィルムコンデンサとし、中間段電圧が系統電圧の絶対値に比べて低くなる期間だけ昇圧コンバータを動作させるようになっている。また、特許文献２に示された系統連系インバータ装置は、インバータの少なくとも一つのアームを系統電圧のゼロ電圧に同期してスイッチングを行うように構成されている。
図６は、特許文献１、２に示された系統連系インバータ装置と同様の主回路構成を有する電力変換装置の電気的構成を示している。この電力変換装置１は、直流入力端子２、３間に接続された直流電源４、この直流電源４と並列に接続されたコンデンサＣ１、直流電源４の直流電圧Ｖd1を昇圧するチョッパ回路５、直流母線６、７間に接続されたコンデンサＣ２と単相フルブリッジ回路８、および単相フルブリッジ回路８の出力端子８ａ、８ｂと交流出力端子１０、１１との間に接続されたフィルタ回路９から構成されている。
FIG. 6 shows an electrical configuration of a power conversion device having a main circuit configuration similar to that of the grid interconnection inverter device disclosed in
単相フルブリッジ回路８は、直流母線６、７間に出力端子８ａを挟んで直列に接続されたトランジスタ（ＩＧＢＴ）Ｑ１、Ｑ２と、出力端子８ｂを挟んで直列に接続されたトランジスタ（ＩＧＢＴ）Ｑ３、Ｑ４とから構成されており、トランジスタＱ１ないしＱ４にはそれぞれ図示極性のダイオードＤ１ないしＤ４が並列接続されている。また、チョッパ回路５は、直流母線６、７間に接続された図示極性の逆流防止用のダイオードＤ６とトランジスタ（ＩＧＢＴ）Ｑ５との直列回路、およびダイオードＤ６とトランジスタＱ５との共通接続点と直流入力端子２との間に接続されたリアクトルＬ１から構成されている。トランジスタＱ５には、図示極性のダイオードＤ５が並列接続されている。
The single-phase full-bridge circuit 8 includes transistors (IGBT) Q1 and Q2 connected in series with an
ローパスフィルタであるフィルタ回路９は、単相フルブリッジ回路８の出力端子８ａと交流出力端子１０との間に接続されたリアクトルＬ２、単相フルブリッジ回路８の出力端子８ｂと交流出力端子１１との間に接続されたリアクトルＬ３、および交流出力端子１０、１１間に接続されたコンデンサＣ３から構成されている。
The filter circuit 9, which is a low-pass filter, includes a
この構成において、図示しない制御回路は、チョッパ回路５のトランジスタＱ５をオンオフ制御することにより、直流電源４の直流電圧Ｖd1を入力としてコンデンサＣ２の両端子間の直流電圧Ｖd2が所定の電圧となるように制御する。そして、制御回路は、このコンデンサＣ２に蓄積されている直流電力を入力として、単相フルブリッジ回路８のトランジスタＱ１ないしＱ４を正弦波ＰＷＭ制御（高速オンオフ制御）することにより交流電力に変換する。単相フルブリッジ回路８の出力電圧Ｖｏは、フィルタ回路９によって高調波成分が除去され、所定の電圧および周波数を持つ交流出力電圧Ｖacとなる。
In this configuration, a control circuit (not shown) controls on / off of the transistor Q5 of the
正弦波ＰＷＭ制御は、正の半サイクル期間においては、トランジスタＱ２とＱ３をオフ状態とし、交流出力電圧Ｖacまたは交流出力電流の絶対値を増加させる期間（ＰＷＭ周期のオン期間）でトランジスタＱ１とＱ４をオンとし、増加させる必要のない期間（ＰＷＭ周期のオフ期間）でトランジスタＱ１とＱ４の少なくとも一方をオフとする。また、負の半サイクル期間においては、トランジスタＱ１とＱ４をオフ状態とし、交流出力電圧Ｖacまたは交流出力電流の絶対値を増加させる期間（ＰＷＭ周期のオン期間）でトランジスタＱ２とＱ３をオンとし、増加させる必要のない期間（ＰＷＭ周期のオフ期間）でトランジスタＱ２とＱ３の少なくとも一方をオフとする。 In the sine wave PWM control, in the positive half cycle period, the transistors Q2 and Q3 are turned off, and the transistors Q1 and Q4 are turned on during the period in which the absolute value of the AC output voltage Vac or AC output current is increased (PWM period ON period) Is turned on, and at least one of the transistors Q1 and Q4 is turned off in a period in which there is no need to increase (OFF period of the PWM cycle). Further, in the negative half cycle period, the transistors Q1 and Q4 are turned off, and the transistors Q2 and Q3 are turned on in a period in which the absolute value of the AC output voltage Vac or the AC output current is increased (ON period of the PWM cycle). At least one of the transistors Q2 and Q3 is turned off in a period that does not need to be increased (OFF period of the PWM cycle).
その結果、単相フルブリッジ回路８の出力電圧Ｖｏは以下のようになる。
正の半サイクル：
Ｖｏ＝Ｖd2（Ｑ１、Ｑ４＝オン）、Ｖｏ＝０（Ｑ１＝オフまたはＱ４＝オフ）
負の半サイクル：
Ｖｏ＝−Ｖd2（Ｑ２、Ｑ３＝オン）、Ｖｏ＝０（Ｑ２＝オフまたはＱ３＝オフ）
As a result, the output voltage Vo of the single-phase full bridge circuit 8 is as follows.
Positive half cycle:
Vo = Vd2 (Q1, Q4 = on), Vo = 0 (Q1 = off or Q4 = off)
Negative half cycle:
Vo = -Vd2 (Q2, Q3 = on), Vo = 0 (Q2 = off or Q3 = off)
図７は、単相フルブリッジ回路８の出力電圧Ｖｏ（基本波成分）と電力変換装置１の交流出力電圧Ｖacの波形を示している。フィルタ回路９のリアクトルＬ２、Ｌ３による電圧負担により、出力電圧Ｖｏは交流出力電圧Ｖacに対して振幅が大きく且つ位相が若干進んだ波形となる。
FIG. 7 shows waveforms of the output voltage Vo (fundamental wave component) of the single-phase full-bridge circuit 8 and the AC output voltage Vac of the
このように直流電源４の直流電圧Ｖd1のレベルと交流出力電圧Ｖacのレベルが異なる場合において、従来構成の電力変換装置１は、直流電源４の直流電圧Ｖd1をチョッパ回路５を用いて一旦直流電圧Ｖd2に変換し、その直流電圧Ｖd2を単相フルブリッジ回路８とフィルタ回路９により更に交流出力電圧Ｖacに変換している。従って、電力変換の観点からは、電力変換を２回行っていることになり、損失が増加して変換効率が低下するという問題があった。
As described above, when the level of the DC voltage Vd1 of the
また、スイッチングに伴うトランジスタＱ１ないしＱ４に印加される電圧は、スイッチング時のサージ電圧を無視しても、常に直流電圧Ｖd2と０Ｖとの間で変化するため、スイッチング損失が増大してしまう。さらに、フィルタ回路９のリアクトルＬ２、Ｌ３に印加される電圧は、リアクトルＬ２、Ｌ３全体としてＶｏ−Ｖacとなり、高周波成分として直流電圧Ｖd2と０Ｖとの間で変化する高周波電圧が印加される。このため、リアクトルＬ２、Ｌ３における高周波損失が増大し、その他リアクトルＬ２、Ｌ３に流れる高周波リプル電流の増大に起因する問題が生じる。 Further, since the voltage applied to the transistors Q1 to Q4 accompanying switching always changes between the DC voltage Vd2 and 0V even if the surge voltage at the time of switching is ignored, the switching loss increases. Furthermore, the voltage applied to the reactors L2 and L3 of the filter circuit 9 is Vo-Vac as a whole for the reactors L2 and L3, and a high-frequency voltage that changes between the DC voltage Vd2 and 0 V is applied as a high-frequency component. For this reason, the high frequency loss in reactors L2 and L3 increases, and other problems due to the increase in high frequency ripple current flowing in reactors L2 and L3 arise.
本発明は上記事情に鑑みてなされたもので、その目的は、入力直流電圧と交流出力電圧のレベルが異なる場合であっても効率よく電力変換することができる電力変換装置を提供することにある。 The present invention has been made in view of the above circumstances, and an object thereof is to provide a power conversion device capable of efficiently converting power even when the levels of the input DC voltage and the AC output voltage are different. .
上記目的を達成するため、請求項１記載の電力変換装置は、
直流電力を供給する直流電力発生部と、
この直流電力発生部と直列接続されたコンデンサと、
前記直流電力発生部の直流電力を変換して前記コンデンサに与える直流電力変換回路と、
前記コンデンサと前記直流電力発生部との直列回路の両端に接続された単相フルブリッジ回路と、
前記コンデンサと前記直流電力発生部との共通接続点と前記単相フルブリッジ回路の２つの出力端子との間にそれぞれ接続されたダイオードと逆導通スイッチング素子とからなる直列回路と、
前記フルブリッジ回路の２つの出力端子と変換した交流電力を出力する交流出力端子との間に接続されたローパスフィルタ回路と、
前記直流電力発生部の直流電力および前記コンデンサに蓄えられた直流電力を交流電力に変換するために、前記直流電力変換回路を動作させて前記コンデンサの端子電圧を所定の直流電圧に制御するとともに、前記単相フルブリッジ回路および前記逆導通スイッチング素子をオンオフ制御する制御手段とを備えて構成されていることを特徴とする。
In order to achieve the above object, a power conversion device according to
A DC power generation unit for supplying DC power;
A capacitor connected in series with the DC power generator,
A DC power conversion circuit that converts the DC power of the DC power generation unit and applies the DC power to the capacitor;
A single-phase full-bridge circuit connected to both ends of a series circuit of the capacitor and the DC power generation unit;
A series circuit comprising a diode and a reverse conducting switching element connected between a common connection point of the capacitor and the DC power generation unit and two output terminals of the single-phase full-bridge circuit;
A low pass filter circuit connected between the two output terminals of the full bridge circuit and an AC output terminal for outputting the converted AC power;
In order to convert the DC power of the DC power generation unit and the DC power stored in the capacitor into AC power, the DC power conversion circuit is operated to control the terminal voltage of the capacitor to a predetermined DC voltage, The single-phase full-bridge circuit and the control means for controlling on / off of the reverse conducting switching element are provided.
この構成によれば、直流電力発生部の直流電力は、直流電力変換回路を介して単相フルブリッジ回路に与えられ交流電力に変換されるのみならず、コンデンサと直流電力発生部の共通接続点と単相フルブリッジ回路の２つの出力端子との間にそれぞれ接続されたダイオードと逆導通スイッチング素子とからなる直列回路を通して直接単相フルブリッジ回路に与えられ交流電力に変換される。 According to this configuration, the DC power of the DC power generation unit is not only supplied to the single-phase full bridge circuit via the DC power conversion circuit and converted to AC power, but also a common connection point between the capacitor and the DC power generation unit. And a single-phase full-bridge circuit through a series circuit composed of a diode and a reverse conducting switching element respectively connected between the two output terminals of the single-phase full-bridge circuit and converted into AC power.
すなわち、すべての直流電力を一旦異なる直流電力に変換した後に利用するものとは異なり、直流電力発生部の直流電力の一部を直接利用することができるため、直流電力変換損失を低減でき、入力直流電圧と交流出力電圧のレベルが異なる場合であっても直流電力を効率よく交流電力に変換することができる。 That is, unlike the one that is used after converting all the DC power into different DC power, it is possible to directly use a part of the DC power of the DC power generation unit, so the DC power conversion loss can be reduced and the input power can be reduced. Even when the levels of the DC voltage and the AC output voltage are different, DC power can be efficiently converted to AC power.
請求項２記載の電力変換装置は、交流出力電圧の正の半サイクル期間を０°位相から順に第１から第６の期間に分割し、負の半サイクル期間を順に第７から第１２の期間に分割し、フルブリッジ回路を構成する第１ないし第４の逆導通スイッチング素子およびコンデンサと直流電力発生部の共通接続点と単相フルブリッジ回路の第１、第２の出力端子との間に接続された第５、第６の逆導通スイッチング素子を、上記各期間ごとに定められたオンオフ状態に制御する。
The power conversion device according to
本発明では、インバータ回路すなわち単相フルブリッジ回路およびコンデンサと直流電力発生部との共通接続点と単相フルブリッジ回路の２つの出力端子との間にそれぞれ接続されたダイオードと逆導通スイッチング素子とからなる直列回路による交流電力への変換過程において、直流電力発生部の直流電圧、コンデンサの直流電圧、および両直流電圧を加算した直流電圧を利用できる。 In the present invention, an inverter circuit, that is, a single-phase full-bridge circuit, a diode and a reverse conducting switching element respectively connected between a common connection point between the capacitor and the DC power generator and two output terminals of the single-phase full-bridge circuit, In the process of conversion to AC power by a series circuit consisting of: a DC voltage of the DC power generator, a DC voltage of the capacitor, and a DC voltage obtained by adding both DC voltages can be used.
期間を分割する上記制御によれば、これらの３種類の直流電圧を切り換えることとなり、ＰＷＭ制御などのオンオフ制御を行った場合におけるインバータ回路の出力電圧の変化幅（オン時とオフ時の電圧差）が小さくなり、インバータ回路の逆導通スイッチング素子の損失およびローパスフィルタ回路の損失を低減することができる。また、逆導通スイッチング素子に印加される電圧が小さくなることにより、スイッチングに起因するＥＭＩノイズも低減することができる。 According to the above control for dividing the period, these three types of DC voltages are switched, and the change width of the output voltage of the inverter circuit when the on / off control such as the PWM control is performed (the voltage difference between the on time and the off time). ) And the loss of the reverse conduction switching element of the inverter circuit and the loss of the low-pass filter circuit can be reduced. Moreover, EMI noise resulting from switching can also be reduced by reducing the voltage applied to the reverse conducting switching element.
この場合、交流出力電圧の絶対値と直流電力発生部の直流電圧との大小関係、更には交流出力電力または交流出力電流に基づいて第１から第１２の期間の分割状態を調整することにより、直流電圧、交流出力電圧、交流出力電力、交流出力電流の各変動にかかわらず、分割状態を自動補正することができる（請求項３、４）。
また、直流電力発生部の直流電圧とコンデンサの端子電圧との加算値が、交流出力電圧のピーク電圧に所定のマージン電圧を加えた値となるように直流電力変換回路を制御するので、ＰＷＭ制御を用いて歪みの少ない交流出力電圧を生成することができる（請求項５）。
In this case, by adjusting the magnitude relationship between the absolute value of the AC output voltage and the DC voltage of the DC power generator, and further adjusting the division state of the first to twelfth periods based on the AC output power or the AC output current, The division state can be automatically corrected regardless of variations in the DC voltage, the AC output voltage, the AC output power, and the AC output current (
Also, since the DC power conversion circuit is controlled so that the sum of the DC voltage of the DC power generator and the terminal voltage of the capacitor becomes a value obtained by adding a predetermined margin voltage to the peak voltage of the AC output voltage, PWM control is performed. Can be used to generate an AC output voltage with little distortion.
さらに、上記加算値と、交流出力電圧の絶対値波形に基づいて計算された所定の値とを比較して、加算値の方が大きい期間において直流電力変換回路の電力変換動作を一時的に禁止し、または、変換電力を減少させるように制御するので、加算値を必要最小限の値にまで下げることができ、スイッチング損失をより低減することができる（請求項６）。 Further, the above added value is compared with a predetermined value calculated based on the absolute value waveform of the AC output voltage, and the power conversion operation of the DC power conversion circuit is temporarily prohibited during a period when the added value is larger. Alternatively, since the control is performed so as to reduce the conversion power, the added value can be lowered to the minimum necessary value, and the switching loss can be further reduced.
本発明の電力変換装置は、交流出力端子に商用電力系統が接続された場合に、その系統電圧に同期した力率１の交流出力電力を生成して系統連系運転を行うように構成することができ（請求項７）、直流電力発生部は、燃料電池、太陽電池、風力発電における発電機出力を整流して得られる直流電源、バッテリ、または、これらの機器の組み合わせにより構成することができる（請求項８）。 The power conversion device of the present invention is configured so that when a commercial power system is connected to an AC output terminal, AC output power having a power factor of 1 synchronized with the system voltage is generated to perform grid connection operation. (Claim 7), the DC power generation unit can be configured by a fuel cell, a solar cell, a DC power source obtained by rectifying the generator output in wind power generation, a battery, or a combination of these devices. (Claim 8).
本発明の電力変換装置によれば、直流電力発生部の直流電力の一部を直接利用することができるため、直流電力変換損失を低減でき、入力直流電圧と交流出力電圧のレベルが異なる場合であっても直流電力を効率よく交流電力に変換することができる。 According to the power conversion device of the present invention, since a part of the DC power of the DC power generation unit can be directly used, the DC power conversion loss can be reduced, and the level of the input DC voltage and the AC output voltage are different. Even if it exists, DC power can be efficiently converted into AC power.
（第１の実施形態）
本発明の第１の実施形態について図１ないし図４を参照しながら説明する。
図１は、電力変換装置の電気的構成図であって、図６と同一構成部分には同一符号を付して説明を省略する。この電力変換装置２１において、直流母線６と直流入力端子２との間にはコンデンサＣ４が接続されており、直流入力端子２、３間に直流電源４（直流電力発生部に相当）が接続された場合に、直流母線６、７間にコンデンサＣ４と直流電源４とが直列に接続されるようになっている。直流電源４は、燃料電池、太陽電池、風力発電における発電機出力を整流して得られる直流電源、バッテリまたはこれらの機器の組み合わせからなる。
(First embodiment)
A first embodiment of the present invention will be described with reference to FIGS.
FIG. 1 is an electrical configuration diagram of the power converter, and the same components as those in FIG. In this
コンデンサＣ４と直流入力端子２との共通接続点であるノードＮと単相フルブリッジ回路８の出力端子８ａ（第１の出力端子に相当）との間には、図示極性のダイオードＤ２３とトランジスタＱ２１とが直列に接続されており、ノードＮと単相フルブリッジ回路８の出力端子８ｂ（第２の出力端子に相当）との間には、図示極性のダイオードＤ２４とトランジスタＱ２２とが直列に接続されている。トランジスタＱ２１、Ｑ２２には、それぞれ図示極性のダイオードＤ２１、Ｄ２２が並列接続されている。これらトランジスタＱ２１、Ｑ２２、ダイオードＤ２１〜Ｄ２４および単相フルブリッジ回路８によりインバータ回路２２が構成されている。
Between the node N, which is a common connection point between the capacitor C4 and the
チョッパ回路５は、本発明でいう直流電力変換回路に相当する。また、トランジスタ（ＩＧＢＴ）Ｑ１〜Ｑ４、Ｑ２１、Ｑ２２は、それぞれ並列に接続されたダイオードＤ１〜Ｄ４、Ｄ２１、Ｄ２２とともに、逆方向に導通特性を持つ逆導通スイッチング素子を構成している。すなわち、トランジスタＱ１〜Ｑ４、Ｑ２１、Ｑ２２（ダイオードＤ１〜Ｄ４、Ｄ２１、Ｄ２２が付加されたもの）は、それぞれ本発明でいう第１〜第４、第５、第６の逆導通スイッチング素子に相当し、制御回路２３（制御手段に相当）によって制御されるようになっている。
The
次に、本実施形態の作用について図２ないし図４も参照しながら説明する。
制御回路２３は、チョッパ回路５のトランジスタＱ５をオンオフ制御することにより、直流電源４の直流電圧Ｖd1を入力としてコンデンサＣ４の両端子間の直流電圧Ｖd2が所定の電圧となるように制御する。そして、制御回路２３は、直流電源４の直流電圧Ｖd1（コンデンサＣ１の直流電圧）とコンデンサＣ４の直流電圧Ｖd2とを入力として、インバータ回路２２のトランジスタＱ１〜Ｑ４、Ｑ２１、Ｑ２２をオンオフ制御することにより交流電力に変換する。単相フルブリッジ回路８の出力電圧Ｖｏは、フィルタ回路９によって高調波成分が除去され、所定の電圧および周波数を持つ交流出力電圧Ｖacとなる。
Next, the operation of the present embodiment will be described with reference to FIGS.
The
インバータ回路２２は、その入力電圧として直流電圧Ｖd1、Ｖd2、Ｖd1＋Ｖd2の３つの電圧を利用することができる点に特徴を有している。そこで、制御回路２３によるこれら３つの直流電圧を利用したトランジスタＱ１〜Ｑ４、Ｑ２１、Ｑ２２のスイッチング方法について図２を参照しながら説明する。
The
交流出力電圧Ｖacの正負の半サイクル期間は、正負それぞれについて所定の６つの期間（合計１２の期間）に分割され、制御回路２３は各分割期間ごとにトランジスタＱ１〜Ｑ４、Ｑ２１、Ｑ２２を制御する。図２は、その期間分割の一例を示している。この表に示すように、正の半サイクル期間においては、交流出力電圧Ｖacの０°から１８０°の位相期間をα１からα５までの位相により期間分割を行う。また、負の半サイクル期間においては、交流出力電圧Ｖacの１８０°から３６０°（０°）の位相期間を１８０°＋α１から１８０°＋α５までの位相により期間分割を行う。図３は、この期間分割制御を行う場合の出力基本波電圧と交流出力電圧Ｖacを示している。
The positive / negative half cycle period of the AC output voltage Vac is divided into six predetermined periods (total of 12 periods) for each positive and negative, and the
以下において、制御回路２３による各トランジスタＱ１〜Ｑ４、Ｑ２１、Ｑ２２の制御を説明する。なお、交流出力電圧Ｖacの０°位相から数えてｎ番目の期間を第ｎ期間と称す。
（１）トランジスタＱ１について
第２期間、第３期間、第４期間以外の期間ではオフ状態とする。第２期間、第３期間、第４期間では、交流出力電圧Ｖacまたは交流出力電流Iacの絶対値を増加させる時にオンとし、増加させる必要のない時にオフとするように制御する。
Below, control of each transistor Q1-Q4, Q21, Q22 by the
(1) Transistor Q1 The transistor Q1 is turned off in periods other than the second period, the third period, and the fourth period. In the second period, the third period, and the fourth period, control is performed to turn on when the absolute value of the AC output voltage Vac or the AC output current Iac is increased and to be turned off when it is not necessary to increase the AC output voltage Vac.
（２）トランジスタＱ２について
第１期間から第６期間ではオフ状態とする。第７期間から第１１期間ではオン状態とし、第１２期間では交流出力電圧Ｖacまたは交流出力電流Iacの絶対値を増加させる時にオンとし、増加させる必要のない時にオフとするように制御する。
(2) The transistor Q2 is turned off from the first period to the sixth period. It is controlled to be in an on state from the seventh period to the eleventh period, to be turned on when increasing the absolute value of the AC output voltage Vac or the AC output current Iac in the twelfth period, and to be turned off when it is not necessary to increase it.
（３）トランジスタＱ３について
第８期間、第９期間、第１０期間以外の期間ではオフ状態とする。第８期間、第９期間、第１０期間では交流出力電圧Ｖacまたは交流出力電流Iacの絶対値を増加させる時にオンとし、増加させる必要のない時にオフとするように制御する。
(3) Transistor Q3 The transistor Q3 is turned off in periods other than the eighth period, the ninth period, and the tenth period. In the eighth period, the ninth period, and the tenth period, control is performed so as to be turned on when the absolute value of the AC output voltage Vac or the AC output current Iac is increased, and to be turned off when it is not necessary to increase it.
（４）トランジスタＱ４について
第７期間から第１２期間ではオフ状態とする。第１期間から第５期間ではオン状態とし、第６期間では交流出力電圧Ｖacまたは交流出力電流Iacの絶対値を増加させる時にオンとし、増加させる必要のない時にオフとするように制御する。
(4) The transistor Q4 is turned off from the seventh period to the twelfth period. It is controlled to be in the on state from the first period to the fifth period, to be turned on when the absolute value of the AC output voltage Vac or the AC output current Iac is increased in the sixth period, and to be turned off when it is not necessary to increase it.
（５）トランジスタＱ２１について
第２期間、第４期間および第７期間から第１２期間ではオフ状態とする。第３期間、第６期間ではオン状態とし、第１期間、第５期間では交流出力電圧Ｖacまたは交流出力電流Iacの絶対値を増加させる時にオンとし、増加させる必要のない時にオフとするように制御する。
(5) Transistor Q21 The transistor Q21 is turned off in the second period, the fourth period, and the seventh period to the twelfth period. In the third period and the sixth period, it is turned on, and in the first period and the fifth period, it is turned on when the absolute value of the AC output voltage Vac or the AC output current Iac is increased, and is turned off when it is not necessary to increase it. Control.
（６）トランジスタＱ２２について
第１期間から第６期間および第８期間、第１０期間ではオフ状態とする。第９期間、第１２期間ではオン状態とし、第７期間、第１１期間では交流出力電圧Ｖacまたは交流出力電流Iacの絶対値を増加させる時にオンとし、増加させる必要のない時にオフとするように制御する。
(6) Transistor Q22 The transistor Q22 is turned off from the first period to the sixth period, the eighth period, and the tenth period. In the ninth period and the twelfth period, it is turned on, and in the seventh period and the eleventh period, it is turned on when the absolute value of the AC output voltage Vac or the AC output current Iac is increased, and is turned off when it is not necessary to increase it. Control.
続いて、交流出力電圧Ｖacの１サイクルを１２の期間に分割する方法について説明する。交流出力電圧Ｖacを（１）式のように制御するものとする。
また、インバータ回路２２の出力電圧Ｖｏに含まれる基本波成分（以下、出力基本波電圧と称す）は、交流出力電流Ｉacについて、フィルタ回路９のコンデンサＣ３に流れる基本波電流が十分に小さいと仮定してこれを無視すると、以下の（２）式のように表すことができる。
ここで、交流出力電流Ｉacとして交流出力電圧Ｖacと同相の電流を想定すると、出力基本波電圧は、以下の（３）式のように表すことができるので、（２）式の出力基本波電圧は（４）式のようになる。この（４）式において、Ｖop、βは、それぞれ（５）式で示す振幅、（６）式で示す位相差である。
正の半サイクル期間において、位相α１〜α５は以下のように決める。
（１）位相α１
以下の（７）式が満足されるように位相α１を決める。
｜出力基本波電圧（α１）｜≦Ｖd1 …（７）
出力基本波電圧（ωｔ）は、（４）式、（５）式および（６）式のように、交流出力電圧条件（電圧や周波数）または回路定数（例えばＬ２、Ｌ３等）が同一であっても、出力電流の大きさＩacpにより変化する。従って、出力電流最大時の条件を考慮し、且つ所定のマージンを考慮して決定する。
In the positive half cycle period, the phases α1 to α5 are determined as follows.
(1) Phase α1
The phase α1 is determined so that the following expression (7) is satisfied.
| Output fundamental voltage (α1) | ≦ Vd1 (7)
The output fundamental wave voltage (ωt) has the same AC output voltage conditions (voltage and frequency) or circuit constants (for example, L2, L3, etc.) as shown in equations (4), (5), and (6). However, it varies depending on the magnitude of the output current Iacp. Therefore, it is determined in consideration of the condition when the output current is maximum and in consideration of a predetermined margin.
（２）位相α２
以下の（８）式が満足されるように位相α２を決める。
｜Ｖac（α２）｜≧Ｖd1 …（８）
この位相α２は、直流電源４の直流電圧Ｖd1の変化幅が小さく、且つ出力電圧条件が一定の場合、ほぼ固定位相として考えることも可能である。
(2) Phase α2
The phase α2 is determined so that the following expression (8) is satisfied.
| Vac (α2) | ≧ Vd1 (8)
This phase α2 can also be considered as a substantially fixed phase when the change width of the DC voltage Vd1 of the
（３）位相α３
正の半サイクル期間のピーク位相（９０°）を超えて、且つ以下の（９）式が満足されるように位相α３を決める。
｜出力基本波電圧（α３）｜≧Ｖd1 …（９）
この場合も、位相α１の場合と同様に、出力電流最大時の条件を考慮し、且つ所定のマージンを考慮して決定する。
(3) Phase α3
The phase α3 is determined so that the peak phase (90 °) in the positive half cycle period is exceeded and the following expression (9) is satisfied.
| Output fundamental voltage (α3) | ≧ Vd1 (9)
Also in this case, as in the case of the phase α1, the determination is made in consideration of the condition at the maximum output current and in consideration of a predetermined margin.
（４）位相α４
正の半サイクル期間のピーク位相（９０°）を超えて、且つ以下の（10）式が満足されるように位相α４を決める。
｜Ｖac（α４）｜≦Ｖd1 …（10）
この場合も、位相α２の場合と同様に、直流電源４の直流電圧Ｖd1の変化幅が小さく、且つ出力電圧条件が一定の場合、ほぼ固定位相として考えることも可能である。
(4) Phase α4
The phase α4 is determined so that the peak phase (90 °) of the positive half cycle period is exceeded and the following expression (10) is satisfied.
| Vac (α4) | ≦ Vd1 (10)
Also in this case, as in the case of the phase α2, when the change width of the DC voltage Vd1 of the
（５）位相α５
正の半サイクル期間のピーク位相（９０°）を超えて、且つ以下の（11）式が満足されるように位相α３を決める。
｜出力基本波電圧（α５）｜≧０ …（11）
この場合も、位相α１の場合と同様に、出力電流最大時の条件を考慮し、且つ所定のマージンを考慮して決定する。
また、負の半サイクル期間では、１８０°位相を起点として、上述の位相α１からα５のタイミングで期間分割を行えばよい。
(5) Phase α5
The phase α3 is determined so that the peak phase (90 °) of the positive half cycle period is exceeded and the following expression (11) is satisfied.
| Output fundamental voltage (α5) | ≧ 0 (11)
Also in this case, as in the case of the phase α1, the determination is made in consideration of the condition at the maximum output current and in consideration of a predetermined margin.
Further, in the negative half cycle period, the period may be divided at the above-described timings α1 to α5 starting from the 180 ° phase.
この分割期間については、直流電圧Ｖd1の規格値（最小値、最大値）と出力電流最大値とに基づいて、予め決定した位相α１〜α５を用いて制御してもよいが、交流出力電圧Ｖacの瞬時値と現時点の直流電圧Ｖd1の値とを比較することにより、位相タイミング例えばα２やα４を自動補正するように構成してもよい。
さらに、位相α１、α３、α５について、現時点での出力電流の大きさＩacp に応じて（５）式と（６）式を用いて（演算方式またはテーブル参照方式により）振幅と位相を求め、（４）式により自動補正を行ってより最適なスイッチング状態を実現させることも可能である。
This divided period may be controlled using the predetermined phases α1 to α5 based on the standard value (minimum value, maximum value) of the DC voltage Vd1 and the maximum output current value, but the AC output voltage Vac The phase timing, for example, α2 or α4 may be automatically corrected by comparing the instantaneous value of the current value with the value of the current DC voltage Vd1.
Further, with respect to the phases α1, α3, and α5, the amplitude and the phase are obtained using the equations (5) and (6) (by the calculation method or the table reference method) according to the current output current magnitude Iacp ( It is also possible to realize a more optimal switching state by performing automatic correction according to equation (4).
次に、チョッパ回路５の制御について説明する。
制御回路２３は、直流電源４の直流電圧Ｖd1とコンデンサＣ４の直流電圧Ｖd2との加算値Ｖd1＋Ｖd2が、交流出力電圧Ｖacのピーク電圧に所定のマージン量を加えた値になるように、トランジスタＱ５をオンオフ制御してリアクトルＬ１に流れる電流値を制御する。このことは、図３において、直流電圧Ｖd1＋Ｖd2が出力基本波電圧のピーク値以上となるように制御することを意味する。このように制御すれば、インバータ回路２２は、高速ＰＷＭ制御を行うことにより歪みの少ない電圧を出力することができる。
Next, control of the
The
さらに、制御回路２３は、直流電圧Ｖd1＋Ｖd2と交流出力電圧Ｖacの絶対値波形を基に計算された所定の値とを比較し、直流電圧Ｖd1＋Ｖd2の方が大きい期間において、トランジスタＱ５のオンを一時的に禁止し（つまりオフ状態とし）、または、リアクトルＬ１に流れる電流の制御値を所定量だけ小さくするように制御する。これは、図３において、直流電圧Ｖd1＋Ｖd2の値が出力基本波電圧の瞬時値以上あれば出力を制御できる状態であることを意味する。
Further, the
図４は、出力基本波電圧、交流出力電圧Ｖac、直流電圧Ｖd1＋Ｖd2の下限値の波形を示している。例えば、正の半サイクル期間においては、マージン電圧をΔＶdcとして以下のように制御すればよい。
位相α２〜α４の期間において Ｖd1＋Ｖd2の下限値＝｜Ｖac（ωｔ）｜＋ΔＶdc
上記以外の期間において Ｖd1＋Ｖd2の下限値＝Ｖd1＋ΔＶdc
FIG. 4 shows waveforms of lower limit values of the output fundamental wave voltage, the AC output voltage Vac, and the DC voltage Vd1 + Vd2. For example, in the positive half cycle period, the margin voltage may be controlled as follows with ΔVdc.
In the period of phase α2 to α4, the lower limit value of Vd1 + Vd2 = | Vac (ωt) | + ΔVdc
In periods other than the above, lower limit value of Vd1 + Vd2 = Vd1 + ΔVdc
ここで、Ｖd1＋Ｖd2の下限値は、少なくとも｜出力基本波電圧｜以上となっているので、この条件を満たせば、高速ＰＷＭ制御により歪みの少ない電圧を出力することができる。従って、Ｖd1＋Ｖd2の瞬時値がＶd1＋Ｖd2の下限値以上に確保されていれば、少なくともその時点近傍では、コンデンサＣ４に蓄積されている電力により交流出力をすることが可能となるので、チョッパ回路５の動作を停止し、または、チョッパ回路５の変換電力をより小さな値にまで低下させても差し支えない。その結果、実際のＶd1＋Ｖd2の値を、必要最低限にまで低下させることが可能となり、電圧変化によるスイッチング損失低減に有効となる。
Here, since the lower limit value of Vd1 + Vd2 is at least equal to or greater than | output fundamental wave voltage |, a voltage with less distortion can be output by high-speed PWM control if this condition is satisfied. Therefore, if the instantaneous value of Vd1 + Vd2 is ensured to be equal to or higher than the lower limit value of Vd1 + Vd2, at least near that point in time, AC output can be performed with the electric power stored in the capacitor C4. May be stopped, or the conversion power of the
以上説明した本実施形態によれば、インバータ回路２２に入力される直流電力は、直流電源４からの直流電力と、コンデンサＣ１、Ｃ４に蓄積されている直流電力であるため、図６に示す従来構成のインバータ回路１のように一旦全ての直流電力を変換する必要がなく、電力変換に伴う損失を低減することができる。すなわち、インバータ回路２２による交流電力への変換過程において、直流電源４の直流電力の一部を直接利用することができるため、その分だけ直流電力変換損失を減らすことができ、電力変換効率を高めることができる。
According to the present embodiment described above, the DC power input to the
インバータ回路２２は、その入力電圧として直流電圧Ｖd1、Ｖd2、Ｖd1＋Ｖd2の３つの電圧を利用することができる。例えば、出力基本波電圧の絶対値が直流電源４の直流電圧Ｖd1以下の電圧範囲においては、直流電圧Ｖd1により電圧制御できるため、トランジスタＱ１とＱ３をオフ状態に制御し、トランジスタＱ２１、Ｑ２２とトランジスタＱ２、Ｑ４とによりＰＷＭ制御を行うことができる。この場合、例えば正の半サイクル期間でＰＷＭのオン期間の時に単相フルブリッジ回路８の出力電圧ＶｏはＶd1となり、直流母線６、７間の電圧Ｖd1＋Ｖd2まで上昇することはない。
The
また、例えば交流出力電圧Ｖacの正のピーク電圧付近では、トランジスタＱ２１とＱ４をオン状態に制御し、トランジスタＱ１をオンオフ制御することにより、出力電圧ＶｏはＶd1＋Ｖd2（ＰＷＭのオン期間）とＶd1（ＰＷＭのオフ期間）との間で変化する。この場合、トランジスタＱ１のオンオフに伴う当該トランジスタＱ１への印加電圧は、０Ｖ（ＰＷＭのオン期間）とＶd2（ＰＷＭのオフ期間）となり、ＰＷＭ制御時におけるトランジスタＱ１の電圧変化が従来回路（図６参照）のＶd1＋Ｖd2からＶd2に低減する。これにより、トランジスタＱ１のスイッチング損失を低減することができる。 For example, in the vicinity of the positive peak voltage of the AC output voltage Vac, the transistors Q21 and Q4 are controlled to be on and the transistor Q1 is controlled to be on / off, so that the output voltage Vo is Vd1 + Vd2 (PWM on period) and Vd1 (PWM). Off period). In this case, the voltage applied to the transistor Q1 when the transistor Q1 is turned on and off is 0 V (PWM on period) and Vd2 (PWM off period), and the voltage change of the transistor Q1 during PWM control is the conventional circuit (FIG. 6). Vd1 + Vd2 of reference) is reduced to Vd2. Thereby, the switching loss of the transistor Q1 can be reduced.
また、出力電圧Ｖｏの変化幅が小さくなると、フィルタ回路９のリアクトルＬ２、Ｌ３に印加される高周波電圧成分が低減するため、リアクトルＬ２、Ｌ３の高周波損失も低減する。さらに、スイッチング素子の電圧変化幅が小さくなることによりスイッチング素子の設置電位変動が小さくなるため、各トランジスタＱ１〜Ｑ４、Ｑ２１、Ｑ２２のオンオフに起因するＥＭＩノイズの低減にも有効となる。 Further, when the change width of the output voltage Vo is reduced, the high-frequency voltage components applied to the reactors L2 and L3 of the filter circuit 9 are reduced, so that the high-frequency loss of the reactors L2 and L3 is also reduced. Furthermore, since the voltage variation width of the switching element is reduced, the variation in the installed potential of the switching element is reduced, which is effective in reducing EMI noise caused by on / off of the transistors Q1 to Q4, Q21, and Q22.
直流電源４の直流電圧Ｖd1とコンデンサＣ４の直流電圧Ｖd2との加算値Ｖd1＋Ｖd2が、交流出力電圧Ｖacのピーク電圧に所定のマージン量を加えた値になるように制御するので、ＰＷＭ制御を用いて歪みの少ない交流出力電圧Ｖacを生成することができる。
Since the addition value Vd1 + Vd2 of the DC voltage Vd1 of the
（第２の実施形態）
次に、本発明の第２の実施形態について、電気的構成を示す図５を参照しながら説明する。本実施形態は、図５に示すように、電力変換装置２１の交流出力端子１０、１１に商用電力系統Ｇrdを接続し、系統電圧に同期した力率１の交流出力電圧を生成する系統連系運転を行うようになっている。
(Second Embodiment)
Next, a second embodiment of the present invention will be described with reference to FIG. 5 showing an electrical configuration. In the present embodiment, as shown in FIG. 5, a grid connection is made by connecting a commercial power system Grd to the
この場合、図３に示す交流出力電圧Ｖacが系統電圧そのものになる。出力電流Ｉacが系統電圧に同期した力率１の交流出力電流となるように、インバータ回路２２が高速ＰＷＭ制御により出力電圧Ｖｏ（つまり出力基本波電圧）を出力すると、以下の（12）式に示すように、フィルタ回路９のリアクトルＬ２、Ｌ３に、出力基本波電圧と系統電圧Ｖacとの差電圧に応じた出力電流Ｉacを流すことが可能となる。
本実施形態によれば、電力変換装置２１は、直流電源４の直流電圧Ｖd1と交流出力電圧Ｖacとが異なっていても、効率よく変換することができ、しかも、主回路構成を同一として、電力系統との連系運転と単独での交流正弦波出力運転とを実現できるため、限られた直流電力を有効に利用する用途に適している。例えば、直流電源４を、燃料電池、太陽電池、風力発電における発電機出力を整流して得られる直流電源、バッテリまたはこれらの機器の組み合わせにより構成すれば、非常に利便性の高い電力変換装置を提供することができる。
According to the present embodiment, the
（その他の実施形態）
本発明は上記し且つ図面に記載した実施形態に限定されるものではなく、以下のような変形または拡張が可能である。
逆導通スイッチング素子は、ＩＧＢＴに限らずバイポーラトランジスタやＦＥＴなどの素子であってもよい。
(Other embodiments)
The present invention is not limited to the embodiment described above and illustrated in the drawings, and the following modifications or expansions are possible.
The reverse conducting switching element is not limited to the IGBT but may be an element such as a bipolar transistor or FET.
トランジスタＱ２１、Ｑ２２として、逆耐圧を有する逆阻止型のスイッチング素子を採用すれば、逆阻止ダイオードＤ２３、Ｄ２４を省略することができる。
直流電力変換回路は、チョッパ回路５に限らず、直流電源４の直流電力を変換してコンデンサＣ４に与えることが可能なものであればよい。
If reverse blocking type switching elements having reverse breakdown voltage are employed as the transistors Q21 and Q22, the reverse blocking diodes D23 and D24 can be omitted.
The DC power conversion circuit is not limited to the
４は直流電源（直流電力発生部）、５はチョッパ回路（直流電力変換回路）、８は単相フルブリッジ回路、８ａは出力端子（第１の出力端子）、８ｂは出力端子（第２の出力端子）、９はフィルタ回路（ローパスフィルタ回路）、１０、１１は交流出力端子、２１は電力変換装置、２３は制御回路（制御手段）、Ｃ４はコンデンサ、Ｄ２３、Ｄ２４はダイオード、Ｑ１とＤ１はＩＧＢＴ（第１の逆導通スイッチング素子）、Ｑ２とＤ２はＩＧＢＴ（第２の逆導通スイッチング素子）、Ｑ３とＤ３はＩＧＢＴ（第３の逆導通スイッチング素子）、Ｑ４とＤ４はＩＧＢＴ（第４の逆導通スイッチング素子）、Ｑ２１とＤ２１はＩＧＢＴ（第５の逆導通スイッチング素子）、Ｑ２２とＤ２２はＩＧＢＴ（第６の逆導通スイッチング素子）、Ｇrdは商用電力系統である。
4 is a DC power supply (DC power generation unit), 5 is a chopper circuit (DC power conversion circuit), 8 is a single-phase full-bridge circuit, 8a is an output terminal (first output terminal), 8b is an output terminal (second output) (Output terminal), 9 is a filter circuit (low-pass filter circuit), 10 and 11 are AC output terminals, 21 is a power converter, 23 is a control circuit (control means), C4 is a capacitor, D23 and D24 are diodes, Q1 and D1 Is IGBT (first reverse conduction switching element), Q2 and D2 are IGBT (second reverse conduction switching element), Q3 and D3 are IGBT (third reverse conduction switching element), and Q4 and D4 are IGBT (fourth). Q21 and D21 are IGBTs (fifth reverse conduction switching elements), Q22 and D22 are IGBTs (sixth reverse conduction switching elements), and Grd is a quotient. It is a power system.
Claims (8)
この直流電力発生部と直列接続されたコンデンサと、
前記直流電力発生部の直流電力を変換して前記コンデンサに与える直流電力変換回路と、
前記コンデンサと前記直流電力発生部との直列回路の両端に接続された単相フルブリッジ回路と、
前記コンデンサと前記直流電力発生部との共通接続点と前記単相フルブリッジ回路の２つの出力端子との間にそれぞれ接続されたダイオードと逆導通スイッチング素子とからなる直列回路と、
前記フルブリッジ回路の２つの出力端子と変換した交流電力を出力する交流出力端子との間に接続されたローパスフィルタ回路と、
前記直流電力発生部の直流電力および前記コンデンサに蓄えられた直流電力を交流電力に変換するために、前記直流電力変換回路を動作させて前記コンデンサの端子電圧を所定の直流電圧に制御するとともに、前記単相フルブリッジ回路および前記逆導通スイッチング素子をオンオフ制御する制御手段とを備えて構成されていることを特徴とする電力変換装置。 A DC power generation unit for supplying DC power;
A capacitor connected in series with the DC power generator,
A DC power conversion circuit that converts the DC power of the DC power generation unit and applies the DC power to the capacitor;
A single-phase full-bridge circuit connected to both ends of a series circuit of the capacitor and the DC power generation unit;
A series circuit comprising a diode and a reverse conducting switching element connected between a common connection point of the capacitor and the DC power generation unit and two output terminals of the single-phase full-bridge circuit;
A low pass filter circuit connected between the two output terminals of the full bridge circuit and an AC output terminal for outputting the converted AC power;
In order to convert the DC power of the DC power generation unit and the DC power stored in the capacitor into AC power, the DC power conversion circuit is operated to control the terminal voltage of the capacitor to a predetermined DC voltage, A power converter comprising: the single-phase full-bridge circuit and a control unit that controls on / off of the reverse conducting switching element.
前記コンデンサと前記直流電力発生部との共通接続点と前記単相フルブリッジ回路の第１、第２の出力端子との間に接続された直列回路は、それぞれダイオードと第５の逆導通スイッチング素子、ダイオードと第６の逆導通スイッチング素子から構成され、
前記制御手段は、交流出力電圧の正の半サイクル期間を０°位相から順に第１から第６の期間に分割し、負の半サイクル期間を順に第７から第１２の期間に分割し、
第１の逆導通スイッチング素子について、
第２、第３、第４の期間以外の期間ではオフ状態とし、第２、第３、第４の期間では交流出力電圧または交流出力電流の絶対値を増加させる時にオンとし、増加させる必要のない時にオフとするように制御し、
第２の逆導通スイッチング素子について、
第１から第６の期間ではオフ状態とし、第７から第１１の期間ではオン状態とし、第１２の期間では交流出力電圧または交流出力電流の絶対値を増加させる時にオンとし、増加させる必要のない時にオフとするように制御し、
第３の逆導通スイッチング素子について、
第８、第９、第１０の期間以外の期間ではオフ状態とし、第８、第９、第１０の期間では交流出力電圧または交流出力電流の絶対値を増加させる時にオンとし、増加させる必要のない時にオフとするように制御し、
第４の逆導通スイッチング素子について、
第７から第１２の期間ではオフ状態とし、第１から第５の期間ではオン状態とし、第６の期間では交流出力電圧または交流出力電流の絶対値を増加させる時にオンとし、増加させる必要のない時にオフとするように制御し、
第５の逆導通スイッチング素子について、
第２、第４の期間および第７から第１２の期間ではオフ状態とし、第３、第６の期間ではオン状態とし、第１、第５の期間では交流出力電圧または交流出力電流の絶対値を増加させる時にオンとし、増加させる必要のない時にオフとするように制御し、
第６の逆導通スイッチング素子について、
第１から第６の期間および第８、第１０の期間ではオフ状態とし、第９、第１２の期間ではオン状態とし、第７、第１１の期間では交流出力電圧または交流出力電流の絶対値を増加させる時にオンとし、増加させる必要のない時にオフとするように制御することを特徴とする請求項１記載の電力変換装置。 The full bridge circuit includes first and second reverse conducting switching elements connected in series with a first output terminal sandwiched between both terminals of a series circuit of the capacitor and the DC power generator, and a second It is composed of third and fourth reverse conducting switching elements connected in series across the output terminal,
The series circuit connected between the common connection point of the capacitor and the DC power generator and the first and second output terminals of the single-phase full-bridge circuit includes a diode and a fifth reverse conducting switching element, respectively. A diode and a sixth reverse conducting switching element,
The control means divides the positive half cycle period of the AC output voltage into first to sixth periods in order from the 0 ° phase, and divides the negative half cycle period into seventh to twelfth periods in order,
For the first reverse conducting switching element,
In the period other than the second, third and fourth periods, it is in the off state, and in the second, third and fourth periods, it is necessary to turn on and increase the absolute value of the AC output voltage or AC output current. Control to turn off when not,
For the second reverse conducting switching element,
In the first to sixth periods, it is turned off, in the seventh to eleventh periods, it is turned on, and in the twelfth period, it is turned on when increasing the absolute value of the AC output voltage or AC output current. Control to turn off when not,
For the third reverse conducting switching element,
In the period other than the eighth, ninth, and tenth periods, it is in an off state, and in the eighth, ninth, and tenth periods, it is necessary to turn on and increase the AC output voltage or the absolute value of the AC output current. Control to turn off when not,
Regarding the fourth reverse conducting switching element,
In the seventh to twelfth periods, it is turned off, in the first to fifth periods, it is turned on, and in the sixth period, it is turned on when the absolute value of the AC output voltage or AC output current is to be increased. Control to turn off when not,
For the fifth reverse conducting switching element,
The second and fourth periods and the seventh to twelfth periods are turned off, the third and sixth periods are turned on, and the first and fifth periods are the absolute values of the AC output voltage or AC output current. To turn it on when you want to increase it, and to turn it off when you don't need to increase it,
Regarding the sixth reverse conducting switching element,
The first to sixth periods and the eighth and tenth periods are turned off, the ninth and twelfth periods are turned on, and the seventh and eleventh periods are the absolute value of the AC output voltage or AC output current. 2. The power conversion device according to claim 1, wherein the power conversion device is controlled to be turned on when the power is increased and turned off when it is not necessary to increase the power.
2. The DC power generation unit is configured by a fuel cell, a solar cell, a DC power source obtained by rectifying a generator output in wind power generation, a battery, or a combination of these devices. Thru | or 7. The power converter device in any one of 7.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003372692A JP2005137165A (en) | 2003-10-31 | 2003-10-31 | Power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003372692A JP2005137165A (en) | 2003-10-31 | 2003-10-31 | Power converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005137165A true JP2005137165A (en) | 2005-05-26 |
Family
ID=34648995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003372692A Pending JP2005137165A (en) | 2003-10-31 | 2003-10-31 | Power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005137165A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009510986A (en) * | 2005-09-28 | 2009-03-12 | シーメンス アクチエンゲゼルシャフト エスターライヒ | Inverter for two direct current sources and driving method of the inverter |
| CN111245222A (en) * | 2018-11-28 | 2020-06-05 | 株式会社电装 | Control device for power converter system |
-
2003
- 2003-10-31 JP JP2003372692A patent/JP2005137165A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009510986A (en) * | 2005-09-28 | 2009-03-12 | シーメンス アクチエンゲゼルシャフト エスターライヒ | Inverter for two direct current sources and driving method of the inverter |
| JP4705682B2 (en) * | 2005-09-28 | 2011-06-22 | シーメンス アクチエンゲゼルシヤフト | Inverter for two direct current sources and driving method of the inverter |
| CN111245222A (en) * | 2018-11-28 | 2020-06-05 | 株式会社电装 | Control device for power converter system |
| CN111245222B (en) * | 2018-11-28 | 2024-01-02 | 株式会社电装 | Control apparatus for power converter system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11456679B2 (en) | Voltage level multiplier module for multilevel power converters | |
| EP2323248B1 (en) | Operation of a three level converter | |
| US8223517B2 (en) | Power converting apparatus with main converter and sub-converter | |
| Rajakaruna et al. | Steady-state analysis and designing impedance network of Z-source inverters | |
| US9859814B2 (en) | Method and apparatus for independent control of multiple power converter sources | |
| US10622914B2 (en) | Multi-stage DC-AC inverter | |
| Nishida et al. | A predictive instantaneous-current PWM controlled rectifier with AC-side harmonic current reduction | |
| JP2013504295A (en) | Electrical energy conversion circuit device | |
| JP6706390B2 (en) | Power converter | |
| JP4735188B2 (en) | Power converter | |
| Lee et al. | An improved phase-shifted PWM method for a three-phase cascaded H-bridge multi-level inverter | |
| Watanabe et al. | DC to single-phase AC voltage source inverter with power decoupling circuit based on flying capacitor topology for PV system | |
| Ohnuma et al. | A control method for a single-to-three-phase power converter with an active buffer and a charge circuit | |
| US20240186915A1 (en) | Constant-frequency single-carrier sensor-less modulation for the three level flying capacitor multicell converter | |
| JP3203464B2 (en) | AC power converter | |
| JP7008222B2 (en) | Power conversion system | |
| JPH07322634A (en) | Control method of inverter and inverter device | |
| EP3707816B1 (en) | Inverter with ac forward bridge and improved dc/dc topology | |
| JP2004222338A (en) | Power conversion device | |
| JP2007082317A (en) | Power system | |
| JP2005137165A (en) | Power converter | |
| Khodabandeh et al. | A single-phase ac to three-phase ac converter with a small link capacitor | |
| JP3580089B2 (en) | Diode rectifier circuit | |
| JP2005137166A (en) | Power converter | |
| Diyoke et al. | A single-phase voltage boost multilevel inverter topology based on switched-capacitor dc-dc converter: simulation and experimentation |