JPH1012607A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1012607A JPH1012607A JP8161620A JP16162096A JPH1012607A JP H1012607 A JPH1012607 A JP H1012607A JP 8161620 A JP8161620 A JP 8161620A JP 16162096 A JP16162096 A JP 16162096A JP H1012607 A JPH1012607 A JP H1012607A
- Authority
- JP
- Japan
- Prior art keywords
- glass coat
- coat film
- film
- wiring layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 122
- 239000011521 glass Substances 0.000 claims abstract description 252
- 239000011347 resin Substances 0.000 claims abstract description 72
- 229920005989 resin Polymers 0.000 claims abstract description 72
- 150000004767 nitrides Chemical class 0.000 claims abstract description 20
- 238000002955 isolation Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 5
- 230000005684 electric field Effects 0.000 abstract description 36
- 230000010287 polarization Effects 0.000 abstract description 24
- 238000000465 moulding Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 73
- 229910052782 aluminium Inorganic materials 0.000 description 68
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 67
- 238000009792 diffusion process Methods 0.000 description 36
- 230000000694 effects Effects 0.000 description 14
- 239000011248 coating agent Substances 0.000 description 11
- 238000000576 coating method Methods 0.000 description 11
- 238000002161 passivation Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 ＩＣ内部に高電圧が印加される電極がある場
合のモールド樹脂の分極によるリーク電流の発生を防止
し得る半導体装置を提供する。 【解決手段】 半導体素子を覆うガラスコート膜とし
て、１７℃以上１４５℃以下の温度条件下で以下の式
（１）で示される範囲の導電率を有する第１のガラスコ
ート膜を含むガラスコート膜を採用する。 導電率≧１×１０-10 ／Ｅ …（１） （Ｅ：電界強度［Ｖ／ｃｍ］，Ｅ≧２×１０4 ［Ｖ／ｃ
ｍ］） またモールド樹脂１４を第１のガラスコート膜１３ａの
上表面上に接触して形成する。
合のモールド樹脂の分極によるリーク電流の発生を防止
し得る半導体装置を提供する。 【解決手段】 半導体素子を覆うガラスコート膜とし
て、１７℃以上１４５℃以下の温度条件下で以下の式
（１）で示される範囲の導電率を有する第１のガラスコ
ート膜を含むガラスコート膜を採用する。 導電率≧１×１０-10 ／Ｅ …（１） （Ｅ：電界強度［Ｖ／ｃｍ］，Ｅ≧２×１０4 ［Ｖ／ｃ
ｍ］） またモールド樹脂１４を第１のガラスコート膜１３ａの
上表面上に接触して形成する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置に関
し、より特定的には、高耐圧ＩＣ（Integrated Circui
t）を有する半導体装置に関する。
し、より特定的には、高耐圧ＩＣ（Integrated Circui
t）を有する半導体装置に関する。
【０００２】
【従来の技術】図１３は、従来の高耐圧ＩＣを有する半
導体装置の構造を示した断面図である。図１３を参照し
て、ｐ型半導体基板１の主表面には所定の間隔を隔てて
素子分離のためのフィールド酸化膜１０が形成されてい
る。ｐ型半導体基板１の主表面の所定領域にはｎ- 拡散
領域２が形成されており、このｎ- 拡散領域２はウェル
領域を構成する。ｎ- 拡散領域２の表面にはチャネル領
域を挟むように所定の間隔を隔ててｐ型拡散領域５およ
び６が形成されている。このｐ型拡散領域５および６は
ソース／ドレイン領域を構成する。チャネル領域上には
ゲート絶縁膜を介してポリシリコン膜からなるゲート電
極８が形成されている。ｐ型拡散領域５および６とゲー
ト電極８とによってｐチャネル型ＭＯＳトランジスタが
構成されている。このｐチャネル型ＭＯＳトランジスタ
とフィールド酸化膜１０を隔てて隣接するように１対の
ｎ型拡散領域３および４が所定の間隔を隔ててチャネル
領域を挟むように形成されている。ｎ型拡散領域３と４
との間に位置するチャネル領域上にはゲート絶縁膜を介
してポリシリコン膜からなるゲート電極９が形成されて
いる。このｎ型拡散領域３および４とゲート電極９とに
よってｎチャネル型ＭＯＳトランジスタが構成されてい
る。ｐ型拡散領域６とｎ型拡散領域３との間に位置する
フィールド酸化膜１０下にはｐ+ 拡散領域７が形成され
ている。
導体装置の構造を示した断面図である。図１３を参照し
て、ｐ型半導体基板１の主表面には所定の間隔を隔てて
素子分離のためのフィールド酸化膜１０が形成されてい
る。ｐ型半導体基板１の主表面の所定領域にはｎ- 拡散
領域２が形成されており、このｎ- 拡散領域２はウェル
領域を構成する。ｎ- 拡散領域２の表面にはチャネル領
域を挟むように所定の間隔を隔ててｐ型拡散領域５およ
び６が形成されている。このｐ型拡散領域５および６は
ソース／ドレイン領域を構成する。チャネル領域上には
ゲート絶縁膜を介してポリシリコン膜からなるゲート電
極８が形成されている。ｐ型拡散領域５および６とゲー
ト電極８とによってｐチャネル型ＭＯＳトランジスタが
構成されている。このｐチャネル型ＭＯＳトランジスタ
とフィールド酸化膜１０を隔てて隣接するように１対の
ｎ型拡散領域３および４が所定の間隔を隔ててチャネル
領域を挟むように形成されている。ｎ型拡散領域３と４
との間に位置するチャネル領域上にはゲート絶縁膜を介
してポリシリコン膜からなるゲート電極９が形成されて
いる。このｎ型拡散領域３および４とゲート電極９とに
よってｎチャネル型ＭＯＳトランジスタが構成されてい
る。ｐ型拡散領域６とｎ型拡散領域３との間に位置する
フィールド酸化膜１０下にはｐ+ 拡散領域７が形成され
ている。
【０００３】なお、フィールド酸化膜１０とゲート電極
８および９とを覆うように素子の保護のためのパッシベ
ーション膜１２が形成されており、このパッシベーショ
ン膜１２のｎ型拡散領域３および４とｐ型拡散領域５お
よび６とに対応する領域にはそれぞれコンタクトホール
が設けられている。そのコンタクトホールを介してｎ型
拡散領域３および４とｐ型拡散領域５および６とにそれ
ぞれ接続されるソース／ドレイン電極が形成されてい
る。パッシベーション膜１２上の所定領域にはアルミ電
極１１および１５が形成されている。アルミ電極１５
は、ｐ型半導体基板１とほぼ同電位を有する。高耐圧Ｉ
Ｃでは高電圧入力があるため、ＩＣ内部にアルミ電極１
１のように高電圧になるアルミ電極が必ず存在する。
８および９とを覆うように素子の保護のためのパッシベ
ーション膜１２が形成されており、このパッシベーショ
ン膜１２のｎ型拡散領域３および４とｐ型拡散領域５お
よび６とに対応する領域にはそれぞれコンタクトホール
が設けられている。そのコンタクトホールを介してｎ型
拡散領域３および４とｐ型拡散領域５および６とにそれ
ぞれ接続されるソース／ドレイン電極が形成されてい
る。パッシベーション膜１２上の所定領域にはアルミ電
極１１および１５が形成されている。アルミ電極１５
は、ｐ型半導体基板１とほぼ同電位を有する。高耐圧Ｉ
Ｃでは高電圧入力があるため、ＩＣ内部にアルミ電極１
１のように高電圧になるアルミ電極が必ず存在する。
【０００４】ソース／ドレイン電極とアルミ電極１１お
よび１５とパッシベーション膜１２とを覆うようにガラ
スコート膜１３ｂが形成されている。ガラスコート膜１
３ｂ上にはモールド樹脂１４が形成されている。
よび１５とパッシベーション膜１２とを覆うようにガラ
スコート膜１３ｂが形成されている。ガラスコート膜１
３ｂ上にはモールド樹脂１４が形成されている。
【０００５】ここで、アルミ電極１１に高電圧入力が加
わった場合、常温時にはこのアルミ電極１１による電界
は小さく、この電界がｎチャネル型ＭＯＳトランジスタ
やｐチャネル型ＭＯＳトランジスタにはあまり影響を及
ぼさない。
わった場合、常温時にはこのアルミ電極１１による電界
は小さく、この電界がｎチャネル型ＭＯＳトランジスタ
やｐチャネル型ＭＯＳトランジスタにはあまり影響を及
ぼさない。
【０００６】
【発明が解決しようとする課題】しかしながら、高温時
には、高電圧が印加されるアルミ電極１１による電界が
大きくなり、その結果ｐ+ 拡散領域７がｎ型に反転して
ｎ- 拡散領域２とｎ型拡散領域３とによって構成される
寄生ＭＯＳトランジスタが図１４に示すようにオンす
る。その結果、低耐圧素子であるｎチャネル型ＭＯＳト
ランジスタとｐチャネル型ＭＯＳトランジスタとによっ
て構成される回路にリーク電流が発生する。図１５は、
図１４に示した電界に沿った等価コンデンサモデルを示
した概略図である。図１５を参照して、Ｃ１はガラスコ
ート膜１３ｂの容量、Ｃｍはモールド樹脂の容量、Ｃ２
はフィールド酸化膜１０、パッシベーション膜１２およ
びガラスコート膜１３ｂを合計した容量を示している。
電圧（Ｖ）がアルミ電極１１に印加されると、各コンデ
ンサの容量に従って電圧が分担される。ｐ型半導体基板
１とモールド樹脂１４との間に掛かる電圧（Ｖ２）は以
下の式（２）によって表わされる。
には、高電圧が印加されるアルミ電極１１による電界が
大きくなり、その結果ｐ+ 拡散領域７がｎ型に反転して
ｎ- 拡散領域２とｎ型拡散領域３とによって構成される
寄生ＭＯＳトランジスタが図１４に示すようにオンす
る。その結果、低耐圧素子であるｎチャネル型ＭＯＳト
ランジスタとｐチャネル型ＭＯＳトランジスタとによっ
て構成される回路にリーク電流が発生する。図１５は、
図１４に示した電界に沿った等価コンデンサモデルを示
した概略図である。図１５を参照して、Ｃ１はガラスコ
ート膜１３ｂの容量、Ｃｍはモールド樹脂の容量、Ｃ２
はフィールド酸化膜１０、パッシベーション膜１２およ
びガラスコート膜１３ｂを合計した容量を示している。
電圧（Ｖ）がアルミ電極１１に印加されると、各コンデ
ンサの容量に従って電圧が分担される。ｐ型半導体基板
１とモールド樹脂１４との間に掛かる電圧（Ｖ２）は以
下の式（２）によって表わされる。
【０００７】
【数５】
【０００８】上記式（２）を参照して、Ｃｍが十分小さ
いときは、Ｖ２＜＜Ｖとなる。しかし、モールド樹脂１
４は一般的に高温状態において電界が加わると樹脂に含
まれる可動イオンが動くことによって分極するという性
質を持っている。このモールド樹脂１４の分極によって
Ｃｍが上昇し、そのためＶ２も上昇する。Ｖ２が上昇す
ると、図１４に示すようにｐ+ 拡散領域７がｎ型反転し
やすくなり、その結果寄生ＭＯＳトランジスタがオンし
てリーク電流が発生しやすくなる。ｐ+ 拡散領域７がｎ
反転するときにおけるＣ２に蓄積された電荷量はフィー
ルド反転電圧（Ｖｔｆ）とフィールド酸化膜１０の容量
（Ｃ）とから計算可能（Ｑ＝Ｃ２Ｖ２＝Ｃ・Ｖｔｆ）で
あり、一般的には１×１０11〜１×１０12［ｃｍ-2］で
ある。このＣ２に蓄積された電荷量はモールド樹脂１４
の密度を考慮するとかなり小さい値であり、モールド樹
脂１４が分極して形成される電荷密度として十分考えら
れる値である。このことは、モールド樹脂１４自体の改
善でのＶ２の安定化が困難であることを意味する。
いときは、Ｖ２＜＜Ｖとなる。しかし、モールド樹脂１
４は一般的に高温状態において電界が加わると樹脂に含
まれる可動イオンが動くことによって分極するという性
質を持っている。このモールド樹脂１４の分極によって
Ｃｍが上昇し、そのためＶ２も上昇する。Ｖ２が上昇す
ると、図１４に示すようにｐ+ 拡散領域７がｎ型反転し
やすくなり、その結果寄生ＭＯＳトランジスタがオンし
てリーク電流が発生しやすくなる。ｐ+ 拡散領域７がｎ
反転するときにおけるＣ２に蓄積された電荷量はフィー
ルド反転電圧（Ｖｔｆ）とフィールド酸化膜１０の容量
（Ｃ）とから計算可能（Ｑ＝Ｃ２Ｖ２＝Ｃ・Ｖｔｆ）で
あり、一般的には１×１０11〜１×１０12［ｃｍ-2］で
ある。このＣ２に蓄積された電荷量はモールド樹脂１４
の密度を考慮するとかなり小さい値であり、モールド樹
脂１４が分極して形成される電荷密度として十分考えら
れる値である。このことは、モールド樹脂１４自体の改
善でのＶ２の安定化が困難であることを意味する。
【０００９】また、モールド樹脂１４に含まれる可動イ
オンの移動は原理的にはモールド樹脂１４内に電界がな
くなるまで停止しない。したがって、上記のｐ+ 拡散領
域７がｎ反転するときのＶ２よりも高い電圧の電極がＩ
Ｃ内部に存在する場合、モールド樹脂１４の分極による
リーク電流の発生は極めて起こりやすい。上記のよう
に、従来の高耐圧ＩＣを含む半導体装置の構造では、Ｉ
Ｃ内部に高電圧が印加されるアルミ電極１１がある場合
モールド樹脂１４の分極を防止することは難しいという
問題点があった。
オンの移動は原理的にはモールド樹脂１４内に電界がな
くなるまで停止しない。したがって、上記のｐ+ 拡散領
域７がｎ反転するときのＶ２よりも高い電圧の電極がＩ
Ｃ内部に存在する場合、モールド樹脂１４の分極による
リーク電流の発生は極めて起こりやすい。上記のよう
に、従来の高耐圧ＩＣを含む半導体装置の構造では、Ｉ
Ｃ内部に高電圧が印加されるアルミ電極１１がある場合
モールド樹脂１４の分極を防止することは難しいという
問題点があった。
【００１０】この発明は、上記のような課題を解決する
ためになされたものである。この発明の１つの目的は、
モールド樹脂の分極によるリーク電流の発生を有効に防
止し得る半導体装置を提供することである。
ためになされたものである。この発明の１つの目的は、
モールド樹脂の分極によるリーク電流の発生を有効に防
止し得る半導体装置を提供することである。
【００１１】この発明のもう１つの目的は、ＩＣ内部に
高電圧電極がある場合にモールド樹脂の分極が発生する
のを防止し得る半導体装置を提供することである。
高電圧電極がある場合にモールド樹脂の分極が発生する
のを防止し得る半導体装置を提供することである。
【００１２】
【課題を解決するための手段】請求項１に記載の半導体
装置は、半導体領域と、半導体素子と、ガラスコート膜
と、モールド樹脂とを備えている。半導体領域は主表面
を有し、半導体素子はその半導体領域の主表面に形成さ
れている。ガラスコート膜は半導体素子を覆うように形
成されており、モールド樹脂はガラスコート膜上に形成
されている。ガラスコート膜は、１７℃以上１４５℃以
下の温度条件下で、導電率≧１×１０-1 0 ／Ｅで示され
る範囲の導電率を有する第１のガラスコート膜を含んで
いる。ここで、Ｅは電界強度［Ｖ／ｃｍ］を示してお
り、Ｅ≧２×１０4 ［Ｖ／ｃｍ］の範囲である。また、
上記モールド樹脂は第１のガラスコート膜の上表面上に
接触して形成されている。請求項１に記載の発明によれ
ば、上記のような範囲の導電率を有する導電性のガラス
コート膜を用いることによって、その第１のガラスコー
ト膜の内部の電界がその第１のガラスコート膜自体が帯
電することによって減少される。また、モールド樹脂の
分極による電界に起因するドリフト電子電流が導電性の
第１のガラスコート膜内をモールド樹脂の方向に向かっ
て流れるので、その電流による電子が第１のガラスコー
ト膜とモールド樹脂との界面に蓄積して電界をシールド
するという効果を奏する。これにより、高い電圧の電極
が半導体装置の内部に存在する場合にもモールド樹脂の
分極によるリーク電流の発生を有効に防止することがで
きる。
装置は、半導体領域と、半導体素子と、ガラスコート膜
と、モールド樹脂とを備えている。半導体領域は主表面
を有し、半導体素子はその半導体領域の主表面に形成さ
れている。ガラスコート膜は半導体素子を覆うように形
成されており、モールド樹脂はガラスコート膜上に形成
されている。ガラスコート膜は、１７℃以上１４５℃以
下の温度条件下で、導電率≧１×１０-1 0 ／Ｅで示され
る範囲の導電率を有する第１のガラスコート膜を含んで
いる。ここで、Ｅは電界強度［Ｖ／ｃｍ］を示してお
り、Ｅ≧２×１０4 ［Ｖ／ｃｍ］の範囲である。また、
上記モールド樹脂は第１のガラスコート膜の上表面上に
接触して形成されている。請求項１に記載の発明によれ
ば、上記のような範囲の導電率を有する導電性のガラス
コート膜を用いることによって、その第１のガラスコー
ト膜の内部の電界がその第１のガラスコート膜自体が帯
電することによって減少される。また、モールド樹脂の
分極による電界に起因するドリフト電子電流が導電性の
第１のガラスコート膜内をモールド樹脂の方向に向かっ
て流れるので、その電流による電子が第１のガラスコー
ト膜とモールド樹脂との界面に蓄積して電界をシールド
するという効果を奏する。これにより、高い電圧の電極
が半導体装置の内部に存在する場合にもモールド樹脂の
分極によるリーク電流の発生を有効に防止することがで
きる。
【００１３】請求項２における半導体装置は、請求項１
と同様、半導体領域と、半導体素子と、ガラスコート膜
と、モールド樹脂とを備えており、ガラスコート膜は請
求項１と同じ導電率を有する第１のガラスコート膜を含
んでいる。そして、その導電性の第１のガラスコート膜
は高電圧が印加される電極を覆う部分と高電圧が印加さ
れない電極を覆う部分とが分離して形成されている。こ
のように構成することによって、導電性の第１のガラス
コート膜を採用したとしても高電圧が印加される電極と
高電圧が印加されない電極との間でリーク電流が発生す
るのを有効に防止することができる。
と同様、半導体領域と、半導体素子と、ガラスコート膜
と、モールド樹脂とを備えており、ガラスコート膜は請
求項１と同じ導電率を有する第１のガラスコート膜を含
んでいる。そして、その導電性の第１のガラスコート膜
は高電圧が印加される電極を覆う部分と高電圧が印加さ
れない電極を覆う部分とが分離して形成されている。こ
のように構成することによって、導電性の第１のガラス
コート膜を採用したとしても高電圧が印加される電極と
高電圧が印加されない電極との間でリーク電流が発生す
るのを有効に防止することができる。
【００１４】請求項３の半導体装置では、上記請求項２
の構成において、ガラスコート膜を、第１のガラスコー
ト膜の上表面上に接触するとともに第１のガラスコート
膜の分離された領域を覆うように形成された第２のガラ
スコート膜を含むように構成する。これにより、第１の
ガラスコート膜の分離された領域においてデバイス表面
が第２のガラスコート膜によって覆われるため、第１の
ガラスコート膜のない領域が存在することによって耐湿
性が低下するという不都合を防止することができる。
の構成において、ガラスコート膜を、第１のガラスコー
ト膜の上表面上に接触するとともに第１のガラスコート
膜の分離された領域を覆うように形成された第２のガラ
スコート膜を含むように構成する。これにより、第１の
ガラスコート膜の分離された領域においてデバイス表面
が第２のガラスコート膜によって覆われるため、第１の
ガラスコート膜のない領域が存在することによって耐湿
性が低下するという不都合を防止することができる。
【００１５】請求項４における半導体装置は、半導体領
域と、半導体素子と、ガラスコート膜と、モールド樹脂
と、半導体基板上に形成された第１の配線層とを備えて
いる。また、ガラスコート膜は、１７℃以上１４５℃以
下の温度条件下で、導電率≧１×１０-10 ／ＥでかつＥ
≧２×１０4 ［Ｖ／ｃｍ］の範囲の導電率を有する第１
のガラスコート膜と、その第１のガラスコート膜の表面
に接する第２のガラスコート膜とを含むように構成す
る。また、第２のガラスコート膜は第１の配線層の一部
上と半導体素子上とに形成されており、第１のガラスコ
ート膜は第２のガラスコート膜の上表面上と第１の配線
層の上表面上とに接触して形成されている。請求項４に
記載の半導体装置では上記のように構成することによっ
て、第１の配線層以外の配線層には第１のガラスコート
膜が接さず、第１の配線層以外の配線層は第２のガラス
スコート膜で覆われるように形成されるので、第１のガ
ラスコート膜の導電性に起因するリーク電流の発生を防
止することができる。
域と、半導体素子と、ガラスコート膜と、モールド樹脂
と、半導体基板上に形成された第１の配線層とを備えて
いる。また、ガラスコート膜は、１７℃以上１４５℃以
下の温度条件下で、導電率≧１×１０-10 ／ＥでかつＥ
≧２×１０4 ［Ｖ／ｃｍ］の範囲の導電率を有する第１
のガラスコート膜と、その第１のガラスコート膜の表面
に接する第２のガラスコート膜とを含むように構成す
る。また、第２のガラスコート膜は第１の配線層の一部
上と半導体素子上とに形成されており、第１のガラスコ
ート膜は第２のガラスコート膜の上表面上と第１の配線
層の上表面上とに接触して形成されている。請求項４に
記載の半導体装置では上記のように構成することによっ
て、第１の配線層以外の配線層には第１のガラスコート
膜が接さず、第１の配線層以外の配線層は第２のガラス
スコート膜で覆われるように形成されるので、第１のガ
ラスコート膜の導電性に起因するリーク電流の発生を防
止することができる。
【００１６】請求項５に記載の半導体装置では、上記請
求項４の構成において、第２のガラスコート膜を第１の
配線層の上表面上に第１の開口を有するように構成する
とともに、第１のガラスコート膜を第１の開口内で第１
の配線層の上表面に接触するとともに第１の開口よりも
小さい第２の開口を有するように構成する。
求項４の構成において、第２のガラスコート膜を第１の
配線層の上表面上に第１の開口を有するように構成する
とともに、第１のガラスコート膜を第１の開口内で第１
の配線層の上表面に接触するとともに第１の開口よりも
小さい第２の開口を有するように構成する。
【００１７】請求項６に記載の半導体装置は、半導体領
域と、半導体素子と、ガラスコート膜と、モールド樹脂
と、第１および第２の配線層とを備えている。ガラスコ
ート膜は、１７℃以上１４５℃以下の温度条件下で、導
電率≧１×１０-10 ／ＥでかつＥ≧２×１０4 ［Ｖ／ｃ
ｍ］で示される範囲の導電率を有する第１のガラスコー
ト膜と、その第１のガラスコート膜の表面に接する第２
のガラスコート膜とを含むように構成する。第２のガラ
スコート膜は第１の配線層上と半導体素子上とに形成さ
れるとともに第１の配線層の上表面上に第１の開口を有
し、第２の配線層は第１の開口内で第１の配線層に接触
するとともに第１の開口を充填するように形成されてい
る。第１のガラスコート膜は、第２のガラスコート膜の
上表面上と第２の配線層の上表面上とに接触して形成さ
れている。このように請求項６の半導体装置では、配線
層を第１および第２の配線層の２層構造に構成すること
によって、１層目の配線層で構成された一般的な回路の
リーク電流を防止することができる。
域と、半導体素子と、ガラスコート膜と、モールド樹脂
と、第１および第２の配線層とを備えている。ガラスコ
ート膜は、１７℃以上１４５℃以下の温度条件下で、導
電率≧１×１０-10 ／ＥでかつＥ≧２×１０4 ［Ｖ／ｃ
ｍ］で示される範囲の導電率を有する第１のガラスコー
ト膜と、その第１のガラスコート膜の表面に接する第２
のガラスコート膜とを含むように構成する。第２のガラ
スコート膜は第１の配線層上と半導体素子上とに形成さ
れるとともに第１の配線層の上表面上に第１の開口を有
し、第２の配線層は第１の開口内で第１の配線層に接触
するとともに第１の開口を充填するように形成されてい
る。第１のガラスコート膜は、第２のガラスコート膜の
上表面上と第２の配線層の上表面上とに接触して形成さ
れている。このように請求項６の半導体装置では、配線
層を第１および第２の配線層の２層構造に構成すること
によって、１層目の配線層で構成された一般的な回路の
リーク電流を防止することができる。
【００１８】請求項７における半導体装置では、上記請
求項６の構成において、第１の配線層と同一の層から形
成される第３の配線層をさらに備えるように構成すると
ともに、第１のガラスコート膜を第２の配線層に達する
第２の開口を有するようにし、第１および第２のガラス
コート膜を第３の配線層上に第３の開口を有するように
するとともに第１のガラスコート膜を第３の配線層に接
触しないように構成する。このように構成すれば、第１
のガラスコート膜は第２の配線層のみに接触させること
ができ、第１のガラスコート膜に接触する配線層と接触
しない配線層とを同時に形成することができる。
求項６の構成において、第１の配線層と同一の層から形
成される第３の配線層をさらに備えるように構成すると
ともに、第１のガラスコート膜を第２の配線層に達する
第２の開口を有するようにし、第１および第２のガラス
コート膜を第３の配線層上に第３の開口を有するように
するとともに第１のガラスコート膜を第３の配線層に接
触しないように構成する。このように構成すれば、第１
のガラスコート膜は第２の配線層のみに接触させること
ができ、第１のガラスコート膜に接触する配線層と接触
しない配線層とを同時に形成することができる。
【００１９】請求項８における半導体装置は、半導体領
域と、半導体素子と、ガラスコート膜と、モールド樹脂
とを備えており、ガラスコート膜は、２．０５以上の屈
折率を有する窒化膜を含んでいる。モールド樹脂は、窒
化膜の上表面上に接触して形成されている。このように
構成することによっても、上記の屈折率を有する窒化膜
は導電性を有することになり、その結果モールド樹脂の
分極によるリーク電流の発生を有効に防止することがで
きる。
域と、半導体素子と、ガラスコート膜と、モールド樹脂
とを備えており、ガラスコート膜は、２．０５以上の屈
折率を有する窒化膜を含んでいる。モールド樹脂は、窒
化膜の上表面上に接触して形成されている。このように
構成することによっても、上記の屈折率を有する窒化膜
は導電性を有することになり、その結果モールド樹脂の
分極によるリーク電流の発生を有効に防止することがで
きる。
【００２０】請求項９における半導体装置は、半導体領
域と、半導体素子と、ガラスコート膜と、モールド樹脂
とを備えており、ガラスコート膜は２．０５以上の屈折
率を有する窒化膜を含んでいる。そして、窒化膜は高電
圧が印加される電極を覆う部分と高電圧が印加されない
電極を覆う部分とが分離して形成されている。このよう
に構成すれば、請求項２と同様の効果を得ることができ
る。
域と、半導体素子と、ガラスコート膜と、モールド樹脂
とを備えており、ガラスコート膜は２．０５以上の屈折
率を有する窒化膜を含んでいる。そして、窒化膜は高電
圧が印加される電極を覆う部分と高電圧が印加されない
電極を覆う部分とが分離して形成されている。このよう
に構成すれば、請求項２と同様の効果を得ることができ
る。
【００２１】請求項１０における半導体装置は、半導体
領域と、半導体素子と、ガラスコート膜と、モールド樹
脂と、第１の配線層とを備えている。また、ガラスコー
ト膜は２．０５以上の屈折率を有する窒化膜からなる第
１のガラスコート膜と、その第１のガラスコート膜の表
面に接する第２のガラスコート膜とを含んでいる。第２
のガラスコート膜は第１の配線層上と半導体素子上とに
形成されており、第１のガラスコート膜は第２のガラス
コート膜の上表面上と第１の配線層の上表面上とに接触
して形成されている。このように構成することによって
請求項４と同様の効果を得ることができる。
領域と、半導体素子と、ガラスコート膜と、モールド樹
脂と、第１の配線層とを備えている。また、ガラスコー
ト膜は２．０５以上の屈折率を有する窒化膜からなる第
１のガラスコート膜と、その第１のガラスコート膜の表
面に接する第２のガラスコート膜とを含んでいる。第２
のガラスコート膜は第１の配線層上と半導体素子上とに
形成されており、第１のガラスコート膜は第２のガラス
コート膜の上表面上と第１の配線層の上表面上とに接触
して形成されている。このように構成することによって
請求項４と同様の効果を得ることができる。
【００２２】請求項１１における半導体装置は、半導体
領域と、半導体素子と、ガラスコート膜と、モールド樹
脂と、第１および第２の配線層とを備えている。ガラス
コート膜は２．０５以上の屈折率を有する窒化膜からな
る第１のガラスコート膜と、その第１のガラスコート膜
の表面に接する第２のガラスコート膜とを含んでいる。
第２のガラスコート膜は第１の配線層上と半導体素子上
とに形成されるとともに第１の配線層の上表面上に第１
の開口を有している。第２の配線層は第１の開口内で第
１の配線層に接触するとともに第１の開口を充填するよ
うに形成されている。第１のガラスコート膜は第２のガ
ラスコート膜の上表面上と第２の配線層の上表面上とに
接触して形成されている。このように構成することによ
って請求項６と同様の効果を得ることができる。
領域と、半導体素子と、ガラスコート膜と、モールド樹
脂と、第１および第２の配線層とを備えている。ガラス
コート膜は２．０５以上の屈折率を有する窒化膜からな
る第１のガラスコート膜と、その第１のガラスコート膜
の表面に接する第２のガラスコート膜とを含んでいる。
第２のガラスコート膜は第１の配線層上と半導体素子上
とに形成されるとともに第１の配線層の上表面上に第１
の開口を有している。第２の配線層は第１の開口内で第
１の配線層に接触するとともに第１の開口を充填するよ
うに形成されている。第１のガラスコート膜は第２のガ
ラスコート膜の上表面上と第２の配線層の上表面上とに
接触して形成されている。このように構成することによ
って請求項６と同様の効果を得ることができる。
【００２３】請求項１２における半導体装置では、上記
請求項１〜１１の構成において、半導体素子が、素子分
離絶縁膜と、１対のソース／ドレイン領域と、ゲート電
極と、不純物領域とを含むように構成する。素子分離絶
縁膜は、半導体領域の主表面に形成されている。ソース
／ドレイン領域は、半導体領域の主表面の素子分離絶縁
膜に隣接する領域に、チャネル領域を挟むように間隔を
隔てて形成されている。ゲート電極は、チャネル領域上
にゲート絶縁膜を介して形成されている。不純物領域
は、素子分離絶縁膜下に形成されており、ソース／ドレ
イン領域と同じ導電型を有する。このような構造を有す
る半導体装置においては、上記不純物領域がモールド樹
脂の分極による電界によって反転するのを防止すること
ができ、その結果リーク電流を低減することができる。
請求項１〜１１の構成において、半導体素子が、素子分
離絶縁膜と、１対のソース／ドレイン領域と、ゲート電
極と、不純物領域とを含むように構成する。素子分離絶
縁膜は、半導体領域の主表面に形成されている。ソース
／ドレイン領域は、半導体領域の主表面の素子分離絶縁
膜に隣接する領域に、チャネル領域を挟むように間隔を
隔てて形成されている。ゲート電極は、チャネル領域上
にゲート絶縁膜を介して形成されている。不純物領域
は、素子分離絶縁膜下に形成されており、ソース／ドレ
イン領域と同じ導電型を有する。このような構造を有す
る半導体装置においては、上記不純物領域がモールド樹
脂の分極による電界によって反転するのを防止すること
ができ、その結果リーク電流を低減することができる。
【００２４】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
に基づいて説明する。
【００２５】（実施の形態１）図１〜図５を参照して実
施の形態１について説明する。まず図１を参照して、実
施の形態１による高耐圧ＩＣでは、ｐ型半導体基板１の
主表面に所定の間隔を隔てて素子分離のためのフィール
ド酸化膜１０が形成されている。またｐ型半導体基板１
の主表面にはｎウェルを構成するｎ- 拡散領域２が形成
されている。ｎ - 拡散領域２の主表面にはチャネル領域
を挟むように所定の間隔を隔ててｐ型拡散領域５および
６が形成されている。チャネル領域上にはゲート絶縁膜
を介してポリシリコン膜からなるゲート電極８が形成さ
れている。このゲート電極８とｐ型拡散領域５および６
とによっててｐチャネル型ＭＯＳトランジスタが構成さ
れている。
施の形態１について説明する。まず図１を参照して、実
施の形態１による高耐圧ＩＣでは、ｐ型半導体基板１の
主表面に所定の間隔を隔てて素子分離のためのフィール
ド酸化膜１０が形成されている。またｐ型半導体基板１
の主表面にはｎウェルを構成するｎ- 拡散領域２が形成
されている。ｎ - 拡散領域２の主表面にはチャネル領域
を挟むように所定の間隔を隔ててｐ型拡散領域５および
６が形成されている。チャネル領域上にはゲート絶縁膜
を介してポリシリコン膜からなるゲート電極８が形成さ
れている。このゲート電極８とｐ型拡散領域５および６
とによっててｐチャネル型ＭＯＳトランジスタが構成さ
れている。
【００２６】また、ｐ型拡散領域６とフィールド酸化膜
１０を隔てた位置には、チャネル領域を挟むように所定
の間隔を隔ててｎ型拡散領域３および４が形成されてい
る。そのチャネル領域上にはゲート絶縁膜を介してポリ
シリコン膜からなるゲート電極９が形成されている。そ
のゲート電極９およびｎ型拡散領域３および４によって
ｎチャネル型ＭＯＳトランジスタが構成されている。こ
のｎチャネル型ＭＯＳトランジスタとｐチャネル型ＭＯ
ＳトランジスタとによってＣＭＯＳ領域が構成される。
フィールド酸化膜１０とｎ型拡散領域３および４とｐ型
拡散領域５および６とゲート電極８および９とを覆うよ
うに素子の保護膜としてのパッシベーション膜１２が形
成されている。パッシベーション膜１２のｎ型拡散領域
３および４とｐ型拡散領域５および６との上に対応する
位置にそれぞれコンタクトホールが形成されており、そ
のコンタクトホールを介して拡散領域３〜６にそれぞれ
ソース／ドレイン電極が接続されている。
１０を隔てた位置には、チャネル領域を挟むように所定
の間隔を隔ててｎ型拡散領域３および４が形成されてい
る。そのチャネル領域上にはゲート絶縁膜を介してポリ
シリコン膜からなるゲート電極９が形成されている。そ
のゲート電極９およびｎ型拡散領域３および４によって
ｎチャネル型ＭＯＳトランジスタが構成されている。こ
のｎチャネル型ＭＯＳトランジスタとｐチャネル型ＭＯ
ＳトランジスタとによってＣＭＯＳ領域が構成される。
フィールド酸化膜１０とｎ型拡散領域３および４とｐ型
拡散領域５および６とゲート電極８および９とを覆うよ
うに素子の保護膜としてのパッシベーション膜１２が形
成されている。パッシベーション膜１２のｎ型拡散領域
３および４とｐ型拡散領域５および６との上に対応する
位置にそれぞれコンタクトホールが形成されており、そ
のコンタクトホールを介して拡散領域３〜６にそれぞれ
ソース／ドレイン電極が接続されている。
【００２７】また、フィールド酸化膜１０上にはｐ型半
導体基板１とほぼ同電位であるアルミ電極（アルミ配
線）１５と高電圧が印加されるアルミ電極（アルミ配
線）１１とが形成されている。アルミ電極１１および１
５とパッシベーション膜１２とソース／ドレイン電極と
を覆うように導電性のガラスコート膜１３ａが形成され
ている。導電性のガラスコート膜１３ａの上表面に接触
するようにモールド樹脂１４が形成されている。
導体基板１とほぼ同電位であるアルミ電極（アルミ配
線）１５と高電圧が印加されるアルミ電極（アルミ配
線）１１とが形成されている。アルミ電極１１および１
５とパッシベーション膜１２とソース／ドレイン電極と
を覆うように導電性のガラスコート膜１３ａが形成され
ている。導電性のガラスコート膜１３ａの上表面に接触
するようにモールド樹脂１４が形成されている。
【００２８】ここで、この実施の形態１では、従来と異
なり導電性のガラスコート膜１３ａを採用している。こ
の導電性ガラスコート膜１３ａの採用によって、後述す
るようにその導電性ガラスコート膜１３ａとモールド樹
脂１４との界面に電子が蓄積されるので、モールド樹脂
１４の分極による電界をシールドすることができる。
なり導電性のガラスコート膜１３ａを採用している。こ
の導電性ガラスコート膜１３ａの採用によって、後述す
るようにその導電性ガラスコート膜１３ａとモールド樹
脂１４との界面に電子が蓄積されるので、モールド樹脂
１４の分極による電界をシールドすることができる。
【００２９】次に、等価コンデンサモデルを示した図２
を参照して、ガラスコート膜１３ａの容量（Ｃ１）とモ
ールド樹脂１４の容量（Ｃｍ）とフィールド酸化膜１
０，パッシベーション膜１２およびガラスコート膜１３
ａの容量（Ｃ２）とが直列に接続されている。電圧
（Ｖ）がアルミ電極１１に印加されると、各コンデンサ
の容量に従って電圧が分担される。
を参照して、ガラスコート膜１３ａの容量（Ｃ１）とモ
ールド樹脂１４の容量（Ｃｍ）とフィールド酸化膜１
０，パッシベーション膜１２およびガラスコート膜１３
ａの容量（Ｃ２）とが直列に接続されている。電圧
（Ｖ）がアルミ電極１１に印加されると、各コンデンサ
の容量に従って電圧が分担される。
【００３０】ここで、この実施の形態１の構造では、ア
ルミ電極１１が高電位になると、図３に示すような電界
が生じる。ガラスコート膜１３ａは導電性を有する絶縁
膜であるため、ガラスコート膜１３ａ内部の電界をガラ
スコート膜１３ａ自体が帯電することによってその電界
を減少させることができる。しかし、この場合は図２に
示す（Ｖ１）が小さくなることを意味するため、（Ｖ
ｍ）および（Ｖ２）の電圧はむしろ大きくなってしま
う。したがって、この実施の形態１による構造でも（Ｃ
１）の部分で電界を遮蔽することは困難である。
ルミ電極１１が高電位になると、図３に示すような電界
が生じる。ガラスコート膜１３ａは導電性を有する絶縁
膜であるため、ガラスコート膜１３ａ内部の電界をガラ
スコート膜１３ａ自体が帯電することによってその電界
を減少させることができる。しかし、この場合は図２に
示す（Ｖ１）が小さくなることを意味するため、（Ｖ
ｍ）および（Ｖ２）の電圧はむしろ大きくなってしま
う。したがって、この実施の形態１による構造でも（Ｃ
１）の部分で電界を遮蔽することは困難である。
【００３１】その一方、容量（Ｃ２）の領域では以下の
ような効果を得ることができる。モールド樹脂１４が分
極するしないにかかわらずＣＭＯＳ領域には垂直方向の
電界が存在している。この電界によるドリフト電子電流
がアルミ電極１５やソース／ドレイン電極からモールド
樹脂１４の方向に向かって流れ、その結果、図３に示す
ように、ガラスコート膜１３ａとモールド樹脂１４との
界面に電子が蓄積される。これにより、電界をシールド
する効果が発生する。ここで、ＣＭＯＳ領域のアルミ電
極１５の電圧は多くともＣＭＯＳ電源電圧程度であるた
め、アルミ電極１５はＣＭＯＳ電源電圧を超える領域に
向かって電子を供給し、最終的にＣＭＯＳ領域上部での
モールド樹脂１４とガラスコート膜１３ａとの界面の電
圧をＣＭＯＳ電源電圧以下に低減させる。ＣＭＯＳ領域
のフィールド反転電圧（Ｖｔｆ）はＣＭＯＳ電源電圧で
は反転しないように設計されているため、上記のように
モールド樹脂１４とガラスコート膜１３ａとの界面の電
圧をＣＭＯＳ電源電圧以下に抑えることによってリーク
電流の発生を有効に抑制することができる。また、この
ような効果はモールド樹脂１４の分極に追随して発生す
るという大きな利点もある。
ような効果を得ることができる。モールド樹脂１４が分
極するしないにかかわらずＣＭＯＳ領域には垂直方向の
電界が存在している。この電界によるドリフト電子電流
がアルミ電極１５やソース／ドレイン電極からモールド
樹脂１４の方向に向かって流れ、その結果、図３に示す
ように、ガラスコート膜１３ａとモールド樹脂１４との
界面に電子が蓄積される。これにより、電界をシールド
する効果が発生する。ここで、ＣＭＯＳ領域のアルミ電
極１５の電圧は多くともＣＭＯＳ電源電圧程度であるた
め、アルミ電極１５はＣＭＯＳ電源電圧を超える領域に
向かって電子を供給し、最終的にＣＭＯＳ領域上部での
モールド樹脂１４とガラスコート膜１３ａとの界面の電
圧をＣＭＯＳ電源電圧以下に低減させる。ＣＭＯＳ領域
のフィールド反転電圧（Ｖｔｆ）はＣＭＯＳ電源電圧で
は反転しないように設計されているため、上記のように
モールド樹脂１４とガラスコート膜１３ａとの界面の電
圧をＣＭＯＳ電源電圧以下に抑えることによってリーク
電流の発生を有効に抑制することができる。また、この
ような効果はモールド樹脂１４の分極に追随して発生す
るという大きな利点もある。
【００３２】アルミ配線１５からガラスコート膜１３ａ
内を横方向に電流が流れるためには、低電界におけるガ
ラスコート膜１３ａの導電率がある程度以上の値である
ことと、モールド樹脂１４が分極し始める温度より低い
温度から十分な導電領域を持っていることとを満たす必
要があり、この条件を満たせば非常に安定してガラスコ
ート膜１３ａ内を電流が流れることができる。
内を横方向に電流が流れるためには、低電界におけるガ
ラスコート膜１３ａの導電率がある程度以上の値である
ことと、モールド樹脂１４が分極し始める温度より低い
温度から十分な導電領域を持っていることとを満たす必
要があり、この条件を満たせば非常に安定してガラスコ
ート膜１３ａ内を電流が流れることができる。
【００３３】次に、上記した条件を満たすガラスコート
膜１３ａの特性について定量的に考察する。フィールド
反転電圧（Ｖｔｆ）は一般的に２０Ｖ以上であるので、
フィールド酸化膜１０の厚みを１μｍとすると、フィー
ルド反転電圧Ｖｔｆ程度の電圧での垂直方向の電界は２
×１０5 ［Ｖ／ｃｍ］のレベルである。上述のようにガ
ラスコート膜１３ａ中を横方向に電子が流れることを考
慮すると、２×１０4〜２×１０5 ［Ｖ／ｃｍ］の電界
におけるガラスコート膜１３ａの導電率が重要となる。
また、モールド樹脂１４の分極をキャンセルするのに必
要な時間はガラスコート膜１３ａを流れる電流の電流密
度と移動度とによって決定される。この場合、ガラスコ
ート膜１３ａ中の電荷の一般的な移動度を考慮すると、
移動度の影響は無視してよい。したがって、電流密度か
らモールド樹脂１４の分極をキャンセルする時間を見積
る。ここで、モールド樹脂１４の分極する電荷密度を１
×１０11〜１×１０12［１／ｃｍ2 ］とすると、電流密
度は１×１０-10 ［Ａ／ｃｍ2 ］であるから、分極をキ
ャンセルする時間（ｔ）は、ｔ＝１×１０11／（１×１
０-10 ／ｑ）〜１×１０12／（１×１０-10 ／ｑ）≒１
６０〜１６００［ｓｅｃ］になる。ｑは電子の電荷量で
あり、ｑ＝１．６×１０-19 ［Ｃ］である。ここで、モ
ールド樹脂１４の分極によるリークは、１時間（３６０
０秒）程度で発生するため、上記した１６０〜１６００
秒でモールド樹脂１４の分極をキャンセルできればよい
と考えられる。したがって、電流密度は１×１０
-10 ［Ａ／ｃｍ2 ］以上あればよいことがわかる。ま
た、電流密度が１×１０-10 ［Ａ／ｃｍ2 ］において電
界が２×１０4 〜２×１０5 ［Ｖ／ｃｍ］の場合に必要
とされる導電率を求めると、１×１０-10 ／２×１０4
〜１×１０-10 ／２×１０5 ＝５×１０-15 〜５×１０
-16 ［１／Ωｃｍ］である。この式の電界をＥで置き換
えると、以下の式（１）が得られる。
膜１３ａの特性について定量的に考察する。フィールド
反転電圧（Ｖｔｆ）は一般的に２０Ｖ以上であるので、
フィールド酸化膜１０の厚みを１μｍとすると、フィー
ルド反転電圧Ｖｔｆ程度の電圧での垂直方向の電界は２
×１０5 ［Ｖ／ｃｍ］のレベルである。上述のようにガ
ラスコート膜１３ａ中を横方向に電子が流れることを考
慮すると、２×１０4〜２×１０5 ［Ｖ／ｃｍ］の電界
におけるガラスコート膜１３ａの導電率が重要となる。
また、モールド樹脂１４の分極をキャンセルするのに必
要な時間はガラスコート膜１３ａを流れる電流の電流密
度と移動度とによって決定される。この場合、ガラスコ
ート膜１３ａ中の電荷の一般的な移動度を考慮すると、
移動度の影響は無視してよい。したがって、電流密度か
らモールド樹脂１４の分極をキャンセルする時間を見積
る。ここで、モールド樹脂１４の分極する電荷密度を１
×１０11〜１×１０12［１／ｃｍ2 ］とすると、電流密
度は１×１０-10 ［Ａ／ｃｍ2 ］であるから、分極をキ
ャンセルする時間（ｔ）は、ｔ＝１×１０11／（１×１
０-10 ／ｑ）〜１×１０12／（１×１０-10 ／ｑ）≒１
６０〜１６００［ｓｅｃ］になる。ｑは電子の電荷量で
あり、ｑ＝１．６×１０-19 ［Ｃ］である。ここで、モ
ールド樹脂１４の分極によるリークは、１時間（３６０
０秒）程度で発生するため、上記した１６０〜１６００
秒でモールド樹脂１４の分極をキャンセルできればよい
と考えられる。したがって、電流密度は１×１０
-10 ［Ａ／ｃｍ2 ］以上あればよいことがわかる。ま
た、電流密度が１×１０-10 ［Ａ／ｃｍ2 ］において電
界が２×１０4 〜２×１０5 ［Ｖ／ｃｍ］の場合に必要
とされる導電率を求めると、１×１０-10 ／２×１０4
〜１×１０-10 ／２×１０5 ＝５×１０-15 〜５×１０
-16 ［１／Ωｃｍ］である。この式の電界をＥで置き換
えると、以下の式（１）が得られる。
【００３４】
【数６】
【００３５】上記式（１）を満たすようなガラスコート
膜１３ａを形成すればよいことがわかる。電界と導電率
との関係を実測したデータを図４および図５に示す。図
４では１７℃の温度条件下で測定しており、図５では１
４５℃の温度条件下で測定している。図４および図５に
示されたハッチング領域は上記式（１）の条件を満たさ
ない領域を示している。また図４および図５のデータ
は、屈折率１．９８、２．０５、２．１０および２．１
５を有するプラズマ窒化膜でガラスコート膜１３ａを形
成した場合のデータである。また図４および図５中のＡ
およびＢは２種類の処理装置を示している。これらの各
サンプルのモールド樹脂１４の分極について調査したと
ころ、いずれの場合も屈折率が２．０５より小さくなる
と上記したリーク電流が発生することが判明した。この
結果、リーク電流の発生は屈折率と強い相関関係を示す
ことがわかった。したがって、上述の説明から導電率と
屈折率とが強い相関関係を示すと考えられるが、この相
関関係は図５の１４５℃の温度条件下での電界１×１０
5 ［Ｖ／ｃｍ］以下の領域においてはっきりとしてい
る。逆にいうとそれ以外の領域では相関関係が全くない
かまたは逆になっている。モールド樹脂１４が高温で分
極し始めることと、２×１０5 ［Ｖ／ｃｍ］以下の低電
界での導電率が重要であることとを考えると、図５に示
されたような１×１０5 ［Ｖ／ｃｍ］以下の電界での１
４５℃の温度条件下での導電率と屈折率との相関関係か
ら、屈折率とリーク電流の発生とが強い相関関係にある
といえる。
膜１３ａを形成すればよいことがわかる。電界と導電率
との関係を実測したデータを図４および図５に示す。図
４では１７℃の温度条件下で測定しており、図５では１
４５℃の温度条件下で測定している。図４および図５に
示されたハッチング領域は上記式（１）の条件を満たさ
ない領域を示している。また図４および図５のデータ
は、屈折率１．９８、２．０５、２．１０および２．１
５を有するプラズマ窒化膜でガラスコート膜１３ａを形
成した場合のデータである。また図４および図５中のＡ
およびＢは２種類の処理装置を示している。これらの各
サンプルのモールド樹脂１４の分極について調査したと
ころ、いずれの場合も屈折率が２．０５より小さくなる
と上記したリーク電流が発生することが判明した。この
結果、リーク電流の発生は屈折率と強い相関関係を示す
ことがわかった。したがって、上述の説明から導電率と
屈折率とが強い相関関係を示すと考えられるが、この相
関関係は図５の１４５℃の温度条件下での電界１×１０
5 ［Ｖ／ｃｍ］以下の領域においてはっきりとしてい
る。逆にいうとそれ以外の領域では相関関係が全くない
かまたは逆になっている。モールド樹脂１４が高温で分
極し始めることと、２×１０5 ［Ｖ／ｃｍ］以下の低電
界での導電率が重要であることとを考えると、図５に示
されたような１×１０5 ［Ｖ／ｃｍ］以下の電界での１
４５℃の温度条件下での導電率と屈折率との相関関係か
ら、屈折率とリーク電流の発生とが強い相関関係にある
といえる。
【００３６】図４および図５に示したデータにおいて注
目すべき点は、低電界における導電率の温度依存性が屈
折率２．０５以下では負となっていることである。言い
換えると、屈折率２．０５以下ではモールド樹脂１４の
分極が発生する高温時には低温時に比べて導電率が低下
するということである。このことは、屈折率２．０５以
下では低電界において高温時にリークの発生が容易に起
こることを意味している。以上のことから、ガラスコー
ト膜１３ａを窒化膜で形成した場合の条件としては、屈
折率が２．０５以上となる。
目すべき点は、低電界における導電率の温度依存性が屈
折率２．０５以下では負となっていることである。言い
換えると、屈折率２．０５以下ではモールド樹脂１４の
分極が発生する高温時には低温時に比べて導電率が低下
するということである。このことは、屈折率２．０５以
下では低電界において高温時にリークの発生が容易に起
こることを意味している。以上のことから、ガラスコー
ト膜１３ａを窒化膜で形成した場合の条件としては、屈
折率が２．０５以上となる。
【００３７】（実施の形態２）次に、図６を参照して、
本発明の実施の形態２による高耐圧ＩＣの構造について
説明する。この実施の形態２における高耐圧ＩＣでは、
図１に示した実施の形態１の構造と基本的には同じであ
る。この実施の形態６の構造では、実施の形態１に示し
た導電性のガラスコート膜１３ａとモールド樹脂１４と
の間にさらに通常のガラスコート膜１３ｂを形成してい
る。ガラスコート膜１３ａは実施の形態１と同じ式
（１）の条件を満たすような導電率を有している。ガラ
スコート膜１３ｂはガラスコート膜１３ａと異なり高抵
抗の通常のガラスコート膜を用いる。この実施の形態２
の構造では、ＩＣチップをモールドする前にガラスコー
ト膜１３ａの表面に導電性のものが付着したときにその
領域が電気的に短絡した状態になることを防止すること
ができ、これにより、導電性の異物が付着した場合に配
線間の抵抗が低下しリーク電流の原因になるという不都
合を防止することができる。このように、この実施の形
態２では導電性のガラスコート膜１３ａ上に高抵抗のガ
ラスコート膜１３ｂを配置することによって、導電性の
ガラスコート膜１３ａのみの場合にその表面に異物が付
着して素子へ悪影響を及ぼすという不都合を有効に防止
することができる。
本発明の実施の形態２による高耐圧ＩＣの構造について
説明する。この実施の形態２における高耐圧ＩＣでは、
図１に示した実施の形態１の構造と基本的には同じであ
る。この実施の形態６の構造では、実施の形態１に示し
た導電性のガラスコート膜１３ａとモールド樹脂１４と
の間にさらに通常のガラスコート膜１３ｂを形成してい
る。ガラスコート膜１３ａは実施の形態１と同じ式
（１）の条件を満たすような導電率を有している。ガラ
スコート膜１３ｂはガラスコート膜１３ａと異なり高抵
抗の通常のガラスコート膜を用いる。この実施の形態２
の構造では、ＩＣチップをモールドする前にガラスコー
ト膜１３ａの表面に導電性のものが付着したときにその
領域が電気的に短絡した状態になることを防止すること
ができ、これにより、導電性の異物が付着した場合に配
線間の抵抗が低下しリーク電流の原因になるという不都
合を防止することができる。このように、この実施の形
態２では導電性のガラスコート膜１３ａ上に高抵抗のガ
ラスコート膜１３ｂを配置することによって、導電性の
ガラスコート膜１３ａのみの場合にその表面に異物が付
着して素子へ悪影響を及ぼすという不都合を有効に防止
することができる。
【００３８】（実施の形態３）次に、図７を参照して実
施の形態３による高耐圧ＩＣの構造について説明する。
この実施の形態３では、図６に示した実施の形態２と異
なり、高抵抗のガラスコート膜１３ｂが導電性のガラス
コート膜１３ａの下に配置されており、高抵抗のガラス
コート膜１３ｂがソース／ドレイン電極に接して覆う構
造となっている。また、導電性のガラスコート膜１３ａ
は上記した式（１）の条件を満たす導電率を有してい
る。その導電性のガラスコート膜１３ａはｐ型半導体基
板１とほぼ同電位のアルミ配線１５の上表面の一部にの
み接触して形成されている。その他の構造は上記した実
施の形態１および２の構造と同様である。この実施の形
態３の構造では、導電性のガラスコート膜１３ａに接し
ないように形成された配線間は通常の高抵抗のガラスコ
ート膜１３ｂで覆われるように形成しているため、ガラ
スコート膜１３ａの導電性に起因するリーク電流の可能
性をなくすことができる。また、アルミ配線１５にガラ
スコート膜１３ａが接しているため、アルミ配線１５か
ら電荷が供給されることによって実施の形態１と同様の
電界シールド効果を得ることができる。また、図示しな
いが、導電性のガラスコート膜１３ａの上で、かつモー
ルド樹脂１４の下にさらに通常の高抵抗のガラスコート
膜１３ｂを形成すれば、実施の形態２と同様、ガラスコ
ート膜の表面に導電性の異物が付着した場合の不都合を
防止することができる。
施の形態３による高耐圧ＩＣの構造について説明する。
この実施の形態３では、図６に示した実施の形態２と異
なり、高抵抗のガラスコート膜１３ｂが導電性のガラス
コート膜１３ａの下に配置されており、高抵抗のガラス
コート膜１３ｂがソース／ドレイン電極に接して覆う構
造となっている。また、導電性のガラスコート膜１３ａ
は上記した式（１）の条件を満たす導電率を有してい
る。その導電性のガラスコート膜１３ａはｐ型半導体基
板１とほぼ同電位のアルミ配線１５の上表面の一部にの
み接触して形成されている。その他の構造は上記した実
施の形態１および２の構造と同様である。この実施の形
態３の構造では、導電性のガラスコート膜１３ａに接し
ないように形成された配線間は通常の高抵抗のガラスコ
ート膜１３ｂで覆われるように形成しているため、ガラ
スコート膜１３ａの導電性に起因するリーク電流の可能
性をなくすことができる。また、アルミ配線１５にガラ
スコート膜１３ａが接しているため、アルミ配線１５か
ら電荷が供給されることによって実施の形態１と同様の
電界シールド効果を得ることができる。また、図示しな
いが、導電性のガラスコート膜１３ａの上で、かつモー
ルド樹脂１４の下にさらに通常の高抵抗のガラスコート
膜１３ｂを形成すれば、実施の形態２と同様、ガラスコ
ート膜の表面に導電性の異物が付着した場合の不都合を
防止することができる。
【００３９】（実施の形態４）次に、図８を参照して実
施の形態４の高耐圧ＩＣについて説明する。この実施の
形態４の構造は、図７に示した実施の形態３のガラスコ
ート膜１３ａとアルミ配線１５とのコンタクト部分の構
造の変形例である。この実施の形態４では、通常のガラ
スコート膜１３ｂがアルミ配線１５の側面および上面を
覆うように形成されているとともに、ガラスコート膜１
３ｂがアルミ配線１５の上部表面上において第１の開口
を有するように形成されている。そして、導電性のガラ
スコート膜１３ａは高抵抗のガラスコート膜１３ｂの第
１の開口内でアルミ配線１５に接触するとともに、アル
ミ配線１５の上部表面上に第１の開口よりも小さい第２
の開口を有するように形成されている。このように構成
することによって、実施の形態３と同様、ガラスコート
膜１３ａの導電性に起因するリーク電流の可能性をなく
すことができる。また、図示はしないが導電性のガラス
コート膜１３ａ上にさらに通常の高抵抗のガラスコート
膜１３ｂを形成すれば、実施の形態２と同様、ガラスコ
ート膜表面に導電性の異物が付着した場合の不都合を防
止することができる。
施の形態４の高耐圧ＩＣについて説明する。この実施の
形態４の構造は、図７に示した実施の形態３のガラスコ
ート膜１３ａとアルミ配線１５とのコンタクト部分の構
造の変形例である。この実施の形態４では、通常のガラ
スコート膜１３ｂがアルミ配線１５の側面および上面を
覆うように形成されているとともに、ガラスコート膜１
３ｂがアルミ配線１５の上部表面上において第１の開口
を有するように形成されている。そして、導電性のガラ
スコート膜１３ａは高抵抗のガラスコート膜１３ｂの第
１の開口内でアルミ配線１５に接触するとともに、アル
ミ配線１５の上部表面上に第１の開口よりも小さい第２
の開口を有するように形成されている。このように構成
することによって、実施の形態３と同様、ガラスコート
膜１３ａの導電性に起因するリーク電流の可能性をなく
すことができる。また、図示はしないが導電性のガラス
コート膜１３ａ上にさらに通常の高抵抗のガラスコート
膜１３ｂを形成すれば、実施の形態２と同様、ガラスコ
ート膜表面に導電性の異物が付着した場合の不都合を防
止することができる。
【００４０】図８に示した実施の形態４の製造プロセス
としては、ガラスコート膜１３ｂを形成した後に所定の
形状を有するレジストを形成する。そのレジストを用い
てガラスコート膜１３ｂをエッチングする。このエッチ
ングの際にガラスコート膜１３ｂのサイドエッチングが
大きくなるようにする。そしてそのレジストを除去した
後導電性のガラスコート膜１３ａを堆積し、上記したレ
ジストを形成したのと同じマスクで再びレジストを形成
する。そのレジストをマスクとして導電性のガラスコー
ト膜１３ａをエッチングするが、この場合のサイドエッ
チは小さめに行なう。これにより、図８の構造が得られ
る。このような製造プロセスを用いれば、マスクの追加
を行なわずに図８の構造を容易に形成することができ
る。なお、図８のアルミ配線１５をボンディングパッド
として用いた場合、隣接するボンディングパッド間にの
みリーク電流の可能性が生じる。しかし、この場合の隣
接するボンディングパッド間の抵抗はシート抵抗１シー
ト分程度であるため、従来の構造の回路内部の一般的な
平行配線間の抵抗（０．０１〜０．００１シート抵抗）
に比べるとボンディングパッド間の抵抗は十分に大き
い。したがって、ボンディングパッド間のリーク電流の
可能性は極めて少ない。
としては、ガラスコート膜１３ｂを形成した後に所定の
形状を有するレジストを形成する。そのレジストを用い
てガラスコート膜１３ｂをエッチングする。このエッチ
ングの際にガラスコート膜１３ｂのサイドエッチングが
大きくなるようにする。そしてそのレジストを除去した
後導電性のガラスコート膜１３ａを堆積し、上記したレ
ジストを形成したのと同じマスクで再びレジストを形成
する。そのレジストをマスクとして導電性のガラスコー
ト膜１３ａをエッチングするが、この場合のサイドエッ
チは小さめに行なう。これにより、図８の構造が得られ
る。このような製造プロセスを用いれば、マスクの追加
を行なわずに図８の構造を容易に形成することができ
る。なお、図８のアルミ配線１５をボンディングパッド
として用いた場合、隣接するボンディングパッド間にの
みリーク電流の可能性が生じる。しかし、この場合の隣
接するボンディングパッド間の抵抗はシート抵抗１シー
ト分程度であるため、従来の構造の回路内部の一般的な
平行配線間の抵抗（０．０１〜０．００１シート抵抗）
に比べるとボンディングパッド間の抵抗は十分に大き
い。したがって、ボンディングパッド間のリーク電流の
可能性は極めて少ない。
【００４１】（実施の形態５）次に、実施の形態５の構
造について図９を参照して説明する。この実施の形態５
では上記した実施の形態３のアルミ配線１５部分の構造
を２アルミプロセス化したものである。図９に示すよう
に、アルミ配線１５上には２層目のアルミ配線１６が形
成されている。２層目のアルミ配線１６は、高抵抗のガ
ラスコート膜１３ｂのアルミ配線１５上に位置する第１
の開口内でアルミ配線１５と接触するとともにその第１
の開口を充填するように形成されている。また２層目の
アルミ配線１６の端部は高抵抗のガラスコート膜１３ｂ
上に乗り上げた形状を有している。そして導電性のガラ
スコート膜１３ａは高抵抗のガラスコート膜１３ｂの上
表面上と２層目のアルミ配線１６の上表面上とに接触す
るように形成されている。このように構成することによ
って、導電性のガラスコート膜１３ａは２層目のアルミ
配線１６を介してアルミ配線１５と接することになる。
このアルミ配線１５および１６と、その他の１層目のア
ルミ配線とを電気的に分離することによって、１層目の
アルミ配線１５とその他の１層目のアルミ配線とで構成
された一般的な回路のリーク電流を防止することができ
る。また、導電性のガラスコート膜１３ａの上にさらに
通常の高抵抗のガラスコート膜１３ｂを形成すれば、上
記した実施の形態２と同様、ガラスコート膜の表面に導
電性の異物が付着した場合の不都合を防止することがで
きる。
造について図９を参照して説明する。この実施の形態５
では上記した実施の形態３のアルミ配線１５部分の構造
を２アルミプロセス化したものである。図９に示すよう
に、アルミ配線１５上には２層目のアルミ配線１６が形
成されている。２層目のアルミ配線１６は、高抵抗のガ
ラスコート膜１３ｂのアルミ配線１５上に位置する第１
の開口内でアルミ配線１５と接触するとともにその第１
の開口を充填するように形成されている。また２層目の
アルミ配線１６の端部は高抵抗のガラスコート膜１３ｂ
上に乗り上げた形状を有している。そして導電性のガラ
スコート膜１３ａは高抵抗のガラスコート膜１３ｂの上
表面上と２層目のアルミ配線１６の上表面上とに接触す
るように形成されている。このように構成することによ
って、導電性のガラスコート膜１３ａは２層目のアルミ
配線１６を介してアルミ配線１５と接することになる。
このアルミ配線１５および１６と、その他の１層目のア
ルミ配線とを電気的に分離することによって、１層目の
アルミ配線１５とその他の１層目のアルミ配線とで構成
された一般的な回路のリーク電流を防止することができ
る。また、導電性のガラスコート膜１３ａの上にさらに
通常の高抵抗のガラスコート膜１３ｂを形成すれば、上
記した実施の形態２と同様、ガラスコート膜の表面に導
電性の異物が付着した場合の不都合を防止することがで
きる。
【００４２】（実施の形態６）次に、図１０を参照して
実施の形態６による高耐圧ＩＣの構造について説明す
る。この実施の形態６の構造は、基本的には図１に示し
た実施の形態１の構造と同様である。ただし、この実施
の形態６においては、導電性のガラスコート膜１３ａ
が、高電圧が印加されるアルミ電極１１を覆う部分とそ
の他の高電圧が印加されない電極を覆う部分とに分離し
て形成されている。このように構成することによって、
高電圧が印加されるアルミ電極１１と高電圧が印加され
ないＣＭＯＳ領域との間のリーク電流の発生を有効に防
止することができる。ガラスコート膜１３ａの分離した
領域を形成するためのパターニングは、たとえばボンデ
ィングパッド部分上のガラスコート膜１３ａのパターニ
ングと同時に行なうことができるので製造プロセスが複
雑化することもない。この実施の形態６によるガラスコ
ート膜１３ａの分離構造は、上記した実施の形態２およ
び３の多層のガラスコート膜１３ａおよび１３ｂを有す
る構造においても適用可能である。図１１は、多層のガ
ラスコート膜１３ａおよび１３ｂを有しかつ２層アルミ
プロセスで形成した構造に実施の形態６を適用した場合
の例を示している。高抵抗のガラスコート膜１３ｂは、
導電性のガラスコート膜１３ａの上表面上に接触すると
ともに導電性のガラスコート膜１３ａの分離された領域
を埋込むように形成されている。また、アルミ配線１１
の上表面上の導電性のガラスコート膜１３ａにはコンタ
クトホールが形成されており、そのコンタクトホール内
でアルミ配線１１と接触するように２層目のアルミ配線
１６が形成されている。２層目のアルミ配線１６は通常
のガラスコート膜１３ｂによって覆われている。この図
１１に示した構造では、導電性のガラスコート膜１３ａ
を層間膜として使用したので、ガラスコート膜１３ａに
コンタクトホールを形成する際に同時にガラスコート膜
１３ａの分離を行なうことができ、それにより、製造工
程を増加させることもない。また、ガラスコート膜１３
ａの分離した領域も通常の高抵抗のガラスコート膜１３
ｂによって覆われるので、一部ガラスコート膜のない領
域が存在することによる耐湿性への悪影響などを防止す
ることができる。
実施の形態６による高耐圧ＩＣの構造について説明す
る。この実施の形態６の構造は、基本的には図１に示し
た実施の形態１の構造と同様である。ただし、この実施
の形態６においては、導電性のガラスコート膜１３ａ
が、高電圧が印加されるアルミ電極１１を覆う部分とそ
の他の高電圧が印加されない電極を覆う部分とに分離し
て形成されている。このように構成することによって、
高電圧が印加されるアルミ電極１１と高電圧が印加され
ないＣＭＯＳ領域との間のリーク電流の発生を有効に防
止することができる。ガラスコート膜１３ａの分離した
領域を形成するためのパターニングは、たとえばボンデ
ィングパッド部分上のガラスコート膜１３ａのパターニ
ングと同時に行なうことができるので製造プロセスが複
雑化することもない。この実施の形態６によるガラスコ
ート膜１３ａの分離構造は、上記した実施の形態２およ
び３の多層のガラスコート膜１３ａおよび１３ｂを有す
る構造においても適用可能である。図１１は、多層のガ
ラスコート膜１３ａおよび１３ｂを有しかつ２層アルミ
プロセスで形成した構造に実施の形態６を適用した場合
の例を示している。高抵抗のガラスコート膜１３ｂは、
導電性のガラスコート膜１３ａの上表面上に接触すると
ともに導電性のガラスコート膜１３ａの分離された領域
を埋込むように形成されている。また、アルミ配線１１
の上表面上の導電性のガラスコート膜１３ａにはコンタ
クトホールが形成されており、そのコンタクトホール内
でアルミ配線１１と接触するように２層目のアルミ配線
１６が形成されている。２層目のアルミ配線１６は通常
のガラスコート膜１３ｂによって覆われている。この図
１１に示した構造では、導電性のガラスコート膜１３ａ
を層間膜として使用したので、ガラスコート膜１３ａに
コンタクトホールを形成する際に同時にガラスコート膜
１３ａの分離を行なうことができ、それにより、製造工
程を増加させることもない。また、ガラスコート膜１３
ａの分離した領域も通常の高抵抗のガラスコート膜１３
ｂによって覆われるので、一部ガラスコート膜のない領
域が存在することによる耐湿性への悪影響などを防止す
ることができる。
【００４３】（実施の形態７）次に、図１２を参照して
実施の形態７の構造について説明する。この実施の形態
７では、図９に示した実施の形態５の構造を、ボンディ
ングパッド部分の構造に適用している。図１２に示すよ
うに、フィールド酸化膜１０上のパッシベーション膜１
２上には所定の間隔を隔ててアルミ配線１５ａおよび１
５ｂが形成されている。そして、パッシベーション膜１
２およびアルミ配線１５ａおよび１５ｂを覆うように通
常の高抵抗のガラスコート膜１３ｂが形成されている。
ガラスコート膜１３ｂのアルミ配線１５ａおよび１５ｂ
上に相当する領域にはコンタクトホールがそれぞれ設け
られている。アルミ配線１５ａ上のコンタクトホール内
には２層目のアルミ配線１６がそのコンタクトホールを
充填するように形成されている。またガラスコート膜１
３ｂ上および２層目のアルミ配線１６上には導電性のガ
ラスコート膜１３ａが形成されている。導電性のガラス
コート膜１３ａの２層目アルミ配線１６上に位置する領
域とアルミ配線１５ｂ上に位置する領域とにはそれぞれ
コンタクトホールが形成されている。アルミ配線１５ｂ
上に位置するガラスコート膜１３ａおよび１３ｂのコン
タクトホールは同じ大きさで形成されているので、ガラ
スコート膜１３ａはアルミ配線１５ｂには接触していな
い。言い換えるとガラスコート膜１３ａは２層目アルミ
配線１６にのみ接触する。より詳細には、ボンディング
パッドの形状を１層のみのアルミ配線１５ｂのような構
造にすると、アルミ配線１５ｂをガラスコート膜１３ａ
と接しないように形成できる。これにより、ガラスコー
ト膜１３ａと接するボンディングパッドと接しないボン
ディングパッドとを同時に形成することができる。な
お、導電性のガラスコート膜１３ａの上にさらに通常の
高抵抗のガラスコート膜（図示せず）を形成することに
よって実施の形態２と同様、ガラスコート膜表面に導電
性のものが付着した場合の不都合を防止することができ
る。
実施の形態７の構造について説明する。この実施の形態
７では、図９に示した実施の形態５の構造を、ボンディ
ングパッド部分の構造に適用している。図１２に示すよ
うに、フィールド酸化膜１０上のパッシベーション膜１
２上には所定の間隔を隔ててアルミ配線１５ａおよび１
５ｂが形成されている。そして、パッシベーション膜１
２およびアルミ配線１５ａおよび１５ｂを覆うように通
常の高抵抗のガラスコート膜１３ｂが形成されている。
ガラスコート膜１３ｂのアルミ配線１５ａおよび１５ｂ
上に相当する領域にはコンタクトホールがそれぞれ設け
られている。アルミ配線１５ａ上のコンタクトホール内
には２層目のアルミ配線１６がそのコンタクトホールを
充填するように形成されている。またガラスコート膜１
３ｂ上および２層目のアルミ配線１６上には導電性のガ
ラスコート膜１３ａが形成されている。導電性のガラス
コート膜１３ａの２層目アルミ配線１６上に位置する領
域とアルミ配線１５ｂ上に位置する領域とにはそれぞれ
コンタクトホールが形成されている。アルミ配線１５ｂ
上に位置するガラスコート膜１３ａおよび１３ｂのコン
タクトホールは同じ大きさで形成されているので、ガラ
スコート膜１３ａはアルミ配線１５ｂには接触していな
い。言い換えるとガラスコート膜１３ａは２層目アルミ
配線１６にのみ接触する。より詳細には、ボンディング
パッドの形状を１層のみのアルミ配線１５ｂのような構
造にすると、アルミ配線１５ｂをガラスコート膜１３ａ
と接しないように形成できる。これにより、ガラスコー
ト膜１３ａと接するボンディングパッドと接しないボン
ディングパッドとを同時に形成することができる。な
お、導電性のガラスコート膜１３ａの上にさらに通常の
高抵抗のガラスコート膜（図示せず）を形成することに
よって実施の形態２と同様、ガラスコート膜表面に導電
性のものが付着した場合の不都合を防止することができ
る。
【００４４】なお、本発明の範囲は上記した実施の形態
の説明ではなく、特許請求の範囲によって示され、さら
に特許請求の範囲と均等の意味および範囲内でのすべて
の変更が含まれると解釈されるべきである。
の説明ではなく、特許請求の範囲によって示され、さら
に特許請求の範囲と均等の意味および範囲内でのすべて
の変更が含まれると解釈されるべきである。
【００４５】
【発明の効果】以上のように、請求項１に記載の発明に
よれば、所定の導電率を有する導電性のガラスコート膜
の採用によって、モールド樹脂の分極によるリーク電流
の発生を有効に防止することができる。
よれば、所定の導電率を有する導電性のガラスコート膜
の採用によって、モールド樹脂の分極によるリーク電流
の発生を有効に防止することができる。
【００４６】請求項２に記載の発明によれば、請求項１
に記載の効果に加えて、導電性の第１のガラスコート膜
を採用したとしても高電圧が印加される電極と高電圧が
印加されない電極との間でリーク電流が発生するのを有
効に防止することができる。
に記載の効果に加えて、導電性の第１のガラスコート膜
を採用したとしても高電圧が印加される電極と高電圧が
印加されない電極との間でリーク電流が発生するのを有
効に防止することができる。
【００４７】請求項３に記載の発明によれば、上記した
請求項２の効果に加えて、第１のガラスコート膜の分離
された領域においてデバイス表面を第２のガラスコート
膜によって覆うことにより、第１のガラスコート膜のな
い領域が存在することにより耐湿性が低下するという不
都合を防止することができる。
請求項２の効果に加えて、第１のガラスコート膜の分離
された領域においてデバイス表面を第２のガラスコート
膜によって覆うことにより、第１のガラスコート膜のな
い領域が存在することにより耐湿性が低下するという不
都合を防止することができる。
【００４８】請求項４および５に記載の発明によれば、
第１の配線層以外の配線層には第１のガラスコート膜が
接さず、第１の配線層以外の配線層は第２のガラスコー
ト膜で覆われるように形成することによって、第１のガ
ラスコート膜の導電性に起因するリーク電流の発生を防
止することができる。
第１の配線層以外の配線層には第１のガラスコート膜が
接さず、第１の配線層以外の配線層は第２のガラスコー
ト膜で覆われるように形成することによって、第１のガ
ラスコート膜の導電性に起因するリーク電流の発生を防
止することができる。
【００４９】請求項６に記載の発明によれば、配線層を
第１および第２の配線層の２層構造に構成することによ
って、１層目の配線層で構成された一般的な回路のリー
ク電流を防止することができる。
第１および第２の配線層の２層構造に構成することによ
って、１層目の配線層で構成された一般的な回路のリー
ク電流を防止することができる。
【００５０】請求項７に記載の発明によれば、上記した
請求項６の効果に加えて、第１のガラスコート膜を第２
の配線層のみに接触させることができ、第１のガラスコ
ート膜に接触する配線層と接触しない配線層とを同時に
形成することができる。
請求項６の効果に加えて、第１のガラスコート膜を第２
の配線層のみに接触させることができ、第１のガラスコ
ート膜に接触する配線層と接触しない配線層とを同時に
形成することができる。
【００５１】請求項８に記載の発明によれば、ガラスコ
ート膜を２．０５以上の屈折率を有する窒化膜を含むよ
うに構成することによって、上記の屈折率を有する窒化
膜は導電性を有することになり、その結果モールド樹脂
の分極によるリーク電流の発生を有効に防止することが
できる。
ート膜を２．０５以上の屈折率を有する窒化膜を含むよ
うに構成することによって、上記の屈折率を有する窒化
膜は導電性を有することになり、その結果モールド樹脂
の分極によるリーク電流の発生を有効に防止することが
できる。
【００５２】請求項９に記載の発明によれば、請求項２
と同様、導電性の第１のガラスコート膜を採用したとし
ても高電圧が印加される電極と高電圧が印加されない電
極との間でリーク電流が発生するのを防止することがで
きる。
と同様、導電性の第１のガラスコート膜を採用したとし
ても高電圧が印加される電極と高電圧が印加されない電
極との間でリーク電流が発生するのを防止することがで
きる。
【００５３】請求項１０に記載の発明によれば、請求項
４と同様、第１の配線層以外の配線層には第１のガラス
コート膜が接さず、第１の配線層以外の配線層は第２の
ガラスコート膜で覆われるように形成されるので、第１
のガラスコート膜の導電性に起因するリーク電流の発生
を防止することができる。
４と同様、第１の配線層以外の配線層には第１のガラス
コート膜が接さず、第１の配線層以外の配線層は第２の
ガラスコート膜で覆われるように形成されるので、第１
のガラスコート膜の導電性に起因するリーク電流の発生
を防止することができる。
【００５４】請求項１１に記載の発明によれば、請求項
６と同様、配線層を第１および第２の配線層の２層構造
に構成することによって、１層目の配線層で構成された
一般的な回路のリーク電流を防止することができる。
６と同様、配線層を第１および第２の配線層の２層構造
に構成することによって、１層目の配線層で構成された
一般的な回路のリーク電流を防止することができる。
【００５５】請求項１２に記載の発明によれば、不純物
領域がモールド樹脂の分極による電界によって反転する
のを防止することができ、その結果リーク電流を低減す
ることができる。
領域がモールド樹脂の分極による電界によって反転する
のを防止することができ、その結果リーク電流を低減す
ることができる。
【図１】 本発明の実施の形態１による高耐圧ＩＣを示
した断面図である。
した断面図である。
【図２】 図１に示した構造の等価コンデンサモデルを
示した概略図である。
示した概略図である。
【図３】 図１に示した構造において発生する電界を説
明するための断面図である。
明するための断面図である。
【図４】 １７℃の温度条件下におけるプラズマ窒化膜
の電界−導電率の関係を示した図である。
の電界−導電率の関係を示した図である。
【図５】 １４５℃の温度条件下におけるプラズマ窒化
膜の電界−導電率の関係を示した図である。
膜の電界−導電率の関係を示した図である。
【図６】 本発明の実施の形態２による高耐圧ＩＣを示
した断面図である。
した断面図である。
【図７】 本発明の実施の形態３による高耐圧ＩＣを示
した断面図である。
した断面図である。
【図８】 本発明の実施の形態４による高耐圧ＩＣを示
した断面図である。
した断面図である。
【図９】 本発明の実施の形態５による高耐圧ＩＣを示
した断面図である。
した断面図である。
【図１０】 本発明の実施の形態６による高耐圧ＩＣを
示した断面図である。
示した断面図である。
【図１１】 本発明の実施の形態６の変形例による高耐
圧ＩＣを示した断面図である。
圧ＩＣを示した断面図である。
【図１２】 本発明の実施の形態７による高耐圧ＩＣを
示した断面図である。
示した断面図である。
【図１３】 従来の高耐圧ＩＣを示した断面図である。
【図１４】 図１３に示した従来の高耐圧ＩＣに掛かる
電界の状態を示した断面図である。
電界の状態を示した断面図である。
【図１５】 図１３に示した構造における等価コンデン
サモデルを示した概略図である。
サモデルを示した概略図である。
１ ｐ型半導体基板、２ ｎ- 拡散領域、５，６ ｐ型
拡散領域、８ ゲート電極、１１，１５ アルミ電極
（アルミ配線）、１３ａ 導電性のガラスコート膜、１
３ｂ 通常の高抵抗のガラスコート膜、１４ モールド
樹脂。
拡散領域、８ ゲート電極、１１，１５ アルミ電極
（アルミ配線）、１３ａ 導電性のガラスコート膜、１
３ｂ 通常の高抵抗のガラスコート膜、１４ モールド
樹脂。
Claims (12)
- 【請求項１】 主表面を有する半導体領域と、 前記半導体領域の主表面に形成された半導体素子と、 前記半導体素子を覆うガラスコート膜と、 前記ガラスコート膜上に形成されたモールド樹脂とを備
え、 前記ガラスコート膜は、１７℃以上１４５℃以下の温度
条件下で以下の式（１）で示される範囲の導電率を有す
る第１のガラスコート膜を含み、 【数１】 前記モールド樹脂は前記第１のガラスコート膜の上表面
上に接触して形成されている、半導体装置。 - 【請求項２】 主表面を有する半導体領域と、 前記半導体領域の主表面に形成された半導体素子と、 前記半導体素子を覆うガラスコート膜と、 前記ガラスコート膜上に形成されたモールド樹脂とを備
え、 前記ガラスコート膜は、１７℃以上１４５℃以下の温度
条件下で以下の式（１）で示される範囲の導電率を有す
る第１のガラスコート膜を含み、 【数２】 前記第１のガラスコート膜は、高電圧が印加される電極
を覆う部分と高電圧が印加されない電極を覆う部分とが
分離して形成されている、半導体装置。 - 【請求項３】 前記ガラスコート膜は、前記第１のガラ
スコート膜の上表面上に接触するとともに前記第１のガ
ラスコート膜の分離された領域を覆うように形成された
第２のガラスコート膜を含む、請求項２に記載の半導体
装置。 - 【請求項４】 主表面を有する半導体領域と、 前記半導体領域の主表面に形成された半導体素子と、 前記半導体素子を覆うガラスコート膜と、 前記ガラスコート膜上に形成されたモールド樹脂と、 前記半導体領域上に形成された第１の配線層とを備え、 前記ガラスコート膜は、１７℃以上１４５℃以下の温度
条件下で以下の式（１）で示される範囲の導電率を有す
る第１のガラスコート膜と、前記第１のガラスコート膜
の表面に接する第２のガラスコート膜とを含み、 【数３】 前記第２のガラスコート膜は前記第１の配線層の一部上
と前記半導体素子上とに形成されており、 前記第１のガラスコート膜は前記第２のガラスコート膜
の上表面上と前記第１の配線層の上表面上とに接触して
形成されている、半導体装置。 - 【請求項５】 前記第２のガラスコート膜は前記第１の
配線層の上表面上に第１の開口を有し、前記第１のガラ
スコート膜は前記第１の開口内で前記第１の配線層の上
表面に接触するとともに前記第１の開口よりも小さい第
２の開口を有する、請求項４に記載の半導体装置。 - 【請求項６】 主表面を有する半導体領域と、 前記半導体領域の主表面に形成された半導体素子と、 前記半導体素子を覆うガラスコート膜と、 前記ガラスコート膜上に形成されたモールド樹脂と、 前記半導体領域上に形成された第１の配線層と、 前記第１の配線層の上表面に接触する第２の配線層とを
備え、 前記ガラスコート膜は、１７℃以上１４５℃以下の温度
条件下で以下の式（１）で示される範囲の導電率を有す
る第１のガラスコート膜と、前記第１のガラスコート膜
の表面に接する第２のガラスコート膜とを含み、 【数４】 前記第２のガラスコート膜は前記第１の配線層上と前記
半導体素子上とに形成されるとともに前記第１の配線層
の上表面上に第１の開口を有し、 前記第２の配線層は前記第１の開口内で前記第１の配線
層に接触するとともに前記第１の開口を充填するように
形成されており、 前記第１のガラスコート膜は前記第２のガラスコート膜
の上表面上と前記第２の配線層の上表面上とに接触して
形成されている、半導体装置。 - 【請求項７】 前記第１の配線層と同一の層から形成さ
れる第３の配線層をさらに備え、 前記第１のガラスコート膜は前記第２の配線層に達する
第２の開口を有し、 前記第１および第２のガラスコート膜は前記第３の配線
層上に第３の開口を有するとともに、前記第１のガラス
コート膜は前記第３の配線層に接触しないように形成さ
れている、請求項６に記載の半導体装置。 - 【請求項８】 主表面を有する半導体領域と、 前記半導体領域の主表面に形成された半導体素子と、 前記半導体素子を覆うガラスコート膜と、 前記ガラスコート膜上に形成されたモールド樹脂とを備
え、 前記ガラスコート膜は、２．０５以上の屈折率を有する
窒化膜を含み、 前記モールド樹脂は前記窒化膜の上表面上に接触して形
成されている、半導体装置。 - 【請求項９】 主表面を有する半導体領域と、 前記半導体領域の主表面に形成された半導体素子と、 前記半導体素子を覆うガラスコート膜と、 前記ガラスコート膜上に形成されたモールド樹脂とを備
え、 前記ガラスコート膜は、２．０５以上の屈折率を有する
窒化膜を含み、 前記窒化膜は高電圧が印加される部分を覆う部分と高電
圧が印加されない電極を覆う部分とが分離して形成され
ている、半導体装置。 - 【請求項１０】 主表面を有する半導体領域と、 前記半導体領域の主表面に形成された半導体素子と、 前記半導体素子を覆うガラスコート膜と、 前記ガラスコート膜上に形成されたモールド樹脂と、 前記半導体領域上に形成された第１の配線層とを備え、 前記ガラスコート膜は、２．０５以上の屈折率を有する
窒化膜からなる第１のガラスコート膜と、前記第１のガ
ラスコート膜の表面に接する第２のガラスコート膜とを
含み、 前記第２のガラスコート膜は前記第１の配線層上と前記
半導体素子上とに形成されており、 前記第１のガラスコート膜は前記第２のガラスコート膜
の上表面上と前記第１の配線層の上表面上とに接触して
形成されている、半導体装置。 - 【請求項１１】 主表面を有する半導体領域と、 前記半導体領域の主表面に形成された半導体素子と、 前記半導体素子を覆うガラスコート膜と、 前記ガラスコート膜上に形成されたモールド樹脂と、 前記半導体領域上に形成された第１の配線層と、 前記第１の配線層の上表面に接触する第２の配線層とを
備え、 前記ガラスコート膜は、２．０５以上の屈折率を有する
窒化膜からなる第１のガラスコート膜と、前記第１のガ
ラスコート膜の表面に接する第２のガラスコート膜とを
含み、 前記第２のガラスコート膜は前記第１の配線層上と前記
半導体素子上とに形成されるとともに前記第１の配線層
の上表面上に第１の開口を有し、 前記第２の配線層は前記第１の開口内で前記第１の配線
層に接触するとともに前記第１の開口を充填するように
形成されており、 前記第１のガラスコート膜は前記第２のガラスコート膜
の上表面上と前記第２の配線層の上表面上とに接触して
形成されている、半導体装置。 - 【請求項１２】 前記半導体素子は、 前記半導体領域の主表面に形成された素子分離絶縁膜
と、 前記半導体領域の主表面の前記素子分離絶縁膜に隣接す
る領域に、チャネル領域を挟むように間隔を隔てて形成
された１対のソース／ドレイン領域と、 前記チャネル領域上にゲート絶縁膜を介して形成された
ゲート電極と、 前記素子分離絶縁膜下に形成され、前記ソース／ドレイ
ン領域と同じ導電型を有する不純物領域とを含む、請求
項１〜１１のいずれか１項に記載の半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16162096A JP3563877B2 (ja) | 1996-06-21 | 1996-06-21 | 半導体装置 |
| DE69617651T DE69617651T2 (de) | 1996-06-21 | 1996-07-10 | Halbleiteranordnung mit einem Element hoher Zusammenbruchsspannung |
| EP96111089A EP0814508B1 (en) | 1996-06-21 | 1996-07-10 | Semiconductor device having element with high breakdown voltage |
| US08/701,291 US5731628A (en) | 1996-06-21 | 1996-08-22 | Semiconductor device having element with high breakdown voltage |
| KR1019960060272A KR100209979B1 (ko) | 1996-06-21 | 1996-11-30 | 반도체 장치 |
| US08/975,290 US5907182A (en) | 1996-06-21 | 1997-11-20 | Semiconductor device having element with high breakdown voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16162096A JP3563877B2 (ja) | 1996-06-21 | 1996-06-21 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1012607A true JPH1012607A (ja) | 1998-01-16 |
| JP3563877B2 JP3563877B2 (ja) | 2004-09-08 |
Family
ID=15738647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16162096A Expired - Lifetime JP3563877B2 (ja) | 1996-06-21 | 1996-06-21 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5731628A (ja) |
| EP (1) | EP0814508B1 (ja) |
| JP (1) | JP3563877B2 (ja) |
| KR (1) | KR100209979B1 (ja) |
| DE (1) | DE69617651T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6844613B2 (en) | 2002-11-28 | 2005-01-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JP2006086370A (ja) * | 2004-09-16 | 2006-03-30 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US7294901B2 (en) | 2003-05-20 | 2007-11-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with improved resurf features including trench isolation structure |
| JP2015008222A (ja) * | 2013-06-25 | 2015-01-15 | ローム株式会社 | 半導体装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09146108A (ja) * | 1995-11-17 | 1997-06-06 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその駆動方法 |
| TWI228625B (en) * | 1995-11-17 | 2005-03-01 | Semiconductor Energy Lab | Display device |
| US6800875B1 (en) * | 1995-11-17 | 2004-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-luminescent display device with an organic leveling layer |
| TW309633B (ja) | 1995-12-14 | 1997-07-01 | Handotai Energy Kenkyusho Kk | |
| JP3563877B2 (ja) * | 1996-06-21 | 2004-09-08 | 三菱電機株式会社 | 半導体装置 |
| KR100571293B1 (ko) * | 1997-02-07 | 2006-10-11 | 가부시키가이샤 주켄 산교 | 깔개바닥재의설치구조 |
| US6475836B1 (en) * | 1999-03-29 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| GB2371922B (en) | 2000-09-21 | 2004-12-15 | Cambridge Semiconductor Ltd | Semiconductor device and method of forming a semiconductor device |
| JP4094984B2 (ja) * | 2003-04-24 | 2008-06-04 | 三菱電機株式会社 | 半導体装置 |
| US8618627B2 (en) | 2010-06-24 | 2013-12-31 | Fairchild Semiconductor Corporation | Shielded level shift transistor |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5477578A (en) * | 1977-12-02 | 1979-06-21 | Nec Corp | High frequency high output bipolar transistor |
| JPS59181022A (ja) * | 1983-03-31 | 1984-10-15 | Toshiba Corp | 半導体装置 |
| US4601939A (en) * | 1983-09-20 | 1986-07-22 | International Business Machines Corporation | Composite insulator structure |
| EP0275588B1 (en) * | 1986-12-19 | 1993-11-10 | Koninklijke Philips Electronics N.V. | Method of fabricating a semiconductor device with reduced packaging stress |
| US5061985A (en) * | 1988-06-13 | 1991-10-29 | Hitachi, Ltd. | Semiconductor integrated circuit device and process for producing the same |
| EP0482247A1 (en) * | 1990-10-26 | 1992-04-29 | International Business Machines Corporation | Method for producing an integrated circuit structure with a dense multilayer metallization pattern |
| JP3297220B2 (ja) * | 1993-10-29 | 2002-07-02 | 株式会社東芝 | 半導体装置の製造方法および半導体装置 |
| US5439849A (en) * | 1994-02-02 | 1995-08-08 | At&T Corp. | Encapsulation techniques which include forming a thin glass layer onto a polymer layer |
| JP3563877B2 (ja) * | 1996-06-21 | 2004-09-08 | 三菱電機株式会社 | 半導体装置 |
-
1996
- 1996-06-21 JP JP16162096A patent/JP3563877B2/ja not_active Expired - Lifetime
- 1996-07-10 EP EP96111089A patent/EP0814508B1/en not_active Expired - Lifetime
- 1996-07-10 DE DE69617651T patent/DE69617651T2/de not_active Expired - Lifetime
- 1996-08-22 US US08/701,291 patent/US5731628A/en not_active Expired - Lifetime
- 1996-11-30 KR KR1019960060272A patent/KR100209979B1/ko active IP Right Grant
-
1997
- 1997-11-20 US US08/975,290 patent/US5907182A/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6844613B2 (en) | 2002-11-28 | 2005-01-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US7294901B2 (en) | 2003-05-20 | 2007-11-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with improved resurf features including trench isolation structure |
| DE102004022376B4 (de) * | 2003-05-20 | 2008-01-24 | Mitsubishi Denki K.K. | Halbleitervorrichtung mit einer RESURF-Struktur, Verfahren zum Herstellen einer solchen Halbleitervorrichtung sowie Verfahren zum Auswerten eines Herstellungsprozesses einer solchen Halbleitervorrichtung |
| US7439122B2 (en) | 2003-05-20 | 2008-10-21 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device having improved RESURF Trench isolation and method of evaluating manufacturing method |
| JP2006086370A (ja) * | 2004-09-16 | 2006-03-30 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP4546796B2 (ja) * | 2004-09-16 | 2010-09-15 | パナソニック株式会社 | 半導体装置 |
| JP2015008222A (ja) * | 2013-06-25 | 2015-01-15 | ローム株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100209979B1 (ko) | 1999-07-15 |
| DE69617651T2 (de) | 2002-07-18 |
| DE69617651D1 (de) | 2002-01-17 |
| JP3563877B2 (ja) | 2004-09-08 |
| US5731628A (en) | 1998-03-24 |
| KR980005906A (ko) | 1998-03-30 |
| EP0814508B1 (en) | 2001-12-05 |
| EP0814508A1 (en) | 1997-12-29 |
| US5907182A (en) | 1999-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3563877B2 (ja) | 半導体装置 | |
| US6046476A (en) | SOI input protection circuit | |
| US4819046A (en) | Integrated circuit with improved protective device | |
| US7800180B2 (en) | Semiconductor electrostatic protection device | |
| US7629614B2 (en) | Electrostatic discharge protection circuit and diode thereof | |
| CN205810810U (zh) | 一种静电保护电路、阵列基板及显示装置 | |
| US10943862B2 (en) | Integrated filler capacitor cell device and corresponding manufacturing method | |
| US10573639B2 (en) | Silicon controlled rectifier (SCR) based ESD protection device | |
| US7777168B2 (en) | Image sensor circuit and method comprising one-transistor pixels | |
| US8026552B2 (en) | Protection element and fabrication method for the same | |
| US20070132096A1 (en) | Semiconductor device and method of manufacturing the same | |
| US5712492A (en) | Transistor for checking radiation-hardened transistor | |
| US6768201B1 (en) | Semiconductor device and method for fabricating the same | |
| JP2684712B2 (ja) | 電界効果トランジスタ | |
| JPH10223843A (ja) | 半導体装置の保護回路 | |
| CN110728919B (zh) | 透明显示面板及其制作方法、显示装置 | |
| CN115280500B (zh) | 显示基板及其制作方法、显示装置 | |
| KR100867473B1 (ko) | 엑스레이 영상 감지소자의 제조방법 | |
| JPH0468576A (ja) | 半導体装置 | |
| KR100488951B1 (ko) | 엑스레이 영상 감지소자의 제조방법 | |
| WO1990005995A1 (en) | Semiconductor device | |
| US20050189648A1 (en) | Semiconductor device | |
| KR20010081580A (ko) | 엑스레이 영상 감지소자 및 그 제조방법 | |
| JPH07221309A (ja) | 薄膜トランジスタ装置 | |
| JPS5837989B2 (ja) | 電界効果半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040604 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |