JPH10125856A - Power semiconductor device - Google Patents

Power semiconductor device

Info

Publication number
JPH10125856A
JPH10125856A JP8275841A JP27584196A JPH10125856A JP H10125856 A JPH10125856 A JP H10125856A JP 8275841 A JP8275841 A JP 8275841A JP 27584196 A JP27584196 A JP 27584196A JP H10125856 A JPH10125856 A JP H10125856A
Authority
JP
Japan
Prior art keywords
module
terminal
wiring
terminals
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8275841A
Other languages
Japanese (ja)
Other versions
JP3521651B2 (en
Inventor
Yoshihiko Koike
義彦 小池
Hideo Shimizu
英雄 清水
Tadao Kushima
忠雄 九嶋
Yukio Sonobe
幸男 薗部
Akira Tanaka
明 田中
Koichi Inoue
広一 井上
Ryuichi Saito
隆一 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP27584196A priority Critical patent/JP3521651B2/en
Priority to EP19970115291 priority patent/EP0828341B1/en
Priority to DE1997626518 priority patent/DE69726518T2/en
Publication of JPH10125856A publication Critical patent/JPH10125856A/en
Application granted granted Critical
Publication of JP3521651B2 publication Critical patent/JP3521651B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the inductance of a module by mounting even number of semiconductor elements on an insulation substrate, providing a circuit unit for parallel operation of even number of insulation substrates, and disposing module outer terminals corresponding to the circuit unit to thereby operate in parallel from outside the module. SOLUTION: Even no. of semiconductor elements 101, 102 are mounted on each of DBC-AlN substrates 103. An IGBT unit to be operated in parallel through terminal wirings in the module is composed of even number of DBC-AlN substrates 103. The IGBT units are wired in the module and operated in parallel. This structure ensures that even a large-capacity module with many semiconductor elements is operative with keeping these elements balanced enough to be switched at high speed and enhances the short-circuit resistance. This also reduces the inductance of the module and makes uniform the solder reliability for connecting the terminals to the insulation substrates even in a large-capacity and large-size module.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明はパワー半導体装置に
係り、特に、大容量で高信頼性を達成した高耐圧用半導
体モジュールの構造に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power semiconductor device, and more particularly, to a structure of a semiconductor module for high withstand voltage which achieves high capacity and high reliability.

【０００２】[0002]

【従来の技術】従来からＩＧＢＴ，ダイオード，ＧＴ
Ｏ，トランジスタ等のパワー半導体素子を絶縁容器内に
密封して構成したパワー半導体モジュールが知られてい
る。これらのモジュールはその耐圧や電流容量に応じて
各種インバータ装置などに応用されている。中でもＩＧ
ＢＴは電圧制御型の素子であるので制御が容易であり、
大電流の高周波動作が可能であるなどの利点を有してい
る素子である。また、モジュール使用上の簡便性の点か
ら多くの場合は半導体素子やモジュール内配線を絶縁基
板に搭載することでモジュール底面金属基板部と電流通
電部をモジュール内部で電気的に絶縁した構造となって
いる。これらの半導体モジュールの電流容量はモジュー
ル内部に搭載する各半導体素子の電流容量と、その半導
体素子の並列接続数で決まる。各半導体素子の電流容量
は半導体素子の特性から主に素子面積が支配的な要因と
なる。しかし、半導体素子単位面積当たりの欠陥数が同
じであれば素子面積を大きくすると歩留りが低下するた
め２０mm角以上の大きさでは素子を大きくするよりチッ
プの並列数を増やすほうが有効である。このためモジュ
ールを大電流化すると素子数が容量に比例して多くな
る。また、半導体素子を搭載する絶縁基板も基板強度，
寸法精度，価格低減の点等から複数枚に分割し、モジュ
ール内部で各基板間を配線する構造が有効である。2. Description of the Related Art Conventionally, IGBT, diode, GT
2. Description of the Related Art A power semiconductor module in which power semiconductor elements such as O and transistors are hermetically sealed in an insulating container is known. These modules are applied to various inverter devices and the like according to their withstand voltage and current capacity. IG
BT is a voltage-controlled element, so control is easy,
This is an element having advantages such as high-frequency operation of a large current. Also, in many cases from the point of simplicity in using the module, the semiconductor element and the wiring inside the module are mounted on an insulating substrate, so that the metal substrate on the bottom of the module and the current-carrying part are electrically insulated inside the module. ing. The current capacity of these semiconductor modules is determined by the current capacity of each semiconductor element mounted inside the module and the number of parallel connected semiconductor elements. The current capacity of each semiconductor element mainly depends on the element area due to the characteristics of the semiconductor element. However, if the number of defects per unit area of the semiconductor device is the same, the yield decreases when the device area is increased. Therefore, when the size is 20 mm square or more, it is more effective to increase the number of parallel chips than to increase the size of the device. Therefore, when the current of the module is increased, the number of elements increases in proportion to the capacity. Also, the insulating substrate on which the semiconductor element is
It is effective to divide the board into a plurality of boards and wire each board inside the module from the viewpoint of dimensional accuracy and cost reduction.

【０００３】これらのモジュールの内部配線は特開昭61
−13905 号に示すように各半導体素子からモジュール外
部端子までの距離、すなわち端子配線の抵抗やインダク
タンスを等価にすることで並列動作させる各半導体素子
の一部素子への電流集中が発生しないようにしていた。
また、特開平7−2818 号に示すように主端子配線を電流
が１８０度逆方向に流れる方向で近接させて配置し、相
互インダクタンス効果によりモジュール内部のインダク
タンスを低減させモジュール駆動時の損失を低減させて
いた。The internal wiring of these modules is disclosed in
As shown in -13905, the distance from each semiconductor element to the external terminal of the module, that is, the resistance and inductance of the terminal wiring are made equal to prevent current concentration on some elements of each semiconductor element operated in parallel. I was
Also, as shown in JP-A-7-2818, the main terminal wiring is arranged close to the direction in which the current flows in the opposite direction by 180 degrees, the inductance inside the module is reduced by the mutual inductance effect, and the loss when driving the module is reduced. I was letting it.

【０００４】モジュール内部の端子配線の形状は、一般
的にＳ型ベンド構造とし、モジュールの熱変形による絶
縁基板上の配線と端子配線間を接続する半田への応力を
低減させるか、半田接続面積を増やして強度を確保して
いた。別のベンド形状としては特開昭53−119676号に示
すように端子の一部に屈局部、あるいはばね構造を設け
ることで変形を吸収し接続する半田への応力を低減させ
ていた。また、絶縁基板上の端子配線接続位置は、１枚
の絶縁基板上で並列動作させる各半導体素子から等価な
位置とし、絶縁基板を複数枚使用する場合は各基板の共
通化を図るため各基板の同じ位置で接続していた。[0004] The terminal wiring inside the module generally has an S-shaped bend structure to reduce the stress on the solder connecting the wiring on the insulating substrate and the terminal wiring due to the thermal deformation of the module, or to reduce the solder connection area. To secure the strength. As another bend shape, as shown in JP-A-53-119676, a localized portion or a spring structure is provided in a part of a terminal to absorb deformation and reduce stress on solder to be connected. In addition, the terminal wiring connection position on the insulating substrate is set to an equivalent position from each semiconductor element operated in parallel on one insulating substrate, and when a plurality of insulating substrates are used, each substrate is used in order to share each substrate. Was connected at the same location.

【０００５】モジュール内部でのゲート、あるいはエミ
ッタやコレクタの電流検出用の制御用配線には形状の自
由度，絶縁性の確保，価格低減等の点から特開昭59−84
458号に示すようにモジュール樹脂部と一体になった外
部端子と絶縁基板とを接続させた端子間を被覆線を用い
た構造としていた。また、絶縁基板を複数枚使用する場
合はモジュール内部配線簡易化のために底面金属板に各
基板間を半田で接合した後各基板間を金属ワイヤにより
配線し、１枚の絶縁基板からのみモジュール外部への端
子を配置していた。これらの端子のモジュール内部での
位置の固定には多くの場合は端子配線自体の剛性に依存
するが、特に制御用配線は端子に流れる電流量が少ない
ため端子が薄く、細いためモジュール樹脂部にガイドを
設け端子をサポートしたり、樹脂の位置部に埋め込み一
体形成したりしていた。The control wiring for detecting the current of the gate or the emitter or collector inside the module is disclosed in Japanese Patent Application Laid-Open No. Sho 59-84 from the viewpoints of freedom of shape, securing of insulation, reduction of price, and the like.
As shown in No. 458, a structure using a covered wire is used between terminals connecting an external terminal integrated with a module resin portion and an insulating substrate. When a plurality of insulating substrates are used, each substrate is joined to the bottom metal plate by soldering to simplify wiring inside the module, and then each substrate is wired with metal wires. The terminal to the outside was arranged. Fixing the position of these terminals inside the module often depends on the rigidity of the terminal wiring itself.In particular, the control wiring has a small amount of current flowing through the terminals, so the terminals are thin and thin. Guides have been provided to support the terminals, or to be integrally formed by embedding them in the position of the resin.

【０００６】[0006]

【発明が解決しようとする課題】上記従来技術において
は、以下のような問題点がある。The above prior art has the following problems.

【０００７】（１）外部端子が同極で一箇所のモジュー
ル内部に絶縁基板が３枚以上配置された場合、各絶縁基
板の端子接続位置から外部端子位置への配線を等価にす
るためには絶縁基板を外部端子の同心円上に配置する方
法があるが、全ての端子に対して等価にすることは難し
い。また、各絶縁基板から外部端子までの配線インダク
タンスを合わせるために端子の一部を折り返し１８０度
反転した方向に電流経路を作り相互インダクタンス効果
で見かけ上のインダクタンスを等価にする方法では端子
形状が複雑になり、配線抵抗も増加する問題があった。
さらに、モジュールが大電流化し、並列動作させる基板
が増えた場合、モジュール内部で基板間全てを配線する
とモジュール内部のインダクタンス増加、あるいは電流
容量に応じて配線体積が大きくなるので端子抵抗の増加
や加工性の低下などの問題があった。(1) In a case where three or more insulating substrates are arranged in one module with external terminals having the same polarity, in order to make the wiring from the terminal connection position to the external terminal position of each insulating substrate equivalent, Although there is a method of arranging the insulating substrate on the concentric circle of the external terminal, it is difficult to make all the terminals equivalent. Also, in order to match the wiring inductance from each insulating substrate to the external terminal, a part of the terminal is turned back and a current path is formed in a direction inverted by 180 degrees to make the apparent inductance equivalent by the mutual inductance effect, so that the terminal shape is complicated. And the wiring resistance also increases.
Furthermore, when the module becomes large current and the number of boards to be operated in parallel increases, wiring between all the boards inside the module increases the inductance inside the module, or the wiring volume increases according to the current capacity. There were problems such as a decrease in sex.

【０００８】（２）モジュール内部インダクタンス低減
のための主電流が対向して流れるエミッタとコレクタ端
子配線を２層に重ねて相互インダクタンスにより低減さ
せる方法では、電流容量が大きいと端子幅が広くなると
端子を底面金属板と垂直に立てて配置することが難し
い。底面金属板と平行にエミッタとコレクタ端子を重ね
ることで配線のインダクタンスを低減させる方法では各
端子と絶縁基板上の回路配線との接続位置までの高さが
異なるためモジュールの変形を吸収し、半田歪を低減さ
せるベンドの高さが異なる。モジュールの変形吸収には
端子ベンドの高さによる効果が大きいため平行に重ねた
上側と下側の端子で半田接続部の信頼性にばらつきが生
じる問題があった。また、半田部の強度を向上させるた
め端子接合部の面積を大きくする方法ではモジュールの
変形が端子を通して絶縁基板に作用し、絶縁基板上の回
路の剥離や絶縁基板が割れる問題や、モジュール面積が
増大する問題があった。(2) In the method in which the main current for reducing the internal inductance of the module and the emitter and collector terminal wirings, which are opposed to each other, are stacked in two layers and reduced by mutual inductance, if the current capacity is large, the terminal width becomes large. It is difficult to arrange the panel vertically with the bottom metal plate. In the method of reducing the wiring inductance by stacking the emitter and collector terminals parallel to the bottom metal plate, the height of each terminal and the connection position of the circuit wiring on the insulating substrate is different, so the deformation of the module is absorbed and the solder is absorbed. The height of the bend for reducing distortion is different. Since the effect of the height of the terminal bend is great in absorbing the deformation of the module, there has been a problem that the reliability of the solder connection portion varies between the upper and lower terminals that are overlapped in parallel. Also, in the method of increasing the area of the terminal joint to improve the strength of the solder portion, the deformation of the module acts on the insulating substrate through the terminal, and the circuit on the insulating substrate is peeled off or the insulating substrate is cracked. There was an increasing problem.

【０００９】（３）大容量でモジュールが大型化すると
モジュール内の位置によっても端子接合部半田への歪の
値が変化する。つまりモジュールの中心からの距離に比
例して温度変化によるモジュールの変形量が異なること
によりケースに固定された端子と絶縁基板上の回路配線
を接続した半田歪が変化するのに対して従来のＳ型ベン
ドではモジュール変形の高さ方向とベンドと平行な方向
の変形を吸収するだけなのでベンドと垂直方向のモジュ
ールの端部にベンドを配置すると更に半田接続部信頼性
にばらつきが生じるなどの問題があった。(3) When the module has a large capacity and a large size, the value of the distortion applied to the solder at the terminal junction changes depending on the position in the module. In other words, while the amount of deformation of the module due to temperature change varies in proportion to the distance from the center of the module, the solder strain that connects the terminal fixed to the case and the circuit wiring on the insulating substrate changes, whereas the conventional S Since the mold bend only absorbs the deformation in the height direction of the module deformation and the direction parallel to the bend, arranging the bend at the end of the module in the direction perpendicular to the bend may cause problems such as further variations in the reliability of the solder connection part. there were.

【００１０】（４）大容量の大型モジュールでもモジュ
ールを制御するゲート端子，エミッタセンス端子，コレ
クタセンス端子はモジュール実装時の簡便性向上のため
モジュール内部で各基板間を配線し、モジュール外部で
１箇所にまとめる。しかし、モジュール外部端子から各
基板間を等価な距離にすることは難しく、特に６枚以上
の絶縁基板を搭載する場合は外部端子から端子接続位置
までの距離の差が大きくなり各基板上の回路を動作させ
るのに時間差が生じる問題があった。また、制御配線に
被覆線を用いた場合、絶縁性は問題ないもののモジュー
ル内部での位置固定が難しく、位置によっては主端子か
らの電磁誘導によるノイズ発生の原因になる問題もあっ
た。(4) A gate terminal, an emitter sense terminal, and a collector sense terminal for controlling the module even in a large-capacity large-sized module are wired between each substrate inside the module to improve simplicity in mounting the module, and one outside the module. Put together in places. However, it is difficult to make the distance between the external terminals of the module and each substrate equivalent, especially when six or more insulating substrates are mounted, the difference in the distance from the external terminals to the terminal connection position becomes large, and the circuit on each substrate becomes large. There is a problem that a time difference occurs in operating the. Further, when a covered wire is used for the control wiring, there is no problem in insulation, but it is difficult to fix the position inside the module, and depending on the position, there is a problem that noise is generated due to electromagnetic induction from the main terminal.

【００１１】（５）モジュール内部の端子間には定格容
量の電圧差が生じる。モジュールが大容量化（高耐圧
化）するとより精度良く端子間の間隔を確保しなければ
モジュール内部で絶縁劣化につながる恐れがある。端子
間隔の確保は主に端子の剛性に依存した構造で、配線の
一部にガイドを設ける等している。ガイドの形状によっ
ては端子間を充填した樹脂材にボイドが発生し、このボ
イドが経路になって絶縁が劣化する等の問題があった。(5) A voltage difference of the rated capacity is generated between the terminals inside the module. If the capacity of the module is increased (increased withstand voltage), the insulation may be deteriorated inside the module unless the interval between terminals is secured more accurately. The arrangement of the terminals is mainly dependent on the rigidity of the terminals, and a guide is provided in a part of the wiring. Depending on the shape of the guide, there is a problem in that voids are generated in the resin material filled between the terminals, and the voids serve as paths to deteriorate insulation.

【００１２】本発明の目的は、大容量のモジュールでモ
ジュール内部でのインダクタンスを低減させ、端子と配
線を接続した半田部の信頼性が高いパワー半導体モジュ
ールを提供することにある。An object of the present invention is to provide a power semiconductor module which has a large capacity and reduces the inductance inside the module, and has high reliability in a solder portion connecting a terminal and a wiring.

【００１３】[0013]

【課題を解決するための手段】前記課題を対策し、大容
量のモジュールを得るために本発明では以下の手段を用
いた。In order to solve the above problems and obtain a large-capacity module, the present invention uses the following means.

【００１４】（１）モジュールの低インダクタンス化と
各半導体素子間の電流バランスを確保するためにモジュ
ール内部で偶数の半導体素子を１枚の絶縁基板上に配置
し、さらに偶数の絶縁基板をモジュール内部で配線した
回路ユニットを構成し、前記回路ユニットに対応してモ
ジュール外部端子を配置し、モジュール外部で各外部端
子を配線してモジュールを駆動させる構造とした。(1) In order to reduce the inductance of the module and to maintain a current balance between the semiconductor elements, an even number of semiconductor elements are arranged on one insulating substrate inside the module, and an even number of insulating substrates are mounted inside the module. The circuit unit wired by the above was configured, module external terminals were arranged corresponding to the circuit unit, and the external terminals were wired outside the module to drive the module.

【００１５】（２）モジュール内部で複数の絶縁基板上
の回路間を配線した端子の主電流が流れる面をモジュー
ル高さ方向で重ね、各端子から絶縁基板上の回路に接合
する部分をモジュール側に投影した高さの合計が前記絶
縁基板上の回路を重ねて配線した端子のうちモジュール
上面側の端子の高さより高くした。また、主電流が流れ
る面から端子接続部までの間端子幅方向の一部を打抜い
たスリットを設け端子接合部の半田歪を低減させた。(2) In the module, the surfaces of the terminals on which wiring between the circuits on the plurality of insulating substrates flows, where the main current flows, are overlapped in the height direction of the module. The total of the heights projected onto the module was higher than the height of the terminal on the module upper surface side among the terminals on which the circuits on the insulating substrate were overlapped and wired. In addition, a slit punched out in a part of the terminal width direction from the surface where the main current flows to the terminal connection portion was provided to reduce solder distortion at the terminal connection portion.

【００１６】（３）モジュール内部で各端子から絶縁基
板上の回路に接合する部分にＳベンドを適用し、前記Ｓ
型ベンドのベンド方向と垂直な方向のモジュール側面の
中心部にＳ型ベンド方向と平行なモジュール側面と平行
に端子接続位置を並べた。また、近接した半田接続位置
を一列に揃えるため端子の展開図で考えると基板間配線
の両側にベンド部を配置し、そこから折曲げることで基
板間配線の直下に半田接続位置を一列に配列した。ま
た、端子の配置は半田接合部にかかる応力が大きい主端
子をモジュールの中央に配置し、モジュールの熱変形に
よる３次元的な影響の一方向を極力小さくし、制御用端
子をモジュールの周辺に配置した。チップの配置は電流
が集中しやすいダイオードチップを主端子の近くに配置
する。また、ダイオードチップが１枚の絶縁基板上に複
数個実装されている場合は各素子間の電流のバランスを
とるため主端子も１枚の絶縁基板上で複数本接続した。
制御配線も絶縁基板上の中央にゲート配線を配置し、各
半導体素子および回路配線は絶縁基板上でゲート回路を
中心に左右対称で配置した。 （４）モジュール内の制御用端子は主端子よりモジュー
ルの周辺で配線し、かつ周辺で配線した制御端子間の配
線を制御用配線の電流が主端子の電流が流れる方向と垂
直になる配置で、モジュール内部で制御用配線全体を見
るとループ形状となる配置とした。また、制御端子の配
置は電流が逆に流れるゲート端子とエミッタセンス端子
を高さ方向で２層に重ねることでモジュール内での配線
スペースを小さくした。また、主端子からの電磁誘導に
よる影響を極力抑えるため各端子の間隔を小さくした。(3) S bend is applied to a portion of each module which is connected to a circuit on the insulating substrate from each terminal.
The terminal connection positions were arranged at the center of the module side surface in the direction perpendicular to the bend direction of the mold bend in parallel with the module side surface parallel to the S-type bend direction. Also, considering the close-up solder connection positions in a line, considering the development of the terminals, bend parts are arranged on both sides of the board-to-board wiring, and bent from there to arrange the solder connection positions in a line immediately below the board-to-board wiring did. In addition, the terminal arrangement is such that the main terminal that exerts a large stress on the solder joint is located at the center of the module, one direction of the three-dimensional effect due to the thermal deformation of the module is minimized, and the control terminal is located around the module. Placed. As for the chip arrangement, a diode chip in which current tends to concentrate is arranged near the main terminal. When a plurality of diode chips are mounted on one insulating substrate, a plurality of main terminals are connected on one insulating substrate in order to balance the current between the elements.
The control wiring was also arranged with a gate wiring at the center on the insulating substrate, and each semiconductor element and circuit wiring were arranged on the insulating substrate symmetrically about the gate circuit. (4) The control terminals in the module are wired around the module from the main terminal, and the wiring between the control terminals wired around the periphery is arranged so that the current of the control wiring is perpendicular to the direction in which the current of the main terminal flows. When the entire control wiring inside the module is viewed, the arrangement is such that it has a loop shape. Also, the layout of the control terminals is such that the wiring space in the module is reduced by stacking two layers of gate terminals and emitter sense terminals in which current flows in opposite directions in the height direction. In addition, the intervals between the terminals were reduced in order to minimize the effects of electromagnetic induction from the main terminals.

【００１７】（５）モジュール内部の端子間の絶縁距離
確保には絶縁樹脂性のスペーサを用いた。スペーサの構
造はあらかじめ端子の一部に設けておいた穴に樹脂から
突き出したピンに挿入する方法。端子を固定するために
端子挿入後突き出しピンを熱によりかしめる方法。ピン
にテーパを付けておき端子を固定させる方法。ピンに挿
入した後端子間に内部に突起の付いたナットを嵌め込む
方法を適用した。(5) An insulating resin spacer is used to secure the insulation distance between the terminals inside the module. The structure of the spacer is a method of inserting a pin protruding from the resin into a hole provided in a part of the terminal in advance. A method in which the protruding pins are caulked by heat after terminal insertion to secure the terminals. A method in which pins are tapered and terminals are fixed. A method of inserting a nut with a projection inside between terminals after inserting into a pin was applied.

【００１８】本発明の前記手段により以下の作用が得ら
れる。The following effects are obtained by the means of the present invention.

【００１９】（１）大容量のＩＧＢＴモジュールでは並
列動作させる半導体素子間のバランスを確保することが
重要である。このため並列動作させる各素子の絶縁基板
上での配置，絶縁基板の配置，絶縁基板間の配線，モジ
ュール外部端子までの配線経路を配慮する必要がある。
例えば半導体素子を複数個並列動作させる時、各半導体
素子に対応して端子を配置し、各端子からモジュール外
部端子まで等価に配線すれば最もバランス良く動作させ
ることができるが、複数種類の端子間の位置的、あるい
は電気的な干渉をなくすためにはモジュール面積が大き
く、端子構造も複雑になり、モジュール内部インダクタ
ンスや配線抵抗が増加する。各半導体素子からのバラン
スを考慮して端子接続数を減らすためには１枚の絶縁基
板上の半導体素子数を偶数にすることで効率良くレイア
ウトすることができる。また、モジュール内部で配線し
並列動作させる絶縁基板数も同様に偶数にすることでバ
ランスを考慮しながら効率良くレイアウトすることがで
きる。一方奇数の絶縁基板、あるいはモジュール内部で
複数の絶縁基板（本発明では偶数の絶縁基板）を並列動
作させたユニットが奇数の場合モジュール外部端子を絶
縁基板あるいはユニット数に対応させて外部に配置し、
モジュール外部で配線する。この方法によればモジュー
ル内部の配線構造を簡易化することができる。さらにモ
ジュール外部で各絶縁基板あるいはユニット単位のイン
ダクタンスを並列に配線するので実装時のモジュールの
インダクタンスは絶縁基板あるいはユニット数が増える
につれ小さくなる。各外部端子の配線に平行平板電極や
ラミネートブースバーなどを用いれば電源から見て各ユ
ニットを容易に等価にすることができモジュール全体を
スイッチングさせる時のバランスは問題ない。(1) In a large-capacity IGBT module, it is important to maintain a balance between semiconductor elements operated in parallel. For this reason, it is necessary to consider the arrangement of the elements to be operated in parallel on the insulating substrate, the arrangement of the insulating substrates, the wiring between the insulating substrates, and the wiring path to the external terminals of the module.
For example, when a plurality of semiconductor elements are operated in parallel, the terminals can be arranged in correspondence with each semiconductor element, and wiring can be performed in the most balanced manner from each terminal to an external terminal of the module in the most balanced manner. In order to eliminate positional or electrical interference, the module area is large, the terminal structure is complicated, and the module internal inductance and wiring resistance are increased. In order to reduce the number of terminal connections in consideration of the balance from each semiconductor element, the layout can be efficiently performed by setting the number of semiconductor elements on one insulating substrate to an even number. Similarly, by arranging the number of insulating substrates to be wired and operated in parallel within the module to be an even number, the layout can be efficiently performed while considering the balance. On the other hand, if the odd number of insulating substrates or the units in which a plurality of insulating substrates (even numbered insulating substrates in the present invention) are operated in parallel inside the module is an odd number, the module external terminals are arranged outside according to the number of insulating substrates or units. ,
Wire outside the module. According to this method, the wiring structure inside the module can be simplified. Furthermore, since the inductance of each insulating substrate or unit is wired in parallel outside the module, the inductance of the module at the time of mounting decreases as the number of insulating substrates or units increases. If a parallel plate electrode or a laminated booth bar is used for the wiring of each external terminal, each unit can be easily made equivalent from the viewpoint of the power supply, and there is no problem when switching the entire module.

【００２０】（２）大容量のＩＧＢＴモジュールでは当
然モジュール面積が大きくなる。このためモジュール内
の配線が長く、インダクタンスが増加して高速動作を阻
害する。このためモジュール内部では極力配線を近づけ
相互インダクタンス効果で低減を図っている。その代表
的な構造として電流が対向して流れる主端子を上下方向
に重ねてレイアウトする方法がある。この方法だとモジ
ュール内の配線スペースを小さくすることができる利点
もある。しかし、主電流が流れる配線の高さが主端子の
厚さと主端子間の絶縁を確保するスペース分異なるため
配線と絶縁基板を接続する半田の応力を低減するために
設けたベンド効果がベース側の端子で低減する。そこで
ベース側の端子を一度上面に折曲げベンドを形成、高さ
を確保することで上側の端子と同じ効果が得られる。ま
た、端子のベンド部にスリットを設けることでベンドと
垂直方向の変形に対する剛性が低減し、半田接合部への
応力を低減することができる。(2) A large-capacity IGBT module naturally has a large module area. For this reason, the wiring in the module is long, and the inductance increases, which hinders high-speed operation. For this reason, wiring is reduced as much as possible inside the module by the mutual inductance effect. As a typical structure, there is a method of laying out main terminals in which currents flow in opposition in the vertical direction. This method also has the advantage that the wiring space in the module can be reduced. However, since the height of the wiring through which the main current flows differs depending on the thickness of the main terminals and the space for securing insulation between the main terminals, the bend effect provided to reduce the stress of the solder connecting the wiring and the insulating substrate is reduced on the base side. At the terminals. Therefore, by bending the terminal on the base side once and forming a bend on the upper surface and securing the height, the same effect as that of the terminal on the upper side can be obtained. Further, by providing a slit in the bend portion of the terminal, the rigidity against deformation in the direction perpendicular to the bend is reduced, and the stress on the solder joint can be reduced.

【００２１】（３）大容量で大型ののＩＧＢＴモジュー
ルではモジュール上面方向の変形と共にモジュール面内
での変形を考慮する必要がある。例えば（２）で述べた
ベンド効果はＺ方向と、ベンドと平行な方向の変形を吸
収する効果は大きいがベンドと垂直方向の変形に対して
は効果が小さい。そこで半田への応力が大きい主端子の
ベンド方向を一列に揃え、端子ベンドの方向と垂直なモ
ジュールの辺の中央付近に配置した。これによりベンド
では吸収しにくい方向のモジュールの変形を端子の配置
によって低減でき、半田接合部の信頼性を向上させるこ
とができる。(3) In a large-capacity and large-sized IGBT module, it is necessary to consider the deformation in the module surface as well as the deformation in the module upper surface direction. For example, the bend effect described in (2) has a large effect of absorbing deformation in the Z direction and a direction parallel to the bend, but has a small effect on deformation in a direction perpendicular to the bend. Therefore, the bend directions of the main terminals having a large stress on the solder are arranged in a line, and the main terminals are arranged near the center of the side of the module perpendicular to the direction of the terminal bend. As a result, the deformation of the module in the direction that is difficult to be absorbed by the bend can be reduced by the arrangement of the terminals, and the reliability of the solder joint can be improved.

【００２２】（４）大容量で大型のＩＧＢＴモジュール
では各絶縁基板間のゲート，エミッタセンス，コレクタ
センスの制御配線を並列動作させる各基板に対して等価
になるよう配慮する必要がある。しかし、各端子から外
部電極まで個々に配線することはモジュール内部の他の
構造物（具体的には主端子）により配置が難しい。そこ
で各端子接続位置からモジュール外部電極までの経路を
１本ではなくループ形状にすることで各端子接続位置か
ら外部端子までの配線経路の短い側を場所によって自動
的に選択できるようにした。これにより各基板間でより
均一に並列動作させることができ高速スイッチング，短
絡耐量の向上が可能になる。また、制御配線のゲート，
エミッタセンス配線間隔を極力近づけ、かつ主端子から
遠避ける構造としたことで主端子を流れる電流による電
磁誘導によるノイズの発生を抑え、かつ配線スペースの
極小化を図ることができた。(4) In the case of a large-capacity and large-sized IGBT module, it is necessary to make the control wiring of the gate, emitter sense, and collector sense between the insulating substrates equivalent to each substrate for operating in parallel. However, it is difficult to arrange the wiring individually from each terminal to the external electrode due to other structures inside the module (specifically, main terminals). Therefore, the path from each terminal connection position to the module external electrode is formed in a loop shape instead of one, so that the short side of the wiring path from each terminal connection position to the external terminal can be automatically selected depending on the location. Thereby, parallel operation can be performed more uniformly between the substrates, and high-speed switching and short-circuit tolerance can be improved. Also, the gate of the control wiring,
By adopting a structure in which the distance between the emitter sense wirings is made as close as possible and away from the main terminals, the generation of noise due to electromagnetic induction due to the current flowing through the main terminals can be suppressed, and the wiring space can be minimized.

【００２３】（５）高耐圧のモジュールではモジュール
外部の絶縁距離はもちろんモジュール内部での絶縁距離
を確保する必要がある。特にモジュール組立途中で変形
するポテンシャルを持っている端子は確実に絶縁距離の
確保をしておく必要がある。そこで樹脂のスペーサによ
り絶縁距離を確保した。この時配慮しなければならない
のはスペーサの周辺にもモジュール内部で絶縁を確保す
るために注入するシリコーンゲルが十分回り込む構造と
することである。例えば前項で記述した突起付のナット
で異電位の端子間のギャップを確保する構造であれば突
起部分でわずかにシリコーンゲルが注入されなくても端
子の周辺は確実に被覆することができる。また、端子間
隔を確保するスペーサを適用することで端子の位置修正
や組立時の工程でもギャップを確実に確保することがで
きる。また、主端子間隔によって決まる相互インダクタ
ンスの効果が精度良く確保できるのでモジュール内部イ
ンダクタンスのばらつきが小さくなる。(5) In a module with a high withstand voltage, it is necessary to secure an insulation distance inside the module as well as an insulation distance outside the module. In particular, it is necessary to ensure the insulation distance of the terminal having the potential to be deformed during the assembly of the module. Therefore, an insulating distance was secured by a resin spacer. At this time, consideration must be given to a structure in which the silicone gel injected to ensure insulation inside the module also sufficiently wraps around the spacer. For example, in the structure in which a gap between terminals of different electric potentials is secured by the nut with a protrusion described in the preceding section, the periphery of the terminal can be reliably covered even if a small amount of silicone gel is not injected into the protrusion. In addition, by applying a spacer for ensuring the terminal interval, a gap can be reliably ensured even in a process of correcting the position of the terminal or assembling. Further, since the effect of the mutual inductance determined by the main terminal interval can be ensured with high accuracy, variations in the internal inductance of the module are reduced.

【００２４】[0024]

【発明の実施の形態】以下本発明の実施例を図面を用い
て説明する。Embodiments of the present invention will be described below with reference to the drawings.

【００２５】図１に本発明を実施したモジュール内部の
平面図、図２にモジュールの一部の断面図を示す。ＩＧ
ＢＴ素子１０１ ４個とダイオード素子１０２ ２個は
半田２０１によりＤＢＣ−ＡｌＮ基板１０３に接続され
る。ＤＢＣ−ＡｌＮ基板上にはエミッタ配線１０４とコ
レクタ配線１０５，ゲート配線１０６の領域が形成され
ておりＩＧＢＴ素子１０１とダイオード素子１０２はコ
レクタ配線１０５領域に半田付けされる。各素子からは
金属ワイヤ１０７によってエミッタ配線１０４に接続さ
れる。また、ゲート配線１０６領域上には抵抗素子１０
８が配置されＩＧＢＴ素子１０１のゲートパッドから金
属ワイヤ１０７によって抵抗素子108に接続される。半
導体素子を搭載したＤＢＣーＡｌＮ基板１０３の６基板
は半田２０２によって底面金属基板１０９に接合され
る。各絶縁基板間は端子２０３と樹脂製ケース２０４が
一体になった端子ブロック２０５によって半田２０６を
介して配線される。端子ブロック２０５からの端子接続
は主端子が各ＤＢＣ−AlN基板１０３上でエミッタ端子
接続位置１１０，エミッタセンス端子接続位置111,コレ
クタ端子接続位置１１２が各々２箇所、ゲート端子接続
位置１１３が１箇所で合計７箇所、モジュール全体では
４２箇所になる。端子ブロック２０５接続後は樹脂製ケ
ース２０７をシリコーンゴム系の接着剤２０８によって
一体化する。次に端子ブロック２０５とケース２０７を
熱硬化型のエポキシ樹脂２０９によって固定し、樹脂注
入口２１０から端子全面が被服されるようシリコーンゲ
ル211を注入し、その後注入口をシリコーンゴム製のキ
ャップにより封止してモジュールを完成させる。FIG. 1 is a plan view showing the inside of a module embodying the present invention, and FIG. 2 is a sectional view showing a part of the module. IG
Four BT elements 101 and two diode elements 102 are connected to the DBC-AlN substrate 103 by solder 201. An emitter wiring 104, a collector wiring 105, and a gate wiring 106 are formed on the DBC-AlN substrate, and the IGBT element 101 and the diode element 102 are soldered to the collector wiring 105 area. Each element is connected to the emitter wiring 104 by a metal wire 107. The resistance element 10 is provided on the gate wiring 106 region.
8 is connected to the resistance element 108 from the gate pad of the IGBT element 101 by the metal wire 107. Six DBC-AlN substrates 103 on which semiconductor elements are mounted are joined to the bottom metal substrate 109 by solder 202. The terminals 203 and the resin case 204 are connected to each other through solder 206 by a terminal block 205 in which the terminals 203 and the resin case 204 are integrated. The terminal connection from the terminal block 205 is such that the main terminal has two emitter terminal connection positions 110, two emitter sense terminal connection positions 111, two collector terminal connection positions 112, and one gate terminal connection position 113 on each DBC-AlN substrate 103. Thus, there are a total of seven locations and a total of 42 locations for the module. After the terminal block 205 is connected, the resin case 207 is integrated with a silicone rubber adhesive 208. Next, the terminal block 205 and the case 207 are fixed with a thermosetting epoxy resin 209, and a silicone gel 211 is injected from the resin injection port 210 so as to cover the entire surface of the terminal, and then the injection port is sealed with a silicone rubber cap. Stop to complete the module.

【００２６】図３〜図５に本実施例の主端子構造を示
す。図３にエミッタ主端子を示す。第一のＤＢＣ−Ａｌ
Ｎ基板１０３とエミッタ端子３０１との接続位置は２箇
所302,３０３，対向する第二のＤＢＣ−ＡｌＮ基板１０
３とエミッタ端子３０１との接続位置も２箇所３０４，
３０５で合計４箇所から電流経路３０６にて電流を集め
エミッタ外部端子３０７に流れる。この時各端子接続位
置から端子のＥ点までの距離は等価であり電流のアンバ
ランスが生じることはない。図４にコレクタ主端子を示
す。第一のＤＢＣ−ＡｌＮ基板１０３とコレクタ端子４
０１との接続位置は２箇所４０２，４０３，対向する第
二のＤＢＣ−ＡｌＮ基板１０３とコレクタ端子４０１と
の接続位置も２箇所４０４，４０５でエミッタ外部端子
４０７から合計４箇所に電流４０６が分散して流れる。
この時端子のＣ点から各端子接続位置までの距離は等価
であり電流のアンバランスが生じることはない。図５に
エミッタ端子３０１とコレクタ端子４０１を組にした図
面を示す。各端子のＥ点，Ｃ点の面が主電流が流れる配
線面になるがこの部分を重ねることで相互インダクタン
スにより配線インダクタンスを低減させている。図６に
モジュール外部の平面図を示す。モジュール外部の端子
は図５で示したエミッタ外部端子３０７が３組（ａ〜
ｃ）とコレクタの外部端子４０７が３組（ａ〜ｃ）が配
置される。この他に制御端子としてゲート外部端子６０
１，エミッタセンス外部端子６０２，コレクタセンス端
子６０３が配置される。モジュール取付け穴はケース２
０７に金属製のケースリング６０７をガイドとして埋め
込み一体形成しているので、モジュール取付け時はケー
ス２０７を底面金属基板１０９ととも締めする構造とな
る。これによりケース２０７の剥離の恐れはない。モジ
ュール外部には各端子間の絶縁距離を確保するために絶
縁用の溝６０４や絶縁用の壁６０５が構成され、外周に
はモジュールを実装するためのモジュール取付け穴６０
６が配置される。図７には本実施例モジュールの等価回
路を示す。図６で示した各主端子ａ〜ｃに対応してＩＧ
ＢＴのユニット７０１が構成され各々のユニットを配線
７０２，７０３によりモジュール外部で並列動作させ一
台のモジュールを構成する。FIGS. 3 to 5 show the main terminal structure of the present embodiment. FIG. 3 shows the emitter main terminal. First DBC-Al
The N substrate 103 and the emitter terminal 301 are connected at two locations 302 and 303, and the opposing second DBC-AlN substrate 10
3 and the emitter terminal 301 at two places 304,
In 305, current is collected from a total of four locations in the current path 306 and flows to the emitter external terminal 307. At this time, the distance from each terminal connection position to the point E of the terminal is equivalent, and no current imbalance occurs. FIG. 4 shows the collector main terminal. First DBC-AlN substrate 103 and collector terminal 4
01 are located at two locations 402 and 403, and the opposing second DBC-AlN substrate 103 and the collector terminal 401 are also located at two locations 404 and 405, and the current 406 is dispersed from the emitter external terminal 407 to a total of four locations. And flow
At this time, the distance from the terminal C to each terminal connection position is equivalent, and current imbalance does not occur. FIG. 5 shows a drawing in which the emitter terminal 301 and the collector terminal 401 are grouped. The surfaces at points E and C of each terminal are wiring surfaces through which the main current flows. By overlapping these portions, the wiring inductance is reduced by mutual inductance. FIG. 6 shows a plan view of the outside of the module. As the terminals outside the module, three sets of emitter external terminals 307 shown in FIG.
c) and three sets (a to c) of the collector external terminals 407 are arranged. In addition, a gate external terminal 60 is used as a control terminal.
1, an emitter sense external terminal 602 and a collector sense terminal 603 are arranged. Module mounting hole is case 2
Since a metal case ring 607 is embedded in and formed integrally with 07 as a guide, the case 207 is fastened together with the bottom metal substrate 109 when the module is mounted. Thus, there is no fear of peeling of the case 207. An insulating groove 604 and an insulating wall 605 are formed outside the module to secure an insulating distance between the terminals, and a module mounting hole 60 for mounting the module is provided on the outer periphery.
6 are arranged. FIG. 7 shows an equivalent circuit of the module of the present embodiment. IG corresponding to each of the main terminals a to c shown in FIG.
A BT unit 701 is configured, and each unit is operated in parallel outside the module by wirings 702 and 703 to configure one module.

【００２７】本実施例では各ＤＢＣ−ＡｌＮ基板１０３
上の半導体素子１０１，１０２を偶数個にし、モジュー
ル内部の端子配線により並列動作させるＩＧＢＴユニッ
ト７０１をＤＢＣ−ＡｌＮ基板１０３偶数枚で構成し、
モジュール内で奇数個あるＩＧＢＴユニット７０１をモ
ジュール外部で配線して並列動作させる構造とした。こ
れらの組合せには以下のような効果がある。In this embodiment, each DBC-AlN substrate 103
The upper semiconductor elements 101 and 102 are even-numbered, and the IGBT units 701 to be operated in parallel by the terminal wiring inside the module are constituted by an even number of DBC-AlN substrates 103,
An odd number of IGBT units 701 in the module were wired outside the module and operated in parallel. These combinations have the following effects.

【００２８】（１）ＤＢＣ−ＡｌＮ基板１０３上の半導
体素子配置は素子が２個以上ある場合線対称に配置する
ことが最も電流バランスが良い。そのため本実施例では
図８に示すように絶縁基板上のレイアウトは抵抗素子１
０８上の中心線８０１で左右対称に配置している。この
時の半導体素子の配列は高密度で配置することができモ
ジュールの小型化に有効である。これが奇数個の場合は
ＩＧＢＴ素子１０１、あるいはダイオード素子１０２が
中心線上に配置されデッドスペースが生じる。端子接合
位置までの電流経路を考える場合は電流集中が起こりや
すいダイオード素子１０２の配置を優先して考慮する必
要がある。本実施例ではダイオード素子１０２ ２個に
対応してエミッタ端子接続位置１１０，コレクタ端子接
続位置１１２を各々２箇所設け各ダイオード素子１０２
からの距離を等価にした。もちろん各ダイオード素子１
０２の中心位置に端子接続位置を配置すればコレクタ端
子接続側は１箇所でも問題ないが、エミッタ端子接続数
とのバランス，モジュール組立時の端子ブロック２０５
の接合の容易性や傾き防止の点からも２箇所とした。し
かし、奇数個の素子の場合は対称配置を考慮すると金属
ワイヤ１０７配線の位置が各素子に対応したエリアが必
要になり、それに伴い端子接続位置も各素子に対応した
数が必要になる。これはモジュールの大型化，端子の複
雑化につながる。(1) When two or more semiconductor elements are arranged on the DBC-AlN substrate 103, the best current balance is obtained by arranging the elements in line symmetry. Therefore, in the present embodiment, as shown in FIG.
08 are arranged symmetrically with respect to the center line 801. At this time, the arrangement of the semiconductor elements can be arranged at a high density, which is effective for downsizing the module. When the number is an odd number, the IGBT element 101 or the diode element 102 is arranged on the center line, and a dead space occurs. When considering the current path to the terminal junction position, it is necessary to give priority to the arrangement of the diode element 102 where the current concentration is likely to occur. In this embodiment, two emitter terminal connection positions 110 and two collector terminal connection positions 112 are provided for two diode elements 102, respectively.
The distance from was made equivalent. Of course, each diode element 1
If the terminal connection position is arranged at the center position of 02, there is no problem even at one collector terminal connection side, but the balance with the number of emitter terminal connections and the terminal block 205 at the time of module assembly
There were also two places in terms of ease of joining and prevention of inclination. However, in the case of an odd number of elements, considering the symmetrical arrangement, an area corresponding to the position of the wiring of the metal wire 107 is required for each element, and accordingly, the number of terminal connection positions also needs to correspond to each element. This leads to a larger module and more complicated terminals.

【００２９】（２）ＤＢＣ−ＡｌＮ基板１０３をモジュ
ール内部で並列動作させる場合、各基板からの端子をモ
ジュール外部接続位置まで等価に配線することを考慮す
る。基板が偶数枚の時は各基板の配線を各々線対称に配
線すれば等価に外部端子まで配線することが可能で電流
バランスが崩れることはない。しかし、奇数枚の場合は
各基板を外部端子を中心にして同心円上に配置するよう
な構造をとらなければ対称に配置することは難しい。端
子を折り返す等の手段を用いれば回路のインダクタンス
を見かけ上等価にすることは可能だが端子の形状が複雑
になる。また、配線抵抗も増加する。本実施例では２枚
のＤＢＣ−ＡｌＮ基板103を並列動作させているので各
端子接続位置から各ユニットの電流が集合する位置（Ｅ
点，Ｃ点）までを単純に等価に配線することができる。(2) When the DBC-AlN substrates 103 are operated in parallel inside the module, it is considered that terminals from each substrate are equivalently wired to the module external connection position. When the number of substrates is even, if the wiring of each substrate is wired symmetrically, the wiring can be equivalently wired to the external terminal, and the current balance is not lost. However, in the case of an odd number, it is difficult to arrange the substrates symmetrically unless a structure is adopted in which the substrates are arranged concentrically around the external terminals. If means such as folding the terminals is used, the inductance of the circuit can be made apparently equivalent, but the shape of the terminals becomes complicated. Also, the wiring resistance increases. In this embodiment, since two DBC-AlN substrates 103 are operated in parallel, the position where the current of each unit gathers from each terminal connection position (E
Point, point C) can be simply equivalently wired.

【００３０】（３）本実施例ではモジュール内部でＤＢ
Ｃ−ＡｌＮ基板１０３を並列動作させたユニットを３箇
所設け、その数に対応したモジュール外部端子を設け
た。モジュールを実装する際にモジュール外部端子を接
続してモジュール内の各ユニットを並列動作させる。こ
れによりモジュール全体のインダクタンスΣＬは図９に
示すように各端子のインダクタンスＬａ，Ｌｂ，Ｌｃよ
り小さくすることができる。また、モジュール外部で各
ユニットを並列動作させるには例えば平行平板配線やラ
ミネートブースバーを用いれば各ユニット間のアンバラ
ンスはほとんど発生しない。これを仮にモジュール内部
で各ユニットを配線した場合は、各ユニットのバランス
を考え配線すると特に奇数の場合は基板間の配線と同様
に複雑になる。また、電流容量が大きいモジュールでは
配線の電流容量を考慮し体積の大きい（幅が広いか厚い
端子）配線を用いる必要ができ、端子の加工や組立にも
弊害が生じる。(3) In this embodiment, the DB is stored inside the module.
Three units in which the C-AlN substrates 103 were operated in parallel were provided, and module external terminals corresponding to the number were provided. When mounting the module, external terminals of the module are connected to operate the units in the module in parallel. Thereby, the inductance ΔL of the whole module can be made smaller than the inductances La, Lb, Lc of the terminals as shown in FIG. In order to operate the units in parallel outside the module, if, for example, a parallel plate wiring or a laminate booth bar is used, there is almost no imbalance between the units. If these units are wired inside the module, if the wiring is performed in consideration of the balance of each unit, the wiring becomes particularly complicated when the number is odd, similarly to the wiring between the substrates. In addition, in a module having a large current capacity, it is necessary to use a large-volume (wide or thick terminal) wiring in consideration of the current capacity of the wiring, which causes a problem in terminal processing and assembly.

【００３１】次にモジュール内部のＤＢＣ−ＡｌＮ基板
１０３基板間配線の構造について説明する。図５で説明
したように各端子の主電流が流れるＥ点，Ｃ点の面を重
ねる相互インダクタンス効果により配線インダクタンス
を低減させている。一方、各端子からＤＢＣ−ＡｌＮ基
板１０３基板への配線は端子接合部の半田２０６への応
力を低減させるためＳ型ベンド５０１としている。この
Ｓ型ベンドの効果を図１０により説明する。（ａ）はＳ
型ベンドのモデル図を示す。ベンドの長さをＸ１，Ｘ
２、ベンドの高さをＺ１，Ｚ２とする。各々の方向の効
果は長さの合計で決まる。つまり各ΣＸ，ΣＺ（ΣＸ＝
Ｘ１＋Ｘ２，ΣＺ＝Ｚ１＋Ｚ２）を考えればよい。
（ｂ）は一定の温度変化のもとでΣＺを固定してΣＸを
変えた場合の結果、（ｃ）は一定の温度変化のもとでΣ
Ｘを固定してΣＺを変えた場合の結果を半田歪Δεを
Ｘ，Ｙ，Ｚ方向に分離して示す。いずれの場合もＳ型ベ
ンド構造にすることでＺ方向のケースの変形に対する歪
εＺは急激に減少する（（ｃ）の結果ではεＺは約３桁
小さくグラフ上に表示されない）。一方、Ｘ方向の歪ε
ＸはΣＸを長くするよりΣＺを長くした方が歪を減少さ
せる効果が大きい。言い替えればＳ型ベンドの高さΣＺ
が異なると接合部にかかる半田の歪値が変化し半田２０
６の信頼性に差が生じる。この検討結果より本発明では
複数の絶縁基板上を配線した端子のＳ型ベンドの高さを
等しくした。つまり、モジュール側面にＳ型ベンドを投
影した時、投影された高さの合計が重ねた端子の上側の
高さより高い構造とした。本実施例では図５の下側（金
属基板１０９側）のエミッタ端子301を一度コレクタ端
子４０１の主電流が流れるＣ点の面まで端子を折り返す
ことで高くし、そこからＳ型ベンドの構造とした。これ
によりエミッタ端子301とコレクタ端子４０１のＤＢＣ
−ＡｌＮ基板１０３基板との接合半田２０６の信頼性を
同じにすることができる。Next, the structure of the inter-substrate wiring of the DBC-AlN substrate 103 inside the module will be described. As described with reference to FIG. 5, the wiring inductance is reduced by the mutual inductance effect in which the surfaces at points E and C where the main current of each terminal flows overlap. On the other hand, the wiring from each terminal to the DBC-AlN substrate 103 is an S-type bend 501 to reduce the stress on the solder 206 at the terminal joint. The effect of the S-bend will be described with reference to FIG. (A) is S
FIG. 4 shows a model diagram of a mold bend. X1, X bend length
2. Let bend heights be Z1 and Z2. The effect in each direction is determined by the sum of the lengths. That is, each ΣX, ΣZ (ΣX =
X1 + X2, ΔZ = Z1 + Z2).
(B) is a result of changing ΣX while fixing ΣZ under a constant temperature change, and (c) is a result of changing ΣX under a constant temperature change.
The result when ＸZ is changed while X is fixed is shown by separating the solder strain Δε in the X, Y, and Z directions. In either case, the S-bend structure sharply reduces the strain εZ against deformation of the case in the Z direction (in the result of (c), εZ is about three orders of magnitude smaller and is not displayed on the graph). On the other hand, the strain ε in the X direction
As for X, increasing ΔZ has a greater effect of reducing distortion than increasing ΔX. In other words, the height of the S-shaped bend ΣZ
Is different, the distortion value of the solder applied to the joint changes and the solder 20
6 has a difference in reliability. From the results of this study, in the present invention, the heights of the S-shaped bends of the terminals wired on a plurality of insulating substrates were made equal. That is, when the S-bend is projected on the side surface of the module, the total of the projected heights is higher than the height above the overlapped terminals. In this embodiment, the emitter terminal 301 on the lower side of FIG. 5 (on the side of the metal substrate 109) is raised once by folding the terminal up to the surface of the point C where the main current of the collector terminal 401 flows, and the structure of the S-type bend from there. did. As a result, the DBC of the emitter terminal 301 and the collector terminal 401
-The reliability of the solder 206 bonded to the AlN substrate 103 substrate can be made the same.

【００３２】Ｙ方向の変形に対して考えてみると図１０
の結果からＳ型ベンドの効果があまりないことがわか
る。この対策の一つとして図１１に示すようにＹ方向つ
まり端子の幅方向に端子の一部を抜き取った端子のスリ
ット１１０１を設ける方法がある。この時のスリット位
置は半田２０６のはい上がりと電流バランスを考慮する
必要がある。半田に関しては端子のスリット１１０１を
半田接合面より高い位置で止めることで半田２０６のは
い上がりによってベンド効果が低減する問題、あるいは
半田を過剰に供給する問題を対策している。また、電流
に関してはスリットを設けることで電流密度が許容値を
越えないように、また、スリットの左右で配線幅を同じ
にして電流量を等しくするよう考慮されている。スリッ
ト以外ではモジュール内での端子の配置によっても対策
することができる。図１２は一定の温度変化のもとでモ
ジュールの位置により端子接合部にかかる変異量を示
す。端子接合部への変異量は半田２０６によって固定さ
れたＤＢＣ−ＡｌＮ基板１０３、あるいは、さらに半田
２０２によって固定された底面金属基板１０９の熱変形
と端子ブロック２０５の樹脂製ケース２０４に固定され
た部分の膨張係数差によって生じる。このためモジュー
ルの中心では０になり、周辺ほど変異量が大きい。Ｓ型
ベンドはベンドと垂直方向には効果が小さい。そこでＳ
型ベンドの垂直方向のモジュールの辺の中心に端子接続
位置を配置し端子接続部の配置により半田２０６に影響
を及ぼす変異量ΔＹＣＥを小さくし歪を低減させた。こ
れにより端子接続部の位置によるばらつきを低減するこ
とができる。これはＳ型ベンドを用いない端子でも同じ
効果が得られる。また、モジュール組立の点では端子接
続位置を一列に並べたことで接続後の半田２０６の外観
を検査しやすい効果、端子高さを揃えやすい効果があ
る。また、電流容量が大きいため端子の体積が大きくベ
ンドの効果がききにくい主端子をモジュールの中央に配
置することでモジュール全体の信頼製を向上させること
ができる。さらに、モジュール中央部に主端子を配置し
たことで端子の配線長さが短く、インダクタンスや配線
抵抗を小さくできる効果もある。Considering the deformation in the Y direction, FIG.
It can be seen from the result that the effect of the S-type bend is not so large. As one of the countermeasures, there is a method of providing a terminal slit 1101 by extracting a part of the terminal in the Y direction, that is, the width direction of the terminal, as shown in FIG. At this time, the slit position needs to consider the rise of the solder 206 and the current balance. As for the solder, the problem that the bend effect is reduced due to the rise of the solder 206 by stopping the slit 1101 of the terminal at a position higher than the solder joint surface or the problem that the solder is excessively supplied is taken as a countermeasure. Also, regarding the current, it is considered that the current density is not exceeded by providing a slit and that the wiring width is the same on the left and right sides of the slit so that the current amount is equal. In addition to the slit, measures can be taken by the arrangement of terminals in the module. FIG. 12 shows the amount of variation applied to the terminal junction depending on the position of the module under a constant temperature change. The amount of change to the terminal joint is determined by the thermal deformation of the DBC-AlN substrate 103 fixed by the solder 206 or the bottom metal substrate 109 further fixed by the solder 202 and the portion of the terminal block 205 fixed to the resin case 204. Caused by the difference in the expansion coefficients of For this reason, it becomes 0 at the center of the module, and the mutation amount is larger at the periphery. The S-type bend has a small effect in the direction perpendicular to the bend. So S
The terminal connection position is arranged at the center of the side of the module in the vertical direction of the mold bend, and the amount of variation ΔYCE affecting the solder 206 due to the arrangement of the terminal connection portion is reduced to reduce distortion. As a result, variation due to the position of the terminal connection portion can be reduced. The same effect can be obtained with a terminal that does not use an S-bend. In addition, in terms of module assembly, by arranging the terminal connection positions in a line, the appearance of the solder 206 after connection can be easily inspected, and the terminal height can be easily adjusted. In addition, the reliability of the whole module can be improved by arranging the main terminal at the center of the module where the terminal capacity is large because the current capacity is large and the bend effect is difficult to be reduced. Further, the arrangement of the main terminal at the center of the module has the effect of shortening the wiring length of the terminal and reducing inductance and wiring resistance.

【００３３】次に本実施例モジュールの制御端子の構造
について説明する。図１３に本実施例のゲート端子１３
０１とエミッタセンス端子１３０２，コレクタセンス端
子１３０３を示す。ゲート端子１３０１は各ＤＢＣ−Ａ
ｌＮ基板１０３から１箇所、モジュール全体としては６
箇所をゲート外部端子６０１に配線する。エミッタセン
ス端子１３０２は各ＤＢＣ−ＡｌＮ基板１０３から２箇
所、モジュール全体としては１２箇所をエミッタセンス
外部端子６０２に配線する。また、コレクタセンス端子
１３０３は一つのＩＧＢＴユニット７０１のコレクタ端
子４０１と一体で形成して直接モジュール外部端子６０
３に配線した。ゲート端子１３０１とエミッタセンス端
子１３０２は各々横一列のＤＢＣ−ＡｌＮ基板１０３
３枚の配線は１本で配線するが対向するＤＢＣ−ＡｌＮ
基板１０３ ３枚とを２本1304，１３０５で配線する。
大型のモジュールでモジュール外部端子６０１，６０２
が１本の場合、内部の配置によってどうしても配線長さ
の差が生じる。この差を極力小さくするため対向する基
板間を１３０４，１３０５の２本で配線した。これによ
り外部端子か遠い位置では短い経路の配線を自動的に流
れることで最適化して制御することができる。また、配
線位置は主端子からの電磁波によるノイズ発生の影響を
抑えるため主電流が流れる方向と平行な配線（各々横一
列のＤＢＣ−ＡｌＮ基板１０３ ３枚の配線）はモジュ
ールの中心から距離を置き主端子から遠い配置とした。
また、主端子に近い配線は主電流が流れる方向と垂直な
配線（対向する基板間の配線）とした。さらに、ゲート
端子１３０１とエミッタセンス端子１３０２の間隔を極
力小さくすることによっても主端子から電磁誘導による
影響を抑えた。そのために各々横一列のＤＢＣ−ＡｌＮ
基板１０３ ３枚の配線は端子を横に並べることでスペ
ースを小さくし、対向する基板間の配線は端子を高さ方
向で重ねた配置とした。制御端子の端子接続位置は図１
１に示すようにベンド効果の小さな方向で一列に並べ、
かつゲート端子接続位置１１３の変異量ΔＹＧとエミッ
タセンス端子接続位置１１１の変異量ΔＹＧＥをほぼ等
しくした。また、ＤＢＣ−ＡｌＮ基板１０３上で対称に
配置させ、モジュール全体として端子接続位置を一列に
並べるための方法として図１４に示すように基板間を配
線する端子の両側から折曲げることで各基板から見たベ
ンドの方向を同じにして近接した端子接続位置でも１枚
の端子で構成することができる。これによりベンド位置
によって影響を受ける基板上の金属ワイヤ１０７のレイ
アウトも各基板間で同じとすることができる。Next, the structure of the control terminal of the module according to this embodiment will be described. FIG. 13 shows the gate terminal 13 of this embodiment.
01, an emitter sense terminal 1302, and a collector sense terminal 1303. The gate terminal 1301 is connected to each DBC-A
1 place from the 1N substrate 103, 6
The part is wired to the gate external terminal 601. The emitter sense terminals 1302 are wired to the emitter sense external terminals 602 at two locations from each DBC-AlN substrate 103, and at twelve locations as a whole module. Further, the collector sense terminal 1303 is formed integrally with the collector terminal 401 of one IGBT unit 701 to directly
3 was wired. The gate terminal 1301 and the emitter sense terminal 1302 are each arranged in a horizontal row of the DBC-AlN substrate 103.
DBC-AlN that three wires are connected by one wire but facing each other
Two substrates 1304 and 1305 are connected to three substrates 103.
External terminals 601 and 602 for large modules
When there is only one line, a difference in the wiring length is inevitably caused by the internal arrangement. In order to minimize this difference, two wirings 1304 and 1305 were provided between the opposing substrates. Thereby, at the position far from the external terminal, the wiring can be optimized and controlled by automatically flowing through the wiring of the short path. In order to suppress the influence of noise caused by electromagnetic waves from the main terminals, the wiring positions are parallel to the direction in which the main current flows (three horizontal rows of DBC-AlN substrates 103). It was arranged far from the main terminal.
The wiring near the main terminal was a wiring perpendicular to the direction in which the main current flows (wiring between opposing substrates). Further, by minimizing the distance between the gate terminal 1301 and the emitter sense terminal 1302, the influence of electromagnetic induction from the main terminal is suppressed. For this purpose, one row of DBC-AlN
The wiring of the three substrates 103 was arranged side by side to reduce the space, and the wiring between the opposing substrates was arranged such that the terminals were overlapped in the height direction. Figure 1 shows the connection positions of the control terminals.
As shown in Fig. 1, they are arranged in a line in a direction with a small bend effect,
In addition, the variation ΔYG at the gate terminal connection position 113 and the variation ΔYGE at the emitter sense terminal connection position 111 are made substantially equal. In addition, as a method for arranging the terminal connection positions in a line on the DBC-AlN substrate 103 symmetrically on the DBC-AlN substrate 103, as shown in FIG. A single terminal can be used even at a terminal connection position close to the same bend direction as viewed. Thus, the layout of the metal wires 107 on the substrate affected by the bend position can be the same between the substrates.

【００３４】モジュール内部の端子間隔確保の方法を図
１５〜図１７に示す。ここで注意しなければならないの
は絶縁に必要な端子間隔Ｔを確保することと、モジュー
ル内を充填するシリコーンゲルが端子周辺を完全に覆い
端子間をまたがる空間を作らないことにある。例えば図
１８に示すように端子間の間隔を確保するために樹脂製
のピン１５０１とほぼ同じ内径の樹脂製リング１８０１
を端子間に配置するとそのギャップ１８０２にシリコー
ンゲルが充填されない可能性があり、その間で短絡する
恐れがある。本実施例では主端子の端子間隔確保のため
に図１５に示すように、端子ブロック２０５と一体にな
った樹脂製のピン１５０１にあらかじめ固定用穴を開け
ておいたコレクタ端子４０１を挿入し、次に端子間隔に
必要な厚さの樹脂製のピン１５０２を装着したエミッタ
端子３０１を挿入する。さらに両端子が動かないよう樹
脂の一部を例えば熱でかしめてふたをする。あるいは図
１６に示すようにコレクタ端子４０１を挿入した後内径
の一部にシリコーンゲルが十分充填されるだけのキャッ
プを確保した突起１６０２を持った樹脂製のリング１６
０１を嵌め込み次にエミッタ端子３０１を挿入した後例
えば熱でかしめてふたをする。端子固定用のふたは熱か
しめではなく割ピンや、スクリュウキャップ等でも問題
ない。また、樹脂のなじみを利用して図１７に示すよう
に端子ブロック２０５と一体になった端子ガイド１７０
１の端子挿入部にテーパ１７０２を付け端子を押し込む
ことで固定する。この時平面図に示すように端子の一部
に突起１７０３を付けておくとより容易に固定すること
ができる。図１７は端子が横方向に並んだ場合の実施例
を示したが端子の幅を変えれば高さ方向のギャップも同
じテーパを設ける手法で端子位置と端子間隔を確保する
ことができる。FIGS. 15 to 17 show a method for securing the terminal interval inside the module. Here, care must be taken to ensure the terminal interval T necessary for insulation and to prevent the silicone gel filling the module from completely covering the periphery of the terminals and not creating a space extending between the terminals. For example, as shown in FIG. 18, a resin ring 1801 having substantially the same inner diameter as the resin pin 1501 in order to secure an interval between terminals.
Is disposed between the terminals, there is a possibility that the gap 1802 may not be filled with the silicone gel, and a short circuit may occur between them. In the present embodiment, as shown in FIG. 15, a collector terminal 401 having a fixing hole previously inserted into a resin pin 1501 integrated with the terminal block 205 is inserted as shown in FIG. Next, the emitter terminal 301 to which the resin pin 1502 having a thickness required for the terminal interval is mounted is inserted. Further, a part of the resin is caulked with, for example, heat so that both terminals do not move, and the resin is covered. Alternatively, as shown in FIG. 16, after the collector terminal 401 is inserted, a resin ring 16 having a projection 1602 that secures a cap enough to fill a portion of the inner diameter with silicone gel sufficiently.
After inserting the emitter terminal 301 and inserting the emitter terminal 301, the lid is caulked with, for example, heat. The lid for fixing the terminal is not heat caulked, and there is no problem with a split pin or screw cap. Also, as shown in FIG. 17, a terminal guide 170 integrated with the terminal block 205 by utilizing the familiarity of the resin.
A taper 1702 is attached to the first terminal insertion portion, and the terminal is pushed in and fixed. At this time, the terminal can be more easily fixed by attaching a projection 1703 to a part of the terminal as shown in a plan view. FIG. 17 shows an embodiment in which the terminals are arranged in the horizontal direction. However, if the width of the terminals is changed, the terminal positions and the terminal intervals can be secured by providing the same taper in the gap in the height direction.

【００３５】[0035]

【発明の効果】本発明によれば並列動作をさせる半導体
素子数が多い大容量のモジュールでも各素子間のバラン
スを保ち動作させることができるので高速でのスイッチ
ングが可能となり、短絡耐量も向上する。また、モジュ
ール外部で並列動作させる回路を構成するのでモジュー
ルのインダクタンスを低減できる。さらに、大容量で大
型化したモジュールでも端子と絶縁基板を接続する半田
の信頼性を均一にすることができモジュールの信頼性を
向上させることができる。According to the present invention, even a large-capacity module having a large number of semiconductor elements to be operated in parallel can be operated while maintaining a balance between the elements, so that high-speed switching becomes possible and short-circuit resistance is improved. . Further, since a circuit that operates in parallel outside the module is configured, the inductance of the module can be reduced. Further, even in a module having a large capacity and a large size, the reliability of the solder for connecting the terminal and the insulating substrate can be made uniform, and the reliability of the module can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明を適用したモジュールの内部の平面図。FIG. 1 is a plan view of the inside of a module to which the present invention is applied.

【図２】本発明を適用したモジュールの一部の断面図。FIG. 2 is a cross-sectional view of a part of a module to which the present invention is applied.

【図３】本発明を適用したモジュールのエミッタ端子構
造。FIG. 3 shows an emitter terminal structure of a module to which the present invention is applied.

【図４】本発明を適用したモジュールのコレクタ端子構
造。FIG. 4 shows a collector terminal structure of a module to which the present invention is applied.

【図５】本発明を適用したモジュールの主端子配置。FIG. 5 shows a main terminal arrangement of a module to which the present invention is applied.

【図６】本発明を適用したモジュールの外部の平面図。FIG. 6 is an external plan view of a module to which the present invention is applied.

【図７】本発明を適用したモジュールの等価回路図。FIG. 7 is an equivalent circuit diagram of a module to which the present invention is applied.

【図８】本発明を適用したモジュールの絶縁基板上のレ
イアウト図。FIG. 8 is a layout diagram on an insulating substrate of a module to which the present invention is applied.

【図９】本発明を適用したモジュールの外部端子接続時
のインダクタンス。FIG. 9 is an inductance of a module to which the present invention is applied when an external terminal is connected.

【図１０】モジュール内部の端子接続部半田の歪計算結
果。FIG. 10 is a calculation result of distortion of a terminal connection portion solder inside a module.

【図１１】本発明を適用した端子の外観図。FIG. 11 is an external view of a terminal to which the present invention is applied.

【図１２】モジュールの各位置での端子接続部半田に影
響を及ぼす変異量。FIG. 12 shows the amount of variation affecting the terminal connection solder at each position of the module.

【図１３】本発明を適用したモジュールの制御端子配置
図。FIG. 13 is a layout diagram of control terminals of a module to which the present invention is applied.

【図１４】本発明を適用したモジュールの制御端子外観
図。FIG. 14 is an external view of a control terminal of a module to which the present invention is applied.

【図１５】本発明を適用したモジュールの端子間隔確保
構造。FIG. 15 is a diagram showing a terminal interval securing structure of a module to which the present invention is applied.

【図１６】本発明を適用したモジュールの端子間隔確保
構造。FIG. 16 is a diagram showing a terminal interval securing structure of a module to which the present invention is applied.

【図１７】本発明を適用したモジュールの端子間隔確保
構造。FIG. 17 is a diagram showing a terminal interval securing structure of a module to which the present invention is applied.

【図１８】従来モジュールの端子間隔確保構造。FIG. 18 is a diagram showing a terminal spacing securing structure of a conventional module.

【符号の説明】[Explanation of symbols]

１０１…ＩＧＢＴ素子、１０２…ダイオード素子、１０
３…ＤＢＣ−ＡｌＮ基板、１０４…エミッタ配線、１０
５…コレクタ配線、１０６…ゲート配線、107…金属ワ
イヤ、１０８…抵抗素子、１０９…底面金属基板、１１
０…エミッタ端子接続位置、１１１…エミッタセンス端
子接続位置、１１２…コレクタ端子接続位置、１１３…
ゲート端子接続位置、２０１，２０２，２０６…半田、
２０３…端子、２０４…樹脂製ケースフタ、２０５…端
子ブロック、２０７…樹脂製ケース、２０８…シリコー
ンゴム系接着剤、２０９…熱硬化型エポキシ樹脂、２１
０…樹脂注入口、２１１…シリコーンゲル、３０１…エ
ミッタ端子、３０２，303,３０４，３０５…エミッタ端
子接続位置、３０６…電流経路、３０７…エミッタ外部
端子，４０１…コレクタ端子、４０２，４０３，４０
４，４０５…コレクタ端子接続位置、４０６…電流経
路、４０７…コレクタ外部端子、５０１…Ｓ型ベンド、
６０１…ゲート外部端子、６０２…エミッタセンス外部
端子、６０３…コレクタセンス外部端子、６０４…絶縁
用の溝、６０５…絶縁用の壁、６０６…モジュール取付
け穴、６０７…ケースリング、７０１…ＩＧＢＴユニッ
ト、７０２…モジュール外部エミッタ配線、７０３…モ
ジュール外部コレクタ配線、８０１…ＤＢＣ−ＡｌＮ基
板上レイアウト中心線、１１０１…端子のスリット、１
３０１…ゲート端子、１３０２…エミッタセンス端子、
１３０３…コレクタセンス端子、１３０４，１３０５…
対向する基板間配線、１４０１…制御端子Ｓ型ベンド、
１５０１…端子ブロックと一体の樹脂製ピン、１５０２
…樹脂製ピン、1503…熱かしめ領域、１６０１…突起付
の樹脂製リング、１６０２…突起、１７０１…端子ブロ
ックと一体の樹脂製ガイド、１７０２…テーパ、１７０
３…端子の突起、１８０１…樹脂製リング、１８０２…
ギャップ。101: IGBT element, 102: diode element, 10
3 ... DBC-AlN substrate, 104 ... emitter wiring, 10
5: collector wiring, 106: gate wiring, 107: metal wire, 108: resistor element, 109: bottom metal substrate, 11
0 ... emitter terminal connection position, 111 ... emitter sense terminal connection position, 112 ... collector terminal connection position, 113 ...
Gate terminal connection position, 201, 202, 206 ... solder,
203: terminal, 204: resin case lid, 205: terminal block, 207: resin case, 208: silicone rubber-based adhesive, 209: thermosetting epoxy resin, 21
0: resin injection port, 211: silicone gel, 301: emitter terminal, 302, 303, 304, 305: emitter terminal connection position, 306: current path, 307: emitter external terminal, 401: collector terminal, 402, 403, 40
4, 405: Collector terminal connection position, 406: Current path, 407: Collector external terminal, 501: S-type bend,
601: gate external terminal, 602: emitter sense external terminal, 603: collector sense external terminal, 604: insulating groove, 605: insulating wall, 606: module mounting hole, 607: case ring, 701: IGBT unit, 702: module external emitter wiring, 703: module external collector wiring, 801: layout center line on the DBC-AlN substrate, 1101: terminal slit, 1
301 ... gate terminal, 1302 ... emitter sense terminal,
1303 ... collector sense terminal, 1304, 1305 ...
Opposing inter-substrate wiring, 1401 ... control terminal S type bend,
1501... Resin pins integrated with the terminal block, 1502
... resin pin, 1503 ... heat caulking area, 1601 ... resin ring with projection, 1602 ... projection, 1701 ... resin guide integrated with terminal block, 1702 ... taper, 170
3 ... terminal protrusion, 1801 ... resin ring, 1802 ...
gap.

フロントページの続き (72)発明者 薗部 幸男 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 田中 明 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 井上 広一 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 斉藤 隆一 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内Continued on the front page (72) Inventor Yukio Sonobe 7-1-1, Omika-cho, Hitachi City, Ibaraki Prefecture Inside Hitachi Research Laboratory, Hitachi, Ltd. (72) Inventor Akira Tanaka 7-1-1, Omika-cho, Hitachi City, Ibaraki Prefecture Hitachi, Ltd.Hitachi Research Laboratories (72) Inventor Koichi Inoue 7-1-1, Omikacho, Hitachi City, Ibaraki Prefecture Hitachi, Ltd.Hitachi Research Laboratory (72) Inventor Ryuichi Saito 7, Omikamachi, Hitachi City, Ibaraki Prefecture No. 1 in the Hitachi Research Laboratory, Hitachi, Ltd.

Claims (5)

【特許請求の範囲】[Claims] 【請求項１】底面が金属基板、側面及び上面が有機樹脂
で構成され、内部に複数個の半導体素子を搭載し、前記
底面の金属基板上とモジュール内部に搭載する半導体素
子との間に複数枚の絶縁基板を配置した内部絶縁型のパ
ワー半導体装置において、偶数個の半導体素子を１枚の
絶縁基板上に配置し並列動作させ、かつ偶数の絶縁基板
をモジュール内で並列動作させる回路ユニットを構成
し、各ユニットに対応したモジュール外部端子を配置
し、前記モジュール外部端子をモジュール外部で接続す
ることによりモジュール全体の回路を並列動作させるこ
とを特徴としたパワー半導体装置。A bottom surface formed of a metal substrate; a side surface and a top surface formed of an organic resin; a plurality of semiconductor elements mounted therein; and a plurality of semiconductor elements mounted between the bottom metal substrate and the semiconductor elements mounted inside the module. In an internal insulation type power semiconductor device in which a number of insulating substrates are arranged, a circuit unit for arranging an even number of semiconductor elements on one insulating substrate to operate in parallel and operating an even number of insulating substrates in parallel in a module is provided. A power semiconductor device comprising: a module external terminal corresponding to each unit; and connecting the module external terminal outside of the module to operate circuits of the entire module in parallel. 【請求項２】請求項１項に記載の内部絶縁型のパワー半
導体装置において、モジュール内部で複数の絶縁基板上
の回路間を配線した端子の主電流が流れる面をモジュー
ルの高さ方向で重ねた構造を適用した場合、各端子から
絶縁基板上の回路に接続する部分をモジュールの側面に
投影した高さの合計が前記主端子を重ねて配線した端子
のうちモジュール上面側の端子の高さより高いことを特
徴としたパワー半導体装置。2. A power semiconductor device of an internal insulation type according to claim 1, wherein the surfaces of the terminals on which wiring between the circuits on the plurality of insulating substrates flows in the module in the module in the height direction of the module. In the case of applying the structure described above, the sum of the heights of the parts connected to the circuit on the insulating substrate from each terminal projected on the side surface of the module is higher than the height of the terminal on the module upper surface side among the terminals in which the main terminals are stacked and wired Power semiconductor device characterized by being expensive. 【請求項３】請求項１項に記載の内部絶縁型のパワー半
導体装置において、各端子から絶縁基板上の回路に接合
する部分にＳ型ベンドを適用した場合、各絶縁基板上の
端子接続位置が同じであり、かつ、前記Ｓ型ベンドのベ
ンド方向と垂直な方向のモジュール側面の中心部にＳ型
ベンド方向と平行なモジュール側面と平行に端子接続位
置を並べて配置したことを特徴とするパワー半導体装
置。3. An internal insulation type power semiconductor device according to claim 1, wherein when an S-type bend is applied to a portion of each terminal joined to a circuit on the insulating substrate, a terminal connection position on each insulating substrate. And the terminal connection position is arranged in parallel with the module side surface parallel to the S-type bend direction at the center of the module side surface in the direction perpendicular to the bend direction of the S-type bend. Semiconductor device. 【請求項４】請求項１項に記載の内部絶縁型のパワー半
導体装置において、各絶縁基板間を配線する制御用配線
を主端子よりモジュールの周辺で配線し、かつ周辺で配
線した制御端子間の配線を制御用配線の電流が主端子の
電流が流れる方向と垂直になる配置で、モジュール内部
で制御用配線がループ形状となることを特徴とするパワ
ー半導体装置。4. A power semiconductor device of an internal insulation type according to claim 1, wherein the control wiring for wiring between the respective insulating substrates is arranged between the main terminal and the periphery of the module and between the control terminals wired around the periphery. A power semiconductor device characterized in that the wiring of (1) is arranged so that the current of the control wiring is perpendicular to the direction in which the current of the main terminal flows, and the control wiring has a loop shape inside the module. 【請求項５】請求項１項に記載の内部絶縁型のパワー半
導体装置において、モジュール内部の端子間の絶縁を絶
縁材のスペーサにより確保したことを特徴とするパワー
半導体装置。5. The power semiconductor device according to claim 1, wherein insulation between terminals inside the module is secured by an insulating spacer.
JP27584196A 1996-09-06 1996-10-18 Power semiconductor device Expired - Lifetime JP3521651B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP27584196A JP3521651B2 (en) 1996-10-18 1996-10-18 Power semiconductor device
EP19970115291 EP0828341B1 (en) 1996-09-06 1997-09-02 Modular type power semiconductor apparatus
DE1997626518 DE69726518T2 (en) 1996-09-06 1997-09-02 Power semiconductor arrangement in a modular design

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27584196A JP3521651B2 (en) 1996-10-18 1996-10-18 Power semiconductor device

Publications (2)

Publication Number Publication Date
JPH10125856A true JPH10125856A (en) 1998-05-15
JP3521651B2 JP3521651B2 (en) 2004-04-19

Family

ID=17561187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27584196A Expired - Lifetime JP3521651B2 (en) 1996-09-06 1996-10-18 Power semiconductor device

Country Status (1)

Country Link
JP (1) JP3521651B2 (en)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006295158A (en) * 2005-04-12 2006-10-26 Semikron Elektronik Gmbh & Co Kg Power semiconductor module having terminal element arranged by material bonding manner
JP2008010618A (en) * 2006-06-29 2008-01-17 Mitsubishi Electric Corp Power semiconductor device
JP2008091809A (en) * 2006-10-05 2008-04-17 Mitsubishi Electric Corp Semiconductor module
US7423349B2 (en) 2005-04-28 2008-09-09 Hitachi, Ltd. Semiconductor device
JP2010027691A (en) * 2008-07-15 2010-02-04 Mitsubishi Electric Corp Semiconductor device
JP2010027710A (en) * 2008-07-16 2010-02-04 Mitsubishi Electric Corp Semiconductor module
JP2010193714A (en) * 2010-05-31 2010-09-02 Hitachi Automotive Systems Ltd Inverter device and vehicle-driving apparatus using the inverter device
JP2010245096A (en) * 2009-04-01 2010-10-28 Mitsubishi Electric Corp Semiconductor device
US8421163B2 (en) 2010-08-04 2013-04-16 Mitsubishi Electric Corporation Power module
JP2013125923A (en) * 2011-12-16 2013-06-24 Mitsubishi Electric Corp Semiconductor switching device
JP2013138234A (en) * 2013-02-19 2013-07-11 Mitsubishi Electric Corp Semiconductor device
WO2014192093A1 (en) * 2013-05-29 2014-12-04 三菱電機株式会社 Semiconductor device
JP2015106646A (en) * 2013-11-29 2015-06-08 株式会社東芝 Semiconductor device
JP2015119121A (en) * 2013-12-20 2015-06-25 株式会社 日立パワーデバイス Power semiconductor device
JP2015136239A (en) * 2014-01-17 2015-07-27 株式会社豊田自動織機 semiconductor device
JP2017050488A (en) * 2015-09-04 2017-03-09 株式会社東芝 Semiconductor package
US9795049B2 (en) 2014-08-22 2017-10-17 Kabushiki Kaisha Toshiba Semiconductor device
JP2023029499A (en) * 2018-03-30 2023-03-03 富士電機株式会社 semiconductor module

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899328B2 (en) 2014-02-11 2018-02-20 Mitsubishi Electric Corporation Power semiconductor module

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006295158A (en) * 2005-04-12 2006-10-26 Semikron Elektronik Gmbh & Co Kg Power semiconductor module having terminal element arranged by material bonding manner
US7423349B2 (en) 2005-04-28 2008-09-09 Hitachi, Ltd. Semiconductor device
JP2008010618A (en) * 2006-06-29 2008-01-17 Mitsubishi Electric Corp Power semiconductor device
JP2008091809A (en) * 2006-10-05 2008-04-17 Mitsubishi Electric Corp Semiconductor module
JP2010027691A (en) * 2008-07-15 2010-02-04 Mitsubishi Electric Corp Semiconductor device
JP2010027710A (en) * 2008-07-16 2010-02-04 Mitsubishi Electric Corp Semiconductor module
JP2010245096A (en) * 2009-04-01 2010-10-28 Mitsubishi Electric Corp Semiconductor device
JP2010193714A (en) * 2010-05-31 2010-09-02 Hitachi Automotive Systems Ltd Inverter device and vehicle-driving apparatus using the inverter device
US8421163B2 (en) 2010-08-04 2013-04-16 Mitsubishi Electric Corporation Power module
US8823054B2 (en) 2011-12-16 2014-09-02 Mitsubishi Electric Corporation Semiconductor switching device
JP2013125923A (en) * 2011-12-16 2013-06-24 Mitsubishi Electric Corp Semiconductor switching device
JP2013138234A (en) * 2013-02-19 2013-07-11 Mitsubishi Electric Corp Semiconductor device
WO2014192093A1 (en) * 2013-05-29 2014-12-04 三菱電機株式会社 Semiconductor device
JPWO2014192093A1 (en) * 2013-05-29 2017-02-23 三菱電機株式会社 Semiconductor device
US10325827B2 (en) 2013-05-29 2019-06-18 Mitsubishi Electric Corporation Semiconductor device
JP2015106646A (en) * 2013-11-29 2015-06-08 株式会社東芝 Semiconductor device
JP2015119121A (en) * 2013-12-20 2015-06-25 株式会社 日立パワーデバイス Power semiconductor device
JP2015136239A (en) * 2014-01-17 2015-07-27 株式会社豊田自動織機 semiconductor device
US9795049B2 (en) 2014-08-22 2017-10-17 Kabushiki Kaisha Toshiba Semiconductor device
JP2017050488A (en) * 2015-09-04 2017-03-09 株式会社東芝 Semiconductor package
JP2023029499A (en) * 2018-03-30 2023-03-03 富士電機株式会社 semiconductor module

Also Published As

Publication number Publication date
JP3521651B2 (en) 2004-04-19

Similar Documents

Publication Publication Date Title
JPH10125856A (en) Power semiconductor device
US6770964B2 (en) Semiconductor device including intermediate wiring element
JP3910383B2 (en) Power module and inverter
JP3269745B2 (en) Modular semiconductor device
US5559374A (en) Hybrid integrated circuit
US5920119A (en) Power semiconductor module employing metal based molded case and screw fastening type terminals for high reliability
EP0828341B1 (en) Modular type power semiconductor apparatus
KR100566046B1 (en) Power semiconductor device
EP2099118B1 (en) Power converter apparatus
KR20130133052A (en) Semiconductor device and manufacturing method thereof
JP5017332B2 (en) Inverter
US20120307541A1 (en) Power converter, semiconductor device, and method for manufacturing power converter
EP2099120B1 (en) Power converter
CN212907713U (en) Packaged power electronics
JP2009213269A (en) Power conversion apparatus
JP3222341B2 (en) Semiconductor module
JP3267169B2 (en) Power semiconductor device
JP4403166B2 (en) Power module and power converter
JP5409889B2 (en) Inverter
JP3769228B2 (en) Power semiconductor device
EP2099121B1 (en) Power converter apparatus
JP2008166421A (en) Power module
JP5188602B2 (en) Inverter
JP7489241B2 (en) Power Module
JP2002164503A (en) Power semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term