JPH10116931A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JPH10116931A
JPH10116931A JP28612996A JP28612996A JPH10116931A JP H10116931 A JPH10116931 A JP H10116931A JP 28612996 A JP28612996 A JP 28612996A JP 28612996 A JP28612996 A JP 28612996A JP H10116931 A JPH10116931 A JP H10116931A
Authority
JP
Japan
Prior art keywords
flat plate
semiconductor chip
chip
semiconductor package
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28612996A
Other languages
English (en)
Inventor
Osamu Nakayama
修 中山
Koji Ishikawa
浩嗣 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NHK Spring Co Ltd
Original Assignee
NHK Spring Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NHK Spring Co Ltd filed Critical NHK Spring Co Ltd
Priority to JP28612996A priority Critical patent/JPH10116931A/ja
Publication of JPH10116931A publication Critical patent/JPH10116931A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 放熱性、組み付け信頼性、強度及び耐久性が
高く、不必要な抵抗が生じることがなく、しかもプリン
ト基板への組み付けも容易な半導体パッケージを安価に
提供する。 【解決手段】 半導体チップを搭載した金属製の平板材
に配線基板を固着し、平板材の裏面側から半導体チップ
の裏面側電極を露出させ、その各電極を配線基板のパッ
ドにボンディングワイヤにより接続することにより、発
熱する半導体チップを直接平板材に装着し、広い面積で
効率良くプリント基板側へ放熱可能となることから放熱
効率が向上すると共に平板材が補強材として機能し、変
形、破壊を防止でき、コプラナリティ（平面度）が向上
して安定したプリント基板への実装が可能となる。ま
た、裏面側をもボンディングワイヤにより接続させるこ
とで、組み付け信頼性が向上し、不必要な抵抗も生じる
ことがない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップを実
装するための半導体パッケージに関し、特にパワーデバ
イスなどの表面及び裏面に電極を有する半導体チップを
実装するのに適した半導体パッケージに関するものであ
る。
【０００２】
【従来の技術】従来、例えばコンピュータのマザーボー
ド等のプリント基板に搭載するための半導体チップのパ
ッケージとしてはプラスチックボールグリッドアレイな
どに代表される樹脂ベースのものやセラミックピングリ
ッドアレイなどに代表されるセラミックベースのものが
主流であった。
【０００３】
【発明が解決しようとする課題】しかしながら、樹脂ベ
ースのものは樹脂自体が熱伝導性に乏しいと云う問題が
あった。例えば、搭載するチップの底面に金属を埋め込
んだ通孔、所謂サーマルビアを形成し、このサーマルビ
アを介してチップの熱を下面側に逃がす構造も提案され
ているが、実際にはその接触面積が小さいことから良好
な放熱性は期待できない。また、半導体パッケージは通
常チップを搭載した側を樹脂で封止しているが、樹脂硬
化時の収縮に伴い樹脂ベースに反りが発生し、はんだバ
ンプの高さが不揃いになり、プリント基板に実装する
際、接触不良が発生することが懸念される。また、セラ
ミックベースのものは、樹脂ベースのものよりは熱伝導
性は良いものの、セラミックは高価であり、また例えば
高出力半導体チップ等のパワーデバイスを搭載する場合
にはその熱伝達性が充分ではない。例えば配線パターン
や電極なども放熱経路として利用することも考えられる
が、放熱経路が長くなり、かつパッケージとプリント基
板との接触が端子部分のみであるため接触面積が小さい
ことから良好な放熱性は期待できない。また、上記同様
チップを搭載した側の樹脂封止の際の樹脂硬化時の収縮
に伴いセラミックベースに熱応力が生じ、更にセラミッ
クと熱膨張率が著しく異なるプリント基板の場合にはプ
リント基板へのはんだリフロー時にも熱応力が生じ、場
合によってはセラミックベースが破損することも考えら
れる。
【０００４】そこで、樹脂配線基板と、金属ベースとを
組み合わせ、チップ本体を金属ベースに搭載すると共に
この金属ベースに支持された樹脂配線基板にボンディン
グワイヤで配線することが考えられる。
【０００５】そして一般にパワーデバイスの場合には、
チップの表裏に電極が設けられていることが多い。その
場合、例えば半導体チップの裏面側の電極を金属ベース
上に形成された配線パターンにはんだ付けまたは導電性
接着剤により接着してチップの固定と同時に裏面側の配
線を行うようになる。はんだ付けの場合、上記したよう
に、完成した半導体パッケージもマザーボード等のプリ
ント基板にリフローによりはんだ付けされることから、
加熱炉内で半導体チップと金属ベースとの間のはんだも
溶融して半導体チップが不安定になり組み付け信頼性が
低下する心配がある。このとき、高融点はんだを用いる
ことも考えられるが、樹脂配線基板が高融点はんだの溶
融温度に耐えることができないことから現実的ではな
い。また、導電性接着剤により接着する場合、導電性接
着剤はこのような高出力な回路に用いるには抵抗値が高
いことから回路構成上好ましくない。
【０００６】本発明は上記したような従来技術の問題点
に鑑みなされたものであり、その主な目的は、放熱性、
組み付け信頼性、強度及び耐久性が高く、不必要な抵抗
が生じることがなく、しかもプリント基板への組み付け
も容易な半導体パッケージを安価に提供することにあ
る。
【０００７】
【課題を解決するための手段】上記した目的は本発明に
よれば、表面及び裏面に電極を有する１つまたは２つ以
上の半導体チップを実装するための半導体パッケージで
あって、表面に絶縁材を介して前記半導体チップを搭載
する金属製の平板材と、前記平板材に固着され、該平板
材により補強される配線基板とを有し、前記平板材の裏
面側から前記半導体チップの裏面側電極が露出してお
り、かつ該半導体チップの各電極が前記配線基板のパッ
ドにボンディングワイヤにより接続されていることを特
徴とする半導体パッケージを提供することにより達成さ
れる。
【０００８】
【発明の実施の形態】以下に、本発明の好適な実施形態
について添付の図面を参照して詳しく説明する。図１
は、本発明が適用されたボールグリッドアレイ（以下、
ＢＧＡと記す）の構造を示す平面図であり、図２はその
ＩＩ−ＩＩ線について拡大して見た要部断面図、図３は
図１の底面図である。このＢＧＡは、ロの字状をなし、
かつ樹脂からなる両面配線基板１と、この両面配線基板
１の矩形の開口１ａの中央部に掛け渡されるように、そ
の両端で該配線基板１に樹脂フィルムまたは接着剤によ
って接着（固着）され、かつ表面の要部に絶縁層２ａが
設けられたアルミニウム製の長方形平板材２と、この平
板材２の絶縁層２ａ上に熱伝導性の高い導電性シリコー
ン樹脂等の接着剤４をもってダイボンディングにより接
着された複数の半導体チップ３とを有している。また、
必要に応じて配線基板１上にはチップ部品が搭載される
ようになっている（図示せず）。
【０００９】ここで、各半導体チップ３は例えばパワー
ＭＯＳＦＥＴなどからなり、その表面の２カ所（ゲー
ト、ソース）と裏面（ドレイン）に電極３ａ、３ｂが設
けられている。そして、各半導体チップ３はその裏面側
の電極３ｂが開口１ａにて露出するように平板材２に接
着されている。
【００１０】各半導体チップ３の表面側電極３ａと配線
基板１の表面１ｂ側配線との間はボンディングワイヤ５
によって電気的接合がなされている。また、半導体チッ
プ３裏面側電極３ｂと配線基板１の裏面１ｃ側配線との
間もボンディングワイヤ６によって電気的接合がなされ
ている。そして、これら配線基板１及び半導体チップ
３、ボンディングワイヤ５等の上部は、その保護のため
にトランスファモールド成形若しくはポッティングによ
り封止樹脂により封止されることとなる。
【００１１】尚、両面配線基板１には、必要に応じて多
数のスルーホール１ｄが開設され、各スルーホール１ｄ
は両面配線基板１の裏面１ｃ側にてランド７及びはんだ
ボール８に接続されている。
【００１２】実際に図示されないプリント配線基板（例
えばマザーボード）に上記半導体パッケージを実装する
には、プリント配線基板のはんだボールとの接合部及び
平板材接合部にクリームはんだを印刷し、平板材とプリ
ント配線基板及びはんだボールとプリント配線基板を同
時に一括してリフロー加熱によってはんだ付けすれば良
い。これにより半導体パッケージとプリント配線基板の
電気的接続はこのはんだボールによって行われる。半導
体チップ及びチップ部品からの熱は平板材１からはんだ
を介してプリント配線基板側に逃がされることとなる。
【００１３】尚、本実施形態では平板材２をアルミニウ
ムとしたが、平板材に固着する基板の熱膨張率、実装す
るプリント配線基板の熱膨張率に応じて選択される金属
または合金を用いて良い。例えば平板材に固着する配線
基板をセラミックとした場合には熱膨張率の低いＭｏ、
ＣｕＷを用いても良い。また、本実施形態では平板材２
をもプリント基板にクリームはんだをもってはんだ付け
したが、両者が密着すれば必ずしもはんだ付けを必要と
しない。更に、本実施形態では平板材に固着する配線基
盤をロ字状としたが、Ｉ字状、Ｌ字状等としても良く、
平板材の互いに対向する２辺に２つのＩ字状基板を固着
しても良い。
【００１４】図４、図５は、本発明の応用例を示す図３
と同様な図である。図４では平板材１２が図３のものよ
りもやや幅広になっており、かつ開口１２ａが開設さ
れ、その開口１２ａから半導体チップ３の裏面側電極３
ｂが露出している。この構造では上記した構造よりも半
導体チップ３の接着面積が増え、その保持が確実になっ
ている。また、図５に示す構造では平板材２２が図３の
ものよりもやや幅広になっており、かつ切り欠き２２ａ
が穿設され、その切り欠き２２ａから半導体チップ３の
裏面側電極３ｂが露出している。この構造に於いても上
記した構造より半導体チップ３の接着面積が増え、その
保持が確実になっている。
【００１５】
【発明の効果】上記した説明により明らかなように、本
発明による半導体パッケージによれば、半導体チップを
搭載した金属製の平板材に配線基板を固着し、平板材の
裏面側から半導体チップの裏面側電極を露出させ、その
各電極を配線基板のパッドにボンディングワイヤにより
接続することにより、発熱する半導体チップを直接平板
材に装着し、広い面積で効率良くプリント基板側へ放熱
可能となることから放熱効率が向上すると共に平板材が
補強材として機能し、変形、破壊を防止でき、コプラナ
リティ（平面度）が向上して安定したプリント基板への
実装が可能となる。また、裏面側をもボンディングワイ
ヤにより接続させることで、組み付け信頼性が向上し、
不必要な抵抗も生じることがない。
【図面の簡単な説明】
【図１】本発明が適用されたボールグリッドアレイの構
造を示す平面図。
【図２】図１のＩＩ−ＩＩ線について拡大して見た要部
断面図。
【図３】本発明が適用されたボールグリッドアレイの構
造を示す背面図。
【図４】本発明の応用例を示すボールグリッドアレイの
図３と同様な背面図。
【図５】本発明の応用例を示すボールグリッドアレイの
図３と同様な背面図。
【符号の説明】
１ 両面配線基板 １ａ 開口 １ｂ 表面 １ｃ 裏面 １ｄ スルーホール ２ 平板材 ２ａ 絶縁層 ３ 半導体チップ ３ａ、３ｂ 電極 ４ 接着剤 ５、６ ボンディングワイヤ ７ ランド ８ ボール １２ 平板材 １２ａ 開口 ２２ 平板材 ２２ａ 切り欠き

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 表面及び裏面に電極を有する１つまた
    は２つ以上の半導体チップを実装するための半導体パッ
    ケージであって、 表面に絶縁材を介して前記半導体チップを搭載する金属
    製の平板材と、 前記平板材に固着され、該平板材により補強される配線
    基板とを有し、 前記平板材の裏面側から前記半導体チップの裏面側電極
    が露出しており、かつ該半導体チップの各電極が前記配
    線基板のパッドにボンディングワイヤにより接続されて
    いることを特徴とする半導体パッケージ。
  2. 【請求項２】 前記配線基板が樹脂基板からなること
    を特徴とする請求項１に記載の半導体パッケージ。
  3. 【請求項３】 前記平板材に前記半導体チップの裏面
    側電極を露出させるための開口または切り欠きが形成さ
    れていることを特徴とする請求項１若しくは請求項２に
    記載の半導体パッケージ。
  4. 【請求項４】 前記半導体チップと前記平板材との間
    の絶縁材が、両者を接着するための接着剤からなること
    を特徴とする請求項１乃至請求項３のいずれかに記載の
    半導体パッケージ。
  5. 【請求項５】 前記半導体チップがパワーデバイスか
    らなることを特徴とする請求項４に記載の半導体パッケ
    ージ。
JP28612996A 1996-10-08 1996-10-08 半導体パッケージ Pending JPH10116931A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28612996A JPH10116931A (ja) 1996-10-08 1996-10-08 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28612996A JPH10116931A (ja) 1996-10-08 1996-10-08 半導体パッケージ

Publications (1)

Publication Number Publication Date
JPH10116931A true JPH10116931A (ja) 1998-05-06

Family

ID=17700312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28612996A Pending JPH10116931A (ja) 1996-10-08 1996-10-08 半導体パッケージ

Country Status (1)

Country Link
JP (1) JPH10116931A (ja)

Similar Documents

Publication Publication Date Title
JP3053585B2 (ja) 電子パッケージ
JPH10200021A (ja) ボトムリード半導体パッケージ
JPH11312769A (ja) デバイス放熱用のヒートシンクアセンブリ
US6710438B2 (en) Enhanced chip scale package for wire bond dies
JPH1050877A (ja) 半導体パッケージ
JPH11176993A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6437430B2 (en) Semiconductor apparatus and frame used for fabricating the same
JP2002151634A (ja) 基板放熱装置
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JPH0922970A (ja) 電子部品
JPH11220055A (ja) Ｂｇａ型半導体装置及び該装置に用いるスティフナー
JPH10116931A (ja) 半導体パッケージ
JPH09321188A (ja) 半導体装置及びその実装方法
JPH06252299A (ja) 半導体装置及びこの半導体装置を実装した基板
JP3714808B2 (ja) 半導体装置
JP4193702B2 (ja) 半導体パッケージの実装構造
JP2564645Y2 (ja) 発熱部品を有する混成集積回路装置
KR100352119B1 (ko) 히트싱크가부착된볼그리드어레이반도체패키지의구조및제조방법
JPH1041430A (ja) 半導体パッケージ
JPH1126634A (ja) 半導体装置
JPH1167958A (ja) 高放熱タイプのフィリップチップ用パッケージ構造
JP2936845B2 (ja) 集積回路の実装構造
JP2904274B2 (ja) Ｌｓｉパッケージの実装方法
JPH07202387A (ja) ボール・グリッド・アレイ
JP2000138340A (ja) ハイブリッドモジュール