JPH10111805A - 重心検出器 - Google Patents

重心検出器

Info

Publication number
JPH10111805A
JPH10111805A JP8286165A JP28616596A JPH10111805A JP H10111805 A JPH10111805 A JP H10111805A JP 8286165 A JP8286165 A JP 8286165A JP 28616596 A JP28616596 A JP 28616596A JP H10111805 A JPH10111805 A JP H10111805A
Authority
JP
Japan
Prior art keywords
center
gravity
input
linear element
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8286165A
Other languages
English (en)
Inventor
Kazuto Matsuo
和人 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Communication Equipment Co Ltd
Original Assignee
Toyo Communication Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Communication Equipment Co Ltd filed Critical Toyo Communication Equipment Co Ltd
Priority to JP8286165A priority Critical patent/JPH10111805A/ja
Publication of JPH10111805A publication Critical patent/JPH10111805A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 重心を検出する方法が有する欠点を除去する
ためになされたものであって、極めて高速に数値系列の
重心を検出することを目的とする。 【解決手段】 重心検出器は、0と1の間の値を持ち総
和が1のn個の数値系列の重心を算出する手段におい
て、前記n個の数値各々を重み付けが1のn個の入力層
区分線形素子U00〜U0n−1に入力し、素子U0i
の出力夫々にi/(n−1)の重み付けをした後n入力
出力層区分線形素子U10に入力することによって、該
出力層区分線形素子U10から前記n個の数値系列の重
心位置の数値を出力するものである。また、前記重心検
出器において、前記入力層区分線形素子U00を除去し
構成を簡単にするものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は複数の数値の重心を
検出する方法及び装置に関するもので、詳細にはニュー
ラルネットワークを用いてファジーエキスパートシステ
ム等を構築する際不可欠な重心検出手段に関する。
【0002】
【従来の技術】近年、人間の脳や生物の神経細胞をモデ
ルとして、その機能を電子回路で模擬的に実現し超並列
演算処理を行うことが試みられており、一般にニューラ
ルネットワークと称され組み合わせ問題のように単純な
演算を多数実行する処理を短時間に行う上で有効なもの
として期待されている。また一方、電車や列車等の運転
制御には滑らかな制動を実現する場合等においてファジ
ィ理論が導入されるようになったが、ファジィ推論の代
表的なものとしてマムダニ(Mamdani)の方法が
知られている。この方法では、ディファジィフィケイシ
ョンと呼ばれる最終演算部で、0から1の間の値をもつ
数値系列の重心を検出する必要があるが、従来は逐次的
な演算で重心を検出していた。
【0003】
【発明が解決しようとする課題】しかしながら、従来の
重心検出方法では数値系列が長くなると演算量が増大す
るため、迅速な処理が困難になるという欠点があった。
本発明は上記した如き重心を検出する方法が有する欠点
を除去するためになされたものであって、極めて高速に
数値系列の重心を検出することを目的とする。
【0004】
【課題を解決するための手段】上述の目的を達成するた
め本発明に係る重心検出器は、0と1の間の値を持ち総
和が1のn個の数値系列の重心を算出する手段におい
て、前記n個の数値各々を重み付けが1のn個の入力層
区分線形素子U00〜U0n−1に入力し、素子U0i
の出力夫々にi/(n−1)の重み付けをした後n入力
出力層区分線形素子U10に入力することによって、該
出力層区分線形素子U10から前記n個の数値系列の重
心位置の数値を出力するものである。また、前記重心検
出器において、前記入力層区分線形素子U00を除去し
構成を簡単にするものである。
【0005】
【発明の実施の形態】以下、本発明を実施の形態例を示
す図面に基づいて詳細に説明する。先ず、本発明におい
て使用する区分線形素子について説明する。図1(a)
は一般的な区分線形素子を説明する概念構成図である。
同図に示す区分線形素子Uはn個の入力端子i0、i
1、・・・、in−1と一つの出力端φをもった演算素
子であり、前記入力端にn個の0と1との間の値を持
ち、ΣIi=1である数値I0、I1、I2、・・・
・、In−1が入力されると、夫々の入力にw0、w
1、w2、・・・、wn−1なる重み付けを施し、その
全てを加算して内部状態Nとして出力端にはφを出力す
るものである。同図(b)に示す如く加算した結果が0
未満であれば0を、0から1の間であればそのままの数
値を、又1より大きい場合は1を出力する特性をもつ。
このことを数式を用いて説明すれば、前記区分線形素子
Uの内部状態Nは N= Σ wi Ii ・・・・・・・(1) また、この場合の出力φは前記内部状態Nを使用して φ=f(N) ・・・・・・・・・・・(2) となり、このときの内部状態Nと出力φ=f(N)の関
係は図1(b)に示すように である。図2は前記区分線形素子Uを使用した本発明に
係る重心検出器の一実施例を示すブロック構成図であ
る。同図に於いて、U00〜U0n−1は入力層区分線
形素子であって、ここでは上述した区分線形素子を一入
力素子として使用し、且つその入力に対する重み付けw
を1としたものである。又、同図U10は出力層区分線
形素子として図1(a)に示したものを、n入力素子と
して用い、夫々の重み付けをwi=i/(n−1)と
し、前記入力層区分線形素子U00〜U0n−1の出力
を共に入力するよう接続し、該素子U10の出力端から
所望の信号を得るものである。前述のように構成した重
心検出器の動作を、n=6とし、図3に示す数値系列を
入力することを例として説明する。即ち、n=6なの
で、重み付け値w1iは夫々w10=0/5=0、w1
1=1/5=0.2、w12=2/5=0.4、w13
=3/5=0.6、w14=4/5=0.8、w15=
5/5=1となる。 前記入力をI0 =0.1、I1
=0.2、I2 =0.1、I3 =0.2.、I4
=0.1、I5 =0.3とすれば、入力層の区分線
形素子U01〜U05の内部状態N00、N01、N0
2、N03、N04、N05は夫々の重み付けが1であ
るからそのまま0.1、0.2、0.1、0.2、0.
1、0.3となり、従ってその出力も同一値となる。次
に、この数値が出力層区分線形素子U10に入力される
と、該素子の内部状態N10は N11=0.1×0+0.2×0.2+0.1×0.4
+0.2×0.6+0.1×0.8+0.3×1=0.
58 となり、図1(b)の特性図に従って、素子U10の出
力値は0.58となる。更に、この出力値にn−1=5
を乗ずることで、重心位置2.9を出力する。前述のよ
うに構成することによって、入力される数値が0から1
までの範囲の値でΣIi=1で正規化されていれば、常
に重心位置を出力する重心検出器として機能する。図4
は上述した形態例の変形回路を示す図であり、入力層区
分線形素子U10を除去して構成したことを特徴とする
ものである。即ち、前記図2において第一の入力層素子
U00から出力層素子U10の間の重み付けは常に0で
あるので、該入力層素子U00を省略しても結果に影響
がない。従って、図4に示した構成においても前述と同
様に重心検出が可能である。また、前述のように構成す
れば、すべての区分線形素子を同一構成とすることが可
能であるから、本発明を集積回路化する上でも都合が良
いという効果を得る。尚、以上本発明をファジー制御に
適用したものを例として説明したが、本発明はこれのみ
に限定されるものではなく、重心を検出する際に適用す
ることができる。
【0006】
【発明の効果】本発明は以上説明した如く構成するもの
であるから、極めて簡単な回路構成によって、迅速に数
値系列の重心を検出する上で著しい効果を発揮する。
【図面の簡単な説明】
【図1】(a)は本発明に於いて使用する区分線形素子
の例を示す概要構成図である。(b)は区分線形素子の
特性例を示す図である。
【図2】本発明の一形態例を示す構成図である。
【図3】本発明の重心検出器に入力する数値系列の例で
ある。
【図4】本発明の変形実施例を示す構成図である。
【符号の説明】
U、U00、U01、・・・、U0n−1、U10
区分線形素子 I1、I2、I3、・・・、In−1
数値 w、w10、w11、・・・、w1n−1
重み付け値

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 0と1の間の値を持ち総和が1のn個の
    数値系列の重心を算出する手段において、前記n個の数
    値各々を重み付けが1のn個の入力層区分線形素子U0
    0〜U0n−1に入力し、素子U0iの出力夫々にi/
    (n−1)の重み付けをした後n入力出力層区分線形素
    子U10に入力することによって、該出力層区分線形素
    子U10から前記n個の数値系列の重心位置の数値を出
    力したことを特徴とする重心検出器。
  2. 【請求項2】 請求項1項記載の重心検出器において、
    前記入力層区分線形素子U00を除去し、U01〜U0
    n−1としたことを特徴とする重心検出器。
JP8286165A 1996-10-08 1996-10-08 重心検出器 Pending JPH10111805A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8286165A JPH10111805A (ja) 1996-10-08 1996-10-08 重心検出器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8286165A JPH10111805A (ja) 1996-10-08 1996-10-08 重心検出器

Publications (1)

Publication Number Publication Date
JPH10111805A true JPH10111805A (ja) 1998-04-28

Family

ID=17700790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8286165A Pending JPH10111805A (ja) 1996-10-08 1996-10-08 重心検出器

Country Status (1)

Country Link
JP (1) JPH10111805A (ja)

Similar Documents

Publication Publication Date Title
EP0629969A1 (en) Artificial neuron and method of using same
JPH06161981A (ja) ニューラルネットワーク回路
JPH10111805A (ja) 重心検出器
JP3101742B2 (ja) 最小値検出器
El-Sharkawi et al. Static security assessment of power system using Kohonen neural network
JP3106321B2 (ja) 最大値検出器
JP3751982B2 (ja) ニューラルネットワークの学習方式
EP0439756A2 (en) Artificial neural network
EP0265529B1 (en) Image processing apparatus
Rajaraman A parallel sequencing algorithm for minimizing total cost
Kane et al. Extraction of semantic rules from trained multilayer neural networks
JP3007176B2 (ja) ファジィ推論の並列演算回路
EP0321584A1 (en) System for calculating sum of products
SU682910A1 (ru) Устройство дл моделировани нейрона
JPH03123959A (ja) 学習処理装置
JPH03160554A (ja) ニューラルネットワーク装置
JPH0398163A (ja) ベクトルデータ処理装置
JPH04251390A (ja) ニュ―ロン・ネットワ―ク処理回路
JPH0320864A (ja) ファジィ計算用ベクトル命令セットを有する情報処理装置
JPH03147173A (ja) ニューラルネットワーク
JPH04128962A (ja) ニューラルネットワークの統合方式
JPH02277161A (ja) ディジタル制御装置の変数領域使用方法
JPS63157241A (ja) 関数型処理装置
JPH045750A (ja) データ処理装置の学習方法
JPS63193202A (ja) あいまい推論制御方式