JP3101742B2 - 最小値検出器 - Google Patents
最小値検出器Info
- Publication number
- JP3101742B2 JP3101742B2 JP03192540A JP19254091A JP3101742B2 JP 3101742 B2 JP3101742 B2 JP 3101742B2 JP 03192540 A JP03192540 A JP 03192540A JP 19254091 A JP19254091 A JP 19254091A JP 3101742 B2 JP3101742 B2 JP 3101742B2
- Authority
- JP
- Japan
- Prior art keywords
- linear element
- input
- output
- value
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Image Analysis (AREA)
- Complex Calculations (AREA)
Description
【０００１】
【産業上の利用分野】本発明は複数の数値から最小値を
検出する方法及び装置に関するもので、詳細にはニュ−
ラルネットワ−クを用いてファジ−エキスパ−トシステ
ム等を構築する際不可欠な最小値検出手段に関する。
検出する方法及び装置に関するもので、詳細にはニュ−
ラルネットワ−クを用いてファジ−エキスパ−トシステ
ム等を構築する際不可欠な最小値検出手段に関する。
【０００２】
【従来技術】近年、人間の脳や生物の神経細胞をモデル
として、その機能を電子回路で模擬的に実現し超並列演
算処理を行うことが試みられており、一般にニュ−ラル
ネットワ−クと称され組み合わせ問題のように単純な演
算を多数実行する処理を短時間に行う上で有効なものと
して期待されている。また一方、電車や列車等の運転制
御には滑らかな制動を実現する場合等においてファジィ
理論が導入されるようになったが、ファジィ推論の代表
的なものとしてマムダニ（Mamdani)の方法が知られてい
る。この方法では０から１の間の値をもつ多数の数値の
うちから最大値と最小値を検出する必要があるが、従来
はロジカルな方法で二つの数の大小関係を判定する演算
を繰り返していた。しかしながら、従来の方法では比較
すべき数値が多くなると演算量が飛躍的に増大し迅速な
処理が困難となる欠点があり、効率のよい最小値検出手
段が望まれていた。
として、その機能を電子回路で模擬的に実現し超並列演
算処理を行うことが試みられており、一般にニュ−ラル
ネットワ−クと称され組み合わせ問題のように単純な演
算を多数実行する処理を短時間に行う上で有効なものと
して期待されている。また一方、電車や列車等の運転制
御には滑らかな制動を実現する場合等においてファジィ
理論が導入されるようになったが、ファジィ推論の代表
的なものとしてマムダニ（Mamdani)の方法が知られてい
る。この方法では０から１の間の値をもつ多数の数値の
うちから最大値と最小値を検出する必要があるが、従来
はロジカルな方法で二つの数の大小関係を判定する演算
を繰り返していた。しかしながら、従来の方法では比較
すべき数値が多くなると演算量が飛躍的に増大し迅速な
処理が困難となる欠点があり、効率のよい最小値検出手
段が望まれていた。
【０００３】
【発明の目的】本発明は上記事情に鑑みてなされたもの
であって、多数の数値から極めて高速に最小値を検出す
ると同時に、その実現手段においては同一素子のみを使
用することによって集積回路化に適した最小値検出器を
提供することを目的としている。
であって、多数の数値から極めて高速に最小値を検出す
ると同時に、その実現手段においては同一素子のみを使
用することによって集積回路化に適した最小値検出器を
提供することを目的としている。
【０００４】
【発明の概要】本発明は上記目的を達成するために次の
ような構成を取る。即ち、０と１の間の値をもつ二つの
数値のうち、小さい値を選択する手段において、前記二
つの数値各々をおもみ付けが共に１の二つの入力層区間
線形素子Ｕ01、Ｕ02に入力し、重み付けが−１と１の第
一の二入力中間層区間線形素子Ｕ 11と重み付けが０と１
の第二の中間層区間線形素子Ｕ12夫々に前記入力層区間
線形素子Ｕ01とＵ02の出力を入力すると共に、該中間層
区間線形素子Ｕ11とＵ12の出力を重み付けが−１と１の
出力層区間線形素子Ｕ21に入力することによって、該出
力層区間線形素子Ｕ21から前記二つの数値のうち小さい
方を出力する。また、前記二つの数値夫々を入力する二
つの入力層区間線形素子Ｕ01、Ｕ02を設け、該二つの区
間線形素子Ｕ01、Ｕ02の出力を夫々−１、１の重み付け
をして中間層区間線形素子Ｕ11に入力し、該中間層区間
線形素子Ｕ11と前記第二の入力層区間線形素子Ｕ02の出
力を重み付け−１と１の出力層区間線形素子Ｕ21に入力
するよう変形することによって、少ない素子で同様に機
能させることも可能であり、更には上述した最小値検出
器を複数具え、一つの最小値検出器の出力層区間線形素
子Ｕ21が他方の入力層区間線形素子Ｕ01と兼用するよう
に順次接続することによって、任意の数の数値のなかか
ら最小値を検出するよう拡張することが出来る。
ような構成を取る。即ち、０と１の間の値をもつ二つの
数値のうち、小さい値を選択する手段において、前記二
つの数値各々をおもみ付けが共に１の二つの入力層区間
線形素子Ｕ01、Ｕ02に入力し、重み付けが−１と１の第
一の二入力中間層区間線形素子Ｕ 11と重み付けが０と１
の第二の中間層区間線形素子Ｕ12夫々に前記入力層区間
線形素子Ｕ01とＵ02の出力を入力すると共に、該中間層
区間線形素子Ｕ11とＵ12の出力を重み付けが−１と１の
出力層区間線形素子Ｕ21に入力することによって、該出
力層区間線形素子Ｕ21から前記二つの数値のうち小さい
方を出力する。また、前記二つの数値夫々を入力する二
つの入力層区間線形素子Ｕ01、Ｕ02を設け、該二つの区
間線形素子Ｕ01、Ｕ02の出力を夫々−１、１の重み付け
をして中間層区間線形素子Ｕ11に入力し、該中間層区間
線形素子Ｕ11と前記第二の入力層区間線形素子Ｕ02の出
力を重み付け−１と１の出力層区間線形素子Ｕ21に入力
するよう変形することによって、少ない素子で同様に機
能させることも可能であり、更には上述した最小値検出
器を複数具え、一つの最小値検出器の出力層区間線形素
子Ｕ21が他方の入力層区間線形素子Ｕ01と兼用するよう
に順次接続することによって、任意の数の数値のなかか
ら最小値を検出するよう拡張することが出来る。
【０００５】
【実施例】以下、図示した実施例に基づいて本発明を詳
細に説明する。先ず、本発明において使用する区間線形
素子について説明する。図１（ａ）は一般的な区間線形
素子を説明する概念構成図であって、この区間線形素子
Ｕはｎ個の入力端子ｉ1 、ｉ2 、・・・、ｉn と一つの
出力端φをもった演算素子で、前記入力端にｎ個の０と
１との間の数値Ｉ1 ，Ｉ2 ，Ｉ3 ，・・・・，Ｉn が入
力されると、夫々の入力にｗ1 、ｗ2 、ｗ3 、・・・、
ｗn なる重み付けを施し他の値その全てを加算すその内
部状態Ｎとするが、その出力端φには同図（ｂ）に示す
如く加算した結果が０未満であれば０を、０から１の間
であればそのままの数を、又１より大きい場合は１を出
力する特性をもったものである。
細に説明する。先ず、本発明において使用する区間線形
素子について説明する。図１（ａ）は一般的な区間線形
素子を説明する概念構成図であって、この区間線形素子
Ｕはｎ個の入力端子ｉ1 、ｉ2 、・・・、ｉn と一つの
出力端φをもった演算素子で、前記入力端にｎ個の０と
１との間の数値Ｉ1 ，Ｉ2 ，Ｉ3 ，・・・・，Ｉn が入
力されると、夫々の入力にｗ1 、ｗ2 、ｗ3 、・・・、
ｗn なる重み付けを施し他の値その全てを加算すその内
部状態Ｎとするが、その出力端φには同図（ｂ）に示す
如く加算した結果が０未満であれば０を、０から１の間
であればそのままの数を、又１より大きい場合は１を出
力する特性をもったものである。
【０００６】このことを数式を用いて説明すれば、前記
区間線形素子Ｕの内部状態Ｎは Ｎ＝ Σ ｗi Ｉi ・・・・・・・（１） また、この場合の出力φは前記内部状態Ｎを使用して φ＝ｆ（Ｎ）・・・・・・・・・（２） と表され 、このときの内部状態Ｎと出力φ＝ｆ（Ｎ）
の関係は図１（ｂ）の通り、即ち ｆ（Ｎ）＝ ０ ； Ｎ ＜ ０ ＝ Ｎ ； ０≦Ｎ≦１ である。
区間線形素子Ｕの内部状態Ｎは Ｎ＝ Σ ｗi Ｉi ・・・・・・・（１） また、この場合の出力φは前記内部状態Ｎを使用して φ＝ｆ（Ｎ）・・・・・・・・・（２） と表され 、このときの内部状態Ｎと出力φ＝ｆ（Ｎ）
の関係は図１（ｂ）の通り、即ち ｆ（Ｎ）＝ ０ ； Ｎ ＜ ０ ＝ Ｎ ； ０≦Ｎ≦１ である。
【０００７】図２は前記区間線形素子Ｕを使用した本発
明に係る最小値検出器の位置実施例を示すブロック構成
図である。同図に於いて、Ｕ01、Ｕ02は入力層区間線形
素子であって、ここでは上述した区間線形素子を一入力
素子として使用し、且その入力に対する重み付けｗを１
としたものである。又、同図Ｕ11、Ｕ12は中間層区間線
形素子として図１（ａ）に示したものを、二入力素子と
して用い、夫々の重み付けをｗ111 ＝−１、ｗ112＝１
とｗ121 ＝０、ｗ122 ＝１とし、前記入力層区間線形素
子Ｕ01、Ｕ02の出力を共に入力する要接続する。更に、
Ｕ21は出力層区間線形素子としての第５の演算ユニット
であって、前記同様に二入力の夫々の重み付けはｗ211
＝−１、ｗ212 ＝１とし、前記二つの中間層区間線形素
子Ｕ11、Ｕ12の出力を入力する如く接続し、該素子の出
力端から所望の信号を得るものである。
明に係る最小値検出器の位置実施例を示すブロック構成
図である。同図に於いて、Ｕ01、Ｕ02は入力層区間線形
素子であって、ここでは上述した区間線形素子を一入力
素子として使用し、且その入力に対する重み付けｗを１
としたものである。又、同図Ｕ11、Ｕ12は中間層区間線
形素子として図１（ａ）に示したものを、二入力素子と
して用い、夫々の重み付けをｗ111 ＝−１、ｗ112＝１
とｗ121 ＝０、ｗ122 ＝１とし、前記入力層区間線形素
子Ｕ01、Ｕ02の出力を共に入力する要接続する。更に、
Ｕ21は出力層区間線形素子としての第５の演算ユニット
であって、前記同様に二入力の夫々の重み付けはｗ211
＝−１、ｗ212 ＝１とし、前記二つの中間層区間線形素
子Ｕ11、Ｕ12の出力を入力する如く接続し、該素子の出
力端から所望の信号を得るものである。
【０００８】この構成に於いて動作を説明する。今、前
記入力をＩ1 ＝０．５、Ｉ2 ＝０．８とすれば、入力層
の区間線形素子Ｕ01、Ｕ02の内部状態Ｎ01、Ｎ02は夫々
の重み付けが１であるからそのまま０．５、０．８とな
り、従ってその出力も同一値となる。次に、この数値が
中間層区間線形素子Ｕ11、Ｕ12に入力されると、該素子
の内部状態Ｎ11、Ｎ12は Ｎ11＝０．５×（−１）＋０．８×１＝０．３・・・・・・（３） Ｎ12＝０．５× ０ ＋０．８×１＝０．８・・・・・・（４） なるが、図１（ｂ）の特性図に従って、素子Ｕ11、Ｕ12
の出力値は夫々０．３、０．８となる。更に、この二つ
の出力値が夫々−１、１の重み付けを施されて出力層区
間線形素子Ｕ21に入力されると、その内部状態Ｎ21は Ｎ21＝０．３×（−１）＋０．８ × １＝０．５ となって、前記入力のうち小さい値の０．５が出力とし
て得られる。この構成によれば、入力される数値が０か
ら１までの範囲の値であれば、常に小さい方の数値が出
力され、目的とする最小値検出器として機能する。
記入力をＩ1 ＝０．５、Ｉ2 ＝０．８とすれば、入力層
の区間線形素子Ｕ01、Ｕ02の内部状態Ｎ01、Ｎ02は夫々
の重み付けが１であるからそのまま０．５、０．８とな
り、従ってその出力も同一値となる。次に、この数値が
中間層区間線形素子Ｕ11、Ｕ12に入力されると、該素子
の内部状態Ｎ11、Ｎ12は Ｎ11＝０．５×（−１）＋０．８×１＝０．３・・・・・・（３） Ｎ12＝０．５× ０ ＋０．８×１＝０．８・・・・・・（４） なるが、図１（ｂ）の特性図に従って、素子Ｕ11、Ｕ12
の出力値は夫々０．３、０．８となる。更に、この二つ
の出力値が夫々−１、１の重み付けを施されて出力層区
間線形素子Ｕ21に入力されると、その内部状態Ｎ21は Ｎ21＝０．３×（−１）＋０．８ × １＝０．５ となって、前記入力のうち小さい値の０．５が出力とし
て得られる。この構成によれば、入力される数値が０か
ら１までの範囲の値であれば、常に小さい方の数値が出
力され、目的とする最小値検出器として機能する。
【０００９】図２は上述した実施例の変形回路を示す図
で、第四の区間線形素子Ｕ12を除去し、第二の素子Ｕ02
と第五の素子Ｕ21とを直接接続するように構成したもの
でこの変形回路によっても前記実施例と全く同様に最小
値検出が可能である。即ち、前記図１（ａ）において第
二の入力層素子Ｕ02から第二の中間層素子Ｕ12を経て出
力層素子Ｕ21に至るル−トでは、各素子の重み付けは共
に１であり、更に第一の入力層素子Ｕ01から第二の中間
層素子Ｕ12に至るル−トの重み付けが０であるから該第
二の中間層素子Ｕ12を省略しても結果に影響がない。従
って、図２に示した回路によっても同様に最小値検出が
可能である。本発明は上述した二つの数値の最小値検出
器を複数具えて、任意の数のうちから最小値を検出する
ことも可能である。図４は本発明の変形実施例を示す構
成図であって、図３に示した最小値検出器Ｓを検出対象
数の個数ｎに対し、ｎ−１個具え、図に示すように一つ
の最小検出器の出力層区間線形素子の出力を隣接配置す
る最小値検出器の第一の入力層区間線形素子に入力する
如く順次縦列に接続したものである。この構成によれ
ば、夫々の最小値検出器に入力する数値のうち小さい値
のものが順次出力されて次の数値と比較されることにな
り、最終的に出力される数値はｎ個の数値のうちの最小
のものとなる。
で、第四の区間線形素子Ｕ12を除去し、第二の素子Ｕ02
と第五の素子Ｕ21とを直接接続するように構成したもの
でこの変形回路によっても前記実施例と全く同様に最小
値検出が可能である。即ち、前記図１（ａ）において第
二の入力層素子Ｕ02から第二の中間層素子Ｕ12を経て出
力層素子Ｕ21に至るル−トでは、各素子の重み付けは共
に１であり、更に第一の入力層素子Ｕ01から第二の中間
層素子Ｕ12に至るル−トの重み付けが０であるから該第
二の中間層素子Ｕ12を省略しても結果に影響がない。従
って、図２に示した回路によっても同様に最小値検出が
可能である。本発明は上述した二つの数値の最小値検出
器を複数具えて、任意の数のうちから最小値を検出する
ことも可能である。図４は本発明の変形実施例を示す構
成図であって、図３に示した最小値検出器Ｓを検出対象
数の個数ｎに対し、ｎ−１個具え、図に示すように一つ
の最小検出器の出力層区間線形素子の出力を隣接配置す
る最小値検出器の第一の入力層区間線形素子に入力する
如く順次縦列に接続したものである。この構成によれ
ば、夫々の最小値検出器に入力する数値のうち小さい値
のものが順次出力されて次の数値と比較されることにな
り、最終的に出力される数値はｎ個の数値のうちの最小
のものとなる。
【００１０】また、図５は前記図４に示した回路を更に
簡潔にしたもので、一つの最小値検出器の出力層区間線
形素子Ｕ21と次に接続する第一の入力層区間線形素子Ｕ
01とを共用する如く構成したもので、この接続によって
も前記図４と全く同様の機能を奏する。なお、上記説明
では比較すべき数値を０から１の間の数値に限定した
が、それ以上の数値に対しては、例えば数値群のなかの
最大値にて他の数値を割り算することによって０から１
までの数値に変換する前処理を施した後、上記回路に入
力し、最終的に得た数値に前記最大値を掛け算して元の
数値を得るようにすればよい。また、実施例において入
力層素子Ｕ01、Ｕ02を区間線形素子としたが、共に重み
付けが１であって、単なる入力回路として機能するもの
であるから、必ずしも区間線形素子である必要はない。
更に、一般には区分線形素子にはバイアス手段を付した
ものが多いが、本発明の実施に際しては、該バイアスを
零にすることによって、上述したものと同様に使用する
ことができる。なお、本発明に使用する区分線形素子で
は、１以上の入力についての出力値には何ら制限は不要
である。従って、図１（ｂ）の特性に限定する必要はな
い。
簡潔にしたもので、一つの最小値検出器の出力層区間線
形素子Ｕ21と次に接続する第一の入力層区間線形素子Ｕ
01とを共用する如く構成したもので、この接続によって
も前記図４と全く同様の機能を奏する。なお、上記説明
では比較すべき数値を０から１の間の数値に限定した
が、それ以上の数値に対しては、例えば数値群のなかの
最大値にて他の数値を割り算することによって０から１
までの数値に変換する前処理を施した後、上記回路に入
力し、最終的に得た数値に前記最大値を掛け算して元の
数値を得るようにすればよい。また、実施例において入
力層素子Ｕ01、Ｕ02を区間線形素子としたが、共に重み
付けが１であって、単なる入力回路として機能するもの
であるから、必ずしも区間線形素子である必要はない。
更に、一般には区分線形素子にはバイアス手段を付した
ものが多いが、本発明の実施に際しては、該バイアスを
零にすることによって、上述したものと同様に使用する
ことができる。なお、本発明に使用する区分線形素子で
は、１以上の入力についての出力値には何ら制限は不要
である。従って、図１（ｂ）の特性に限定する必要はな
い。
【００１１】
【発明の効果】本発明は以上説明した様に構成し且機能
するものであるから、極めて簡単な回路構成によって多
数の数値のうちから最小値を検出することができ、例え
ばニュ−ロネットワ−クを使用してファジ−制御を行う
場合等に極めて有効である。また、本発明はファジ−制
御に限らず広く適用可能であることは云うまでもない。
更に、すべての素子を同一構成とすることが可能である
から、集積回路化する上でも都合が良い。
するものであるから、極めて簡単な回路構成によって多
数の数値のうちから最小値を検出することができ、例え
ばニュ−ロネットワ−クを使用してファジ−制御を行う
場合等に極めて有効である。また、本発明はファジ−制
御に限らず広く適用可能であることは云うまでもない。
更に、すべての素子を同一構成とすることが可能である
から、集積回路化する上でも都合が良い。
【００１２】
【図１】本発明に於いて使用する区間線形素子の例を示
す概要構成図である。
す概要構成図である。
【図２】本発明の一実施例を示す構成図である。
【図３】本発明の変形実施例を示す構成図である。
【図４】本発明の他の変形例を示す概要構成図である。
【図５】本発明の更に他の実施例を示す概要構成図であ
る。
る。
Ｕ01、Ｕ02 入力層区間線形素子 Ｕ11、Ｕ12 中間層区間線形素子 Ｕ21 出力層区間線形素子 Ｕ 区間線形素子 Ｉ1 Ｉ2 Ｉ3 ・・ 数値 ｗ1 ｗ2 ｗ3 ・・ 重み付け値
Claims (3)
- 【請求項１】０と１の間の値をもつ二つの数値のうち、
小さい値を選択する手段において、前記二つの数値各々
を重み付けが共に１の二つの入力層区間線形素子Ｕ01、
Ｕ02に入力し、素子Ｕ01とＵ02の出力夫々に−１と１の
重み付けをして第一の二入力中間層区間線形素子Ｕ
11へ、又前記素子Ｕ01とＵ02の出力に０と１の重み付け
をして第二の中間層区間線形素子Ｕ12夫々に夫々入力す
ると共に、該中間層区間線形素子Ｕ11とＵ12の出力を重
み付けが−１と１の出力層区間線形素子Ｕ21に入力する
ことによって、該出力層区間線形素子Ｕ21から前記二つ
の数値のうち小さい方を出力したことを特徴とする最小
値検出器。 - 【請求項２】０と１の間の値をもつ二つの数値のうち、
小さい値を選択する手段に於いて、前記二つの数値夫々
を入力する二つの入力層区間線形素子Ｕ01、Ｕ02を設
け、該二つの区間線形素子Ｕ01、Ｕ02の出力を夫々−
１、１の重み付けをして中間層区間線形素子Ｕ11に入力
し、該中間層区間線形素子Ｕ11と前記第二の入力層区間
線形素子Ｕ02の出力を重み付け−１と１の出力層区間線
形素子Ｕ21に入力することによって、該出力層区間線形
素子Ｕ21から前記二つの数値のうち小さい方を出力した
ことを特徴とする最小値検出器 - 【請求項３】請求項１又は２項記載の最小値検出器を複
数具え、一つの最小値検出器の出力層区間線形素子Ｕ21
が他方の入力層区間線形素子Ｕ01と兼用するように順次
接続することによって、任意の数値のなかから最小値を
検出したことを特徴とする最小値検出器
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03192540A JP3101742B2 (ja) | 1991-07-05 | 1991-07-05 | 最小値検出器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03192540A JP3101742B2 (ja) | 1991-07-05 | 1991-07-05 | 最小値検出器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0512463A JPH0512463A (ja) | 1993-01-22 |
| JP3101742B2 true JP3101742B2 (ja) | 2000-10-23 |
Family
ID=16292977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03192540A Expired - Fee Related JP3101742B2 (ja) | 1991-07-05 | 1991-07-05 | 最小値検出器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3101742B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101677617B1 (ko) * | 2009-11-17 | 2016-11-18 | 엘지전자 주식회사 | 이동 단말기 |
-
1991
- 1991-07-05 JP JP03192540A patent/JP3101742B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101677617B1 (ko) * | 2009-11-17 | 2016-11-18 | 엘지전자 주식회사 | 이동 단말기 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0512463A (ja) | 1993-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Takefuji et al. | Artificial neural networks for four-coloring map problems and K-colorability problems | |
| EP0444878B1 (en) | Neural network | |
| JP3101742B2 (ja) | 最小値検出器 | |
| JP3106321B2 (ja) | 最大値検出器 | |
| JP3401858B2 (ja) | 診断処理装置 | |
| JPH11338844A (ja) | 発火数制御型神経回路装置 | |
| JP3751982B2 (ja) | ニューラルネットワークの学習方式 | |
| Watanabe et al. | Incipient diagnosis of multiple faults in chemical processes via hierarchical artificial neural network | |
| JPH03167655A (ja) | ニューラルネットワーク | |
| JPH10111805A (ja) | 重心検出器 | |
| JP3109748B2 (ja) | ニューラル・ネットを用いた高速ソータ | |
| Lin et al. | Identification of dynamic systems using recurrent fuzzy neural network | |
| Mišeje et al. | Signal Processing in Smart Sensor Systems | |
| JP2761090B2 (ja) | エキスパートシステムの推論方法 | |
| Liu et al. | A convergence analysis for neural networks with constant learning rates and non-stationary inputs | |
| JP2500755B2 (ja) | 冗長系切替方式 | |
| JP3368619B2 (ja) | 時空間パターン分類装置 | |
| EP0439756A2 (en) | Artificial neural network | |
| JPH04276801A (ja) | 制御装置 | |
| Schubert et al. | Recurrent neural networks for nonlinear system modelling in fault detection | |
| Watkins et al. | Comments on Singh and Zeng:" Approximation theory of fuzzy systems-SISO case"[with reply] | |
| JPH03219362A (ja) | 時系列データ処理方式 | |
| JPH03114435A (ja) | 診断システム | |
| JPH04156660A (ja) | 過去の履歴保存機能を有するニューラルネットワーク学習装置 | |
| JPH0467257A (ja) | ニューラルネットワーク回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |