JPH10107171A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10107171A JPH10107171A JP25443296A JP25443296A JPH10107171A JP H10107171 A JPH10107171 A JP H10107171A JP 25443296 A JP25443296 A JP 25443296A JP 25443296 A JP25443296 A JP 25443296A JP H10107171 A JPH10107171 A JP H10107171A
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- masking tape
- input
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3473—Plating of solder
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】メッキバンプを所望の形態（寸法精度、方向精
度）に形成し、さらに半導体装置の実装時の取り扱いか
らメッキバンプを保護することができる半導体装置の製
造方法を提供する。 【解決手段】パッケージ基板１に端子としてのバンプ１
１を形成する際に、パンプ１１の平面形状にあった多数
の開口部１９を有するマスキングテープ９を用い、この
開口部１９内にメッキによりバンプ１１を形成する
度）に形成し、さらに半導体装置の実装時の取り扱いか
らメッキバンプを保護することができる半導体装置の製
造方法を提供する。 【解決手段】パッケージ基板１に端子としてのバンプ１
１を形成する際に、パンプ１１の平面形状にあった多数
の開口部１９を有するマスキングテープ９を用い、この
開口部１９内にメッキによりバンプ１１を形成する
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係わり、特にメッキによる半導体装置の入出力端子
（メッキバンプ）の形成に関する。
法に係わり、特にメッキによる半導体装置の入出力端子
（メッキバンプ）の形成に関する。
【０００２】
【従来の技術】図２に示す従来技術において、パッケー
ジ基板１の表面側に半導体素子７を搭載し、ボンディン
グワイヤ６の接続を行い、封止樹脂８で封止しており、
パッケージ基板１の裏面側には入出力端子としての半田
ボール１２が形成されている。この図２の従来技術で
は、パッケージ基板側の入出力端子の形成は、予め基板
とは別に形成された半田ボール１２を所望の間隔、数で
配置された基板側の入出力パット上に、所定の治具等を
用いて配置していた。しかしながらこのような方法では
治具の寸法精度、パッケージ反り等の影響でボールを位
置精度良く接着することができなっかった。
ジ基板１の表面側に半導体素子７を搭載し、ボンディン
グワイヤ６の接続を行い、封止樹脂８で封止しており、
パッケージ基板１の裏面側には入出力端子としての半田
ボール１２が形成されている。この図２の従来技術で
は、パッケージ基板側の入出力端子の形成は、予め基板
とは別に形成された半田ボール１２を所望の間隔、数で
配置された基板側の入出力パット上に、所定の治具等を
用いて配置していた。しかしながらこのような方法では
治具の寸法精度、パッケージ反り等の影響でボールを位
置精度良く接着することができなっかった。
【０００３】位置精度良く入出力端子を形成する技術と
しては、メッキ技術によりバンプを形成する例が特開昭
６２−２７７７５３号公報に開示されている。
しては、メッキ技術によりバンプを形成する例が特開昭
６２−２７７７５３号公報に開示されている。
【０００４】この技術を図３を参照して説明すると、２
枚のグリーンシート１Ａ、１Ｂから多層配線基板１が構
成されている。基板１の表面側（上面側）は半導体素子
７が搭載され、その電極とボンディングワイヤ接続パッ
ト２がボンディングワイヤ６により接続され、全体がキ
ャップ１３により封止されている。基板１の裏面側（下
面側）にはメッキバンプ１１が形成され、ボンディング
ワイヤ接続パット２とメッキバンプ１１とはスルーホー
ル４Ａ、４Ｂおよび内部配線パターン３を通して導通さ
れている。
枚のグリーンシート１Ａ、１Ｂから多層配線基板１が構
成されている。基板１の表面側（上面側）は半導体素子
７が搭載され、その電極とボンディングワイヤ接続パッ
ト２がボンディングワイヤ６により接続され、全体がキ
ャップ１３により封止されている。基板１の裏面側（下
面側）にはメッキバンプ１１が形成され、ボンディング
ワイヤ接続パット２とメッキバンプ１１とはスルーホー
ル４Ａ、４Ｂおよび内部配線パターン３を通して導通さ
れている。
【０００５】
【発明が解決しようとする課題】上記従来技術の第１の
問題点は、メッキバンプを位置精度良く、また方向精度
良く形成することができないことである。
問題点は、メッキバンプを位置精度良く、また方向精度
良く形成することができないことである。
【０００６】その理由は、メッキバンプ形成時の所望の
バンプ形態になるように治具又は構造により、バンプ形
成を制御していないからである。
バンプ形態になるように治具又は構造により、バンプ形
成を制御していないからである。
【０００７】第２の問題点は、半導体装置の実装時の取
り扱いにより、メッキバンプを欠損、破損させる恐れが
あることである。
り扱いにより、メッキバンプを欠損、破損させる恐れが
あることである。
【０００８】その理由は、メッキバンプを保護していな
いためである。
いためである。
【０００９】したがって本発明の目的は、メッキバンプ
を所望の形態（寸法精度、方向精度）に形成し、さらに
半導体装置の実装時の取り扱いからメッキバンプを保護
することができる半導体装置の製造方法を提供すること
である。
を所望の形態（寸法精度、方向精度）に形成し、さらに
半導体装置の実装時の取り扱いからメッキバンプを保護
することができる半導体装置の製造方法を提供すること
である。
【００１０】
【課題を解決するための手段】本発明の特徴は、パッケ
ージ基板に端子としてのバンプを形成する半導体装置の
製造方法において、前記パンプの平面形状と一致した多
数の開口部を有するマスキングテープを用い、この開口
部内にメッキにより前記バンプを形成する半導体装置の
製造方法にある。ここで前記マスキングテープはポリイ
ミドテープ等の絶縁膜テープであることができる。
ージ基板に端子としてのバンプを形成する半導体装置の
製造方法において、前記パンプの平面形状と一致した多
数の開口部を有するマスキングテープを用い、この開口
部内にメッキにより前記バンプを形成する半導体装置の
製造方法にある。ここで前記マスキングテープはポリイ
ミドテープ等の絶縁膜テープであることができる。
【００１１】このような本発明では、基板に配置された
入出力端子配置パットに、このパットと同一の寸法、ピ
ッチにより開口部が形成されたテープのこの開口部が一
致するようにテープを接着する。
入出力端子配置パットに、このパットと同一の寸法、ピ
ッチにより開口部が形成されたテープのこの開口部が一
致するようにテープを接着する。
【００１２】入出力端子配置パットは基板内の内部配
線、スルーホールにより基板側面にあらかじめ用意した
メッキ引き出し線と電気的な導通を得ることができるた
め、電解メッキを行うことにより、入出力端子配置パッ
ト上にマスキングテープ開口部形状と同一のメッキバン
プを形成することができる。また、開口部の形状を制御
することにより、メッキバンプの形態も制御することが
できる。
線、スルーホールにより基板側面にあらかじめ用意した
メッキ引き出し線と電気的な導通を得ることができるた
め、電解メッキを行うことにより、入出力端子配置パッ
ト上にマスキングテープ開口部形状と同一のメッキバン
プを形成することができる。また、開口部の形状を制御
することにより、メッキバンプの形態も制御することが
できる。
【００１３】
【発明の実施の形態】以下図面を参照して本発明を説明
する。図１は本発明の実施の形態の半導体装置の製造方
法を工程順に示した断面図である。
する。図１は本発明の実施の形態の半導体装置の製造方
法を工程順に示した断面図である。
【００１４】まず図１（Ａ）において、セラミックまた
はプラスチック多層配線基板１は２枚のシート基板１
Ａ、１Ｂから構成され、表面（上面）に複数のボンディ
ングワイヤ接続パット２が形成され、裏面（下面）に複
数の入出力端子配置パット１０が形成され、それぞれの
ボンディングワイヤ接続パット２はそれに対応する入出
力端子配置パット１０にスルーホール４Ａ、４Ｂおよび
内部配線パターン３を通して電気的に導通している。
はプラスチック多層配線基板１は２枚のシート基板１
Ａ、１Ｂから構成され、表面（上面）に複数のボンディ
ングワイヤ接続パット２が形成され、裏面（下面）に複
数の入出力端子配置パット１０が形成され、それぞれの
ボンディングワイヤ接続パット２はそれに対応する入出
力端子配置パット１０にスルーホール４Ａ、４Ｂおよび
内部配線パターン３を通して電気的に導通している。
【００１５】さらにそれぞれの入出力端子配置パット１
０はメッキ引き出し線５により側面にも電気的に引き出
されている。
０はメッキ引き出し線５により側面にも電気的に引き出
されている。
【００１６】次に図１（Ｂ）において、半導体素子７を
表面に搭載（ダイボンディング）し、その電極とボンデ
ィングワイヤ接続パット２とをボンディングワイヤ６で
接続し、封止樹脂８で封止する。
表面に搭載（ダイボンディング）し、その電極とボンデ
ィングワイヤ接続パット２とをボンディングワイヤ６で
接続し、封止樹脂８で封止する。
【００１７】次に図１（Ｃ）において、多数の開口部１
９を有するマスキングテープ９を裏面に接着する。入出
力端子配置パット１０はそれぞれ開口部１９内に露出し
ている。
９を有するマスキングテープ９を裏面に接着する。入出
力端子配置パット１０はそれぞれ開口部１９内に露出し
ている。
【００１８】このマスキングテープ９は絶縁テープ、好
ましくはポリイミドドテープであり、その厚さは約０．
５ｍｍである。またメッキバンプの平面形状を決定する
開口部１９の平面形状は１辺が０．９ｍｍの正方形であ
り、入出力端子配置パット１０と同様に開口部１９は
１．２７ｍｍのピッチでマトリックス状に配列されてい
る。
ましくはポリイミドドテープであり、その厚さは約０．
５ｍｍである。またメッキバンプの平面形状を決定する
開口部１９の平面形状は１辺が０．９ｍｍの正方形であ
り、入出力端子配置パット１０と同様に開口部１９は
１．２７ｍｍのピッチでマトリックス状に配列されてい
る。
【００１９】またこのマスキングテープ９を接着する接
着剤は温度に対して耐性があり、温度をかけて剥離する
ために、温度により密着性が落ちる性質である必要があ
るから、この接着剤はポリイミド系の接着剤であること
が好ましい。
着剤は温度に対して耐性があり、温度をかけて剥離する
ために、温度により密着性が落ちる性質である必要があ
るから、この接着剤はポリイミド系の接着剤であること
が好ましい。
【００２０】次に図１（Ｄ）において、基板の側面へ引
き出されたメッキ引き出し線５の全てにメッキ用の電圧
を印加することにより基板側面から電気的導通を得て、
メッキを行いテープ開口部分１９の内部に所望の形態の
メッキバンプ１１を形成することができる。
き出されたメッキ引き出し線５の全てにメッキ用の電圧
を印加することにより基板側面から電気的導通を得て、
メッキを行いテープ開口部分１９の内部に所望の形態の
メッキバンプ１１を形成することができる。
【００２１】次に図１（Ｅ）において、側面に引き出さ
れたメッキ引き出し線５の部分を研磨によりカットし、
マスキングテープ９を基板１から剥がすことにより半導
体装置を形成する。このマスキングテープ９の剥離は、
熱をかけて接着力を弱めておいて、ピンセットのような
治具でマスキングテープ９を持ち上げることにより行う
ことができる。
れたメッキ引き出し線５の部分を研磨によりカットし、
マスキングテープ９を基板１から剥がすことにより半導
体装置を形成する。このマスキングテープ９の剥離は、
熱をかけて接着力を弱めておいて、ピンセットのような
治具でマスキングテープ９を持ち上げることにより行う
ことができる。
【００２２】あるいはマスキングテープを剥離しないで
そのまま外部基板であるプリント基板に実装することも
考えられる。この場合、熱によってバンプが溶けてもマ
スキングテープの存在により流れず耐熱性が向上すると
考えられる。
そのまま外部基板であるプリント基板に実装することも
考えられる。この場合、熱によってバンプが溶けてもマ
スキングテープの存在により流れず耐熱性が向上すると
考えられる。
【００２３】
【発明の効果】本発明の第１の効果は、メッキバンプを
位置精度良く、また方向精度良く所望の形態に形成する
ことができることである。
位置精度良く、また方向精度良く所望の形態に形成する
ことができることである。
【００２４】その理由は、メッキバンプ形成時にマスキ
ングテープを使うことにより、バンプ形態を制御するこ
とができるためである。
ングテープを使うことにより、バンプ形態を制御するこ
とができるためである。
【００２５】第２の効果は、半導体装置の取り扱いから
メッキバンプを保護することができることである。
メッキバンプを保護することができることである。
【００２６】その理由は、マスキングテープによりメッ
キバンプを保護するためである。
キバンプを保護するためである。
【図１】本発明の実施の形態の半導体装置の製造方法を
工程順に示す断面図である。
工程順に示す断面図である。
【図２】従来技術を示す断面図である。
【図３】他の従来技術を示す断面図である。
１ セラミックまたはプラスチック多層配線基板 １Ａ、１Ｂ シート基板 ３ 内部配線パターン ４Ａ、４Ｂ スルーホール ５ メッキ引き出し線 ６ ボンディングワイヤ ７ 半導体素子 ８ 封止樹脂 ９ マスキングテープ １０ 入出力端子配置パット １１ メッキバンプ １２ 半田ボール １３ キャップ １９ 開口部
Claims (2)
- 【請求項１】 パッケージ基板に端子としてのバンプを
形成する半導体装置の製造方法において、前記パンプの
平面形状と一致した多数の開口部を有するマスキングテ
ープを用い、この開口部内にメッキにより前記バンプを
形成することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記マスキングテープはポリイミドテー
プであることを特徴とする請求項１記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25443296A JPH10107171A (ja) | 1996-09-26 | 1996-09-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25443296A JPH10107171A (ja) | 1996-09-26 | 1996-09-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10107171A true JPH10107171A (ja) | 1998-04-24 |
Family
ID=17264915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25443296A Pending JPH10107171A (ja) | 1996-09-26 | 1996-09-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10107171A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011111300A1 (ja) * | 2010-03-09 | 2011-09-15 | パナソニック株式会社 | 側面に電極を有する半導体パッケージおよび半導体装置 |
-
1996
- 1996-09-26 JP JP25443296A patent/JPH10107171A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011111300A1 (ja) * | 2010-03-09 | 2011-09-15 | パナソニック株式会社 | 側面に電極を有する半導体パッケージおよび半導体装置 |
| US20120326293A1 (en) * | 2010-03-09 | 2012-12-27 | Panasonic Corporation | Semiconductor package having electrode on side surface, and semiconductor device |
| US8659138B2 (en) | 2010-03-09 | 2014-02-25 | Panasonic Corporation | Semiconductor package having electrode on side surface, and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5519936A (en) | Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JPH10242210A (ja) | 集積回路装置の実装構造およびその製造方法 | |
| KR19980042617A (ko) | 웨이퍼 레벨 패키징 | |
| US20040135243A1 (en) | Semiconductor device, its manufacturing method and electronic device | |
| JPH0669275A (ja) | 半導体装置 | |
| JP2003017518A (ja) | 混成集積回路装置の製造方法 | |
| JPH08279591A (ja) | 半導体装置とその製造方法 | |
| JP2770820B2 (ja) | 半導体装置の実装構造 | |
| JPH1050734A (ja) | チップ型半導体 | |
| US6101098A (en) | Structure and method for mounting an electric part | |
| JPH07221411A (ja) | プリント配線基板及びその製造方法 | |
| JPH0888471A (ja) | 多層印刷配線基板装置及びその製造方法 | |
| JPH10107171A (ja) | 半導体装置の製造方法 | |
| JP2717200B2 (ja) | 電子部品搭載用基板におけるオーバーレイめっきの形成方法 | |
| JP3293202B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002373961A (ja) | 樹脂封止型電子装置 | |
| JP2541494B2 (ja) | 半導体装置 | |
| JP3136274B2 (ja) | 半導体装置 | |
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP3987288B2 (ja) | 半導体素子の実装構造及び液晶表示装置 | |
| JPH10154766A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990713 |