JPH10106905A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10106905A JPH10106905A JP25710396A JP25710396A JPH10106905A JP H10106905 A JPH10106905 A JP H10106905A JP 25710396 A JP25710396 A JP 25710396A JP 25710396 A JP25710396 A JP 25710396A JP H10106905 A JPH10106905 A JP H10106905A
- Authority
- JP
- Japan
- Prior art keywords
- laser
- marking
- silicon
- semiconductor device
- cross
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
Landscapes
- Laser Beam Processing (AREA)
Abstract
(57)【要約】
【課題】 断面形状を滑らかにすることにより、パーテ
ィクルが付着しにくい構造のレーザマーキングを得る。 【解決手段】 シリコンウェハ表面にレーザを点描画し
てマーキングを形成するに当たり、レーザ出力を調整し
て、断面での周辺部６とシリコン表面との形成する角度
Ｘが９０度以下になるように形成する。狭い谷間を形成
せず滑らかな断面形状になることから、この部分に微細
なパーティクルが強固に付着することを防止し、さらに
各種製膜のが部分的に剥がれて新たなパーティクルを発
生させる問題も防止する。
ィクルが付着しにくい構造のレーザマーキングを得る。 【解決手段】 シリコンウェハ表面にレーザを点描画し
てマーキングを形成するに当たり、レーザ出力を調整し
て、断面での周辺部６とシリコン表面との形成する角度
Ｘが９０度以下になるように形成する。狭い谷間を形成
せず滑らかな断面形状になることから、この部分に微細
なパーティクルが強固に付着することを防止し、さらに
各種製膜のが部分的に剥がれて新たなパーティクルを発
生させる問題も防止する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置製造の
製造プロセス内において、シリコン半導体ウェハ表面へ
の刻印（マーキング）に関する。
製造プロセス内において、シリコン半導体ウェハ表面へ
の刻印（マーキング）に関する。
【０００２】
【従来の技術】従来より、半導体装置の製造プロセスに
おいては、効率などの面から多数のウェハをロット毎に
一括処理する方法が用いられている。そのため、図３
（Ａ）に示すようにシリコンウェハ１の表面にそのロッ
トを示す数字、文字、記号、図形などを刻印したマーキ
ング２を、ウェハ１の半導体チップ３形成予定領域を除
いた余白部分に形成し、ウェハ１を区別できるようにし
た方法が広く採られている。そのマーキング方法として
は、例えば特開平０８ー４５８０１号に記載されている
ように、ＮｄーＹＡＧレーザ等によりウェハ表面を局所
的に溶かし、目視にて判別可能なパターンを形成する方
法が一般的である。
おいては、効率などの面から多数のウェハをロット毎に
一括処理する方法が用いられている。そのため、図３
（Ａ）に示すようにシリコンウェハ１の表面にそのロッ
トを示す数字、文字、記号、図形などを刻印したマーキ
ング２を、ウェハ１の半導体チップ３形成予定領域を除
いた余白部分に形成し、ウェハ１を区別できるようにし
た方法が広く採られている。そのマーキング方法として
は、例えば特開平０８ー４５８０１号に記載されている
ように、ＮｄーＹＡＧレーザ等によりウェハ表面を局所
的に溶かし、目視にて判別可能なパターンを形成する方
法が一般的である。
【０００３】
【発明が解決しようとする課題】ところで、レーザーマ
ーキングによる刻印は、連続した１本の線で描画するの
ではなく、図３（Ｂ）に示したようにレーザ照射の痕跡
である点４の集合体である。つまり、点描画を繰り返す
ことによって目視可能な記号を形作るのである。その点
４を拡大すると、図４（Ａ）に示したように、レーザ照
射のエネルギーによってその中心部５が溶解して凹み、
その周囲部６は溶解したシリコンが凸状に盛り上がった
様な形状になっている。図４（Ａ）のＡ−Ａ線断面図を
図４（Ｂ）に示した。
ーキングによる刻印は、連続した１本の線で描画するの
ではなく、図３（Ｂ）に示したようにレーザ照射の痕跡
である点４の集合体である。つまり、点描画を繰り返す
ことによって目視可能な記号を形作るのである。その点
４を拡大すると、図４（Ａ）に示したように、レーザ照
射のエネルギーによってその中心部５が溶解して凹み、
その周囲部６は溶解したシリコンが凸状に盛り上がった
様な形状になっている。図４（Ａ）のＡ−Ａ線断面図を
図４（Ｂ）に示した。
【０００４】上記の盛り上がった部分は、その加工状態
によっては側壁とシリコン表面との角度（図示Ｘ）が９
０度以上となり、図示するような狭い谷間７を形成する
事がある。そのため、レーザによって溶解したシリコン
が飛び散って冷えて固まった微細なパーティクル（ゴ
ミ）や、製造プロセス内での様々な要因によるパーティ
クルがマーキング２の谷間７に挟まり、容易には除去し
にくい状態となることが明らかになった。このようなパ
ーティクルはいつ移動してウェハ表面に再付着するか判
らず、そのままにして製造工程を進めると露光工程等で
半導体チップの不良を発生させるという不具合があっ
た。
によっては側壁とシリコン表面との角度（図示Ｘ）が９
０度以上となり、図示するような狭い谷間７を形成する
事がある。そのため、レーザによって溶解したシリコン
が飛び散って冷えて固まった微細なパーティクル（ゴ
ミ）や、製造プロセス内での様々な要因によるパーティ
クルがマーキング２の谷間７に挟まり、容易には除去し
にくい状態となることが明らかになった。このようなパ
ーティクルはいつ移動してウェハ表面に再付着するか判
らず、そのままにして製造工程を進めると露光工程等で
半導体チップの不良を発生させるという不具合があっ
た。
【０００５】また、製造プロセスを進める上で、ウェハ
表面への各種の製膜工程が不可欠のものであるが、上記
の狭い谷間７部分を覆う製膜は密着力が弱く、そのため
洗浄工程などで剥がれ、これが新たなパーティクルを発
生するという欠点があった。
表面への各種の製膜工程が不可欠のものであるが、上記
の狭い谷間７部分を覆う製膜は密着力が弱く、そのため
洗浄工程などで剥がれ、これが新たなパーティクルを発
生するという欠点があった。
【０００６】
【課題を解決するための手段】本発明はかかる従来の課
題に鑑みなされたもので、マーキング２の点４の断面側
壁が、シリコン表面と９０度以下の鈍角を成すように形
成することにより、パーティクルによる不良発生を防止
した半導体装置を提供するものである。このようにして
狭い谷間７ができないように形成すれば、パーティクル
が引っかかることが無くなり、簡単に除去できるので、
その後の工程で不良を引き起こす事故を防止できる。
題に鑑みなされたもので、マーキング２の点４の断面側
壁が、シリコン表面と９０度以下の鈍角を成すように形
成することにより、パーティクルによる不良発生を防止
した半導体装置を提供するものである。このようにして
狭い谷間７ができないように形成すれば、パーティクル
が引っかかることが無くなり、簡単に除去できるので、
その後の工程で不良を引き起こす事故を防止できる。
【０００７】また、断面形状が滑らかであるので、各種
製膜工程における膜の密着力が部分的に低下することも
なくなる。
製膜工程における膜の密着力が部分的に低下することも
なくなる。
【０００８】
【発明の実施の形態】以下に本発明を図面を参照しなが
ら詳細に説明する。先ず図２を参照して、レーザマーキ
ング装置１０は、装置内部にＸＹステージ１１とウェハ
１を供給するキャリア１２の設置部、キャリア１２から
ＸＹステージ１１へウェハ１を搬送するための搬送部１
３、およびＸＹステージ１１上に固定されたウェハ１に
対してレーザ１４を照射するためのＮｄーＹＡＧレーザ
発生装置１５からなり、レーザ１４はＸＹ方向に移動し
て所望のパターンを形成可能な照射装置から照射される
ようになっている。
ら詳細に説明する。先ず図２を参照して、レーザマーキ
ング装置１０は、装置内部にＸＹステージ１１とウェハ
１を供給するキャリア１２の設置部、キャリア１２から
ＸＹステージ１１へウェハ１を搬送するための搬送部１
３、およびＸＹステージ１１上に固定されたウェハ１に
対してレーザ１４を照射するためのＮｄーＹＡＧレーザ
発生装置１５からなり、レーザ１４はＸＹ方向に移動し
て所望のパターンを形成可能な照射装置から照射される
ようになっている。
【０００９】斯かる装置で、製造プロセス未投入の半導
体ウェハ１をロット単位で収納したキャリア１２からウ
ェハ１が１枚毎にＸＹステージ１１上に移送され、該Ｘ
Ｙステージ１１によりウェハ１の位置決めが成された
後、レーザ発生装置１５で発生したレーザ１４をウェハ
１のシリコン表面に数ミリ秒間照射することでマーキン
グ２の点４を描画する。１回の照射で１個の点４を描画
し。前記レーザ１４の照射装置の移動と照射を繰り返す
ことにより、図３に示した所望パターンのマーキング２
を形成する。
体ウェハ１をロット単位で収納したキャリア１２からウ
ェハ１が１枚毎にＸＹステージ１１上に移送され、該Ｘ
Ｙステージ１１によりウェハ１の位置決めが成された
後、レーザ発生装置１５で発生したレーザ１４をウェハ
１のシリコン表面に数ミリ秒間照射することでマーキン
グ２の点４を描画する。１回の照射で１個の点４を描画
し。前記レーザ１４の照射装置の移動と照射を繰り返す
ことにより、図３に示した所望パターンのマーキング２
を形成する。
【００１０】図１を参照して、マーキング２の点４の断
面形状は、レーザ照射によって溶解した中心部５と、溶
解したシリコンが盛り上がった周辺部６からなり、中心
部５はシリコン表面から約２０００Åの深さを持ち、周
辺部６はシリコン表面から約１０００Åの高さをもち、
そして周辺部５の外周部直径は約８００００Åの大きさ
を持つ。このような高さの差によって、周囲の鏡面状態
のシリコン表面とは光の反射率を異ならしめ、目視で判
別可能なパターンを構成する。
面形状は、レーザ照射によって溶解した中心部５と、溶
解したシリコンが盛り上がった周辺部６からなり、中心
部５はシリコン表面から約２０００Åの深さを持ち、周
辺部６はシリコン表面から約１０００Åの高さをもち、
そして周辺部５の外周部直径は約８００００Åの大きさ
を持つ。このような高さの差によって、周囲の鏡面状態
のシリコン表面とは光の反射率を異ならしめ、目視で判
別可能なパターンを構成する。
【００１１】そして、点描画するときのレーザ１２のエ
ネルギーを、形成される点４の断面形状を観測しながら
調整することにより、図示したように、周辺部５の側壁
とシリコン表面とが成す角度（図示Ｘ）が全周にわたり
９０度以下となるように調整する。周辺部５はレーザ１
４のエネルギーによってシリコンが溶融、飛散した結果
であるから、レーザ１４のエネルギが大きい程、その角
度Ｘも大きくなる。
ネルギーを、形成される点４の断面形状を観測しながら
調整することにより、図示したように、周辺部５の側壁
とシリコン表面とが成す角度（図示Ｘ）が全周にわたり
９０度以下となるように調整する。周辺部５はレーザ１
４のエネルギーによってシリコンが溶融、飛散した結果
であるから、レーザ１４のエネルギが大きい程、その角
度Ｘも大きくなる。
【００１２】装置の機種、および装置毎の個体差によっ
ても多少代わるが、具体的にはＮＥＣ社製のＳＬ４７３
（商品名）を用い、レーザー１２の出力を０．７５ｍＷ
以下に抑えることで前記角度Ｘを約８０度に形成でき
た。同装置でレーザー出力を０．８４ｍＷ程度に上げる
と、１２０度程度まで傾いて狭い谷間を形成する。この
ように形成したマーキング２は、周辺部５の盛り上がり
が滑らかな形状であるので、レーザマーキング加工時お
よびその後の工程内におけるパーティクルが付着しにく
い構造となり、パーティクルによる半導体チップの不良
発生原因を取り除くことが可能となった。
ても多少代わるが、具体的にはＮＥＣ社製のＳＬ４７３
（商品名）を用い、レーザー１２の出力を０．７５ｍＷ
以下に抑えることで前記角度Ｘを約８０度に形成でき
た。同装置でレーザー出力を０．８４ｍＷ程度に上げる
と、１２０度程度まで傾いて狭い谷間を形成する。この
ように形成したマーキング２は、周辺部５の盛り上がり
が滑らかな形状であるので、レーザマーキング加工時お
よびその後の工程内におけるパーティクルが付着しにく
い構造となり、パーティクルによる半導体チップの不良
発生原因を取り除くことが可能となった。
【００１３】また、点４の断面形状がなだらかな湾曲で
あるので、各種製膜工程において製膜の密着力が劣化す
ることが無く、従って製膜が部分的に剥がれることによ
る新たなパーティクルを発生させる問題点も回避でき
る。
あるので、各種製膜工程において製膜の密着力が劣化す
ることが無く、従って製膜が部分的に剥がれることによ
る新たなパーティクルを発生させる問題点も回避でき
る。
【００１４】
【発明の効果】以上に説明したとおり、本発明によれ
ば、レーザマーキングの出力を調整して点４に狭い谷間
７を生じないように形成したので、レーザマーキング工
程における、及び半導体製造プロセスに投入した後の工
程における微細なパーティクルを付着させる確率が低く
なり付着しても通常の洗浄等で容易に除去できるので、
半導体ウェハ表面を清浄な状態に保つことができる。さ
らに製膜との密着力が劣化しないことから、製膜が部分
的に剥がれて新たなパーティクルを発生させる事もなく
なる。これにより、パーティクルが要因となる半導体装
置の不良発生を低減し、装置の歩留まりを向上できる利
点を有する。
ば、レーザマーキングの出力を調整して点４に狭い谷間
７を生じないように形成したので、レーザマーキング工
程における、及び半導体製造プロセスに投入した後の工
程における微細なパーティクルを付着させる確率が低く
なり付着しても通常の洗浄等で容易に除去できるので、
半導体ウェハ表面を清浄な状態に保つことができる。さ
らに製膜との密着力が劣化しないことから、製膜が部分
的に剥がれて新たなパーティクルを発生させる事もなく
なる。これにより、パーティクルが要因となる半導体装
置の不良発生を低減し、装置の歩留まりを向上できる利
点を有する。
【図１】本発明を説明するための断面図である。
【図２】レーザマーキング装置を示す概略図である。
【図３】従来例を説明するための平面図である。
【図４】従来例を説明するための（Ａ）平面図、（Ｂ）
断面図である。
断面図である。
Claims (2)
- 【請求項１】 半導体ウェハ表面に凹凸を形成すること
で所定の刻印を施した半導体装置において、 前記凹凸の断面側壁とシリコン表面との成す角度が約９
０度以下になるように形成したことを特徴とする半導体
装置。 - 【請求項２】 前記凹凸がレーザ照射によるものである
ことを特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25710396A JPH10106905A (ja) | 1996-09-27 | 1996-09-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25710396A JPH10106905A (ja) | 1996-09-27 | 1996-09-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10106905A true JPH10106905A (ja) | 1998-04-24 |
Family
ID=17301781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25710396A Pending JPH10106905A (ja) | 1996-09-27 | 1996-09-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10106905A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001351835A (ja) * | 2000-06-08 | 2001-12-21 | Toshiba Corp | 凹穴型ドットマークの形成方法と同ドットマークを有する半導体ウェハ |
| WO2003038895A1 (en) * | 2001-10-30 | 2003-05-08 | Motorola, Inc. | Wafer scribing method and wafer scribing device |
| US7279792B2 (en) | 2004-01-19 | 2007-10-09 | Casio Micronics Co., Ltd | Semiconductor device and method of manufacturing same |
-
1996
- 1996-09-27 JP JP25710396A patent/JPH10106905A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001351835A (ja) * | 2000-06-08 | 2001-12-21 | Toshiba Corp | 凹穴型ドットマークの形成方法と同ドットマークを有する半導体ウェハ |
| JP4614502B2 (ja) * | 2000-06-08 | 2011-01-19 | 株式会社東芝 | 凹穴型ドットマークの形成方法と同ドットマークを有する半導体ウェハ |
| WO2003038895A1 (en) * | 2001-10-30 | 2003-05-08 | Motorola, Inc. | Wafer scribing method and wafer scribing device |
| US6914006B2 (en) | 2001-10-30 | 2005-07-05 | Freescale Semiconductor, Inc. | Wafer scribing method and wafer scribing device |
| US7279792B2 (en) | 2004-01-19 | 2007-10-09 | Casio Micronics Co., Ltd | Semiconductor device and method of manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1302979A3 (en) | Method of forming through-hole or recess in silicon substrate | |
| KR102629529B1 (ko) | 처리 시스템 및 처리 방법 | |
| JP2005064230A (ja) | 板状物の分割方法 | |
| JP2019175976A (ja) | 素子チップの製造方法 | |
| US5877064A (en) | Method for marking a wafer | |
| US8703410B2 (en) | Substrate having a mark formed on a surface thereof by a CO2 laser beam | |
| US5956596A (en) | Method of forming and cleaning a laser marking region at a round zone of a semiconductor wafer | |
| JP2021181593A (ja) | 蒸着マスク、蒸着マスクの製造方法、蒸着方法、有機半導体素子の製造方法及び有機ｅｌ表示装置の製造方法 | |
| JPH10106905A (ja) | 半導体装置 | |
| US20080009093A1 (en) | Silicon material having a mark on the surface thereof and the method of making the same | |
| US8525136B2 (en) | Work piece with concealed surface defects | |
| US5863411A (en) | Method for forming a minute pattern in a metal workpiece | |
| JP5549403B2 (ja) | 半導体装置の製造方法 | |
| US6914006B2 (en) | Wafer scribing method and wafer scribing device | |
| JPH0799335A (ja) | 半導体膜の除去加工方法及び光起電力素子の製造方法 | |
| US20040087186A1 (en) | Using sonic energy in connection with laser-assisted direct imprinting | |
| JP2002164264A (ja) | ソフトレーザーマーク印字方法及び装置 | |
| JP2001015407A (ja) | 半導体装置の製造方法 | |
| JPH04206626A (ja) | 周辺レジスト除去方法 | |
| JPH09223648A (ja) | 半導体ウェ−ハのマ−キング方法及びマ−キング装置 | |
| JPH0232526A (ja) | 基板周縁露光装置 | |
| JP2804203B2 (ja) | 液晶表示装置の欠陥修正方法 | |
| JP7471746B2 (ja) | チャックテーブル、及びチャックテーブルの製造方法 | |
| JPS6045011A (ja) | 半導体ウエ−ハ及びその製造方法 | |
| JP2000195767A (ja) | 半導体基板のマーキング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20041214 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050210 |
|
| RD01 | Notification of change of attorney |
Effective date: 20051227 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060404 |