JPH0997798A - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JPH0997798A JPH0997798A JP7274834A JP27483495A JPH0997798A JP H0997798 A JPH0997798 A JP H0997798A JP 7274834 A JP7274834 A JP 7274834A JP 27483495 A JP27483495 A JP 27483495A JP H0997798 A JPH0997798 A JP H0997798A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- region
- base
- bipolar transistor
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ホットキャリア効果による特性劣化を防止す
ることができるバイポーラトランジスタの製造方法を提
供する。 【解決手段】 酸化膜をマスクとして高濃度の第１のエ
ミッタ拡散領域を形成した後、酸化膜を除去し、第１の
エミッタ領域１１の周辺にリンを含むポリシリコンを選
択的に残し、このポリシリコン膜１３からリンを拡散
し、低濃度の第２のエミッタ領域１５を形成する。
ることができるバイポーラトランジスタの製造方法を提
供する。 【解決手段】 酸化膜をマスクとして高濃度の第１のエ
ミッタ拡散領域を形成した後、酸化膜を除去し、第１の
エミッタ領域１１の周辺にリンを含むポリシリコンを選
択的に残し、このポリシリコン膜１３からリンを拡散
し、低濃度の第２のエミッタ領域１５を形成する。
Description
【０００１】
【発明の属する技術分野】この発明は、バイポーラトラ
ンジスタの製造方法に関し、特に、ホットキャリア効果
による特性劣化を抑制することができるバイポーラトラ
ンジスタの製造方法に関する。
ンジスタの製造方法に関し、特に、ホットキャリア効果
による特性劣化を抑制することができるバイポーラトラ
ンジスタの製造方法に関する。
【０００２】
【従来の技術】バイポーラトランジスタのエミッタ、ベ
ース間の空乏層電界によって加速されたホットキャリア
は、表面準位を形成したり、ホットキャリア自体がエミ
ッタ、ベース接合近傍の酸化膜中に注入、捕獲され、バ
イポーラトランジスタの特性劣化の原因となる。特に、
エミッタ、ベース接合に逆バイアスがかかると、電流増
幅率ｈFEの劣化が生じることはよく知られている。これ
は、酸化膜中に注入、捕獲されたキャリアが、順方向動
作時に界面でホールとの再結合をおこしたり、ベース電
流の増加をもたらすためと考えられる。
ース間の空乏層電界によって加速されたホットキャリア
は、表面準位を形成したり、ホットキャリア自体がエミ
ッタ、ベース接合近傍の酸化膜中に注入、捕獲され、バ
イポーラトランジスタの特性劣化の原因となる。特に、
エミッタ、ベース接合に逆バイアスがかかると、電流増
幅率ｈFEの劣化が生じることはよく知られている。これ
は、酸化膜中に注入、捕獲されたキャリアが、順方向動
作時に界面でホールとの再結合をおこしたり、ベース電
流の増加をもたらすためと考えられる。
【０００３】しかし、ＢｉＣＭＯＳ構造の半導体装置で
は、基本回路の構成上、バイポーラトランジスタのエミ
ッタ、ベース間に過渡的に逆バイアスが加わり、このよ
うなホットキャリア効果によるｈFEの劣化は、避けて通
ることができない。
は、基本回路の構成上、バイポーラトランジスタのエミ
ッタ、ベース間に過渡的に逆バイアスが加わり、このよ
うなホットキャリア効果によるｈFEの劣化は、避けて通
ることができない。
【０００４】従来、このようなホットキャリア効果によ
るバイポーラトランジスタの特性劣化を抑制するため、
図８に示す構造が提案されている。図において、１はＰ
型シリコン基板、２はＮ型埋込層、３はチャネルストッ
パー、４はＮ型エピタキシャル層、５はＬＯＣＯＳ酸化
膜、６はコレクタの一部を構成するＮ型埋込層、８はベ
ース領域、１０は酸化膜、１１は高濃度のエミッタ領
域、１２はエミッタ電極、１５は低濃度のエミッタ領
域、１６はベース電極、１７はコレクタ電極、１８はエ
ミッタ電極の引き出し電極を示す。図に示すように、ベ
ース領域８の表面に、低濃度のエミッタ領域１５を、高
濃度のエミッタ領域１１を取り囲むように設けることに
よって、最大電界を低減し、ｈFEの劣化防止を目的とし
ている。
るバイポーラトランジスタの特性劣化を抑制するため、
図８に示す構造が提案されている。図において、１はＰ
型シリコン基板、２はＮ型埋込層、３はチャネルストッ
パー、４はＮ型エピタキシャル層、５はＬＯＣＯＳ酸化
膜、６はコレクタの一部を構成するＮ型埋込層、８はベ
ース領域、１０は酸化膜、１１は高濃度のエミッタ領
域、１２はエミッタ電極、１５は低濃度のエミッタ領
域、１６はベース電極、１７はコレクタ電極、１８はエ
ミッタ電極の引き出し電極を示す。図に示すように、ベ
ース領域８の表面に、低濃度のエミッタ領域１５を、高
濃度のエミッタ領域１１を取り囲むように設けることに
よって、最大電界を低減し、ｈFEの劣化防止を目的とし
ている。
【０００５】しかし従来の方法でも、構造上酸化膜１０
が依然として存在するため、本質的な改善方法とはなら
ず、エミッタ、ベース間でツェナーダイオードを形成し
ようとすると、ツェナー電圧が変動し、高周波回路で必
要な整流回路として使用することができなかった。
が依然として存在するため、本質的な改善方法とはなら
ず、エミッタ、ベース間でツェナーダイオードを形成し
ようとすると、ツェナー電圧が変動し、高周波回路で必
要な整流回路として使用することができなかった。
【０００６】
【発明が解決しようとする課題】従来構造のバイポーラ
トランジスタでは、エミッタ電極近傍に酸化膜が存在す
るため、エミッタ、ベース間の空乏層電界によって加速
されたホットキャリアが、エミッタ、ベース接合近傍の
酸化膜中に注入、捕獲され、順方向動作時に界面でホー
ルとの再結合をおこしたり、ベース電流の増加をもたら
すといった特性劣化が発生するという問題点があった。
本発明は、上記問題点を解決するため、エミッタ電極近
傍に酸化膜のない構造のバイポーラトランジスタを提供
することを目的とする。
トランジスタでは、エミッタ電極近傍に酸化膜が存在す
るため、エミッタ、ベース間の空乏層電界によって加速
されたホットキャリアが、エミッタ、ベース接合近傍の
酸化膜中に注入、捕獲され、順方向動作時に界面でホー
ルとの再結合をおこしたり、ベース電流の増加をもたら
すといった特性劣化が発生するという問題点があった。
本発明は、上記問題点を解決するため、エミッタ電極近
傍に酸化膜のない構造のバイポーラトランジスタを提供
することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
本発明は、一導電型の半導体基板に、逆導電型の埋込層
を形成し、該埋込層上に逆導電型のエピタキシャル層を
成長させ、素子分離を行ない、コレクタ領域を形成した
半導体基板上にバイポーラトランジスタを形成する製造
方法において、前記エピタキシャル層表面にベース領域
を形成する工程と、該ベース領域上にエミッタ用マスク
を形成し、第一のエミッタ領域を形成する工程と、該エ
ミッタ用マスクを除去する工程と、前記第一のエミッタ
領域周辺に、前記第一のエミッタ領域と同一導電型で、
かつ前記第一のエミッタ領域の不純物濃度より低い不純
物濃度の第二のエミッタ領域を形成する工程と、前記エ
ミッタ、ベース及びコレクタ領域に接続する電極をそれ
ぞれ形成する工程を含むことを特徴とし、エミッタ領域
近傍に、酸化膜が存在しない構造のバイポーラトランジ
スタを形成する。
本発明は、一導電型の半導体基板に、逆導電型の埋込層
を形成し、該埋込層上に逆導電型のエピタキシャル層を
成長させ、素子分離を行ない、コレクタ領域を形成した
半導体基板上にバイポーラトランジスタを形成する製造
方法において、前記エピタキシャル層表面にベース領域
を形成する工程と、該ベース領域上にエミッタ用マスク
を形成し、第一のエミッタ領域を形成する工程と、該エ
ミッタ用マスクを除去する工程と、前記第一のエミッタ
領域周辺に、前記第一のエミッタ領域と同一導電型で、
かつ前記第一のエミッタ領域の不純物濃度より低い不純
物濃度の第二のエミッタ領域を形成する工程と、前記エ
ミッタ、ベース及びコレクタ領域に接続する電極をそれ
ぞれ形成する工程を含むことを特徴とし、エミッタ領域
近傍に、酸化膜が存在しない構造のバイポーラトランジ
スタを形成する。
【０００８】また、第二のエミッタ領域を形成する工程
は、ポリシリコン膜からリンを拡散することにより行
い、その後このポリシリコン膜は、除去されることな
く、エミッタ電極の一部を構成するようにしたものであ
る。
は、ポリシリコン膜からリンを拡散することにより行
い、その後このポリシリコン膜は、除去されることな
く、エミッタ電極の一部を構成するようにしたものであ
る。
【０００９】
【発明の実施の形態】以下、ＮＰＮバイポーラトランジ
スタの製造方法を例にとり、本発明を説明する。図１乃
至図７は本発明の製造方法の一実施例を説明する断面図
である。Ｐ型シリコン基板１にコレクタの一部を構成す
るＮ型埋込層２及びＰ型拡散領域からなるチャネルスト
ッパー３を形成し、１Ωｃｍで２ミクロンの厚さのＮ型
エピタキシャル層４を成長させる。その後、酸化膜及び
窒化膜をマスクとしてＮ型エピタキシャル層４表面に６
５００オングストロームの素子分離用のＬＯＣＯＳ酸化
膜５を形成する。Ｎ型エピタキシャル層４の一部にコレ
クタの一部を形成するＮ型拡散層６を形成し、先に形成
したＮ型埋込層２と接続させ、コレクタを形成する。こ
の時、Ｎ型エピタキシャル層４表面には、４００オング
ストローム程度の薄い酸化膜７が形成される。Ｎ型エピ
タキシャル層４表面に薄い酸化膜７を通して、ボロンイ
オンを加速電圧５５ＫｅＶ、ドーズ量８×Ｅ１３ｃｍ2
で注入し、Ｐ型ベース領域８を形成する。さらにベース
領域８の一部に、ボロンイオンを加速電圧３０ＫｅＶ、
ドーズ量２×Ｅ１５ｃｍ2で注入し、ベース電極と接続
するためベース領域８より不純物濃度の高いＰ+型ベー
スコンタクト領域９を形成する（図１）。
スタの製造方法を例にとり、本発明を説明する。図１乃
至図７は本発明の製造方法の一実施例を説明する断面図
である。Ｐ型シリコン基板１にコレクタの一部を構成す
るＮ型埋込層２及びＰ型拡散領域からなるチャネルスト
ッパー３を形成し、１Ωｃｍで２ミクロンの厚さのＮ型
エピタキシャル層４を成長させる。その後、酸化膜及び
窒化膜をマスクとしてＮ型エピタキシャル層４表面に６
５００オングストロームの素子分離用のＬＯＣＯＳ酸化
膜５を形成する。Ｎ型エピタキシャル層４の一部にコレ
クタの一部を形成するＮ型拡散層６を形成し、先に形成
したＮ型埋込層２と接続させ、コレクタを形成する。こ
の時、Ｎ型エピタキシャル層４表面には、４００オング
ストローム程度の薄い酸化膜７が形成される。Ｎ型エピ
タキシャル層４表面に薄い酸化膜７を通して、ボロンイ
オンを加速電圧５５ＫｅＶ、ドーズ量８×Ｅ１３ｃｍ2
で注入し、Ｐ型ベース領域８を形成する。さらにベース
領域８の一部に、ボロンイオンを加速電圧３０ＫｅＶ、
ドーズ量２×Ｅ１５ｃｍ2で注入し、ベース電極と接続
するためベース領域８より不純物濃度の高いＰ+型ベー
スコンタクト領域９を形成する（図１）。
【００１０】ＣＶＤ法により、Ｐ型シリコン基板１表面
に２０００オングストロームの酸化膜１０を形成する。
エミッタ領域を形成するため、エミッタ形成予定領域の
酸化膜１０及び薄い酸化膜７をエッチング除去し、Ｎ型
エピタキシャル領域４の表面に形成したベース領域８を
露出させる（図２）。この時、酸化膜１０及び７のエッ
チングは、全膜厚の９０％程度をドライエッチングした
後、残りは湿式エッチングにより行うことで、エミッタ
形成予定領域のダメージを少なくすることができる。
に２０００オングストロームの酸化膜１０を形成する。
エミッタ領域を形成するため、エミッタ形成予定領域の
酸化膜１０及び薄い酸化膜７をエッチング除去し、Ｎ型
エピタキシャル領域４の表面に形成したベース領域８を
露出させる（図２）。この時、酸化膜１０及び７のエッ
チングは、全膜厚の９０％程度をドライエッチングした
後、残りは湿式エッチングにより行うことで、エミッタ
形成予定領域のダメージを少なくすることができる。
【００１１】エミッタ電極を形成するため、全面に３５
００オングストロームのポリシリコン膜を形成する。こ
のポリシリコン膜中にエミッタ拡散不純物となり砒素を
イオン注入する。（ポリシリコン膜をドープドポリシリ
コン膜を用いたときは、この注入工程を省略することが
できる。）その後、１０００℃、１０秒間の熱処理を行
ない、Ｎ型の第一のエミッタ領域１１を形成する。その
後、ポリシリコン膜をパターニングしてエミッタ電極１
２とする（図３）。
００オングストロームのポリシリコン膜を形成する。こ
のポリシリコン膜中にエミッタ拡散不純物となり砒素を
イオン注入する。（ポリシリコン膜をドープドポリシリ
コン膜を用いたときは、この注入工程を省略することが
できる。）その後、１０００℃、１０秒間の熱処理を行
ない、Ｎ型の第一のエミッタ領域１１を形成する。その
後、ポリシリコン膜をパターニングしてエミッタ電極１
２とする（図３）。
【００１２】バッファードフッ酸により、酸化膜１０及
び７を選択除去する（図４）。ＣＶＤ法による酸化膜１
０は、熱酸化により形成した酸化膜より、エッチング速
度が速いから、ＬＯＣＯＳ酸化膜５はほとんどエッチン
グされない。次に、リンドープしたポリシリコン膜１３
を全面に形成する。ここで、エミッタ電極１２の近傍の
Ｎ型エピタキシャル層４表面に露出する第一のエミッタ
領域１１及びベース領域８は、ポリシリコン膜１３で全
部被覆されるようにする（図５）。
び７を選択除去する（図４）。ＣＶＤ法による酸化膜１
０は、熱酸化により形成した酸化膜より、エッチング速
度が速いから、ＬＯＣＯＳ酸化膜５はほとんどエッチン
グされない。次に、リンドープしたポリシリコン膜１３
を全面に形成する。ここで、エミッタ電極１２の近傍の
Ｎ型エピタキシャル層４表面に露出する第一のエミッタ
領域１１及びベース領域８は、ポリシリコン膜１３で全
部被覆されるようにする（図５）。
【００１３】ポリシリコン膜１３を異方性エッチングす
ることで、エミッタ電極１２近傍にリンドープしたポリ
シリコン膜１３を残し、Ｎ型エピタキシャル層４表面に
形成されたベース領域８を露出させる。このポリシリコ
ン膜１３の少なくとも一部は、第１のエミッタ領域１１
が形成されていないベース領域８と接触するように残さ
れる。その後、全面に層間絶縁膜となる酸化膜１４を形
成する。８５０℃、１５秒間の加熱処理を行うことで、
残されたポリシリコン膜１３に含まれる不純物をベース
領域８表面に拡散し、第一のエミッタ領域１１より低不
純物濃度のＮ-型の第二のエミッタ領域１５を形成する
（図６）。リンは砒素に較べて、拡散係数が大きいの
で、先に形成した第一のエミッタ領域１１の不純物分布
はほとんど変化させることなく、第二のエミッタ領域１
５を形成することができる。
ることで、エミッタ電極１２近傍にリンドープしたポリ
シリコン膜１３を残し、Ｎ型エピタキシャル層４表面に
形成されたベース領域８を露出させる。このポリシリコ
ン膜１３の少なくとも一部は、第１のエミッタ領域１１
が形成されていないベース領域８と接触するように残さ
れる。その後、全面に層間絶縁膜となる酸化膜１４を形
成する。８５０℃、１５秒間の加熱処理を行うことで、
残されたポリシリコン膜１３に含まれる不純物をベース
領域８表面に拡散し、第一のエミッタ領域１１より低不
純物濃度のＮ-型の第二のエミッタ領域１５を形成する
（図６）。リンは砒素に較べて、拡散係数が大きいの
で、先に形成した第一のエミッタ領域１１の不純物分布
はほとんど変化させることなく、第二のエミッタ領域１
５を形成することができる。
【００１４】ここで、エミッタ電極近傍に酸化膜が存在
しないため、エミッタ、ベース間の空乏層電界によって
加速されたホットキャリアが、エミッタ、ベース接合近
傍の酸化膜中に注入、捕獲され、順方向動作時に界面で
ホールとの再結合をおこしたり、ベース電流の増加する
といった特性劣化、いわゆるホットキャリア効果が発生
することはない。又、残されたポリシリコン膜１３は、
エミッタ電極１２と同電位となり、エミッタ電極として
作用するから、ポリシリコン膜１３を除去する工程は不
要である。
しないため、エミッタ、ベース間の空乏層電界によって
加速されたホットキャリアが、エミッタ、ベース接合近
傍の酸化膜中に注入、捕獲され、順方向動作時に界面で
ホールとの再結合をおこしたり、ベース電流の増加する
といった特性劣化、いわゆるホットキャリア効果が発生
することはない。又、残されたポリシリコン膜１３は、
エミッタ電極１２と同電位となり、エミッタ電極として
作用するから、ポリシリコン膜１３を除去する工程は不
要である。
【００１５】以下、通常の製造方法に従い、酸化膜１４
にコンタクトホールを形成し、ベース電極１６、コレク
タ電極１７、エミッタの引き出し用電極１８を形成し、
バイポーラトランジスタを完成する。
にコンタクトホールを形成し、ベース電極１６、コレク
タ電極１７、エミッタの引き出し用電極１８を形成し、
バイポーラトランジスタを完成する。
【００１６】
【発明の効果】以上説明したように本発明は、エミッタ
電極近傍に酸化膜が存在しないため、エミッタ、ベース
間の空乏層電界によって加速されたホットキャリアが、
エミッタ、ベース接合近傍の酸化膜中に注入、捕獲さ
れ、順方向動作時に界面でホールとの再結合をおこした
り、ベース電流の増加をもたらすといった特性劣化が発
生することはない。また、エミッタ領域を高濃度不純物
領域とその周辺に低濃度不純物領域を付加する構造とし
たため、最大電界を低減し、ｈFEの劣化を防止すること
ができる。製造工程は、従来の第２のエミッタ領域を有
さないバイポーラトランジスタの製造方法と比較して
も、ポリシリコン膜１３の形成とそのエッチング、及び
第２のエミッタ領域１５を形成するための加熱処理の工
程といった、簡単な工程の付加のみで、簡便にホットキ
ャリア効果による特性劣化を抑制することができるバイ
ポーラトランジスタを提供することができた。
電極近傍に酸化膜が存在しないため、エミッタ、ベース
間の空乏層電界によって加速されたホットキャリアが、
エミッタ、ベース接合近傍の酸化膜中に注入、捕獲さ
れ、順方向動作時に界面でホールとの再結合をおこした
り、ベース電流の増加をもたらすといった特性劣化が発
生することはない。また、エミッタ領域を高濃度不純物
領域とその周辺に低濃度不純物領域を付加する構造とし
たため、最大電界を低減し、ｈFEの劣化を防止すること
ができる。製造工程は、従来の第２のエミッタ領域を有
さないバイポーラトランジスタの製造方法と比較して
も、ポリシリコン膜１３の形成とそのエッチング、及び
第２のエミッタ領域１５を形成するための加熱処理の工
程といった、簡単な工程の付加のみで、簡便にホットキ
ャリア効果による特性劣化を抑制することができるバイ
ポーラトランジスタを提供することができた。
【図１】本発明の一実施例の製造方法を説明する断面図
である。
である。
【図２】本発明の一実施例の製造方法を説明する断面図
である。
である。
【図３】本発明の一実施例の製造方法を説明する断面図
である。
である。
【図４】本発明の一実施例の製造方法を説明する断面図
である。
である。
【図５】本発明の一実施例の製造方法を説明する断面図
である。
である。
【図６】本発明の一実施例の製造方法を説明する断面図
である。
である。
【図７】本発明の一実施例の製造方法を説明する断面図
である。
である。
【図８】従来のこの種のバイポーラトランジスタの構造
を説明する断面図である。
を説明する断面図である。
１ Ｐ型シリコン基板 ２ Ｎ型埋込層 ３ チャネルストッパー ４ Ｎ型エピタキシャル層 ５ ＬＯＣＯＳ酸化膜 ６ Ｎ型拡散層 ７ 酸化膜 ８ ベース領域 ９ ベースコンタクト領域 １０ 酸化膜 １１ 第一のエミッタ領域 １２ エミッタ電極 １３ ポリシリコン膜 １４ 酸化膜 １５ 第二のエミッタ領域 １６ ベース電極 １７ コレクタ電極 １８ 引き出し用電極
Claims (2)
- 【請求項１】 一導電型の半導体基板に、逆導電型の埋
込層を形成し、該埋込層上に逆導電型のエピタキシャル
層を成長させ、素子分離を行ない、コレクタ領域を形成
した半導体基板上にバイポーラトランジスタを形成する
製造方法において、 前記エピタキシャル層表面にベース領域を形成する工程
と、 該ベース領域上にエミッタ用マスクを形成し、第一のエ
ミッタ領域を形成する工程と、 該エミッタ用マスクを除去する工程と、 前記第一のエミッタ領域周辺に、該第一のエミッタ領域
と同一導電型で、かつ該第一のエミッタ領域の不純物濃
度より低い不純物濃度の第二のエミッタ領域を形成する
工程と、 前記エミッタ、ベース及びコレクタ領域に接続する電極
をそれぞれ形成する工程を含むことを特徴とするバイポ
ーラトランジスタの製造方法。 - 【請求項２】 請求項１記載のバイポーラトランジスタ
の製造方法において、前記第二のエミッタ領域を形成す
る工程は、ポリシリコン膜からリンを拡散する工程を含
むことと、該ポリシリコン膜は、エミッタ電極の一部を
構成することを特徴とするバイポーラトランジスタの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27483495A JP3663238B2 (ja) | 1995-09-28 | 1995-09-28 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27483495A JP3663238B2 (ja) | 1995-09-28 | 1995-09-28 | バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0997798A true JPH0997798A (ja) | 1997-04-08 |
| JP3663238B2 JP3663238B2 (ja) | 2005-06-22 |
Family
ID=17547239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27483495A Expired - Fee Related JP3663238B2 (ja) | 1995-09-28 | 1995-09-28 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3663238B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006196550A (ja) * | 2005-01-11 | 2006-07-27 | Denso Corp | 半導体装置の製造方法 |
-
1995
- 1995-09-28 JP JP27483495A patent/JP3663238B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006196550A (ja) * | 2005-01-11 | 2006-07-27 | Denso Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3663238B2 (ja) | 2005-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3186691B2 (ja) | 半導体装置及びその形成方法 | |
| JP4077529B2 (ja) | トレンチ拡散ｍｏｓトランジスタの製造方法 | |
| EP0233202A4 (en) | MANUFACTURE OF A SEMICONDUCTOR DEVICE WITH BURIAL OXIDE. | |
| JPH10326793A (ja) | 半導体装置の製造方法 | |
| JPH07202166A (ja) | 半導体装置 | |
| JP3663238B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2004079726A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH11145155A (ja) | 半絶縁ポリシリコン（ｓｉｐｏｓ）膜を用いた電力半導体装置の製造方法 | |
| JP2917646B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0618200B2 (ja) | ラテラルトランジスタ半導体装置の製造方法 | |
| KR19990065744A (ko) | 콜렉터와 에미터 사이에 다이오드를 내장한 바이폴라 트랜지스터 및 그 제조방법 | |
| JPS5837990B2 (ja) | 半導体装置の製造方法 | |
| KR100275537B1 (ko) | 컬렉터 단결정 박막의 과성장을 이용한 쌍극자 트랜지스터 제조방법 | |
| KR100188093B1 (ko) | 고속 바이 시 모스 트랜지스터 및 그 제조 방법 | |
| JPH0451981B2 (ja) | ||
| JP3938569B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR100319872B1 (ko) | 신뢰성이개선된바이씨모스(BiCMOS)반도체장치의제조방법 | |
| JP2573303B2 (ja) | 半導体装置の製造方法 | |
| JP2888652B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP3132023B2 (ja) | 半導体装置の製造方法 | |
| JP3077638B2 (ja) | 半導体装置の製造方法 | |
| JPH0834214B2 (ja) | 半導体装置の製造方法 | |
| JPH05109745A (ja) | 半導体装置 | |
| JPH0485936A (ja) | 半導体装置の製造方法 | |
| JPH05326544A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050328 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130401 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140401 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |