JPH0982851A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0982851A
JPH0982851A JP7235609A JP23560995A JPH0982851A JP H0982851 A JPH0982851 A JP H0982851A JP 7235609 A JP7235609 A JP 7235609A JP 23560995 A JP23560995 A JP 23560995A JP H0982851 A JPH0982851 A JP H0982851A
Authority
JP
Japan
Prior art keywords
bonding
chip
film
semiconductor device
polyimide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7235609A
Other languages
English (en)
Inventor
Eigo Shirakashi
衛吾 白樫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP7235609A priority Critical patent/JPH0982851A/ja
Publication of JPH0982851A publication Critical patent/JPH0982851A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 ワイヤーボンディング時にチップ表面に設け
られている外部からの機械的衝撃を緩衝するための硬化
樹脂膜にクラック及び破壊が生じることがない半導体チ
ップを提供する。 【解決手段】 半導体チップ１の表面にポリイミド膜２
が形成され、このポリイミド膜２に、半導体チップ１の
チップ表面に形成されているボンディングパッド３，１
１をボンディングボール４に接続するための開口５，１
２が形成されている。ポリイミド膜２の開口部５，１２
の周辺部は厚みの小さいポリイミド膜２ａになってい
る。金線７の一端のボンディングボール４が開口５から
表出するボンディングパッド３に接着され、金線７の他
端がインナーリード８に接続されている。ワイヤボンデ
ィングがなされた半導体チップ１がインナーリード８と
ともに封止樹脂９にて封止される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に、チップ表面のボンディングパッドへのワイヤーボ
ンディング作業時に、チップ表面に設けられているチッ
プ表面への外部からの機械的衝撃を緩衝するための硬化
樹脂膜にクラック及び破壊が生じることがないチップ表
面構造を備えた半導体装置に関するものである。
【０００２】
【従来の技術】近年、半導体部品は高集積化，高密度化
の傾向にあり、それに伴い半導体装置に搭載する半導体
チップは、微細化，大型化している。一方、半導体チッ
プのケースであるパッケージは安価な樹脂封止型のもの
が多く使用されている。しかしながら、半導体チップの
微細化，大型化にともなって、半導体チップは封止樹脂
からの応力を強く受けるようになり、例えば封止樹脂中
のシリカ充填剤によって半導体チップの表面保護膜（例
えばＳｉＯ2 膜，Ｓｉ3Ｎ4膜）にクラックが発生した
り、さらには配線の断線，特性変動を引き起こし、半導
体チップが不良になるという事故がしばしば報告される
ようになってきている。そこで多くの半導体メーカーで
はチップ表面に外部からの衝撃を緩衝する緩衝剤として
ポリイミド膜等の硬化樹脂膜を形成して，前記問題点を
解消する試みがなされている。ポリイミド膜を緩衝剤と
して用いてなる半導体チップが搭載された半導体装置の
一具体例を図７に示す。図７は半導体装置の要部断面を
拡大して示した図であり、図において、１３は半導体チ
ップ、１４，１５はボンディングパッド、１７はポリイ
ミド膜、１６，２３はポリイミド膜１７に形成された近
接してとなり合う開口、１８は金線、１９は金線の先端
に形成されたボンディングボール、２０はインナーリー
ド、２１はアウターリード、２２は封止樹脂、２４はポ
リイミド膜１７のクラック部分、２５はポリイミド膜１
７の界面剥離部分、２６はポリイミド膜１７の開口１
６，２３の間に位置する部分である。この半導体装置で
は、インナーリード２０に直接導通しているアウターリ
ード２１が半導体装置の外部にあることにより、半導体
チップ１３の内部からの電気信号及び外部基板（図示せ
ず）からの電気信号が入出力されるようになっている。
【０００３】かかる半導体装置の製造工程を簡単に説明
すると、所定の工程を終了した半導体チップ１３の表面
にポリイミド膜１７を形成し、このポリイミド膜１７
に、ボンディングパッド１４とボンディングボール１９
を接続するために開口２３を形成する。ワイヤーボンダ
ーによって金線１８の先端を電気スパーク等によって溶
融させて形成したボンディングボール１９を、ボンディ
ングパッド１４に熱、超音波、荷重等を用いて接着す
る。そして、ボンディングパッド１４と金線１８の一端
を接続し、金線１８の他端をインナーリード２０に接続
し、しかる後、このようにしてワイヤーボンディングが
なされた半導体チップ１３を封止樹脂２２にて封止する
と、半導体装置が完成する。
【０００４】
【発明が解決しようとする課題】前記半導体装置の製造
工程におけるワイヤーボンディング工程時、ワイヤーボ
ンディング設備の精度が十分でない場合や、設備異常，
オペレーターの操作及び設定ミス等によってボンディン
グボール１９の接着位置がボンディングパッド１４の中
心から著しくずれる場合がある。この場合、ポリイミド
膜１７の開口２３の端部とボンディングボール１９が接
触して、かかる端部にクラック２４が発生し、半導体チ
ップ１３とポリイミド膜１７の間に界面剥離（２５）が
発生する。この界面剥離（２５）が発生すると、当該剥
離部分２５に水分が侵入し、半導体チップ１３が耐湿性
不良を起こし、半導体装置の信頼性が著しく低下してし
まう。
【０００５】また、半導体チップ１３に前記ボンディン
グパッド１４とは異なるボンディングパッド１５が前記
ボンディングパッド１４に近接して設けられている場
合、近接する二つのボンディングパッド１４，１５を隔
てるポリイミド膜１７は、その膜厚に対する膜幅が狭い
ために非常に強度が弱くなる。このため、かかるポリイ
ミド膜１７は、前記したようなワイヤーボンディング工
程時のボンディングボール１９との接触によって破壊し
たり、また、半導体装置の製造工程および半導体装置の
信頼性試験時において破壊することがあり、これによ
り、半導体チップ１３が前記の耐湿性不良を起こした
り、また、ボンディングパッド１４とボンディングパッ
ド１５間の電気的絶縁が保たれなくなってしまうといっ
た不具合を生じる。また、このような半導体チップ１３
に２つのボンディングパッド１４，１５が近接して設け
られている場合、かかるボンディングパッド１４，１５
を表出させるための開口１６，２３をポリイミド膜１７
に形成する工程において、開口１６，２３間に残される
ポリイミド膜２６の膜厚に対する膜幅が著しく小さくな
るため、ポリイミド膜１７のエッチング作業が困難にな
る。
【０００６】本発明は上記のような課題に鑑みてなされ
たものであり、ワイヤーボンディング時にチップ表面に
設けられている外部からの機械的衝撃を緩衝するための
硬化樹脂膜にクラック及び破壊が生じることがない半導
体チップを提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明にかかる半導体装
置は、チップ表面が外部からの機械的衝撃を緩衝するた
めの硬化樹脂膜で被覆され、当該硬化樹脂膜に前記チッ
プ表面に形成されているワイヤーボンディング用のボン
ディングパッドを表出させるための開口が形成されてな
る半導体装置において、前記硬化樹脂膜の前記開口の周
辺に位置する領域がその他の領域よりも小さい厚みに形
成され、当該厚みが前記ボンディングパッドにボンディ
ングされるべきワイヤーボンディングボールの厚みの半
分以下になっていることを特徴とするものである。
【０００８】前記構成においては、前記チップ表面を被
覆する硬化樹脂膜に、前記チップ表面に形成されている
２個以上の前記ボンディングパッドをそれぞれ表出させ
るための２個以上の開口が形成されており、前記硬化樹
脂膜の前記２個以上の開口のうちの互いに隣接する２つ
の開口間に位置している部分が、前記小さい厚みに形成
されているのが好ましい。
【０００９】また前記構成においては、前記チップ表面
を被覆する硬化樹脂膜に、前記チップ表面に形成されて
いる複数の前記ボンディングパッドをそれぞれ表出させ
るための複数の開口が形成されており、前記硬化樹脂膜
の前記複数の開口のそれぞれの周辺領域を含む一繋がり
の領域が、前記小さい厚みに形成されているのが好まし
い。
【００１０】また前記構成においては、前記硬化樹脂膜
がポリイミド膜であるのが好ましい。
【００１１】
【発明の実施の形態】本発明の半導体装置においては、
チップ表面が外部からの機械的衝撃を緩衝するための硬
化樹脂膜で被覆され、当該硬化樹脂膜に前記チップ表面
に形成されているワイヤーボンディング用のボンディン
グパッドを表出させるための開口が形成されてなる半導
体装置において、前記硬化樹脂膜の前記開口の周辺に位
置する領域がその他の領域よりも小さい厚みに形成さ
れ、当該厚みが前記ボンディングパッドにボンディング
されるべきワイヤーボンディングボールの厚みの半分以
下になっていることにより、ワイヤーボンディング時に
ワイヤーボンディングボールのボンディング位置がずれ
ても、前記硬化樹脂膜の前記ボンディングパッドを表出
させるための開口の周辺領域が前記ワイヤーボンディン
グボールの厚みの半分以下の厚みになっているので、当
該周辺領域にワイヤーボンディングボールが接触するこ
とを防止することができ、硬化樹脂膜にクラックや破壊
が生じるのを防止することができる。また、かかる硬化
樹脂膜にクラックや破壊が生じるのを防止することがで
きるので、ワイヤーボンディング作業におけるワイヤー
ボンディング位置のマージンを拡大でき、ワイヤーボン
ディング作業の高速化を図ることができる。
【００１２】また本発明においては、前記構成の好まし
い例として、前記チップ表面を被覆する硬化樹脂膜に、
前記チップ表面に形成されている２個以上の前記ボンデ
ィングパッドをそれぞれ表出させるための２個以上の開
口が形成されており、前記硬化樹脂膜の前記２個以上の
開口のうちの互いに隣接する２つの開口間に位置してい
る部分が、前記小さい厚みに形成されていると、硬化樹
脂膜の隣接する２つの開口の間の領域は通常その幅が極
めて小さいものとなるが、前記薄い厚みに形成している
ことにより、かかる領域の膜厚に対する膜幅の比（膜幅
／膜厚）を大きくでき、かかる領域の機械的強度が向上
する。従って、硬化樹脂膜の隣接する２つの開口の間の
領域がワイヤーボンディング工程時のボンディングボー
ルとの接触によって破壊したり、また、半導体装置の製
造工程および半導体装置の信頼性試験時において破壊し
たりすることを防止できる。
【００１３】また本発明においては、前記構成の好まし
い例として、前記チップ表面を被覆する硬化樹脂膜に、
前記チップ表面に形成されている複数の前記ボンディン
グパッドをそれぞれ表出させるための複数の開口が形成
されており、前記硬化樹脂膜の前記複数の開口のそれぞ
れの周辺領域を含む一繋がりの領域が、前記小さい厚み
に形成されていると、前記複数の開口のうち互いに隣接
する２つの開口の間にある硬化樹脂膜の膜厚に対する膜
幅の比（膜幅／膜厚）を大きくでき、これの機械的強度
を向上させることができるとともに、チップ表面の微細
な面積の領域において硬化樹脂膜をこれに段差（膜厚
差）が生じるよう加工する必要がなくなるので、加工精
度が向上し、装置の信頼性を高めることができる。
【００１４】また本発明においては、前記構成の好まし
い例として、前記硬化樹脂膜がポリイミド膜であると、
前記硬化樹脂膜が熱的安定性及び耐機械的強度の点で優
れたものとなり、装置の信頼性がより高いものとなる。
【００１５】
【実施例】
（実施例１）図１は本発明の実施例１による半導体装置
の要部構成を拡大して示した断面図であり、図におい
て、１は半導体チップ、２はポリイミド膜、２ａはポリ
イミド膜２より厚みが小さいポリイミド膜、３，１１は
ボンディングパッド、４はボンディングボール、５，１
２はポリイミド膜２（２ａ）に形成された，近接して隣
り合う開口、７は金線、８はインナーリード、９は封止
樹脂、１０はアウターリードである。
【００１６】以下、各構成を更に詳しく構成を説明す
る。所要の製造プロセスを終了し、その表面の所定領域
にボンディングパッド３，１１が形成された半導体チッ
プ１の当該表面にポリイミド膜２が形成されている。こ
のポリイミド膜２の前記ボンディングパッド３，１１を
覆う領域に、ボンディングパッド３，１１を表出させる
ための開口５，１２がフォトリソグラフィー技術，及び
ケミカルエッチング技術を用いて形成され、さらに、開
口５の周辺領域に厚みの小さいポリイミド膜（部分）２
ａがフォトリソグラフィー技術，及びケミカルエッチン
グ技術を用いて形成されている。これら開口５，１２の
形成及び厚みの小さいポリイミド膜（部分）２ａの形成
の順序を逆にしてもよい。ワイヤーボンダーによって金
線７の一端を電気スパーク等によって溶融させて形成し
たボンディングボール４がボンディングパッド３に熱、
超音波、荷重等を用いて接着されている。金線７の他端
はインナーリード８へ接続されている。そして、封止工
程でこれら各構成要素が封止樹脂９にて一体的に封止さ
れている。インナーリード８と直接導通しているアウタ
ーリード１０は半導体装置の外部にあり、金線７，イン
ナーリード８，アウターリード１０によって半導体チッ
プ１の内部からの電気信号、図示しない外部基板からの
電気信号が入出力される。
【００１７】前記構成において、ポリイミド膜２は封止
樹脂９中に含まれるシリカ等の充填材（フィラー）の形
状，粒径等に応じて、この充填材からの機械的衝撃を緩
衝して，半導体チップ１の特性劣化を防止するに必要な
厚みに形成される。厚みの小さいポリイミド膜（部分）
２ａの膜厚は、ボンディングボール４の厚さの半分以下
で極力薄い厚みに形成する。上限値をボンディングボー
ル４の厚さの半分とするのは、ボンディングボールをボ
ンディングした場合、前記図７から分かるように、ボン
ディングボール（１９）は通常その厚さの約半分の部分
（下側部分）がポリイミド膜（１７）の開口端部に接近
するためである。従って、たとえば、ボンディングボー
ル４の厚みが２０μｍであれば、厚みの小さいポリイミ
ド膜（部分）２ａの膜厚は１０μｍ以下にする。また、
下限値は現状のフォトリソグラフィー技術，及びケミカ
ルエッチング技術を駆使して形成することのできる最小
膜厚である。厚みの小さいポリイミド膜（部分）２ａの
膜厚を極力薄くすることにより、ポリイミド膜２ａ
（２）へのボンディングボール４の接触が防止され、ポ
リイミド膜２ａ（２）にクラックや破壊が生じるのを防
止できる。特に、厚みの小さいポリイミド膜（部分）２
ａの膜厚が薄ければ薄い程、ワイヤーボンディング工程
においてボンディングボール４のボンディング位置が理
想的なボンディング位置から大きくずれても、ボンディ
ングボール４とポリイミド膜２ａとの接触を回避するこ
とができ、ワイヤーボンディング工程におけるボンディ
ング位置の作業マージンを拡大することができる。ま
た、図１に示すように、近接して隣り合う開口５，１２
間のポリイミド膜を厚みの小さいポリイミド膜（部分）
２ａにすることにより、膜の機械的強度を向上させるこ
とができる。すなわち、近接して隣り合う開口５，１２
間のポリイミド膜は自ずと微細な幅を有するものになっ
てしまうが、これを厚みの小さいポリイミド膜（部分）
２ａにしてその厚みを極力小さくすることにより、膜厚
に対する膜幅の比（膜幅／膜厚）を大きくでき、膜の機
械強度を向上させることができる。
【００１８】（実施例２）図２は本発明の実施例２によ
る半導体装置における半導体チップの主要部の構成を示
した平面図であり、図において、図１と同一符号は同一
または相当する部分を示している。本実施例の半導体装
置の全体構成は前記実施例１の半導体装置のそれと基本
的に同じである。前記実施例１の半導体装置では、ボン
ディングパッド３，１１と開口５，１２が互いの端部が
同一位置となるよう形成されているが、本実施例では、
この図２に示すように、ポリイミド膜２より厚みが小さ
いポリイミド膜（部分）２ａがボンディングパッド３の
周縁部を覆うように開口５が形成されている。かかる構
成にしても、前記実施例１と同様の効果を得ることがで
きる。
【００１９】（実施例３）図３は本発明の実施例３によ
る半導体装置における半導体チップの主要部の構成を示
した断面図であり、図において、図１と同一符号は同一
または相当する部分を示し、２ｂはテーパー形状の断面
形状を有するポリイミド膜２より厚みが小さいポリイミ
ド膜である。本実施例の半導体装置の全体構成は前記実
施例１の半導体装置のそれと基本的に同じである。前記
実施例１では開口（ボンディングパッド３）の周辺領域
のポリイミド膜を一様にその厚みが小さいポリイミド膜
２ａにしたが、本実施例では開口（ボンディングパッド
３）の周辺領域のポリイミド膜をボンディングパッド３
の端部に向かってその厚みが徐々の減少するテーパー形
状の断面形状を有するポリイミド膜２ｂにしたものであ
る。かかる本実施例の構成にしても、前記実施例１と同
様の効果を得ることができる。
【００２０】（実施例４）図４は本発明の実施例４によ
る半導体装置における半導体チップの主要部の構成を示
した平面図であり、図において、図１と同一符号は同一
または相当する部分を示し、２ｃはポリイミド膜２より
厚みが小さいポリイミド膜である。本実施例の半導体装
置の全体構成は前記実施例１の半導体装置のそれと基本
的に同じである。前記実施例１，２の半導体チップで
は、厚みの小さいポリイミド膜２ａをその外周の形状が
四角形となるように形成したが、本実施例では、この図
４に示すように、厚みの小さいポリイミド膜２ｃをその
外周の形状が楕円になるように形成している。かかる本
実施例の構成にしても、前記実施例１と同様の効果を得
ることができる。即ち、本発明において厚みの小さいポ
リイミド膜の外周形状は任意に形状でよい。尚、厚みの
小さいポリイミド膜２ａのチップ表面における形成範囲
は、ワイヤボンディング作業時にボンディングボール４
がボンディングパッド３の中心からずれる可能性がある
範囲に形成する。このボンディングボール４のずれる可
能性がある範囲は、ボンディングボール４の直径の大き
さ程度で十分である。なぜなら、かかる範囲以上にボン
ディングボール４のボンディング位置がずれると、ボン
ディングパッド３とボンディングボール４の接着面が極
端に減少し、本来のワイヤーボンディングの目的を果た
せなくなるからである。
【００２１】（実施例５）図５は本発明の実施例５によ
る半導体装置における半導体チップの主要部の構成を示
した平面図であり、図において、図１と同一符号は同一
または相当する部分を示し、２ｄはポリイミド膜２より
厚みが小さいポリイミド膜である。本実施例の半導体装
置の全体構成は前記実施例１の半導体装置のそれと基本
的に同じである。本実施例の半導体チップはチップ表面
の中央に複数のボンディングパッド３が互いに近接して
線状に並ぶよう形成され、これら複数のボンディングパ
ッド３の各々の表面に開口５を配して，チップ表面の前
記複数のボンディングパッド３の各々の周辺領域を含む
一繋りの領域に厚みが小さいポリイミド膜２ｄを形成し
たものである。
【００２２】（実施例６）図６は本発明の実施例６によ
る半導体装置における半導体チップの主要部の構成を示
した平面図であり、図において、図１と同一符号は同一
または相当する部分を示し、２ｅはポリイミド膜２より
厚みが小さいポリイミド膜である。本実施例の半導体装
置の全体構成は前記実施例１の半導体装置のそれと基本
的に同じである。本実施例の半導体チップはチップ表面
の周囲及び中央に複数のボンディングパッド３が所定間
隔を空けて線状に並ぶよう形成され、これら複数のボン
ディングパッド３の各々の表面に開口５を配して，チッ
プ表面の前記複数のボンディングパッド３の各々の周辺
領域を含む一繋りの領域に厚みが小さいポリイミド膜２
ｅを形成したものである。
【００２３】かかる実施例５，６の半導体装置において
も、前記実施例１と同様の効果を得ることができる。特
に、実施例６の半導体装置では、チップ表面における所
定間隔を空けて線状に並ぶよう形成された複数のボンデ
ィングパッド３の周辺領域を含む一繋りの領域に、厚み
が小さいポリイミド膜２ｅを形成しているので、チップ
表面の微細（面積の）領域においてポリイミド膜をこれ
に段差（膜厚差）が生じるよう加工する必要がなくな
る。従って、高い加工精度でポリイミド膜のエッチング
加工を行うことができ、装置の信頼性を高めることがで
きる。
【００２４】尚、前記実施例では、チップ表面のポリイ
ミド膜２を形成した後にフォトリソグラフィー技術とケ
ミカルエッチング技術を用いて、厚みの小さいポリイミ
ド膜２ａ〜２ｅを形成するようにしたが、本発明におい
ては、先に厚みの小さいポリイミド膜を形成した後に、
厚みの大きいポリイミド膜を形成して段差を設けるよう
にしてもよい。
【００２５】また、前記実施例では、半導体チップのチ
ップ表面への外部からの機械的衝撃を緩衝するための表
面保護膜としてポリイミド膜を用いたものについて説明
したが、かかる表面保護膜として、ポリイミドとポリイ
ミドとは異なる他の樹脂成分からなるポリイミド系樹
脂、エポキシ系樹脂、フェノール系樹脂等のそれ自体公
知の熱硬化性樹脂や，紫外線等の光によって硬化するそ
れ自体公知の光硬化性樹脂を用いた場合にも本発明を適
用できることは言うまでもない。
【００２６】
【発明の効果】以上のように、本発明にかかる半導体装
置によれば、チップ表面が外部からの機械的衝撃を緩衝
するための硬化樹脂膜で被覆され、当該硬化樹脂膜に前
記チップ表面に形成されているワイヤーボンディング用
のボンディングパッドを表出させるための開口が形成さ
れてなる半導体装置において、前記硬化樹脂膜の前記開
口の周辺に位置する領域がその他の領域よりも小さい厚
みに形成され、当該厚みが前記ボンディングパッドにボ
ンディングされるべきワイヤーボンディングボールの厚
みの半分以下になっているものとしたので、ワイヤーボ
ンディング時にワイヤーボンディングボールのボンディ
ング位置がずれても、前記硬化樹脂膜の前記ボンディン
グパッドを表出させるための開口の周辺領域にワイヤー
ボンディングボールが接触することを防止することがで
きる。従って、ワイヤーボンディング時に硬化樹脂膜に
クラックや破壊が生じるのを防止することができ、しか
も、ワイヤーボンディング位置のマージンを拡大するこ
とができるので、高信頼性の半導体装置を製造歩留りを
製造することができる。
【図面の簡単な説明】
【図１】本発明の実施例１による半導体装置の要部構成
を拡大して示した断面図である。
【図２】本発明の実施例２による半導体装置における半
導体チップの主要部の構成を示した平面図である。
【図３】本発明の実施例３による半導体装置における半
導体チップの主要部の構成を示した断面図である。
【図４】本発明の実施例４による半導体装置における半
導体チップの主要部の構成を示した平面図である。
【図５】本発明の実施例５による半導体装置における半
導体チップの主要部の構成を示した平面図である。
【図６】本発明の実施例６による半導体装置における半
導体チップの主要部の構成を示した平面図である。
【図７】従来の半導体装置の要部構成を拡大して示した
断面図である。
【符号の説明】
１ 半導体チップ ２ ポリイミド膜 ２ａ，２ｃ，２ｄ，２ｅ 厚みが小さいポリイミド膜 ３，１１ ボンディングパッド ４ ボンディングボール ５，１２ 開口 ７ 金線 ８ インナーリード ９ 封止樹脂 １０ アウターリード １３ 半導体チップ １４，１５ ボンディングパッド １６，２３ 開口 １８ 金線 １９ ボンディングボール ２０ インナーリード ２１ アウターリード ２２ 封止樹脂 ２４ ポリイミド膜のクラック部分 ２５ ポリイミド膜の界面剥離部分 ２６ ポリイミド膜の開口間に位置する部分

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 チップ表面が外部からの機械的衝撃を緩
    衝するための硬化樹脂膜で被覆され、当該硬化樹脂膜に
    前記チップ表面に形成されているワイヤーボンディング
    用のボンディングパッドを表出させるための開口が形成
    されてなる半導体装置において、 前記硬化樹脂膜の前記開口の周辺に位置する領域がその
    他の領域よりも小さい厚みに形成され、当該厚みが前記
    ボンディングパッドにボンディングされるべきワイヤー
    ボンディングボールの厚みの半分以下になっていること
    を特徴とする半導体装置。
  2. 【請求項２】 前記チップ表面を被覆する硬化樹脂膜に
    は、前記チップ表面に形成されている２個以上の前記ボ
    ンディングパッドをそれぞれ表出させるための２個以上
    の開口が形成されており、前記硬化樹脂膜の前記２個以
    上の開口のうちの互いに隣接する２つの開口間に位置し
    ている部分が、前記小さい厚みに形成されている請求項
    １に記載の半導体装置。
  3. 【請求項３】 前記チップ表面を被覆する硬化樹脂膜に
    は、前記チップ表面に形成されている複数の前記ボンデ
    ィングパッドをそれぞれ表出させるための複数の開口が
    形成されており、前記硬化樹脂膜の前記複数の開口のそ
    れぞれの周辺領域を含む一繋がりの領域が、前記小さい
    厚みに形成されている請求項１に記載の半導体装置。
  4. 【請求項４】 前記硬化樹脂膜がポリイミド膜である請
    求項１〜３のいずれかに記載の半導体装置。
JP7235609A 1995-09-13 1995-09-13 半導体装置 Pending JPH0982851A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7235609A JPH0982851A (ja) 1995-09-13 1995-09-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7235609A JPH0982851A (ja) 1995-09-13 1995-09-13 半導体装置

Publications (1)

Publication Number Publication Date
JPH0982851A true JPH0982851A (ja) 1997-03-28

Family

ID=16988551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7235609A Pending JPH0982851A (ja) 1995-09-13 1995-09-13 半導体装置

Country Status (1)

Country Link
JP (1) JPH0982851A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017212248A (ja) * 2016-05-23 2017-11-30 サンケン電気株式会社 半導体装置
JP7176662B1 (ja) * 2021-11-04 2022-11-22 三菱電機株式会社 半導体装置および電力変換装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017212248A (ja) * 2016-05-23 2017-11-30 サンケン電気株式会社 半導体装置
JP7176662B1 (ja) * 2021-11-04 2022-11-22 三菱電機株式会社 半導体装置および電力変換装置
WO2023079640A1 (ja) * 2021-11-04 2023-05-11 三菱電機株式会社 半導体装置および電力変換装置

Similar Documents

Publication Publication Date Title
CN100380612C (zh) 半导体装置及其制造方法
JP3701542B2 (ja) 半導体装置およびその製造方法
US20070187823A1 (en) Semiconductor device
JP3188217B2 (ja) 不連続絶縁層領域を有する半導体集積回路素子の製造方法
KR20000059861A (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
JP2006505126A (ja) 光センサパッケージ
US20160133484A1 (en) Method of Manufacturing Semiconductor Device
US9230937B2 (en) Semiconductor device and a manufacturing method thereof
US5898226A (en) Semiconductor chip having a bonding window smaller than a wire ball
US20020043727A1 (en) Bonding pad structure
JPH0982851A (ja) 半導体装置
JPWO2006134643A1 (ja) 半導体装置及びその製造方法
CN1983573B (zh) 半导体器件及其制造方法
KR101059625B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
JPS615561A (ja) 半導体装置
CN101127336B (zh) 半导体装置及其制造方法、电路基板和电子设备
JPH04277637A (ja) 半導体チップおよびその製造方法
JP2003309227A (ja) 半導体装置およびその製造方法
JP2007042702A (ja) 半導体装置
US20030127716A1 (en) Single layer wiring bond pad with optimum AL film thickness in Cu/FSG process for devices under pads
KR20010068593A (ko) 웨이퍼 레벨 패키지
JPH0653265A (ja) 半導体装置およびその製造方法
JP4275109B2 (ja) 半導体装置
JPH03296250A (ja) 樹脂封止型半導体装置
JP2664924B2 (ja) 半導体装置の製造方法