JPH0982851A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0982851A JPH0982851A JP7235609A JP23560995A JPH0982851A JP H0982851 A JPH0982851 A JP H0982851A JP 7235609 A JP7235609 A JP 7235609A JP 23560995 A JP23560995 A JP 23560995A JP H0982851 A JPH0982851 A JP H0982851A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- chip
- film
- semiconductor device
- polyimide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 ワイヤーボンディング時にチップ表面に設け
られている外部からの機械的衝撃を緩衝するための硬化
樹脂膜にクラック及び破壊が生じることがない半導体チ
ップを提供する。 【解決手段】 半導体チップ1の表面にポリイミド膜2
が形成され、このポリイミド膜2に、半導体チップ1の
チップ表面に形成されているボンディングパッド3,1
1をボンディングボール4に接続するための開口5,1
2が形成されている。ポリイミド膜2の開口部5,12
の周辺部は厚みの小さいポリイミド膜2aになってい
る。金線7の一端のボンディングボール4が開口5から
表出するボンディングパッド3に接着され、金線7の他
端がインナーリード8に接続されている。ワイヤボンデ
ィングがなされた半導体チップ1がインナーリード8と
ともに封止樹脂9にて封止される。
られている外部からの機械的衝撃を緩衝するための硬化
樹脂膜にクラック及び破壊が生じることがない半導体チ
ップを提供する。 【解決手段】 半導体チップ1の表面にポリイミド膜2
が形成され、このポリイミド膜2に、半導体チップ1の
チップ表面に形成されているボンディングパッド3,1
1をボンディングボール4に接続するための開口5,1
2が形成されている。ポリイミド膜2の開口部5,12
の周辺部は厚みの小さいポリイミド膜2aになってい
る。金線7の一端のボンディングボール4が開口5から
表出するボンディングパッド3に接着され、金線7の他
端がインナーリード8に接続されている。ワイヤボンデ
ィングがなされた半導体チップ1がインナーリード8と
ともに封止樹脂9にて封止される。
Description
【0001】
【発明の属する技術分野】本発明は半導体装置に関し、
特に、チップ表面のボンディングパッドへのワイヤーボ
ンディング作業時に、チップ表面に設けられているチッ
プ表面への外部からの機械的衝撃を緩衝するための硬化
樹脂膜にクラック及び破壊が生じることがないチップ表
面構造を備えた半導体装置に関するものである。
特に、チップ表面のボンディングパッドへのワイヤーボ
ンディング作業時に、チップ表面に設けられているチッ
プ表面への外部からの機械的衝撃を緩衝するための硬化
樹脂膜にクラック及び破壊が生じることがないチップ表
面構造を備えた半導体装置に関するものである。
【0002】
【従来の技術】近年、半導体部品は高集積化,高密度化
の傾向にあり、それに伴い半導体装置に搭載する半導体
チップは、微細化,大型化している。一方、半導体チッ
プのケースであるパッケージは安価な樹脂封止型のもの
が多く使用されている。しかしながら、半導体チップの
微細化,大型化にともなって、半導体チップは封止樹脂
からの応力を強く受けるようになり、例えば封止樹脂中
のシリカ充填剤によって半導体チップの表面保護膜(例
えばSiO2 膜,Si3N4膜)にクラックが発生した
り、さらには配線の断線,特性変動を引き起こし、半導
体チップが不良になるという事故がしばしば報告される
ようになってきている。そこで多くの半導体メーカーで
はチップ表面に外部からの衝撃を緩衝する緩衝剤として
ポリイミド膜等の硬化樹脂膜を形成して,前記問題点を
解消する試みがなされている。ポリイミド膜を緩衝剤と
して用いてなる半導体チップが搭載された半導体装置の
一具体例を図7に示す。図7は半導体装置の要部断面を
拡大して示した図であり、図において、13は半導体チ
ップ、14,15はボンディングパッド、17はポリイ
ミド膜、16,23はポリイミド膜17に形成された近
接してとなり合う開口、18は金線、19は金線の先端
に形成されたボンディングボール、20はインナーリー
ド、21はアウターリード、22は封止樹脂、24はポ
リイミド膜17のクラック部分、25はポリイミド膜1
7の界面剥離部分、26はポリイミド膜17の開口1
6,23の間に位置する部分である。この半導体装置で
は、インナーリード20に直接導通しているアウターリ
ード21が半導体装置の外部にあることにより、半導体
チップ13の内部からの電気信号及び外部基板(図示せ
ず)からの電気信号が入出力されるようになっている。
の傾向にあり、それに伴い半導体装置に搭載する半導体
チップは、微細化,大型化している。一方、半導体チッ
プのケースであるパッケージは安価な樹脂封止型のもの
が多く使用されている。しかしながら、半導体チップの
微細化,大型化にともなって、半導体チップは封止樹脂
からの応力を強く受けるようになり、例えば封止樹脂中
のシリカ充填剤によって半導体チップの表面保護膜(例
えばSiO2 膜,Si3N4膜)にクラックが発生した
り、さらには配線の断線,特性変動を引き起こし、半導
体チップが不良になるという事故がしばしば報告される
ようになってきている。そこで多くの半導体メーカーで
はチップ表面に外部からの衝撃を緩衝する緩衝剤として
ポリイミド膜等の硬化樹脂膜を形成して,前記問題点を
解消する試みがなされている。ポリイミド膜を緩衝剤と
して用いてなる半導体チップが搭載された半導体装置の
一具体例を図7に示す。図7は半導体装置の要部断面を
拡大して示した図であり、図において、13は半導体チ
ップ、14,15はボンディングパッド、17はポリイ
ミド膜、16,23はポリイミド膜17に形成された近
接してとなり合う開口、18は金線、19は金線の先端
に形成されたボンディングボール、20はインナーリー
ド、21はアウターリード、22は封止樹脂、24はポ
リイミド膜17のクラック部分、25はポリイミド膜1
7の界面剥離部分、26はポリイミド膜17の開口1
6,23の間に位置する部分である。この半導体装置で
は、インナーリード20に直接導通しているアウターリ
ード21が半導体装置の外部にあることにより、半導体
チップ13の内部からの電気信号及び外部基板(図示せ
ず)からの電気信号が入出力されるようになっている。
【0003】かかる半導体装置の製造工程を簡単に説明
すると、所定の工程を終了した半導体チップ13の表面
にポリイミド膜17を形成し、このポリイミド膜17
に、ボンディングパッド14とボンディングボール19
を接続するために開口23を形成する。ワイヤーボンダ
ーによって金線18の先端を電気スパーク等によって溶
融させて形成したボンディングボール19を、ボンディ
ングパッド14に熱、超音波、荷重等を用いて接着す
る。そして、ボンディングパッド14と金線18の一端
を接続し、金線18の他端をインナーリード20に接続
し、しかる後、このようにしてワイヤーボンディングが
なされた半導体チップ13を封止樹脂22にて封止する
と、半導体装置が完成する。
すると、所定の工程を終了した半導体チップ13の表面
にポリイミド膜17を形成し、このポリイミド膜17
に、ボンディングパッド14とボンディングボール19
を接続するために開口23を形成する。ワイヤーボンダ
ーによって金線18の先端を電気スパーク等によって溶
融させて形成したボンディングボール19を、ボンディ
ングパッド14に熱、超音波、荷重等を用いて接着す
る。そして、ボンディングパッド14と金線18の一端
を接続し、金線18の他端をインナーリード20に接続
し、しかる後、このようにしてワイヤーボンディングが
なされた半導体チップ13を封止樹脂22にて封止する
と、半導体装置が完成する。
【0004】
【発明が解決しようとする課題】前記半導体装置の製造
工程におけるワイヤーボンディング工程時、ワイヤーボ
ンディング設備の精度が十分でない場合や、設備異常,
オペレーターの操作及び設定ミス等によってボンディン
グボール19の接着位置がボンディングパッド14の中
心から著しくずれる場合がある。この場合、ポリイミド
膜17の開口23の端部とボンディングボール19が接
触して、かかる端部にクラック24が発生し、半導体チ
ップ13とポリイミド膜17の間に界面剥離(25)が
発生する。この界面剥離(25)が発生すると、当該剥
離部分25に水分が侵入し、半導体チップ13が耐湿性
不良を起こし、半導体装置の信頼性が著しく低下してし
まう。
工程におけるワイヤーボンディング工程時、ワイヤーボ
ンディング設備の精度が十分でない場合や、設備異常,
オペレーターの操作及び設定ミス等によってボンディン
グボール19の接着位置がボンディングパッド14の中
心から著しくずれる場合がある。この場合、ポリイミド
膜17の開口23の端部とボンディングボール19が接
触して、かかる端部にクラック24が発生し、半導体チ
ップ13とポリイミド膜17の間に界面剥離(25)が
発生する。この界面剥離(25)が発生すると、当該剥
離部分25に水分が侵入し、半導体チップ13が耐湿性
不良を起こし、半導体装置の信頼性が著しく低下してし
まう。
【0005】また、半導体チップ13に前記ボンディン
グパッド14とは異なるボンディングパッド15が前記
ボンディングパッド14に近接して設けられている場
合、近接する二つのボンディングパッド14,15を隔
てるポリイミド膜17は、その膜厚に対する膜幅が狭い
ために非常に強度が弱くなる。このため、かかるポリイ
ミド膜17は、前記したようなワイヤーボンディング工
程時のボンディングボール19との接触によって破壊し
たり、また、半導体装置の製造工程および半導体装置の
信頼性試験時において破壊することがあり、これによ
り、半導体チップ13が前記の耐湿性不良を起こした
り、また、ボンディングパッド14とボンディングパッ
ド15間の電気的絶縁が保たれなくなってしまうといっ
た不具合を生じる。また、このような半導体チップ13
に2つのボンディングパッド14,15が近接して設け
られている場合、かかるボンディングパッド14,15
を表出させるための開口16,23をポリイミド膜17
に形成する工程において、開口16,23間に残される
ポリイミド膜26の膜厚に対する膜幅が著しく小さくな
るため、ポリイミド膜17のエッチング作業が困難にな
る。
グパッド14とは異なるボンディングパッド15が前記
ボンディングパッド14に近接して設けられている場
合、近接する二つのボンディングパッド14,15を隔
てるポリイミド膜17は、その膜厚に対する膜幅が狭い
ために非常に強度が弱くなる。このため、かかるポリイ
ミド膜17は、前記したようなワイヤーボンディング工
程時のボンディングボール19との接触によって破壊し
たり、また、半導体装置の製造工程および半導体装置の
信頼性試験時において破壊することがあり、これによ
り、半導体チップ13が前記の耐湿性不良を起こした
り、また、ボンディングパッド14とボンディングパッ
ド15間の電気的絶縁が保たれなくなってしまうといっ
た不具合を生じる。また、このような半導体チップ13
に2つのボンディングパッド14,15が近接して設け
られている場合、かかるボンディングパッド14,15
を表出させるための開口16,23をポリイミド膜17
に形成する工程において、開口16,23間に残される
ポリイミド膜26の膜厚に対する膜幅が著しく小さくな
るため、ポリイミド膜17のエッチング作業が困難にな
る。
【0006】本発明は上記のような課題に鑑みてなされ
たものであり、ワイヤーボンディング時にチップ表面に
設けられている外部からの機械的衝撃を緩衝するための
硬化樹脂膜にクラック及び破壊が生じることがない半導
体チップを提供することを目的とする。
たものであり、ワイヤーボンディング時にチップ表面に
設けられている外部からの機械的衝撃を緩衝するための
硬化樹脂膜にクラック及び破壊が生じることがない半導
体チップを提供することを目的とする。
【0007】
【課題を解決するための手段】本発明にかかる半導体装
置は、チップ表面が外部からの機械的衝撃を緩衝するた
めの硬化樹脂膜で被覆され、当該硬化樹脂膜に前記チッ
プ表面に形成されているワイヤーボンディング用のボン
ディングパッドを表出させるための開口が形成されてな
る半導体装置において、前記硬化樹脂膜の前記開口の周
辺に位置する領域がその他の領域よりも小さい厚みに形
成され、当該厚みが前記ボンディングパッドにボンディ
ングされるべきワイヤーボンディングボールの厚みの半
分以下になっていることを特徴とするものである。
置は、チップ表面が外部からの機械的衝撃を緩衝するた
めの硬化樹脂膜で被覆され、当該硬化樹脂膜に前記チッ
プ表面に形成されているワイヤーボンディング用のボン
ディングパッドを表出させるための開口が形成されてな
る半導体装置において、前記硬化樹脂膜の前記開口の周
辺に位置する領域がその他の領域よりも小さい厚みに形
成され、当該厚みが前記ボンディングパッドにボンディ
ングされるべきワイヤーボンディングボールの厚みの半
分以下になっていることを特徴とするものである。
【0008】前記構成においては、前記チップ表面を被
覆する硬化樹脂膜に、前記チップ表面に形成されている
2個以上の前記ボンディングパッドをそれぞれ表出させ
るための2個以上の開口が形成されており、前記硬化樹
脂膜の前記2個以上の開口のうちの互いに隣接する2つ
の開口間に位置している部分が、前記小さい厚みに形成
されているのが好ましい。
覆する硬化樹脂膜に、前記チップ表面に形成されている
2個以上の前記ボンディングパッドをそれぞれ表出させ
るための2個以上の開口が形成されており、前記硬化樹
脂膜の前記2個以上の開口のうちの互いに隣接する2つ
の開口間に位置している部分が、前記小さい厚みに形成
されているのが好ましい。
【0009】また前記構成においては、前記チップ表面
を被覆する硬化樹脂膜に、前記チップ表面に形成されて
いる複数の前記ボンディングパッドをそれぞれ表出させ
るための複数の開口が形成されており、前記硬化樹脂膜
の前記複数の開口のそれぞれの周辺領域を含む一繋がり
の領域が、前記小さい厚みに形成されているのが好まし
い。
を被覆する硬化樹脂膜に、前記チップ表面に形成されて
いる複数の前記ボンディングパッドをそれぞれ表出させ
るための複数の開口が形成されており、前記硬化樹脂膜
の前記複数の開口のそれぞれの周辺領域を含む一繋がり
の領域が、前記小さい厚みに形成されているのが好まし
い。
【0010】また前記構成においては、前記硬化樹脂膜
がポリイミド膜であるのが好ましい。
がポリイミド膜であるのが好ましい。
【0011】
【発明の実施の形態】本発明の半導体装置においては、
チップ表面が外部からの機械的衝撃を緩衝するための硬
化樹脂膜で被覆され、当該硬化樹脂膜に前記チップ表面
に形成されているワイヤーボンディング用のボンディン
グパッドを表出させるための開口が形成されてなる半導
体装置において、前記硬化樹脂膜の前記開口の周辺に位
置する領域がその他の領域よりも小さい厚みに形成さ
れ、当該厚みが前記ボンディングパッドにボンディング
されるべきワイヤーボンディングボールの厚みの半分以
下になっていることにより、ワイヤーボンディング時に
ワイヤーボンディングボールのボンディング位置がずれ
ても、前記硬化樹脂膜の前記ボンディングパッドを表出
させるための開口の周辺領域が前記ワイヤーボンディン
グボールの厚みの半分以下の厚みになっているので、当
該周辺領域にワイヤーボンディングボールが接触するこ
とを防止することができ、硬化樹脂膜にクラックや破壊
が生じるのを防止することができる。また、かかる硬化
樹脂膜にクラックや破壊が生じるのを防止することがで
きるので、ワイヤーボンディング作業におけるワイヤー
ボンディング位置のマージンを拡大でき、ワイヤーボン
ディング作業の高速化を図ることができる。
チップ表面が外部からの機械的衝撃を緩衝するための硬
化樹脂膜で被覆され、当該硬化樹脂膜に前記チップ表面
に形成されているワイヤーボンディング用のボンディン
グパッドを表出させるための開口が形成されてなる半導
体装置において、前記硬化樹脂膜の前記開口の周辺に位
置する領域がその他の領域よりも小さい厚みに形成さ
れ、当該厚みが前記ボンディングパッドにボンディング
されるべきワイヤーボンディングボールの厚みの半分以
下になっていることにより、ワイヤーボンディング時に
ワイヤーボンディングボールのボンディング位置がずれ
ても、前記硬化樹脂膜の前記ボンディングパッドを表出
させるための開口の周辺領域が前記ワイヤーボンディン
グボールの厚みの半分以下の厚みになっているので、当
該周辺領域にワイヤーボンディングボールが接触するこ
とを防止することができ、硬化樹脂膜にクラックや破壊
が生じるのを防止することができる。また、かかる硬化
樹脂膜にクラックや破壊が生じるのを防止することがで
きるので、ワイヤーボンディング作業におけるワイヤー
ボンディング位置のマージンを拡大でき、ワイヤーボン
ディング作業の高速化を図ることができる。
【0012】また本発明においては、前記構成の好まし
い例として、前記チップ表面を被覆する硬化樹脂膜に、
前記チップ表面に形成されている2個以上の前記ボンデ
ィングパッドをそれぞれ表出させるための2個以上の開
口が形成されており、前記硬化樹脂膜の前記2個以上の
開口のうちの互いに隣接する2つの開口間に位置してい
る部分が、前記小さい厚みに形成されていると、硬化樹
脂膜の隣接する2つの開口の間の領域は通常その幅が極
めて小さいものとなるが、前記薄い厚みに形成している
ことにより、かかる領域の膜厚に対する膜幅の比(膜幅
/膜厚)を大きくでき、かかる領域の機械的強度が向上
する。従って、硬化樹脂膜の隣接する2つの開口の間の
領域がワイヤーボンディング工程時のボンディングボー
ルとの接触によって破壊したり、また、半導体装置の製
造工程および半導体装置の信頼性試験時において破壊し
たりすることを防止できる。
い例として、前記チップ表面を被覆する硬化樹脂膜に、
前記チップ表面に形成されている2個以上の前記ボンデ
ィングパッドをそれぞれ表出させるための2個以上の開
口が形成されており、前記硬化樹脂膜の前記2個以上の
開口のうちの互いに隣接する2つの開口間に位置してい
る部分が、前記小さい厚みに形成されていると、硬化樹
脂膜の隣接する2つの開口の間の領域は通常その幅が極
めて小さいものとなるが、前記薄い厚みに形成している
ことにより、かかる領域の膜厚に対する膜幅の比(膜幅
/膜厚)を大きくでき、かかる領域の機械的強度が向上
する。従って、硬化樹脂膜の隣接する2つの開口の間の
領域がワイヤーボンディング工程時のボンディングボー
ルとの接触によって破壊したり、また、半導体装置の製
造工程および半導体装置の信頼性試験時において破壊し
たりすることを防止できる。
【0013】また本発明においては、前記構成の好まし
い例として、前記チップ表面を被覆する硬化樹脂膜に、
前記チップ表面に形成されている複数の前記ボンディン
グパッドをそれぞれ表出させるための複数の開口が形成
されており、前記硬化樹脂膜の前記複数の開口のそれぞ
れの周辺領域を含む一繋がりの領域が、前記小さい厚み
に形成されていると、前記複数の開口のうち互いに隣接
する2つの開口の間にある硬化樹脂膜の膜厚に対する膜
幅の比(膜幅/膜厚)を大きくでき、これの機械的強度
を向上させることができるとともに、チップ表面の微細
な面積の領域において硬化樹脂膜をこれに段差(膜厚
差)が生じるよう加工する必要がなくなるので、加工精
度が向上し、装置の信頼性を高めることができる。
い例として、前記チップ表面を被覆する硬化樹脂膜に、
前記チップ表面に形成されている複数の前記ボンディン
グパッドをそれぞれ表出させるための複数の開口が形成
されており、前記硬化樹脂膜の前記複数の開口のそれぞ
れの周辺領域を含む一繋がりの領域が、前記小さい厚み
に形成されていると、前記複数の開口のうち互いに隣接
する2つの開口の間にある硬化樹脂膜の膜厚に対する膜
幅の比(膜幅/膜厚)を大きくでき、これの機械的強度
を向上させることができるとともに、チップ表面の微細
な面積の領域において硬化樹脂膜をこれに段差(膜厚
差)が生じるよう加工する必要がなくなるので、加工精
度が向上し、装置の信頼性を高めることができる。
【0014】また本発明においては、前記構成の好まし
い例として、前記硬化樹脂膜がポリイミド膜であると、
前記硬化樹脂膜が熱的安定性及び耐機械的強度の点で優
れたものとなり、装置の信頼性がより高いものとなる。
い例として、前記硬化樹脂膜がポリイミド膜であると、
前記硬化樹脂膜が熱的安定性及び耐機械的強度の点で優
れたものとなり、装置の信頼性がより高いものとなる。
【0015】
(実施例1)図1は本発明の実施例1による半導体装置
の要部構成を拡大して示した断面図であり、図におい
て、1は半導体チップ、2はポリイミド膜、2aはポリ
イミド膜2より厚みが小さいポリイミド膜、3,11は
ボンディングパッド、4はボンディングボール、5,1
2はポリイミド膜2(2a)に形成された,近接して隣
り合う開口、7は金線、8はインナーリード、9は封止
樹脂、10はアウターリードである。
の要部構成を拡大して示した断面図であり、図におい
て、1は半導体チップ、2はポリイミド膜、2aはポリ
イミド膜2より厚みが小さいポリイミド膜、3,11は
ボンディングパッド、4はボンディングボール、5,1
2はポリイミド膜2(2a)に形成された,近接して隣
り合う開口、7は金線、8はインナーリード、9は封止
樹脂、10はアウターリードである。
【0016】以下、各構成を更に詳しく構成を説明す
る。所要の製造プロセスを終了し、その表面の所定領域
にボンディングパッド3,11が形成された半導体チッ
プ1の当該表面にポリイミド膜2が形成されている。こ
のポリイミド膜2の前記ボンディングパッド3,11を
覆う領域に、ボンディングパッド3,11を表出させる
ための開口5,12がフォトリソグラフィー技術,及び
ケミカルエッチング技術を用いて形成され、さらに、開
口5の周辺領域に厚みの小さいポリイミド膜(部分)2
aがフォトリソグラフィー技術,及びケミカルエッチン
グ技術を用いて形成されている。これら開口5,12の
形成及び厚みの小さいポリイミド膜(部分)2aの形成
の順序を逆にしてもよい。ワイヤーボンダーによって金
線7の一端を電気スパーク等によって溶融させて形成し
たボンディングボール4がボンディングパッド3に熱、
超音波、荷重等を用いて接着されている。金線7の他端
はインナーリード8へ接続されている。そして、封止工
程でこれら各構成要素が封止樹脂9にて一体的に封止さ
れている。インナーリード8と直接導通しているアウタ
ーリード10は半導体装置の外部にあり、金線7,イン
ナーリード8,アウターリード10によって半導体チッ
プ1の内部からの電気信号、図示しない外部基板からの
電気信号が入出力される。
る。所要の製造プロセスを終了し、その表面の所定領域
にボンディングパッド3,11が形成された半導体チッ
プ1の当該表面にポリイミド膜2が形成されている。こ
のポリイミド膜2の前記ボンディングパッド3,11を
覆う領域に、ボンディングパッド3,11を表出させる
ための開口5,12がフォトリソグラフィー技術,及び
ケミカルエッチング技術を用いて形成され、さらに、開
口5の周辺領域に厚みの小さいポリイミド膜(部分)2
aがフォトリソグラフィー技術,及びケミカルエッチン
グ技術を用いて形成されている。これら開口5,12の
形成及び厚みの小さいポリイミド膜(部分)2aの形成
の順序を逆にしてもよい。ワイヤーボンダーによって金
線7の一端を電気スパーク等によって溶融させて形成し
たボンディングボール4がボンディングパッド3に熱、
超音波、荷重等を用いて接着されている。金線7の他端
はインナーリード8へ接続されている。そして、封止工
程でこれら各構成要素が封止樹脂9にて一体的に封止さ
れている。インナーリード8と直接導通しているアウタ
ーリード10は半導体装置の外部にあり、金線7,イン
ナーリード8,アウターリード10によって半導体チッ
プ1の内部からの電気信号、図示しない外部基板からの
電気信号が入出力される。
【0017】前記構成において、ポリイミド膜2は封止
樹脂9中に含まれるシリカ等の充填材(フィラー)の形
状,粒径等に応じて、この充填材からの機械的衝撃を緩
衝して,半導体チップ1の特性劣化を防止するに必要な
厚みに形成される。厚みの小さいポリイミド膜(部分)
2aの膜厚は、ボンディングボール4の厚さの半分以下
で極力薄い厚みに形成する。上限値をボンディングボー
ル4の厚さの半分とするのは、ボンディングボールをボ
ンディングした場合、前記図7から分かるように、ボン
ディングボール(19)は通常その厚さの約半分の部分
(下側部分)がポリイミド膜(17)の開口端部に接近
するためである。従って、たとえば、ボンディングボー
ル4の厚みが20μmであれば、厚みの小さいポリイミ
ド膜(部分)2aの膜厚は10μm以下にする。また、
下限値は現状のフォトリソグラフィー技術,及びケミカ
ルエッチング技術を駆使して形成することのできる最小
膜厚である。厚みの小さいポリイミド膜(部分)2aの
膜厚を極力薄くすることにより、ポリイミド膜2a
(2)へのボンディングボール4の接触が防止され、ポ
リイミド膜2a(2)にクラックや破壊が生じるのを防
止できる。特に、厚みの小さいポリイミド膜(部分)2
aの膜厚が薄ければ薄い程、ワイヤーボンディング工程
においてボンディングボール4のボンディング位置が理
想的なボンディング位置から大きくずれても、ボンディ
ングボール4とポリイミド膜2aとの接触を回避するこ
とができ、ワイヤーボンディング工程におけるボンディ
ング位置の作業マージンを拡大することができる。ま
た、図1に示すように、近接して隣り合う開口5,12
間のポリイミド膜を厚みの小さいポリイミド膜(部分)
2aにすることにより、膜の機械的強度を向上させるこ
とができる。すなわち、近接して隣り合う開口5,12
間のポリイミド膜は自ずと微細な幅を有するものになっ
てしまうが、これを厚みの小さいポリイミド膜(部分)
2aにしてその厚みを極力小さくすることにより、膜厚
に対する膜幅の比(膜幅/膜厚)を大きくでき、膜の機
械強度を向上させることができる。
樹脂9中に含まれるシリカ等の充填材(フィラー)の形
状,粒径等に応じて、この充填材からの機械的衝撃を緩
衝して,半導体チップ1の特性劣化を防止するに必要な
厚みに形成される。厚みの小さいポリイミド膜(部分)
2aの膜厚は、ボンディングボール4の厚さの半分以下
で極力薄い厚みに形成する。上限値をボンディングボー
ル4の厚さの半分とするのは、ボンディングボールをボ
ンディングした場合、前記図7から分かるように、ボン
ディングボール(19)は通常その厚さの約半分の部分
(下側部分)がポリイミド膜(17)の開口端部に接近
するためである。従って、たとえば、ボンディングボー
ル4の厚みが20μmであれば、厚みの小さいポリイミ
ド膜(部分)2aの膜厚は10μm以下にする。また、
下限値は現状のフォトリソグラフィー技術,及びケミカ
ルエッチング技術を駆使して形成することのできる最小
膜厚である。厚みの小さいポリイミド膜(部分)2aの
膜厚を極力薄くすることにより、ポリイミド膜2a
(2)へのボンディングボール4の接触が防止され、ポ
リイミド膜2a(2)にクラックや破壊が生じるのを防
止できる。特に、厚みの小さいポリイミド膜(部分)2
aの膜厚が薄ければ薄い程、ワイヤーボンディング工程
においてボンディングボール4のボンディング位置が理
想的なボンディング位置から大きくずれても、ボンディ
ングボール4とポリイミド膜2aとの接触を回避するこ
とができ、ワイヤーボンディング工程におけるボンディ
ング位置の作業マージンを拡大することができる。ま
た、図1に示すように、近接して隣り合う開口5,12
間のポリイミド膜を厚みの小さいポリイミド膜(部分)
2aにすることにより、膜の機械的強度を向上させるこ
とができる。すなわち、近接して隣り合う開口5,12
間のポリイミド膜は自ずと微細な幅を有するものになっ
てしまうが、これを厚みの小さいポリイミド膜(部分)
2aにしてその厚みを極力小さくすることにより、膜厚
に対する膜幅の比(膜幅/膜厚)を大きくでき、膜の機
械強度を向上させることができる。
【0018】(実施例2)図2は本発明の実施例2によ
る半導体装置における半導体チップの主要部の構成を示
した平面図であり、図において、図1と同一符号は同一
または相当する部分を示している。本実施例の半導体装
置の全体構成は前記実施例1の半導体装置のそれと基本
的に同じである。前記実施例1の半導体装置では、ボン
ディングパッド3,11と開口5,12が互いの端部が
同一位置となるよう形成されているが、本実施例では、
この図2に示すように、ポリイミド膜2より厚みが小さ
いポリイミド膜(部分)2aがボンディングパッド3の
周縁部を覆うように開口5が形成されている。かかる構
成にしても、前記実施例1と同様の効果を得ることがで
きる。
る半導体装置における半導体チップの主要部の構成を示
した平面図であり、図において、図1と同一符号は同一
または相当する部分を示している。本実施例の半導体装
置の全体構成は前記実施例1の半導体装置のそれと基本
的に同じである。前記実施例1の半導体装置では、ボン
ディングパッド3,11と開口5,12が互いの端部が
同一位置となるよう形成されているが、本実施例では、
この図2に示すように、ポリイミド膜2より厚みが小さ
いポリイミド膜(部分)2aがボンディングパッド3の
周縁部を覆うように開口5が形成されている。かかる構
成にしても、前記実施例1と同様の効果を得ることがで
きる。
【0019】(実施例3)図3は本発明の実施例3によ
る半導体装置における半導体チップの主要部の構成を示
した断面図であり、図において、図1と同一符号は同一
または相当する部分を示し、2bはテーパー形状の断面
形状を有するポリイミド膜2より厚みが小さいポリイミ
ド膜である。本実施例の半導体装置の全体構成は前記実
施例1の半導体装置のそれと基本的に同じである。前記
実施例1では開口(ボンディングパッド3)の周辺領域
のポリイミド膜を一様にその厚みが小さいポリイミド膜
2aにしたが、本実施例では開口(ボンディングパッド
3)の周辺領域のポリイミド膜をボンディングパッド3
の端部に向かってその厚みが徐々の減少するテーパー形
状の断面形状を有するポリイミド膜2bにしたものであ
る。かかる本実施例の構成にしても、前記実施例1と同
様の効果を得ることができる。
る半導体装置における半導体チップの主要部の構成を示
した断面図であり、図において、図1と同一符号は同一
または相当する部分を示し、2bはテーパー形状の断面
形状を有するポリイミド膜2より厚みが小さいポリイミ
ド膜である。本実施例の半導体装置の全体構成は前記実
施例1の半導体装置のそれと基本的に同じである。前記
実施例1では開口(ボンディングパッド3)の周辺領域
のポリイミド膜を一様にその厚みが小さいポリイミド膜
2aにしたが、本実施例では開口(ボンディングパッド
3)の周辺領域のポリイミド膜をボンディングパッド3
の端部に向かってその厚みが徐々の減少するテーパー形
状の断面形状を有するポリイミド膜2bにしたものであ
る。かかる本実施例の構成にしても、前記実施例1と同
様の効果を得ることができる。
【0020】(実施例4)図4は本発明の実施例4によ
る半導体装置における半導体チップの主要部の構成を示
した平面図であり、図において、図1と同一符号は同一
または相当する部分を示し、2cはポリイミド膜2より
厚みが小さいポリイミド膜である。本実施例の半導体装
置の全体構成は前記実施例1の半導体装置のそれと基本
的に同じである。前記実施例1,2の半導体チップで
は、厚みの小さいポリイミド膜2aをその外周の形状が
四角形となるように形成したが、本実施例では、この図
4に示すように、厚みの小さいポリイミド膜2cをその
外周の形状が楕円になるように形成している。かかる本
実施例の構成にしても、前記実施例1と同様の効果を得
ることができる。即ち、本発明において厚みの小さいポ
リイミド膜の外周形状は任意に形状でよい。尚、厚みの
小さいポリイミド膜2aのチップ表面における形成範囲
は、ワイヤボンディング作業時にボンディングボール4
がボンディングパッド3の中心からずれる可能性がある
範囲に形成する。このボンディングボール4のずれる可
能性がある範囲は、ボンディングボール4の直径の大き
さ程度で十分である。なぜなら、かかる範囲以上にボン
ディングボール4のボンディング位置がずれると、ボン
ディングパッド3とボンディングボール4の接着面が極
端に減少し、本来のワイヤーボンディングの目的を果た
せなくなるからである。
る半導体装置における半導体チップの主要部の構成を示
した平面図であり、図において、図1と同一符号は同一
または相当する部分を示し、2cはポリイミド膜2より
厚みが小さいポリイミド膜である。本実施例の半導体装
置の全体構成は前記実施例1の半導体装置のそれと基本
的に同じである。前記実施例1,2の半導体チップで
は、厚みの小さいポリイミド膜2aをその外周の形状が
四角形となるように形成したが、本実施例では、この図
4に示すように、厚みの小さいポリイミド膜2cをその
外周の形状が楕円になるように形成している。かかる本
実施例の構成にしても、前記実施例1と同様の効果を得
ることができる。即ち、本発明において厚みの小さいポ
リイミド膜の外周形状は任意に形状でよい。尚、厚みの
小さいポリイミド膜2aのチップ表面における形成範囲
は、ワイヤボンディング作業時にボンディングボール4
がボンディングパッド3の中心からずれる可能性がある
範囲に形成する。このボンディングボール4のずれる可
能性がある範囲は、ボンディングボール4の直径の大き
さ程度で十分である。なぜなら、かかる範囲以上にボン
ディングボール4のボンディング位置がずれると、ボン
ディングパッド3とボンディングボール4の接着面が極
端に減少し、本来のワイヤーボンディングの目的を果た
せなくなるからである。
【0021】(実施例5)図5は本発明の実施例5によ
る半導体装置における半導体チップの主要部の構成を示
した平面図であり、図において、図1と同一符号は同一
または相当する部分を示し、2dはポリイミド膜2より
厚みが小さいポリイミド膜である。本実施例の半導体装
置の全体構成は前記実施例1の半導体装置のそれと基本
的に同じである。本実施例の半導体チップはチップ表面
の中央に複数のボンディングパッド3が互いに近接して
線状に並ぶよう形成され、これら複数のボンディングパ
ッド3の各々の表面に開口5を配して,チップ表面の前
記複数のボンディングパッド3の各々の周辺領域を含む
一繋りの領域に厚みが小さいポリイミド膜2dを形成し
たものである。
る半導体装置における半導体チップの主要部の構成を示
した平面図であり、図において、図1と同一符号は同一
または相当する部分を示し、2dはポリイミド膜2より
厚みが小さいポリイミド膜である。本実施例の半導体装
置の全体構成は前記実施例1の半導体装置のそれと基本
的に同じである。本実施例の半導体チップはチップ表面
の中央に複数のボンディングパッド3が互いに近接して
線状に並ぶよう形成され、これら複数のボンディングパ
ッド3の各々の表面に開口5を配して,チップ表面の前
記複数のボンディングパッド3の各々の周辺領域を含む
一繋りの領域に厚みが小さいポリイミド膜2dを形成し
たものである。
【0022】(実施例6)図6は本発明の実施例6によ
る半導体装置における半導体チップの主要部の構成を示
した平面図であり、図において、図1と同一符号は同一
または相当する部分を示し、2eはポリイミド膜2より
厚みが小さいポリイミド膜である。本実施例の半導体装
置の全体構成は前記実施例1の半導体装置のそれと基本
的に同じである。本実施例の半導体チップはチップ表面
の周囲及び中央に複数のボンディングパッド3が所定間
隔を空けて線状に並ぶよう形成され、これら複数のボン
ディングパッド3の各々の表面に開口5を配して,チッ
プ表面の前記複数のボンディングパッド3の各々の周辺
領域を含む一繋りの領域に厚みが小さいポリイミド膜2
eを形成したものである。
る半導体装置における半導体チップの主要部の構成を示
した平面図であり、図において、図1と同一符号は同一
または相当する部分を示し、2eはポリイミド膜2より
厚みが小さいポリイミド膜である。本実施例の半導体装
置の全体構成は前記実施例1の半導体装置のそれと基本
的に同じである。本実施例の半導体チップはチップ表面
の周囲及び中央に複数のボンディングパッド3が所定間
隔を空けて線状に並ぶよう形成され、これら複数のボン
ディングパッド3の各々の表面に開口5を配して,チッ
プ表面の前記複数のボンディングパッド3の各々の周辺
領域を含む一繋りの領域に厚みが小さいポリイミド膜2
eを形成したものである。
【0023】かかる実施例5,6の半導体装置において
も、前記実施例1と同様の効果を得ることができる。特
に、実施例6の半導体装置では、チップ表面における所
定間隔を空けて線状に並ぶよう形成された複数のボンデ
ィングパッド3の周辺領域を含む一繋りの領域に、厚み
が小さいポリイミド膜2eを形成しているので、チップ
表面の微細(面積の)領域においてポリイミド膜をこれ
に段差(膜厚差)が生じるよう加工する必要がなくな
る。従って、高い加工精度でポリイミド膜のエッチング
加工を行うことができ、装置の信頼性を高めることがで
きる。
も、前記実施例1と同様の効果を得ることができる。特
に、実施例6の半導体装置では、チップ表面における所
定間隔を空けて線状に並ぶよう形成された複数のボンデ
ィングパッド3の周辺領域を含む一繋りの領域に、厚み
が小さいポリイミド膜2eを形成しているので、チップ
表面の微細(面積の)領域においてポリイミド膜をこれ
に段差(膜厚差)が生じるよう加工する必要がなくな
る。従って、高い加工精度でポリイミド膜のエッチング
加工を行うことができ、装置の信頼性を高めることがで
きる。
【0024】尚、前記実施例では、チップ表面のポリイ
ミド膜2を形成した後にフォトリソグラフィー技術とケ
ミカルエッチング技術を用いて、厚みの小さいポリイミ
ド膜2a〜2eを形成するようにしたが、本発明におい
ては、先に厚みの小さいポリイミド膜を形成した後に、
厚みの大きいポリイミド膜を形成して段差を設けるよう
にしてもよい。
ミド膜2を形成した後にフォトリソグラフィー技術とケ
ミカルエッチング技術を用いて、厚みの小さいポリイミ
ド膜2a〜2eを形成するようにしたが、本発明におい
ては、先に厚みの小さいポリイミド膜を形成した後に、
厚みの大きいポリイミド膜を形成して段差を設けるよう
にしてもよい。
【0025】また、前記実施例では、半導体チップのチ
ップ表面への外部からの機械的衝撃を緩衝するための表
面保護膜としてポリイミド膜を用いたものについて説明
したが、かかる表面保護膜として、ポリイミドとポリイ
ミドとは異なる他の樹脂成分からなるポリイミド系樹
脂、エポキシ系樹脂、フェノール系樹脂等のそれ自体公
知の熱硬化性樹脂や,紫外線等の光によって硬化するそ
れ自体公知の光硬化性樹脂を用いた場合にも本発明を適
用できることは言うまでもない。
ップ表面への外部からの機械的衝撃を緩衝するための表
面保護膜としてポリイミド膜を用いたものについて説明
したが、かかる表面保護膜として、ポリイミドとポリイ
ミドとは異なる他の樹脂成分からなるポリイミド系樹
脂、エポキシ系樹脂、フェノール系樹脂等のそれ自体公
知の熱硬化性樹脂や,紫外線等の光によって硬化するそ
れ自体公知の光硬化性樹脂を用いた場合にも本発明を適
用できることは言うまでもない。
【0026】
【発明の効果】以上のように、本発明にかかる半導体装
置によれば、チップ表面が外部からの機械的衝撃を緩衝
するための硬化樹脂膜で被覆され、当該硬化樹脂膜に前
記チップ表面に形成されているワイヤーボンディング用
のボンディングパッドを表出させるための開口が形成さ
れてなる半導体装置において、前記硬化樹脂膜の前記開
口の周辺に位置する領域がその他の領域よりも小さい厚
みに形成され、当該厚みが前記ボンディングパッドにボ
ンディングされるべきワイヤーボンディングボールの厚
みの半分以下になっているものとしたので、ワイヤーボ
ンディング時にワイヤーボンディングボールのボンディ
ング位置がずれても、前記硬化樹脂膜の前記ボンディン
グパッドを表出させるための開口の周辺領域にワイヤー
ボンディングボールが接触することを防止することがで
きる。従って、ワイヤーボンディング時に硬化樹脂膜に
クラックや破壊が生じるのを防止することができ、しか
も、ワイヤーボンディング位置のマージンを拡大するこ
とができるので、高信頼性の半導体装置を製造歩留りを
製造することができる。
置によれば、チップ表面が外部からの機械的衝撃を緩衝
するための硬化樹脂膜で被覆され、当該硬化樹脂膜に前
記チップ表面に形成されているワイヤーボンディング用
のボンディングパッドを表出させるための開口が形成さ
れてなる半導体装置において、前記硬化樹脂膜の前記開
口の周辺に位置する領域がその他の領域よりも小さい厚
みに形成され、当該厚みが前記ボンディングパッドにボ
ンディングされるべきワイヤーボンディングボールの厚
みの半分以下になっているものとしたので、ワイヤーボ
ンディング時にワイヤーボンディングボールのボンディ
ング位置がずれても、前記硬化樹脂膜の前記ボンディン
グパッドを表出させるための開口の周辺領域にワイヤー
ボンディングボールが接触することを防止することがで
きる。従って、ワイヤーボンディング時に硬化樹脂膜に
クラックや破壊が生じるのを防止することができ、しか
も、ワイヤーボンディング位置のマージンを拡大するこ
とができるので、高信頼性の半導体装置を製造歩留りを
製造することができる。
【図1】本発明の実施例1による半導体装置の要部構成
を拡大して示した断面図である。
を拡大して示した断面図である。
【図2】本発明の実施例2による半導体装置における半
導体チップの主要部の構成を示した平面図である。
導体チップの主要部の構成を示した平面図である。
【図3】本発明の実施例3による半導体装置における半
導体チップの主要部の構成を示した断面図である。
導体チップの主要部の構成を示した断面図である。
【図4】本発明の実施例4による半導体装置における半
導体チップの主要部の構成を示した平面図である。
導体チップの主要部の構成を示した平面図である。
【図5】本発明の実施例5による半導体装置における半
導体チップの主要部の構成を示した平面図である。
導体チップの主要部の構成を示した平面図である。
【図6】本発明の実施例6による半導体装置における半
導体チップの主要部の構成を示した平面図である。
導体チップの主要部の構成を示した平面図である。
【図7】従来の半導体装置の要部構成を拡大して示した
断面図である。
断面図である。
1 半導体チップ 2 ポリイミド膜 2a,2c,2d,2e 厚みが小さいポリイミド膜 3,11 ボンディングパッド 4 ボンディングボール 5,12 開口 7 金線 8 インナーリード 9 封止樹脂 10 アウターリード 13 半導体チップ 14,15 ボンディングパッド 16,23 開口 18 金線 19 ボンディングボール 20 インナーリード 21 アウターリード 22 封止樹脂 24 ポリイミド膜のクラック部分 25 ポリイミド膜の界面剥離部分 26 ポリイミド膜の開口間に位置する部分
Claims (4)
- 【請求項1】 チップ表面が外部からの機械的衝撃を緩
衝するための硬化樹脂膜で被覆され、当該硬化樹脂膜に
前記チップ表面に形成されているワイヤーボンディング
用のボンディングパッドを表出させるための開口が形成
されてなる半導体装置において、 前記硬化樹脂膜の前記開口の周辺に位置する領域がその
他の領域よりも小さい厚みに形成され、当該厚みが前記
ボンディングパッドにボンディングされるべきワイヤー
ボンディングボールの厚みの半分以下になっていること
を特徴とする半導体装置。 - 【請求項2】 前記チップ表面を被覆する硬化樹脂膜に
は、前記チップ表面に形成されている2個以上の前記ボ
ンディングパッドをそれぞれ表出させるための2個以上
の開口が形成されており、前記硬化樹脂膜の前記2個以
上の開口のうちの互いに隣接する2つの開口間に位置し
ている部分が、前記小さい厚みに形成されている請求項
1に記載の半導体装置。 - 【請求項3】 前記チップ表面を被覆する硬化樹脂膜に
は、前記チップ表面に形成されている複数の前記ボンデ
ィングパッドをそれぞれ表出させるための複数の開口が
形成されており、前記硬化樹脂膜の前記複数の開口のそ
れぞれの周辺領域を含む一繋がりの領域が、前記小さい
厚みに形成されている請求項1に記載の半導体装置。 - 【請求項4】 前記硬化樹脂膜がポリイミド膜である請
求項1〜3のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7235609A JPH0982851A (ja) | 1995-09-13 | 1995-09-13 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7235609A JPH0982851A (ja) | 1995-09-13 | 1995-09-13 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0982851A true JPH0982851A (ja) | 1997-03-28 |
Family
ID=16988551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7235609A Pending JPH0982851A (ja) | 1995-09-13 | 1995-09-13 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0982851A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017212248A (ja) * | 2016-05-23 | 2017-11-30 | サンケン電気株式会社 | 半導体装置 |
JP7176662B1 (ja) * | 2021-11-04 | 2022-11-22 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
-
1995
- 1995-09-13 JP JP7235609A patent/JPH0982851A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017212248A (ja) * | 2016-05-23 | 2017-11-30 | サンケン電気株式会社 | 半導体装置 |
JP7176662B1 (ja) * | 2021-11-04 | 2022-11-22 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
WO2023079640A1 (ja) * | 2021-11-04 | 2023-05-11 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100380612C (zh) | 半导体装置及其制造方法 | |
JP3701542B2 (ja) | 半導体装置およびその製造方法 | |
US20070187823A1 (en) | Semiconductor device | |
JP3188217B2 (ja) | 不連続絶縁層領域を有する半導体集積回路素子の製造方法 | |
KR20000059861A (ko) | 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법 | |
JP2006505126A (ja) | 光センサパッケージ | |
US20160133484A1 (en) | Method of Manufacturing Semiconductor Device | |
US9230937B2 (en) | Semiconductor device and a manufacturing method thereof | |
US5898226A (en) | Semiconductor chip having a bonding window smaller than a wire ball | |
US20020043727A1 (en) | Bonding pad structure | |
JPH0982851A (ja) | 半導体装置 | |
JPWO2006134643A1 (ja) | 半導体装置及びその製造方法 | |
CN1983573B (zh) | 半导体器件及其制造方法 | |
KR101059625B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 | |
JPS615561A (ja) | 半導体装置 | |
CN101127336B (zh) | 半导体装置及其制造方法、电路基板和电子设备 | |
JPH04277637A (ja) | 半導体チップおよびその製造方法 | |
JP2003309227A (ja) | 半導体装置およびその製造方法 | |
JP2007042702A (ja) | 半導体装置 | |
US20030127716A1 (en) | Single layer wiring bond pad with optimum AL film thickness in Cu/FSG process for devices under pads | |
KR20010068593A (ko) | 웨이퍼 레벨 패키지 | |
JPH0653265A (ja) | 半導体装置およびその製造方法 | |
JP4275109B2 (ja) | 半導体装置 | |
JPH03296250A (ja) | 樹脂封止型半導体装置 | |
JP2664924B2 (ja) | 半導体装置の製造方法 |