JPH0982657A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は例えばＭＯＳトランジスタやバイポ
ーラトランジスタなどに適用され、その動作速度向上に
大きな寄与する半導体装置の製造方法を提供する。 【解決手段】 本発明によると、半導体層内に不純物を
注入する第１の工程と、前記半導体層上に金属膜を形成
する第２の工程とを含む半導体装置の製造方法におい
て、前記第１および第２の工程との間に前記第１の工程
における前記不純物の注入により前記半導体層に生じる
表面欠陥を回復するために前記半導体層に対する再結晶
化を行う第３の工程を具備したことを特徴とする半導体
装置の製造方法が提供される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、例えばＭＯＳトランジスタやバイポーラトラ
ンジスタなどに適用され、その動作速度向上に大きな寄
与をする半導体装置の製造方法に関するものである。

【０００２】

【従来の技術】首記のような半導体装置の製造方法にお
いて、従来技術としては特開平６−２１６３２４号公報
に開示されたものがある。

【０００３】そこではソース／ドレイン／ゲート表面上
全体に高融点の金属珪化物膜を被覆させたいわゆる「サ
リサイド技術」を用いたＣＭＯＳタイプのトランジスタ
回路の形成に関し、特にＰチャンネルトランジスタのゲ
ート表面上において金属珪化物がうまく形成することが
出来ないという問題点に対し、Ｐチャンネルトランジス
タのゲートへの弗化ボロンの照射ドーズ量を１〜２×１
０¹⁵ｉｏｎｓ／ｃｍ²に抑制することで対応している。

【０００４】また、金属珪化物の元となる金属膜の形成
は、弗化ボロン注入後に通常の熱処理により活性化アニ
ールを行った後に実行している。

【０００５】これは半導体装置の製造工程全体で見る
と、後工程の層間絶縁膜の高温熱処理（後述）を含め、
イオン注入されたボロンは合計２回の高温熱処理にさら
されることになる。

【０００６】ところで、上述のような半導体装置の製造
方法に係る従来技術においては、本発明者らは実際には
上記の問題点以外にも更に２つの問題点があることを見
出した。

【０００７】この問題点の１つはＮチャンネルトランジ
スタにおいてソース／ドレイン表面上に金属珪化物膜を
形成すると局所的に金属珪化物膜がソース、ドレインか
ら剥離して、極端な場合には金属珪化物膜は破れてしま
うことである。

【０００８】また、この問題点のもう一つは上記特開平
６−２１６３２４号公報においては金属膜形成前に通常
の熱処理を加えて再結晶化させているので、ソース、ド
レインの接合深さが深くなってしまうことにより、動作
速度等のデバイス特性が低下するということである。

【０００９】ここで上述の剥離現象が生じる原因につい
て考察してみる。

【００１０】不純物としての砒素イオン注入した半導体
層の領域は、ほぼ非晶質状態になっており、従って砒素
原子は結晶中を拡散する場合に比べ極めて大きな拡散速
度を有するためソース、ドレイン上にある金属膜もしく
は金属珪化物膜中を容易に移動し、外部へ放出されるた
めに生じていると考えられる。

【００１１】このような金属珪化物膜の剥離現象は半導
体装置形成上非常に不都合な問題である。

【００１２】次にソース、ドレインの接合深さが深くな
ってしまう問題点について考察してみる。

【００１３】最終的にトランジスタを被覆する絶縁膜に
対し、良好な配線孔への金属膜埋め込みを実現するため
には、コンタクトホール形成後に、例えば９００℃で２
０ｍｉｎ．の熱処理などを行いホールのエッジ部を滑ら
かな形状にする（本明細書ではリフロー工程と呼ぶこと
にする）必要がある。

【００１４】ここで半導体層にイオン注入された不純
物、特にＰチャンネルトランジスタのソース、ドレイン
に用いられるボロンについて見てみると、全工程の中で
は初めの弗化ボロン注入後の高温熱処理と、その後のリ
フロー工程における高温熱処理の合計２回の高温熱処理
を受けることになるために非常に大きな拡散を起こして
しまう。

【００１５】すなわち、これによってソース、ドレイン
の接合深さが大きくなり、いわゆるハーフミクロンルー
ルによる微細な半導体装置で問題となるショートチャン
ネル効果などが発生し、動作速度等のデバイス特性が劣
化してしまうことになる。

【００１６】

【発明が解決しようとする課題】従って、この種の分野
では、上記２つの問題点を克服して、半導体層例えばソ
ース／ドレイン／ゲート上に高品質で面均一性に優れた
金属薄膜例えば金属珪化物膜を有し、高速動作可能な、
ハーフミクロンルール以降の、微細なＶＬＳＩの形成に
対応可能な技術を提供することが課題となる。

【００１７】そこで、本発明は以上のような点に鑑みて
なされたもので、不純物注入より生じる半導体層の表面
欠陥を回復させるために半導体層に対する再結晶化の工
程を実施することにより、不純物の拡散量を低減して動
作速度等のデバイス特性を向上し得るようにした半導体
装置の製造方法を提供することを目的としている。

【００１８】

【課題を解決するための手段】上述した課題を解決する
ために、本発明によると、半導体層内に不純物を注入す
る第１の工程と、前記半導体層上に金属膜を形成する第
２の工程とを含む半導体装置の製造方法において、前記
第１および第２の工程との間に前記第１の工程における
前記不純物の注入により前記半導体層に生じる表面欠陥
を回復するために前記半導体層に対する再結晶化を行う
第３の工程を具備したことを特徴とする半導体装置の製
造方法が提供される。

【００１９】また、本発明によると、前記第３の工程は
熱処理、レーザ光照射、紫外線照射、Ｘ線照射、電子線
照射、イオンビーム照射の少なくとも一つにより実行さ
れることを特徴とする半導体装置の製造方法が提供され
る。

【００２０】さらに、本発明によると、前記熱処理は短
時間熱処理を含むことを特徴とする半導体装置の製造方
法が提供される。

【００２１】

【発明の実施の形態】先ず、本発明の原理的な概要につ
いて説明する。

【００２２】例えば、金属もしくは金属珪化物の剥離を
防止するためには半導体層に注入された不純物としての
砒素の拡散量を低減すれば良いと考えられる。

【００２３】砒素の拡散量を低減するためには砒素（Ａ
ｓ）の拡散を抑制しつつ、なおかつ非晶質状態の半導体
層の結晶性すなわち半導体層の表面欠陥を回復させ、理
想的にはできるだけ単結晶状態に近づけることが有効で
ある。

【００２４】つまり、イオン注入された砒素原子を半導
体層の構成原子として置換格子位置に入れてやれば良い
のである。

【００２５】砒素の置換格子位置に入れてやれば周りの
半導体層の母体構成原子と強固な化学結合を形成するこ
とにより、その結果実効的な砒素の半導体層中での拡散
速度が低下することが期待される。

【００２６】このような状態を作り出すためには、砒素
イオン注入後に短時間熱処理（ＲＴＰ：Rapid Thermal
Process ）やレーザ光照射による短時間加熱に基づく手
法や、紫外線照射やＸ線照射や電子ビームもしくはイオ
ンビームの照射などのように原子核または電子に直接エ
ネルギーを付与する方法が有効であると考えられる。そ
こで、本発明は砒素をイオン注入した直後に半導体層の
再結晶化を実行し砒素を上述の手法で置換格子位置に入
れることにより、半導体層から金属膜層または金属珪化
物層への砒素の拡散層を低減し、金属珪化物膜の半導体
層からの剥離を防止するものである。

【００２７】またソース、ドレインの不純物の拡散を極
力抑制し、製造工程全体で見れば実効的にはサリサイド
技術を用いない通常の製造工程と同じ１回の高温熱処理
で済ますことが可能となり、上述のショートチャンネル
効果を防止することが可能となる。

【００２８】次に、以上のような概要に基づく本発明の
実施の形態について図面を参照して説明する先ず、第１
の実施の形態として上述の再結晶化法のうち、短時間熱
処理法を用いた場合について説明することにする。

【００２９】また、第１の実施の形態においては、特に
問題となるＮチャンネルＭＯＳ型トランジスタの製造方
法を例に挙げて図１乃至図３を用いて説明をするととも
に、半導体基板としてシリコンを用いた場合について説
明する。

【００３０】初めに、図１の（ａ）に示すように、シリ
コン基板１１の表面に熱酸化法でゲート酸化膜１２を形
成する。

【００３１】次に、図１の（ｂ）に示すように、ゲート
酸化膜１２の表面上に多結晶シリコン膜１３をＣＶＤ法
で形成する。

【００３２】そして、この多結晶シリコン膜１３の抵抗
値を下げるために、ＰＯＣｌ₃ などの雰囲気中で熱処理
してＰを拡散させる。

【００３３】次に、図１の（ｃ）に示すように、上記多
結晶シリコン膜１３の表面上にフォトレジスト１４をゲ
ート電極の形状にパターニングする。

【００３４】次に、図１の（ｄ）に示すように、上記フ
ォトレジスト１４を用いた異方性ドライエッチング法な
どで多結晶ポリシリコン膜１３をゲート電極に形成す
る。

【００３５】次に、図１（ｅ）に示すように、試料表面
全体を酸化し、酸化膜１５を成形する。

【００３６】そして、電界緩和層に必要な不純物イオン
をイオン注入し、電界緩和層１６を形成する。

【００３７】なお、図中の矢印は不純物イオン注入を示
している。

【００３８】次に、図２の（ａ）に示すように、試料面
全体に絶縁膜１７をＣＶＤ法などで形成する。

【００３９】次に、図２の（ｂ）に示すように、異方性
ドライエッチング法でゲートの側壁にサイドウオール１
８を形成する。

【００４０】次に、図２の（ｃ）に示すように、熱酸化
法により試料全体に酸化膜１９を形成する。

【００４１】次に、図２の（ｄ）に示すように、試料全
面にソース１１０ａ、ドレイン１１０ｂに必要な不純物
をイオン注入する。

【００４２】なお、図中の矢印は不純物イオン注入を示
している。

【００４３】そして、イオン注入領域を再結晶化させる
ための短時間熱処理を行う。

【００４４】これは、例えばＡｒ雰囲気中またはＮ₂ ガ
ス雰囲気中などで９５０℃、３０ｓｅｃの熱処理で良
い。

【００４５】次に、図２の（ｅ）に示すように、再び異
方性ドライエッチング法でソース、ゲート、ドレイン表
面上の酸化膜を除去する。

【００４６】次に、図３の（ａ）に示すように、試料表
面全体に金属膜１１１をスパッタ法や蒸着法で成膜す
る。

【００４７】次に、図３の（ｂ）に示すように、６００
℃程度の短時間熱処理を行いソース、ゲート、ドレイン
表面上にのみ金属珪化物１１１ａを形成する。

【００４８】このとき、サイドウオール表面上では上記
金属膜１１０はシリコンと反応しておらず未反応の金属
膜１１１ｂとして残っている。

【００４９】次に、図３の（ｃ）に示すように、ウェッ
トエッチング法などで未反応金属膜１１１ｂを選択的に
除去する。

【００５０】従って、この結果、ソース、ゲート、ドレ
イン上にのみに自己整合的に金属珪化物膜１１１ａが形
成されたことになる。

【００５１】そして必要があるならば、金属珪化膜の抵
抗値を更に下げるために再び８００℃程度の短時間熱処
理を行う。

【００５２】次に、図３の（ｄ）に示すように、試料全
面に絶縁膜１１２をＣＶＤ法などで成膜する。

【００５３】次に、図３の（ｅ）に示すように、上記絶
縁膜１１２にコンタクトホールを形成した後、第１の配
線用の金属膜１１３をスパッタ法などで試料全面に形成
した後に、フォトレジストを用いてパターニングを行
う。

【００５４】更に、試料全面に平坦化用層間膜１１４を
試料全面に成膜したところにコンタクトヴィアホールを
形成し再び第２の配線用の金属膜１１５を成膜する。

【００５５】そして、これをフォトレジストなどを用い
てパターニングし、最終的に試料全面に保護用のパッシ
ベーション膜１１６を成膜、パターニングして完成す
る。

【００５６】なお、第１の実施の形態ではソース、ドレ
イン形成のためのイオン注入後の再結晶化のために短時
間熱処理を例として用いたが、実際には本発明の原理的
な概要として述べたような他の方法を用いても良い。

【００５７】次に、第２の実施の形態について図４およ
び図５を参照して説明する。

【００５８】初めに、前述した第１の実施の形態におけ
る図１の（ａ）〜（ｄ）と同様の工程でシリコン基板２
１上にゲート酸化膜２２及び多結晶シリコンのゲート電
極２３を形成する。

【００５９】次に、図４の（ａ）に示すように、試料表
面全体を酸化し、酸化膜２４を形成する。

【００６０】次に、図４の（ｂ）に示すように、電界緩
和層に必要な不純物イオンをイオン注入し、電界緩和層
２５を形成する。

【００６１】更に、今度は、試料全面にソース２６ａ、
ドレイン２６ｂに必要な不純物をイオン注入する。

【００６２】そして、イオン注入領域を再結晶化させる
ための短時間熱処理を行う。

【００６３】これは例えば、Ａｒガス雰囲気中またはＮ
₂ ガス雰囲気中などで９５０℃、３０ｓｅｃの熱処理で
良い。

【００６４】なお、図中の矢印は不純物イオン注入を示
している。

【００６５】ただし、この場合は矢印のように、イオン
を基板垂線に対し傾斜させた角度で注入する必要があ
る。

【００６６】そして、イオンのエネルギーや注入角度を
適切な値に設定してソース、ドレインに対してゲート電
極下の内側に電界緩和層が位置するようにする必要があ
る。次に、図４の（ｃ）に示すように、試料面全体に絶
縁膜２７をＣＶＤ法などで形成する。

【００６７】次に、図４の（ｄ）に示すように、異方性
ドライエッチング法でゲートの側壁にサイドウオール２
８を形成する。

【００６８】なお、この段階でソース２６ａ、ゲート２
３、ドレイン２６ｂ表面上の酸化膜を除去することにな
る。

【００６９】次に、図４の（ｅ）に示すように、試料表
面全体に金属膜２９をスパッタ法や蒸着法で成膜する。

【００７０】次に、図５の（ａ）に示すように、６００
℃程度の短時間熱処理を行いソース２６ａ、ゲート２
３、ドレイン２６ｂ表面上にのみ金属珪化物２９ａを形
成する。

【００７１】このとき、サイドウオール２８表面上では
上記金属膜２９はシリコンと反応しておらず未反応の金
属膜２９ｂとして残っている。

【００７２】次に、図５の（ｂ）に示すように、ウェッ
トエッチング法などで未反応金属膜２９ｂを選択的に除
去する。

【００７３】従って、この結果、ソース２６ａ、ゲート
２３、ドレイン２６ｂ上にのみに自己整合的に金属珪化
膜２９ａが形成されたことになる。

【００７４】そして必要があるならば、金属珪化膜２９
ａの抵抗値を更に下げるために再び８００℃程度の短時
間熱処理を行う。

【００７５】次に、図５の（ｃ）に示すように、試料全
面に絶縁膜２１０をＣＶＤ法などで成膜する。

【００７６】次に、図５の（ｄ）に示すように、上記絶
縁膜２１０にコンタクトホールを形成した後、第１の配
線用の金属膜２１１をスパッタ法などで試料全面に形成
した後に、フォトレジストを用いてパターニングを行
う。

【００７７】更に、試料全面に平坦化用層間膜２１２を
試料全面に成膜したところにコンタクトヴィアホールを
形成し再び第２の配線用の金属膜２１３を成膜する。

【００７８】そして、それをフォトレジストなどを用い
てパターニングし、最終的に試料全面に保護用のパッシ
ベーション膜２１４を成膜、パターニングして完成す
る。

【００７９】なお、第２の実施の形態ではソース、ドレ
イン形成のためのイオン注入後の再結晶化のために短時
間熱処理を例として用いたが、実際には本発明の原理的
な概要で述べたような他の方法を用いても良い。

【００８０】また、第２の実施の形態では金属珪化物の
端部とソース、ドレインのＰＮ結合部との間の距離が、
第１の実施の形態に比べて大きくとることが可能となる
ため、ソース／ドレイン間のリーク電流をより低く抑え
ることが可能となる。

【００８１】以上詳細に説明したように本発明の第１お
よび第２の実施の形態によれば、砒素をイオン注入した
直後に半導体層の再結晶化を実行し砒素を上述の手法で
置換格子位置に入れることにより、半導体層から金属膜
層または金属珪化物層への砒素の拡散量を低減し、金属
珪化物膜の半導体層からの剥離を防止することができ
る。

【００８２】また、本発明の第１および第２の実施の形
態によればイオン注入された不純物の分布をほとんど変
化させずに再結晶化させるため、製造工程全体で見れば
実効的にはサリサイド技術を用いない通常の製造工程と
同じ１回の高温熱処理で済ますことが可能となり、デバ
イス能力の低下の一因となるショートチャンネル効果を
防止することが可能となる。

【００８３】そして、本発明の第１および第２の実施の
形態によれば半導体層例えばソース／ドレイン／ゲート
上に高品質で面均一性に優れた金属珪化物膜を有し、高
速動作可能な、ハーフミクロンルール以下の最小寸法ル
ールにおいて、微細なＶＬＳＩの形成に対応可能な技術
を提供することが可能となる。

【００８４】

【発明の効果】従って、以上詳述したように本発明によ
れば、不純物注入より生じる半導体層の表面欠陥を回復
させるために半導体層に対する再結晶化の工程を実施す
ることにより、不純物の拡散量を低減して動作速度等の
デバイス特性を向上し得るようにした半導体装置の製造
方法を提供することができる。

【図面の簡単な説明】

【図１】第１の実施の形態に基づくＮチャンネルＭＯＳ
型トランジスタの製造工程を断面図で示したものであ
る。

【図２】第１の実施の形態に基づくＮチャンネルＭＯＳ
型トランジスタの製造工程を断面図で示したものであ
る。

【図３】第１の実施の形態に基づくＮチャンネルＭＯＳ
型トランジスタの製造工程を断面図で示したものであ
る。

【図４】第２の実施の形態に基づくＮチャンネルＭＯＳ
型トランジスタの製造工程を断面図で示したものであ
る。

【図５】第２の実施の形態に基づくＮチャンネルＭＯＳ
型トランジスタの製造工程を断面図で示したものであ
る。

【符号の説明】

１１…シリコン基板、 １２…ゲート絶縁膜、 １３…多結晶シリコン膜、 １４…フォトレジスト、 １５…酸化膜、 １６…電界緩和層、 １７…絶縁膜、 １８…サイドウオール、 １９…酸化膜、 １１０ａ…ソース、 １１０ｂ…ドレイン、 １１１…金属膜、 １１１ａ…金属珪化物膜、 １１１ｂ…未反応の金属膜、 １１２…絶縁膜、 １１３…第１の配線用の金属膜、 １１４…平坦化用層間膜、 １１５…第２の配線用の金属膜、 １１６…パッシベーション膜、 ２１…シリコン基板、 ２２…ゲート酸化膜、 ２３…多結晶シリコン膜、 ２４…シリコン酸化膜、 ２５…電界緩和層、 ２６ａ…ソース、 ２６ｂ…ドレイン、 ２７…絶縁膜、 ２８…サイドウオール、 ２９…金属膜、 ２９ａ…金属珪化物膜、 ２９ｂ…未反応の金属膜、 ２１０…絶縁膜、 ２１１…第１の配線用の金属膜、 ２１２…平坦化用層間膜、 ２１３…第２の配線用の金属膜、 ２１４…パッシベーション膜。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 半導体層内に不純物を注入する第１の工
   程と、前記半導体層上に金属膜を形成する第２の工程と
   を含む半導体装置の製造方法において、 前記第１および第２の工程との間に前記第１の工程にお
   ける前記不純物の注入により前記半導体層に生じる表面
   欠陥を回復するために前記半導体層に対する再結晶化を
   行う第３の工程を具備したことを特徴とする半導体装置
   の製造方法。
2. 【請求項２】 前記第３の工程は熱処理、レーザ光照
   射、紫外線照射、Ｘ線照射、電子線照射、イオンビーム
   照射の少なくとも一つにより実行されることを特徴とす
   る請求項１に記載の半導体装置の製造方法。
3. 【請求項３】 前記熱処理は短時間熱処理を含むことを
   特徴とする請求項２に記載の半導体装置の製造方法。