JPH0974748A - スイッチング電源装置 - Google Patents

Abstract

(57)【要約】 【目的】 ２次出力電流誤差検出回路が不要であり、出
力定電流特性と過電流保護特性を同一特性にすることに
より低コスト、小型化可能な定電流出力特性を具備する
スイッチング電源装置を提供することを目的とする。 【構成】 トランス２の第１の一次巻線２ａを介してス
イッチング素子１とスイッチング素子１を流れる電流を
電圧信号に変換して出力する電流検出回路１０を直列に
接続し、電流検出回路１０の出力を比較器９ａの第１の
入力端子に接続し前比較器９ａの第２の入力端子にはト
ランス２の二次巻線電圧２ｃに比例した電圧が発生する
トランス２の第２の一次巻線２ｂを整流平滑して得られ
る電圧を電流信号に変換する出力電圧モニター回路１４
の出力とトランス２の第２の一次巻線２ｂ間にダイオー
ドとコンデンサの直列接続回路を並列接続した構成から
なる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は出力に定電圧特性と定電
流特性とを有するスイッチング電源装置に関するもので
ある。

【０００２】

【従来の技術】近年、パソコンやビデオカメラ等のバッ
テリーを電源とする機器は低価格化とともに小型・軽量
化が進みどこへでも持ち運びが可能となり普及してい
る。これに伴いバッテリーを充電する出力特性すなわち
定電流出力特性と機器に電力を供給する出力特性すなわ
ち定電圧出力特性を備えたスイッチング電源装置に対し
ても低コスト化、小型・軽量化が求められている。

【０００３】以下図面を参照しながら従来のスイッチン
グ電源装置の一例について説明する。

【０００４】図５は、従来のスイッチング電源装置の回
路構成図である。図５において、１はバイポーラトラン
ジスタあるいは電界効果トランジスタ等により構成され
るスイッチング素子であり、２は電力変換用のトランス
であり２ａは第１の一次巻線、２ｂは第２の一次巻線、
２ｃは二次巻線であり、３は商用交流電源を整流平滑す
るなどして得られる直流電源であり、４は２次整流ダイ
オード４ａ、２次平滑コンデンサ４ｂからなる出力回路
であり、５は負荷であり、直流電源３からトランス２の
第１の一次巻線２ａを介して与えられる直流電力をスイ
ッチング素子１によりスイッチングしそのスイッチング
出力をトランス２の第１の一次巻線２ａから二次巻線２
ｃに取出し二次巻線２ｃに接続された出力回路４によっ
て整流平滑し、直流電力として負荷５に供給する。

【０００５】６は出力電圧誤差検出回路であり、負荷５
に供給される出力電圧Ｖoを抵抗６ａ、６ｂによって分
圧し誤差増幅器６ｃの第１の入力端子に入力し、第２の
入力端子に入力される基準電圧源６ｄとの誤差分を増幅
しダイオード６ｅ、フォトカプラー８を介してパルス幅
制御回路１１に出力する。

【０００６】７は出力電流誤差検出回路であり、負荷５
に供給される出力電流Ｉoを抵抗７ａにより電圧信号に
変換し誤差増幅器７ｂの第１の入力端子に入力し、第２
の入力端子に入力される基準電圧源７ｃとの誤差分を増
幅しダイオード７ｄ、フォトカプラー８を介してパルス
幅制御回路１１に出力する。

【０００７】９は過電流検出回路であり、スイッチング
素子１に流れる電流を抵抗１０ａにより電圧信号に変換
する電流検出回路１０の出力を比較器９ａの第１の入力
端子に入力し、第２の入力端子に入力される基準電圧源
９ｂと比較しその出力をパルス幅制御回路１１に出力す
る。

【０００８】パルス幅出力回路１１は、直流電源３また
は前記パルス幅制御回路１１が動作を開始すると前記ト
ランス２の第２の一次巻線２ｂの電圧をダイオード１２
ａ、コンデンサ１２ｂからなる整流平滑回路１２の出力
を電源電圧とし、 （１）出力電流値Ｉo＜出力定電流値Ｉoconstでは、 Io×R(7a)＜VREF(7c) のため出力電流誤差検出回路７は動作しておらず、出力
電圧誤差検出回路６のフォトカプラー８を介しての出力
信号によりスイッチング素子１のオン・オフ時間を決定
しその出力でドライブ回路１３を介してスイッチング素
子１をスイッチングさせ出力電圧Ｖoが一定となるすな
わち定電圧出力特性となるようにスイッチング素子１の
オン・オフ時間を制御する。

【０００９】但し、R(7a)は出力電流誤差検出回路７内
の出力電流Ｉo検出用の抵抗７ａの抵抗値、VREF(7c)は
出力電流誤差検出７内の誤差増幅器７ｂの第２の入力端
子に接続される基準電圧源７ｃの電圧値である。

【００１０】図６は図５のスイッチング電源装置の出力
特性である出力電流−出力電圧特性（以下Ｉ−Ｖ特性）
を示し、この時は図中太線部Ａの特性となる。

【００１１】（２）次に、出力電流値Ｉo＝出力定電流
値Ｉoconstでは、 Io×R(7a)＝VREF(7c) となり出力電流誤差検出回路７が動作を始めるため出力
電圧Ｖoが低下し出力電圧誤差検出回路６の動作が停止
し、出力電流誤差検出回路７のフォトカプラー８を介し
ての出力信号によりスイッチング素子１のオン・オフ時
間を決定しその出力でドライブ回路１３を介してスイッ
チング素子１をスイッチングさせ出力電流値Ｉo＝出力
定電流値Ｉoconstとなるようにスイッチング素子１のオ
ン・オフ時間を制御する。

【００１２】図６のＩ−Ｖ特性においては細線部Ｂの特
性となる。 （３）又、スイッチング電源装置の異常時（例えば、図
６においてトランス２の２次巻線２ｃの短絡又は出力電
流誤差検出回路７の故障等）のスイッチング電源装置の
保護及び負荷５に対する過電流保護はスイッチング素子
１に直列に接続された前記スイッチング素子１を流れる
電流を電圧信号に変換して出力する電流検出回路１０の
出力Ｖ10が、 V10=R(10a)・I(1)limit =V9REF となると過電流検出回路９が動作し、過電流検出回路９
の出力によりスイッチング素子１のオフを決定しドライ
ブ回路１３を介してスイッチング素子１をオフする。

【００１３】但し、R(10a)は電流検出回路１０内の抵抗
１０の抵抗値、I(1)limitは過電流検出回路９が動作す
る時のスイッチング素子１を流れる電流値、Ｖ9REFは過
電流検出回路の比較器９ａの第２の入力端子に接続され
る基準電圧源９ｂの電圧値である。

【００１４】しかしながら、出力電力の最大時に必要な
スイッチング素子１を流れる電流値をＩ(1)maxとする
と、 Ｉ(1)1imit>Ｉ(1)max であるため、図６においては点線部Ｃが出力過電流保護
電流値Ｉolimit特性となる。

【００１５】

【発明が解決しようとする課題】前述のようにスイッチ
ング電源装置の出力特性に定電圧特性と定電流特性を有
するためには、 （１）出力電圧誤差検出回路６と出力電流誤差検出回路
７とが必要であり誤差増幅器、基準電圧の比較的高価な
部品が数多く必要となりそれに伴い誤差増幅器への入力
手段を構成する部品数が多くなる。 （２）出力電流誤差検出回路７内に負荷５に供給される
電流を検出するための手段として抵抗７ａが必要であ
り、このため抵抗７ａによる損失が大きく損失の低減が
はかれない。 （３）さらに、スイッチング電源装置の過電流保護とし
てはスイッチング素子１を流れる電流が必ず、 Ｉ(1)1imit＞Ｉ(1)max となり図６のＩ−Ｖ特性の点線部Ｃの特性となるため、
スイッチング素子１、２次整流ダイオード４ａ、トラン
ス２等は出力過電流保護電流値Ｉolimitで設計しなけれ
ばならず必要以上に大きな定格のものを使用することに
なる。 （４）熱設計に対しても前述の出力過電流保護電流値Ｉ
olimitで設計する必要があることからスイッチング電源
装置として低コスト化、小型化が困難であるといった課
題があった。

【００１６】本発明は上記課題を解決するためのもの
で、出力電流誤差検出回路をなくし、出力電流値Ｉo＜
出力過電流保護電流値Ｉolimitでは出力電圧誤差検出回
路とパルス幅制御回路を用いて定電圧出力特性となるよ
うにスイッチング素子のオン・オフを制御し、出力電流
Ｉo＝出力過電流保護電流値Ｉolimitではトランスの二
次巻線に比例する前記トランスの第２の一次巻線の電圧
と過電流検出回路及びパルス幅制御回路を用いて、 出力電流値Ｉo＝出力定電流値Ｉoconst＝出力過電流保
護電流値Ｉolimit となる定電流出力特性になるようにスイッチング素子１
のオン・オフを制御することにより、部品数の削減、損
失の低減、使用部品定格の最適化、熱設計の最適化が行
え、定電圧出力特性と定電流出力特性を有するスイッチ
ング電源装置の低コスト化、小型化が可能となる。

【００１７】

【課題を解決するための手段】この目的を達成するため
に本発明は、トランスの第１の一次巻線を介してスイッ
チング素子と前記スイッチング素子を流れる電流を電圧
信号に変換して出力する電流検出回路を直列に接続し、
前記電流検出回路の出力を比較器の第１の入力端子に接
続し前記比較器の第２の入力端子にはトランスの二次巻
線電圧に比例した電圧が発生する前記トランスの第２の
一次巻線を整流平滑して得られる電圧を電流信号に変換
する手段の出力が接続し、前記比較器の出力は前記スイ
ッチング素子のオン・オフを制御するパルス幅制御回路
に接続された構成とする。

【００１８】また、トランスの第１の一次巻線を介して
スイッチング素子と前記スイッチング素子を流れる電流
を電圧信号に変換して出力する電流検出回路を直列に接
続し、前記電流検出回路の出力を比較器の第１の入力端
子に接続し前記比較器の第２の入力端子にはトランスの
二次巻線電圧に比例した電圧が発生する前記トランスの
第２の一次巻線を整流平滑して得られる電圧を電流信号
に変換する手段の出力と前記トランスの第２の一次巻線
間にダイオードとコンデンサの直列接続回路を並列接続
した構成からなる前記トランスの第１の一次巻線に与え
られる直流入力電圧に比例した電圧を電流信号に変換す
る手段の出力を接続し、前記比較器の出力は前記スイッ
チング素子のオン・オフを制御するパルス幅制御回路に
接続された構成とする。

【００１９】さらに上記構成において前記スイッチング
素子をＭＯＳＦＥＴとし前記ＭＯＳＦＥＴは大多数の単
位セルが接続された第１のソース電極と単位セルの一部
分が接続された第２のソース電極とを有し、前記第２の
ソース電極を電流検出回路に直列接続した構成とするも
のである。

【００２０】

【作用】この構成によって、出力電流誤差検出回路が不
要となり部品数の削減が可能であり、負荷へ供給する電
流を検出する出力電流検出抵抗が不要となるため損失の
低減が図れるとともに、出力特性においては従来と同じ
定電圧特性を有し定電流特性では、 出力電流Ｉo＝出力定電流値Ｉoconst＝出力過電流保護
電流値Ｉolimit とすることができ使用部品及び熱設計の最適化が行え
る。

【００２１】また、出力電流誤差検出回路をなくしても
トランスの第１の一次巻線に与えられる直流入力電圧に
係らず出力の定電流特性においては 出力電流Ｉo＝出力定電流値Ｉoconst＝出力過電流保護
電流値Ｉolimit とすることができる。

【００２２】さらには、スイッチング素子を流れる電流
を検出する電流検出回路内の抵抗の損失の低減が図れる
とともにスイッチング素子と同一半導体基板上に数多く
の回路が集積化できスイッチング電源装置の一次側部品
数の削減ができるといったことからスイッチング電源装
置として低コスト化、小型化を図ることができる。

【００２３】

【実施例】以下に本発明の一実施例を図１、図２を参考
にしながら説明する。

【００２４】図１は本発明のスイッチング電源装置の回
路構成図である。図１において図５と同じものについて
は同一の符合を記す。図１において１はバイポーラトラ
ンジスタあるいは電界効果トランジスタ等により構成さ
れるスイッチング素子であり、２は電力変換用のトラン
スであり、２ａは第１の一次巻線、２ｂは第２の一次巻
線、２ｃは二次巻線であり、３は商用交流電源を整流平
滑するなどして得られる直流電源であり、４は２次整流
ダイオード４ａと整流平滑コンデンサ４ｂからなる出力
回路であり、５は負荷であり、直流電源３からトランス
２の第１の一次巻線２ａを介して与えられる直流電力を
スイッチング素子１によりスイッチングしそのスイッチ
ング出力をトランス２の第１の一次巻線２ａから二次巻
線２ｃに取出し二次巻線２ｃに接続された出力回路４に
よって整流平滑し、直流電力として負荷５に供給する。

【００２５】６は出力電圧誤差検出回路であり、負荷５
に供給される出力電圧Ｖoを抵抗６ａ、６ｂによって分
圧し誤差増幅器６ｃの第１の入力端子に入力し、誤差増
幅器６ｃの第２の入力端子に入力される基準電圧源６ｄ
との誤差分を増幅しフォトカプラー８を介してパルス幅
制御回路１１に出力する。

【００２６】９は過電流検出回路であり、スイッチング
素子１に流れる電流を抵抗１０ａにより電圧信号に変換
する電流検出回路１０の出力を比較器９ａの第１の入力
端子に入力し、比較器９ａの第２の入力端子には定電流
源９ｂａと抵抗９ｂｂからなる基準電圧源９ｂと前記ト
ランス２の二次巻線２ｃに比例する前記トランス２の第
２の一次巻線２ｂの電圧をダイオード１２ａ、コンデン
サ１２ｂからなる整流平滑回路１２で整流平滑し、整流
平滑回路１２に並列に接続された抵抗１４ａ、抵抗１４
ｂからなる整流平滑回路１２の電圧を電流信号に変換す
る出力電圧モニター回路１４の出力とが入力され、比較
器９ａは第１及び第２の入力端子に入力された信号を比
較しその出力を出力信号Ｖ14としてパルス幅制御回路１
１に出力する。

【００２７】パルス幅出力回路１１は、直流電源３また
は前記パルス幅制御回路１１が動作を開始すると前記ト
ランス２の二次巻線２ｃに比例するトランス２の第２の
一次巻線２ｂの電圧をダイオード１２ａ、コンデンサ１
２ｂからなる整流平滑回路１２の出力を電源電圧とし、 （１）出力電流値Ｉo＜出力定電流値Ｉoconst＝出力過
電流保護電流値Ｉolimit では電圧誤差検出回路６によるフォトカプラー８を介し
ての出力により誤差増幅器１１ａの入力信号Ｖ11を変化
させ誤差増幅器１１ａは基準電圧１１ｂと入力信号Ｖ11
を比較し増幅してＰＷＭコンパレータ１１ｃに出力信号
Ｖ12を出力しＰＷＭコンパレータ１１ｃは誤差増幅器１
１ａの出力信号Ｖ12と三角波１１ｄを比較し出力信号Ｖ
13をＮＯＲ回路１１ｅに出力し、ＮＯＲ回路１１ｅは過
電流検出回路９の出力信号Ｖ14とＰＷＭコンパレータ１
１ｃの出力信号Ｖ13とを論理演算し出力信号Ｖ15をＲ−
Ｓフリップフロップ１１ｆのＲ端子に出力しＲ−Ｓフリ
ップフロップ１１ｆはＳ端子に接続されるクロックパル
ス１１ｇとＮＯＲ回路１１ｅの出力信号Ｖ15により決定
される出力信号Ｖ16をドライブ回路１３を介してスイッ
チング素子１に出力することにより出力電圧Ｖoが一定
となるようにスイッチング素子のオン・オフ時間を制御
する。

【００２８】図２は図１のスイッチング電源装置の出力
のＩ−Ｖ特性を示したものであり、この時のＩ−Ｖ特性
は図２中の太線部Ａの特性となり定電圧特性となる。 （２）次に、負荷５のインピーダンスが低下し出力電流
値Ｉoが大きくなり、 出力電流値Ｉo＝出力定電流値Ｉoconst＝出力過電流保
護電流値Ｉolimit となるとスイッチング素子１を流れる電流Ｉ（１）が大
きくなり、 V10=I(1)・R(10a) ={R(14a)・(1/R(9bb)+1/R(14a)+1/R(14b))}・{NB/NP・Vo+Icc・R(14a)} =V9REF……（１） となると、過電流検出回路９が動作し出力信号Ｖ14をＮ
ＯＲ回路１１ｅに出力しＮＯＲ回路１１ｅは論理演算し
出力信号Ｖ15をＲ−Ｓフリップフロップ１１ｆのＲ端子
に出力しＲ−Ｓフリップフロップ１１ｆはＳ端子に接続
されるクロックパルス１１ｇとＮＯＲ回路１１ｅの出力
信号Ｖ15により決定される出力信号Ｖ16をドライブ回路
１３を介してスイッチング素子１に出力するため出力電
圧Ｖoが低下し、これにより出力誤差検出回路６による
フォトカプラー８を介しての信号がなくなりフォトカプ
ラー８電圧Ｖ11が基準電圧１１ｉより高くなるため比較
器１１がスイッチ１１ｊをオフとしＰＷＭコンパレータ
の出力Ｖ13はロウレベルとなるためＮＯＲ回路１１ｅの
出力Ｖ15は過電流検出回路９の出力信号Ｖ14で決される
ことになる。

【００２９】但し、Ｖ9REFは過電流検出回路９内の比較
器９ａの第２の入力端子に入力される電圧値であり、上
記式（１）において、R(10a)は、電流検出回路１０内の
抵抗１０ａの抵抗値であり、R(14a)、R(14b)は、それぞ
れ出力電圧モニター回路１４内の抵抗１４ａ、１４ｂの
抵抗値であり、R(9bb)は、過電流検出回路９内の抵抗９
ｂｂの抵抗値であり、Iccは、過電流検出回路９内の定
電流源９ｂａの定電流値であり、NPは、トランス２の第
１の一次巻線２ａの巻線数であり、NBは、トランス２の
第２の一次巻線２ｂの巻線数である。

【００３０】この時の出力電流Ｉoは、 Io=k・Lp・ I(1)² /Vo・f =k・Lp・{V9REF/R(10a)｝²／Vo・f…（２） =Ｉoconst となる。

【００３１】但し、ｋは比例定数であり、Ｌｐはトラン
ス２の第１の一次巻線のインダクタンス値であり、ｆは
スイッチング素子１の発振周波数である。

【００３２】図２のＩ−Ｖ特性においてはＢ点となる。
さらに、負荷５のインピーダンスが小さくなり出力電圧
Ｖoが低下しても 出力電流値Ｉo＝出力定電流値Ｉoconst＝出力過電流保
護電流値Ｉolimit となるように式（１）より設定された過電流検出回路９
内の比較器９ａの第２の入力端子に入力される電圧値9R
EFが出力電圧Ｖoにより低くなることで 出力電流値Ｉo＝出力定電流値Ｉoconst＝出力過電流保
護電流値Ｉolimit となる。

【００３３】又、前述の式（１）によりスイッチング素
子１を流れる電流Ｉ（１）も小さくなる。出力電流Ｉo
は前述の式（２）となる。

【００３４】図２のスイッチング電源装置の出力のＩ−
Ｖ特性においてはＢ点からＣ点へとなる。

【００３５】さらに負荷５のインピーダンスが小さくな
り出力電圧Ｖoが低下すると 出力電流値Ｉo＝出力定電流値Ｉoconst＝出力過電流保
護電流値Ｉolimit となるように式（１）より設定された過電流検出回路９
内の比較器９ａの第２の入力端子に入力される電圧値9R
EFが低くなることで 出力電流値Ｉo＝出力定電流値Ｉoconst＝出力過電流保
護電流値Ｉolimit となる。

【００３６】又、スイッチング素子１を流れる電流Ｉ
（１）はさらに小さくなる。出力電流Ｉoは前述の式
（２）となる。

【００３７】図２のスイッチング電源装置の出力のＩ−
Ｖ特性はＣ点からＤ点へとなり、過電流検出回路９が動
作を開始すると図２のＩ−Ｖ特性においては点線部の特
性、すなわち出力定電流特性を得ることができる。図２
の点線部の出力定電流特性部はパルス幅制御回路１１に
入力される過電流検出回路９の出力によりスイッチング
素子１のオン・オフが制御されているため、 出力電流値Ｉo＝出力定電流値Ｉoconst＝出力過電流保
護電流値Ｉolimit となる。

【００３８】図３に本発明の他の実施例を示す。図３は
他の本発明のスイッチング電源装置の回路構成図であ
る。図３において第１と同じものについては同一の符合
を記す。１５はダイオード１５ａとコンデンサ１５ｂの
直列回路からなる直流電源３の電圧値Ｅを検出する入力
電圧モニター回路であり、前記トランス２の第２の一次
巻線２ｂに並列接続され、出力は抵抗１６を介して過電
流検出回路９内の比較器９ａの第２の入力端子に接続さ
れている。図３のスイッチング電源装置の動作は図１に
示すスイッチング電源装置の動作と同じため説明は省略
する。

【００３９】但し、過電流検出回路９が動作し出力信号
Ｖ14をＮＯＲ回路１１ｅに出力する時の電流検出回路の
出力Ｖ10と過電流検出回路９内の比較器９ａの第２の入
力端子の電圧Ｖ9REFは、 V10=I(1)・R(10a) ={R(14a)・(1/R(9bb)+1/R(14a)+1/R(14b)+I/R(16))｝・
｛NB/NP・Vo+R(14a)/R(16)・VBB+Icc・R(14a)｝ =V9REF……（３） となる。

【００４０】但し、ＶBBは、入力電圧モニター回路１５
の出力電圧Ｖで、ＶBB＝-NB/NP・Eであり、NBは、トラン
ス２の第２の一次巻線２ｂの巻線数であり NPは、トランス２の第１の一次巻線２ａの巻線数であり Ｅは、直流電源３の電圧値であり、R(16)は、抵抗１６
の抵抗値である。

【００４１】出力電流Ｉo、出力特性は図１の実施例と
同じくそれぞれ式（２）、図２となり、 出力電流値Ｉo＝出力定電流値Ｉoconst＝出力過電流保
護電流値Ｉolimit とすることができる。

【００４２】図４に本発明のさらに他の実施例を示す。
図４は他の本発明のスイッチング電源装置の回路構成図
である。図４において図１と同じものについては同一の
符合を記す。図４は図１のスイッチング素子１としてパ
ワーＭＯＳＦＥＴ１７を用いた場合であり、パワーＭＯ
ＳＦＥＴ１７は大多数の単位セルからなる第１のソース
電極Ｓ１と少数の単位セルからなる第２のソース電極Ｓ
２を有し第２のソース電極Ｓ２が電流検出回路１０に接
続された構成である以外は図１と同じ構成であり、図１
に示すスイッチング電源装置と動作は同じため説明は省
略する。

【００４３】但し、過電流検出回路９が動作し出力信号
Ｖ14をＮＯＲ回路１１ｅに出力する時の電流検出回路の
出力Ｖ10と過電流検出回路９内の比較器９ａの第２の入
力端子の電圧Ｖ9REFは、 V10= I(S2)・R(10a) =n2/n1・I(S1)・R(10a) =n2/n1・I(1) ・R(10a) ={R(14a)・(1/R(9bb)+1/R(14a)+1/R(14b))}・{NB/NP・Vo+Icc・R(14a｝ =V9REF ……（４） となる。

【００４４】但し、ｎ１は、パワーＭＯＳＦＥＴ１７の
第１のソース電極Ｓ１に接続されるパワーＭＯＳＦＥＴ
の単位セル数であり、ｎ２は、パワーＭＯＳＦＥＴ１７
の第２のソース電極Ｓ２に接続されるパワーＭＯＳＦＥ
Ｔの単位セル数であり、I(S1)は、パワーＭＯＳＦＥＴ
１７の第１のソース電極Ｓ１を流れる電流値であり、I
(S2)は、パワーＭＯＳＦＥＴ１７の第２のソース電極Ｓ
２を流れる電流値であり、 I(S2)=n2/n1・I(S1) となる。

【００４５】n2/n1は通常約１〜０．１％に設定される
ため第１のスイッチング素子１を流れる電流Ｉ（１）と
パワーＭＯＳＦＥＴ１７の第１のソース電極Ｓ１を流れ
る電流Ｉ（Ｓ１）はほぼ等しい。

【００４６】出力電流Ｉo、出力特性は図１の実施例と
同じくそれぞれ式（２）、図２となり、 出力電流値Ｉo＝出力定電流値Ｉoconst＝出力過電流保
護電流値Ｉolimit とすることができる。

【００４７】さらに、式（４）から明らかなようにR(10
a)をn1/n2倍又は、抵抗R(14a)、R(9b)、R(14b)をn1/n2
倍に設定すれば図１の実施例の式（１）と同じことにな
るが図１の実施例に比べ、 ・スイッチング素子１に流れる電流Ｉ（１）のn2/n1倍
の極小さい電流で過電流検出回路９を動作させることが
できるため電流検出回路１０内の抵抗１０の損失の低減
を図ることができスイッチング電源装置として小型化で
きる。

【００４８】・パワーＭＯＳＦＥＴ１７、電流検出回路
１０、過電流検出回路９、パルス幅制御回路１１、出力
電圧モニター回路１４を同一半導体基板上に集積化でき
る。以上の点から図１の実施例よりもさらに小型化、低
コスト化を行うことができる。

【００４９】又、図３の実施例においても図４の実施例
のようにスイッチング素子１をパワーＭＯＳＦＥＴの大
多数の単位セルからなる第１のソース電極Ｓ１と少数の
単位セルからなる第２のソース電極Ｓ２を有するパワー
ＭＯＳＦＥＴとしても動作、出力電流Ｉo及び出力特性
は同じであり、入力電圧モニター回路１５、抵抗１６を
も同一半導体基板上に集積化でき図４の実施例よりもさ
らに小型化、低コスト化を行うことができる。

【００５０】

【発明の効果】以上述べたように本発明は、 （１）トランスの第１の一次巻線を介してスイッチング
素子と前記スイッチング素子を流れる電流を電圧信号に
変換して出力する電流検出回路を直列に接続し、前記電
流検出回路の出力を比較器の第１の入力端子に接続し前
記比較器の第２の入力端子にはトランスの二次巻線電圧
に比例した電圧が発生する前記トランスの第２の一次巻
線を整流平滑して得られる電圧を電流信号に変換する手
段の出力が接続され、前記比較器の出力は前記スイッチ
ング素子のオン・オフを制御するパルス幅制御回路に接
続された構成とする。

【００５１】（２）トランスの第１の一次巻線を介して
スイッチング素子と前記スイッチング素子を流れる電流
を電圧信号に変換して出力する電流検出回路を直列に接
続し、前記電流検出回路の出力を比較器の第１の入力端
子に接続し前記比較器の第２の入力端子にはトランスの
二次巻線電圧に比例した電圧が発生する前記トランスの
第２の一次巻線を整流平滑して得られる電圧を電流信号
に変換する手段の出力と前記トランスの第２の一次巻線
間にダイオードとコンデンサの直列接続回路を並列接続
した構成からなる前記トランスの第１の一次巻線に与え
られる直流入力電圧に比例した電圧を電流信号に変換す
る手段の出力を接続し、前記比較器の出力は前記スイッ
チング素子のオン・オフを制御するパルス幅制御回路に
接続された構成とする。

【００５２】（３）上記（１）、（２）の構成において
前記スイッチング素子をＭＯＳＦＥＴとし前記ＭＯＳＦ
ＥＴは大多数の単位セルが接続された第１のソース電極
と単位セルの一部分が接続された第２のソース電極とを
有し、前記第２のソース電極を上記（１）、（２）の電
流検出回路に接続した構成とするものであるから、 （１）出力電流誤差検出回路７が不要となり部品数の削
減が可能であり、負荷５へ供給する電流を検出する出力
電流検出抵抗７ａが不要となるため損失の低減が図れる
とともに、出力特性においては従来と同じ定電圧特性を
有し定電流特性では、出力電流値Ｉo＝出力定電流値Ｉo
const＝出力過電流保護値Ｉolimitとすることができ使
用部品及び熱設計の最適化が行える。

【００５３】（２）出力電流誤差検出回路７をなくして
もトランスの第１の一次巻線に与えられる直流入力電圧
に係らず出力の定電流特性においては出力電流Ｉo＝出
力定電流値Ｉoconst＝出力過電流保護電流値Ｉolimitと
することができる。

【００５４】（３）さらには、スイッチング素子１を流
れる電流を検出する電流検出回路１０内の抵抗１０ａの
損失の低減が図れるとともにスイッチング素子１と同一
半導体基板上に数多くの回路が集積化できスイッチング
電源装置の一次側部品数の削減ができる。といったこと
から低コスト化、小型化を図ることができる定電圧出力
特性と定電流出力特性を有するスイッチング電源装置を
提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すスイッチング電源装置
の回路構成図

【図２】本発明の一実施例におけるスイッチング電源装
置の出力特性図

【図３】他の本発明の一実施例を示すスイッチング電源
装置の回路構成図

【図４】他の本発明の一実施例を示すスイッチング電源
装置の回路構成図

【図５】従来のスイッチング電源装置の回路構成図

【図６】従来のスイッチング電源装置の出力特性図

【符号の説明】

１ バイポーラトランジスタ或いは電界効果トランジス
タにより構成されるスイッチング素子 ２ トランス ２ａ トランス２の第１の一次巻線 ２ｂ トランス２の第２の一次巻線 ２ｃ トランス２の二次巻線 ３ 直流電源 ４ 出力回路 ４ａ ２次整流ダイオード ４ｂ ２次平滑コンデンサ ５ 負荷 ６ 出力電圧誤差検出回路 ６ａ、６ｂ、７ａ、９ｂｂ、１０ａ、１４ａ、１４ｂ、
１６ 抵抗 ６ｃ、７ｂ、１１ａ 誤差増幅器 ６ｄ、７ｃ、９ｂ、１１ｂ、１１ｉ 基準電圧源 ６ｅ、７ｄ、１２ａ、１５ａ ダイオード ７ 出力電流誤差検出回路 ８ フォトカプラー ９ 過電流検出回路 ９ａ、１１ｈ 比較器 ９ｂａ 定電流源 １０ 電流検出回路 １１ パルス幅制御回路 １１ｃ ＰＷＭコンパレータ １１ｄ 三角波 １１ｅ ＮＯＲ回路 １１ｆ Ｒ−Ｓフリップフロップ １１ｇ クロックパルス １１ｊ スイッチ １２ 整流平滑回路 １２ｂ、１５ｂ コンデンサ １３ ドライブ回路 １４ 出力電圧モニター回路 １５ 入力電圧モニター回路 １７ パワーＭＯＳＦＥＴ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 トランスの第１の一次巻線を介してスイ
   ッチング素子と前記スイッチング素子を流れる電流を電
   圧信号に変換して出力する電流検出回路を直列に接続
   し、前記電流検出回路の出力を比較器の第１の入力端子
   に接続し前記比較器の第２の入力端子には前記トランス
   の二次巻線電圧に比例した電圧が発生する前記トランス
   の第２の一次巻線電圧を整流平滑して得られる電圧を電
   流信号に変換する手段の出力を接続し、前記比較器の出
   力は前記スイッチング素子のオン・オフを制御するパル
   ス幅制御回路に接続されたスイッチング電源装置。
2. 【請求項２】 トランスの第２の一次巻線間にダイオー
   ドとコンデンサの直列接続回路を並列接続した構成から
   なる前記トランスの第１の一次巻線に与えられる直流入
   力電圧に比例した電圧を電流信号に変換する手段の出力
   が比較器の第２の入力端子に接続された請求項１記載の
   スイッチング電源装置。
3. 【請求項３】 スイッチング素子をＭＯＳＦＥＴとし前
   記ＭＯＳＦＥＴの単位セルの一部分を第２のソース電極
   とし前記第２のソース電極と電流検出回路を直列に接続
   した請求項１または請求項２記載のスイッチング電源装
   置。