JPH097385A - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuitInfo
- Publication number
- JPH097385A JPH097385A JP15034595A JP15034595A JPH097385A JP H097385 A JPH097385 A JP H097385A JP 15034595 A JP15034595 A JP 15034595A JP 15034595 A JP15034595 A JP 15034595A JP H097385 A JPH097385 A JP H097385A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- fuse
- inverter
- fuse element
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Read Only Memory (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、例えばヒューズ等を溶
断することにより情報の記憶及び変更を行うことができ
る半導体集積回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit capable of storing and changing information by blowing a fuse or the like.
【０００２】[0002]
【従来の技術】図２は、従来のヒューズ溶断型プログラ
マブルＲＯＭ（以下、ヒューズＲＯＭという）の一構成
例を示す回路図である。このヒューズＲＯＭは、ヒュー
ズ素子溶断制御信号入力端子１１を有している。ヒュー
ズ素子溶断制御信号入力端子１１は、ヒューズ素子１２
を介して電源電位Ｖｃｃに接続されている。又、このヒ
ューズＲＯＭは、リセット信号入力端子１３を備えてい
る。リセット信号入力端子１３は、２入力ＮＯＲ回路１
４の第１の入力端子に接続され、該ＮＯＲ回路１４の出
力端子が、ヒューズ素子溶断制御信号入力端子１１に接
続されると共に、インバータ１５の入力端子に接続され
ている。インバータ１５の出力端子は、ＮＯＲ回路１４
の第２の入力端子に接続されると共に、出力端子ＯＵＴ
に接続されている。尚、ＮＯＲ回路１４とインバータ１
５とで、該インバータ１５の入力端子の論理レベルをラ
ッチするラッチ回路が構成されている。2. Description of the Related Art FIG. 2 is a circuit diagram showing a configuration example of a conventional fuse blown programmable ROM (hereinafter referred to as fuse ROM). This fuse ROM has a fuse element blowing control signal input terminal 11. The fuse element blowing control signal input terminal 11 is connected to the fuse element 12
Is connected to the power supply potential Vcc via. Further, this fuse ROM has a reset signal input terminal 13. The reset signal input terminal 13 is a 2-input NOR circuit 1
4 is connected to the first input terminal of the NOR circuit 14, and the output terminal of the NOR circuit 14 is connected to the fuse element blowing control signal input terminal 11 and the input terminal of the inverter 15. The output terminal of the inverter 15 is the NOR circuit 14
Connected to the second input terminal of the output terminal OUT
It is connected to the. The NOR circuit 14 and the inverter 1
5, a latch circuit for latching the logic level of the input terminal of the inverter 15 is constituted.
【０００３】図３は、図２中のＮＯＲ回路の回路図であ
る。このＮＯＲ回路では、第１の入力端子IN1 がＰチャ
ネル型ＭＯＳトランジスタ（以下、ＰＭＯＳという）14
a のゲートＧに接続されると共に、Ｎチャネル型ＭＯＳ
トランジスタ（以下、ＮＭＯＳという）14b のゲートＧ
に接続されている。又、第２の入力端子IN2 がＰＭＯＳ
14c のゲートＧに接続されると共に、ＮＭＯＳ14d のゲ
ートＧに接続されている。ＰＭＯＳ14a のソースＳは電
源電位Ｖｃｃに接続され、該ＰＭＯＳ14a のドレインＤ
がＰＭＯＳ14c のソースＳに接続されている。ＮＭＯＳ
14d のソースＳは電源電位Ｖｓｓに接続され、該ＮＭＯ
Ｓ14dのドレインＤがＰＭＯＳ14c のドレインＤに接続
されると共に、出力端子14outに接続されている。ＮＭ
ＯＳ14b のソースＳは電源電位Ｖｓｓに接続され、該Ｎ
ＭＯＳ14b のドレインＤが出力端子14out に接続されて
いる。これらのＮＭＯＳ14b,14d がオン状態になった場
合、ドレインＤとソースＳ間の抵抗値は、ヒューズ素子
１２の抵抗値よりも十分大きくなるように設計されてい
る。FIG. 3 is a circuit diagram of the NOR circuit shown in FIG. In this NOR circuit, the first input terminal IN1 is a P-channel MOS transistor (hereinafter referred to as PMOS) 14
is connected to the gate G of a and is an N-channel MOS
Gate G of transistor (hereafter called NMOS) 14b
It is connected to the. Also, the second input terminal IN2 is PMOS
It is connected to the gate G of 14c and also to the gate G of NMOS 14d. The source S of the PMOS 14a is connected to the power supply potential Vcc, and the drain D of the PMOS 14a is connected.
Is connected to the source S of the PMOS 14c. NMOS
The source S of 14d is connected to the power supply potential Vss, and
The drain D of S14d is connected to the drain D of the PMOS 14c and also to the output terminal 14out. NM
The source S of OS14b is connected to the power supply potential Vss, and
The drain D of the MOS 14b is connected to the output terminal 14out. When the NMOSs 14b, 14d are turned on, the resistance value between the drain D and the source S is designed to be sufficiently larger than the resistance value of the fuse element 12.
【０００４】次に、図２の動作を説明する。ヒューズ素
子１２が溶断されていないとき、リセット信号入力端子
１３は通常低レベル（以下、“Ｌ”という）であるが、
或る一定の時間だけ高レベル（以下、“Ｈ”という）に
なると、ＮＯＲ回路１４は“Ｌ”を出力する筈である
が、ヒューズ素子１２の抵抗値はＮＯＲ回路１４中のＮ
ＭＯＳ14b のオン抵抗の値よりも十分小さいので、ヒュ
ーズ素子溶断制御信号Ｓ１１が“Ｈ”となり、インバー
タ１５の出力信号Ｓ１５は“Ｌ”になる。一方、ヒュー
ズ素子溶断制御信号入力端子１１に電源電位Ｖｃｃと異
なる電位を供給すると、ヒューズ素子１２に大電流が流
れ、この時に発生するジュール熱によって該ヒューズ素
子１２が溶断される。次に、ヒューズ素子溶断制御信号
入力端子１１を開放状態とし、リセット信号Ｓ１３を
“Ｈ”にすると、ＮＯＲ回路１４の出力信号Ｓ１４は
“Ｌ”となり、インバータ１５の出力信号Ｓ１５が
“Ｈ”になる。その後、リセット信号Ｓ１３が“Ｌ”に
変化しても、インバータ１４からの“Ｈ”の出力信号Ｓ
１４がＮＯＲ回路１４の入力端子IN2 へ入力されている
ので、出力信号Ｓ１５が“Ｈ”の状態が保持される。Next, the operation of FIG. 2 will be described. When the fuse element 12 is not blown, the reset signal input terminal 13 is normally at a low level (hereinafter referred to as "L"),
The NOR circuit 14 should output "L" when it becomes a high level (hereinafter, referred to as "H") for a certain period of time, but the resistance value of the fuse element 12 is N in the NOR circuit 14.
Since it is sufficiently smaller than the value of the on-resistance of the MOS 14b, the fuse element blowing control signal S11 becomes "H" and the output signal S15 of the inverter 15 becomes "L". On the other hand, when a potential different from the power supply potential Vcc is supplied to the fuse element blowout control signal input terminal 11, a large current flows in the fuse element 12, and the fuse element 12 is blown by the Joule heat generated at this time. Next, when the fuse element blowing control signal input terminal 11 is opened and the reset signal S13 is set to "H", the output signal S14 of the NOR circuit 14 becomes "L" and the output signal S15 of the inverter 15 becomes "H". Become. After that, even if the reset signal S13 changes to "L", the output signal S of "H" from the inverter 14
Since 14 is input to the input terminal IN2 of the NOR circuit 14, the output signal S15 is held in the "H" state.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、図２の
ヒューズＲＯＭでは、次のような課題があった。即ち、
誤ってヒューズ素子１２を溶断した場合や一度ヒューズ
素子１２を溶断した後、出力信号Ｓ１４の論理レベルを
修正する必要が生じても、該論理レベルを変更すること
ができず、このヒューズＲＯＭを不良品として扱ってい
たので、製造コストが高くなっていた。本発明は、ヒュ
ーズ素子等の導電素子を破壊した後でも、２度以上デー
タを修正することができる半導体集積回路を提供するも
のである。However, the fuse ROM of FIG. 2 has the following problems. That is,
Even if the fuse element 12 is blown by mistake, or even after the fuse element 12 is once blown, the logic level of the output signal S14 needs to be corrected. Since it was treated as a good product, the manufacturing cost was high. The present invention provides a semiconductor integrated circuit that can correct data more than once even after destroying a conductive element such as a fuse element.
【０００６】[0006]
【課題を解決するための手段】本発明は、前記課題を解
決するために、半導体集積回路において、一方の端子が
電源電位に接続され、必要に応じて若番側から順次破壊
される１番目からｎ（ｎ；２以上の整数）番目までのｎ
個の導電素子と、前記１番目からｎ番目までの各導電素
子に対応して該各導電素子の他方の端子にそれぞれ接続
され、（ｋ−１）番目（ｋ；２以上でｎ以下の整数）の
前記導電素子が破壊されてオフ状態になっているときに
は、ｋ番目の前記導電素子がオン状態にあるか又はオフ
状態にあるかを表す情報をラッチする１番目からｎ番目
までのｎ個のラッチ回路とを備え、前記ｋ番目のラッチ
回路がラッチしている情報を若番側のラッチ回路へ順次
伝達して前記１番目のラッチ回路から出力する構成にし
ている。In order to solve the above problems, the present invention provides a semiconductor integrated circuit, in which one terminal is connected to a power supply potential and is sequentially destroyed from the youngest side as needed. To n (n; integer greater than or equal to 2) n
Number of conductive elements and each of the first to n-th conductive elements are connected to the other terminals of the conductive elements, respectively, and are (k-1) th (k; 2 or more and an integer of n or less). When the conductive element of) is destroyed and is in the off state, the first to nth n pieces of information that latch the information indicating whether the kth conductive element is in the on state or the off state are latched. And the information latched by the k-th latch circuit is sequentially transmitted to the younger latch circuit and is output from the first latch circuit.
【０００７】[0007]
【作用】本発明によれば、以上のように半導体集積回路
を構成したので、１番目からｎ番目までの各導電素子が
オン状態にあるか又はオフ状態にあるかを表す情報が該
各導電素子に対応した各ラッチ回路にそれぞれラッチさ
れる。（ｋ−１）番目（ｋ；２以上でｎ以下の整数）の
導電素子が破壊されてオフ状態になっているときには、
ｋ番目の前記導電素子がオン状態にあるか又はオフ状態
にあるかを表す情報がｋ番目のラッチ回路にラッチさ
れ、該情報が（ｋ−１）番目から２番目のラッチ回路ま
で順次経由して１番目のラッチ回路へ伝達されて出力さ
れる。このため、前記各導電素子を１番目からｎ番目ま
で順次破壊することにより、設定した出力信号の論理レ
ベルがｎ回変更される。そのため、誤って導電素子を破
壊した場合や該導電素子を破壊した後に出力信号の論理
レベルを変更する必要がある場合、従来では不良品とし
て扱っていたものが良品として処理され、製造コストが
低減される。従って、前記課題を解決できるのである。According to the present invention, since the semiconductor integrated circuit is configured as described above, information indicating whether each of the first to n-th conductive elements is in the ON state or the OFF state is provided to the conductive element. It is latched by each latch circuit corresponding to the element. When the (k-1) th conductive element (k; an integer of 2 or more and n or less) is destroyed and turned off,
Information indicating whether the k-th conductive element is in the ON state or the OFF state is latched in the k-th latch circuit, and the information is sequentially passed from the (k-1) -th to the second latch circuits. Is output to the first latch circuit. Therefore, the logic level of the set output signal is changed n times by sequentially destroying the first to nth conductive elements. Therefore, if the conductive element is accidentally destroyed or if it is necessary to change the logic level of the output signal after destroying the conductive element, what was conventionally treated as a defective product is treated as a good product, and the manufacturing cost is reduced. To be done. Therefore, the above problem can be solved.
【０００８】[0008]
【実施例】第１の実施例 図１は、本発明の第１の実施例を示すヒューズＲＯＭの
回路図であり、従来の図２中の要素と共通の要素には共
通の符号が付されている。このヒューズＲＯＭは、図２
のヒューズＲＯＭに、ヒューズ素子１個、インバータ２
個、ＮＯＲ回路１個、及びＰＭＯＳ１個で構成された回
路素子ブロックを設けたものである。即ち、このヒュー
ズＲＯＭには、ヒューズ素子溶断制御信号入力端子２１
が設けられている。ヒューズ素子溶断制御信号入力端子
２１は、導電素子であるヒューズ素子２２を介して電源
電位Ｖｃｃに接続されている。又、このヒューズＲＯＭ
は、リセット信号入力端子２３を備えている。リセット
信号入力端子２３は、２入力ＮＯＲ回路２４の第１の入
力端子に接続され、該ＮＯＲ回路２４の出力端子が、ヒ
ューズ素子溶断制御信号入力端子２１に接続されると共
にインバータ２５の入力端子に接続されている。ＮＯＲ
回路２４は、ＮＯＲ回路１４と同様の構成である。尚、
ＮＯＲ回路２４とインバータ２５とで、該インバータ２
５の入力端子の論理レベルをラッチするラッチ回路が構
成されている。インバータ２５の出力端子は、ＮＯＲ回
路２４の第２の入力端子に接続されると共に、インバー
タ２６の入力端子に接続されている。インバータ２６の
出力端子は、ＰＭＯＳ２７のゲートＧに接続されてい
る。ＰＭＯＳ２７のソースＳは電源電位Ｖｃｃに接続さ
れ、該ＰＭＯＳ２７のドレインＤがインバータ１５の入
力端子に接続されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First Embodiment FIG. 1 is a circuit diagram of a fuse ROM showing a first embodiment of the present invention, in which elements common to those in FIG. ing. This fuse ROM is shown in FIG.
Fuse ROM, fuse element 1 and inverter 2
A circuit element block composed of one unit, one NOR circuit, and one PMOS is provided. That is, this fuse ROM has a fuse element blow control signal input terminal 21.
Is provided. The fuse element blowing control signal input terminal 21 is connected to the power supply potential Vcc via a fuse element 22 which is a conductive element. Also, this fuse ROM
Has a reset signal input terminal 23. The reset signal input terminal 23 is connected to the first input terminal of the 2-input NOR circuit 24, and the output terminal of the NOR circuit 24 is connected to the fuse element blowing control signal input terminal 21 and also to the input terminal of the inverter 25. It is connected. NOR
The circuit 24 has the same configuration as the NOR circuit 14. still,
With the NOR circuit 24 and the inverter 25, the inverter 2
A latch circuit for latching the logic level of the input terminal 5 is constructed. The output terminal of the inverter 25 is connected to the second input terminal of the NOR circuit 24 and the input terminal of the inverter 26. The output terminal of the inverter 26 is connected to the gate G of the PMOS 27. The source S of the PMOS 27 is connected to the power supply potential Vcc, and the drain D of the PMOS 27 is connected to the input terminal of the inverter 15.
【０００９】次に、図１の動作（１）〜（３）を説明す
る。 （１） 初期状態 ヒューズ素子１２，２２が溶断されていない状態、及び
ヒューズ素子溶断制御信号入力端子１１，２１が開放の
状態において、リセット信号Ｓ１３，Ｓ２３が通常の
“Ｌ”から或る一定時間だけ“Ｈ”になった場合、ＮＯ
Ｒ回路１４，２４の出力信号Ｓ１４，Ｓ２４は“Ｌ”に
なる筈であるが、通常、ヒューズ素子２２の抵抗値はＮ
ＯＲ回路２４中のＮＭＯＳ14b のオン抵抗の値よりも小
さいので、ヒューズ素子溶断制御信号入力端子２１が
“Ｈ”となり、インバータ２５の出力端子は“Ｌ”にな
る。そのため、インバータ２６の出力信号Ｓ２６は
“Ｈ”になり、ＰＭＯＳ２７はオフ状態になる。そし
て、ヒューズ素子１２の抵抗値はＮＯＲ回路１４中のＮ
ＭＯＳ14b のオン抵抗の値よりも小さいので、ヒューズ
素子溶断制御信号入力端子１１は“Ｈ”となり、インバ
ータ１５の出力信号Ｓ１５は“Ｌ”になる。 （２） ヒューズ素子１２を溶断した場合 ＰＭＯＳ２７がオフ状態なので、従来の図２のヒューズ
ＲＯＭにおいて、ヒューズ素子１２を溶断した場合と同
一の動作でインバータ１５の出力信号Ｓ１５が“Ｈ”に
なる。Next, the operations (1) to (3) in FIG. 1 will be described. (1) Initial state In a state in which the fuse elements 12 and 22 are not blown and the fuse element blow control signal input terminals 11 and 21 are open, the reset signals S13 and S23 are set to a certain fixed time from the normal "L". If only "H", NO
The output signals S14 and S24 of the R circuits 14 and 24 should be "L", but normally the resistance value of the fuse element 22 is N.
Since it is smaller than the ON resistance of the NMOS 14b in the OR circuit 24, the fuse element blowing control signal input terminal 21 becomes "H" and the output terminal of the inverter 25 becomes "L". Therefore, the output signal S26 of the inverter 26 becomes "H", and the PMOS 27 is turned off. The resistance value of the fuse element 12 is N in the NOR circuit 14.
Since it is smaller than the ON resistance of the MOS 14b, the fuse element blowing control signal input terminal 11 becomes "H" and the output signal S15 of the inverter 15 becomes "L". (2) When the fuse element 12 is blown Since the PMOS 27 is in the OFF state, the output signal S15 of the inverter 15 becomes "H" in the same operation as when the fuse element 12 is blown in the conventional fuse ROM of FIG.
【００１０】（３） ヒューズ素子１２を溶断した後、
インバータ１５の出力信号Ｓ１５を変更する必要が生じ
た場合 ヒューズ素子２２を溶断すること及びリセット信号Ｓ２
３を或る一定時間“Ｈ”にすることにより、ＮＯＲ回路
２４の出力信号Ｓ２４が“Ｌ”となり、インバータ２５
の出力信号Ｓ２５が“Ｈ”となり、インバータ２６の出
力信号Ｓ２６が“Ｌ”になり、ＰＭＯＳ２７がオン状態
となる。そして、ＮＯＲ回路４中のＮＭＯＳ14b のオン
抵抗の値よりもＰＭＯＳ２７のソースＳとドレインＤ間
の抵抗値の方が小さいので、ヒューズ素子溶断制御信号
入力端子１は“Ｈ”となり、インバータ１５の出力信号
Ｓ１５が“Ｌ”となる。以上のように、この第１の実施
例では、ヒューズ素子２２により、ヒューズ素子１２を
溶断して設定した出力信号Ｓ１５の論理レベルが変更さ
れる。そのため、誤ってヒューズ素子１２を溶断した場
合や該ヒューズ素子１２を溶断した後、出力信号Ｓ１５
の論理レベルの変更が必要となった場合、従来では不良
品として扱っていたものが良品として処理され、製造コ
ストが低減される。(3) After fusing the fuse element 12,
When it is necessary to change the output signal S15 of the inverter 15 Fuse the fuse element 22 and reset the reset signal S2
By setting 3 to "H" for a certain period of time, the output signal S24 of the NOR circuit 24 becomes "L" and the inverter 25
Output signal S25 of "H", the output signal S26 of the inverter 26 becomes "L", and the PMOS 27 is turned on. Since the resistance value between the source S and the drain D of the PMOS 27 is smaller than the ON resistance value of the NMOS 14b in the NOR circuit 4, the fuse element blowing control signal input terminal 1 becomes "H", and the output of the inverter 15 is output. The signal S15 becomes "L". As described above, in the first embodiment, the fuse element 22 changes the logic level of the output signal S15 set by fusing the fuse element 12. Therefore, when the fuse element 12 is blown by mistake or after the fuse element 12 is blown, the output signal S15
When it is necessary to change the logic level of the item, the item that was conventionally treated as a defective item is processed as a non-defective item and the manufacturing cost is reduced.
【００１１】第２の実施例 図４は、本発明の第２の実施例を示すヒューズＲＯＭの
回路図であり、図２中の要素と共通の要素には共通の符
号が付されている。このヒューズＲＯＭは、図１のヒュ
ーズＲＯＭに、ヒューズ素子１個、インバータ２個、Ｎ
ＯＲ回路１個、及びＰＭＯＳ１個で構成された回路素子
ブロックを複数設けたものである。即ち、このヒューズ
ＲＯＭは、ヒューズ素子溶断制御信号入力端子11〜n1を
有している。ヒューズ素子溶断制御信号入力端子11〜n1
は、導電素子であるヒューズ素子12〜n2をそれぞれ介し
て電源電位Ｖｃｃに接続されている。又、このヒューズ
ＲＯＭは、リセット信号入力端子13〜n3を備えている。
リセット信号入力端子13〜n3は、２入力ＮＯＲ回路14〜
n4の各第１の入力端子にそれぞれ接続され、該ＮＯＲ回
路14〜n4の各出力端子が、ヒューズ素子溶断制御信号入
力端子21〜n1にそれぞれ接続されると共に、インバータ
15〜n5の各入力端子にそれぞれ接続されている。ＮＯＲ
回路14〜n4は、図３に示すＮＯＲ回路14と同様の構成で
ある。インバータ15〜n5の各出力端子は、ＮＯＲ回路14
〜n4の各第２の入力端子にそれぞれ接続されると共に、
インバータ16〜n6の各入力端子にそれぞれ接続されてい
る。尚、ＮＯＲ回路14〜n4の各ＮＯＲ回路とインバータ
15〜n5の各インバータとで、該インバータ15〜n5の各入
力端子の論理レベルをそれぞれラッチするラッチ回路が
それぞれ構成されている。インバータ16〜n6の各出力端
子は、ＰＭＯＳ17〜n7の各ゲートＧにそれぞれ接続され
ている。ＰＭＯＳ17〜n7の各ソースＳは電源電位Ｖｃｃ
に接続され、該ＰＭＯＳ17〜n7の各ドレインＤがインバ
ータ15〜n-1 5 の各入力端子にそれぞれ接続されてい
る。 Second Embodiment FIG. 4 is a circuit diagram of a fuse ROM showing a second embodiment of the present invention. Elements common to those in FIG. 2 are designated by common reference numerals. This fuse ROM is the same as the fuse ROM of FIG.
A plurality of circuit element blocks each including one OR circuit and one PMOS are provided. That is, this fuse ROM has the fuse element blowing control signal input terminals 11 to n1. Fuse element blowing control signal input terminal 11 to n1
Are connected to the power supply potential Vcc through the fuse elements 12 to n2 which are conductive elements, respectively. Further, this fuse ROM is provided with reset signal input terminals 13 to n3.
The reset signal input terminals 13 to n3 are two-input NOR circuits 14 to
n4 is connected to each first input terminal, and each output terminal of the NOR circuits 14 to n4 is connected to each of the fuse element blowing control signal input terminals 21 to n1 and an inverter
It is connected to each input terminal of 15 to n5. NOR
The circuits 14 to n4 have the same configuration as the NOR circuit 14 shown in FIG. The output terminals of the inverters 15 to n5 are connected to the NOR circuit 14
To each of the n2 second input terminals,
It is connected to each input terminal of the inverters 16 to n6. In addition, each NOR circuit 14-n4 NOR circuit and inverter
Each of the inverters 15 to n5 constitutes a latch circuit that latches the logic level of each input terminal of the inverters 15 to n5. The output terminals of the inverters 16 to n6 are connected to the gates G of the PMOSs 17 to n7, respectively. Each source S of PMOS 17 to n7 has a power supply potential Vcc.
The drains D of the PMOSs 17 to n7 are connected to the input terminals of the inverters 15 to n-15, respectively.
【００１２】次に、図４の動作（１）〜（４）を説明す
る。 （１） 初期状態 ヒューズ素子１２〜ｎ２が溶断されていない状態、及び
ヒューズ素子溶断制御信号入力端子１１〜ｎ１がオープ
ンの状態において、リセット信号Ｓ１３〜Ｓｎ３が通常
の“Ｌ”から或る一定時間だけ“Ｈ”になった場合、Ｎ
ＯＲ回路１４〜ｎ４の各出力信号Ｓ１４〜Ｓｎ４はそれ
ぞれ“Ｌ”になる筈であるが、通常、ヒューズ素子１２
〜ｎ２の各抵抗値はＮＯＲ回路１４〜ｎ４中の各ＮＭＯ
Ｓ14b のオン抵抗の値よりも小さいので、ヒューズ素子
溶断制御信号入力端子１１〜ｎ１がそれぞれ“Ｈ”とな
り、インバータ１５〜ｎ５の出力端子の論理レベルは
“Ｌ”になる。そのため、インバータ２６〜ｎ６の各出
力信号Ｓ２６〜Ｓｎ６がそれぞれ“Ｈ”になり、ＰＭＯ
Ｓ２７〜ｎ７はそれぞれオフ状態になる。又、通常ヒュ
ーズ素子１２〜ｎ２の各抵抗値はＮＯＲ回路１４〜ｎ４
中のＮＭＯＳ14b のオン抵抗の値よりも小さいので、ヒ
ューズ素子溶断制御信号入力端子１１〜ｎ１は“Ｈ”と
なり、インバータ１５〜ｎ５の各出力信号Ｓ１５〜Ｓｎ
５は“Ｌ”になる。 （２） ヒューズ素子１２を溶断した場合 ＰＭＯＳ２７がオフ状態になっているので、従来の図２
のヒューズＲＯＭにおいて、ヒューズ素子１２を溶断し
た場合と同一の動作でインバータ１５の出力信号Ｓ１５
が“Ｈ”になる。Next, the operations (1) to (4) in FIG. 4 will be described. (1) Initial state In a state in which the fuse elements 12 to n2 are not blown and the fuse element blow control signal input terminals 11 to n1 are open, the reset signals S13 to Sn3 are set to a certain fixed time from the normal "L". If only "H" is reached, N
The output signals S14 to Sn4 of the OR circuits 14 to n4 should be "L", respectively, but normally the fuse element 12 is used.
The resistance values of n0 to n2 correspond to the NMOs of the NOR circuits 14 to n4.
Since it is smaller than the on-resistance value of S14b, the fuse element blowing control signal input terminals 11 to n1 each become "H", and the logic levels of the output terminals of the inverters 15 to n5 become "L". Therefore, the output signals S26 to Sn6 of the inverters 26 to n6 become "H", respectively, and the PMO
Each of S27 to n7 is turned off. Further, the resistance values of the fuse elements 12 to n2 are normally the NOR circuits 14 to n4.
Since it is smaller than the on-resistance value of the NMOS 14b therein, the fuse element blowing control signal input terminals 11 to n1 become "H", and the output signals S15 to Sn of the inverters 15 to n5.
5 becomes "L". (2) When the fuse element 12 is blown out Since the PMOS 27 is in an off state,
In the fuse ROM of, the output signal S15 of the inverter 15 is operated in the same operation as when the fuse element 12 is blown.
Becomes "H".
【００１３】（３） ヒューズ素子１２を溶断した後、
インバータ１５の出力信号Ｓ１５を変更する必要が生じ
た場合 ヒューズ素子２２を溶断すること及びリセット信号Ｓ２
３を或る一定時間“Ｈ”にすることにより、ＮＯＲ回路
２４の出力信号Ｓ２４が“Ｌ”となり、インバータ２５
の出力信号Ｓ２５が“Ｈ”となり、インバータ２６の出
力信号Ｓ２６が“Ｌ”になり、ＰＭＯＳ２７がオン状態
となる。そして、ＮＯＲ回路４中のＮＭＯＳ14b のオン
抵抗の値よりもＰＭＯＳ２７のソースＳとドレインＤ間
の抵抗値の方が小さいので、ヒューズ素子溶断制御信号
入力端子１は“Ｈ”となり、インバータ１５の出力信号
Ｓ１５が“Ｌ”となる。 （４） ヒューズ素子３２〜ｎ２の各ヒューズ素子の溶
断前及び溶断後 前記（３）のヒューズ素子２２の溶断の場合と同様の動
作であり、ヒューズ素子３２〜ｎ２を順次溶断すること
により、データ出力信号Ｓ１５の論理レベルが“Ｈ”か
ら“Ｌ”、或いは“Ｌ”から“Ｈ”へ変更される。(3) After fusing the fuse element 12,
When it is necessary to change the output signal S15 of the inverter 15 Fuse the fuse element 22 and reset the reset signal S2
By setting 3 to "H" for a certain period of time, the output signal S24 of the NOR circuit 24 becomes "L" and the inverter 25
Output signal S25 of "H", the output signal S26 of the inverter 26 becomes "L", and the PMOS 27 is turned on. Since the resistance value between the source S and the drain D of the PMOS 27 is smaller than the ON resistance value of the NMOS 14b in the NOR circuit 4, the fuse element blowing control signal input terminal 1 becomes "H", and the output of the inverter 15 is output. The signal S15 becomes "L". (4) Before and after each fuse element of the fuse elements 32 to n2 is blown, the same operation as in the case of the fuse element 22 of (3) above is blown, and the data is obtained by sequentially blowing the fuse elements 32 to n2. The logic level of the output signal S15 is changed from "H" to "L" or "L" to "H".
【００１４】以上のように、この第２の実施例では、第
１の実施例において従来の図２に示すヒューズＲＯＭに
追加されているヒューズ素子１個、インバータ２個、Ｎ
ＯＲ回路１個、及びＰＭＯＳ１個を組み合わせた回路素
子ブロックをｎ個接続しているので、１番目からｎ番目
までのｎ個のヒューズ素子を順次溶断することにより出
力信号Ｓ１５のレベルを２回以上ｎ回変更することがで
き、誤ってヒューズ素子を溶断しても従来のように不良
品扱いすることなく、ｎ回の出力信号Ｓ１５の論理レベ
ルの変更ができ、良品として処理されるので、製造コス
トが低減される。As described above, in the second embodiment, one fuse element, two inverters, and N added to the conventional fuse ROM shown in FIG. 2 in the first embodiment are used.
Since n circuit element blocks in which one OR circuit and one PMOS are combined are connected, the level of the output signal S15 is set twice or more by sequentially blowing out the n fuse elements from the 1st to the nth. It can be changed n times, and even if the fuse element is erroneously blown, the logic level of the output signal S15 can be changed n times without treating it as a defective product as in the conventional case. Cost is reduced.
【００１５】尚、本発明は上記実施例に限定されず、種
々の変形が可能である。その変形例としては、例えば次
のようなものがある。 （ａ） 図１中のＰＭＯＳ27及び図４中のＰＭＯＳ27〜
n7は、ＰＭＯＳとＮチャネルＭＯＳトランジスタ（ＮＭ
ＯＳ）とを組み合わせたトランスファ回路やバイポーラ
トランジスタを用いてもよい。 （ｂ） 導電素子は、ヒューズ素子に限らず、例えば、
アルミ配線、ダイオード、ポリシリコン等でも本発明が
適用される。The present invention is not limited to the above embodiment, but various modifications can be made. For example, there are the following modifications. (A) PMOS 27 in FIG. 1 and PMOS 27 in FIG.
n7 is a PMOS and an N channel MOS transistor (NM
It is also possible to use a transfer circuit or a bipolar transistor in combination with OS). (B) The conductive element is not limited to the fuse element, and, for example,
The present invention is also applicable to aluminum wiring, diodes, polysilicon and the like.
【００１６】[0016]
【発明の効果】以上詳細に説明したように、本発明によ
れば、半導体集積回路を、ｎ個の導電素子と該ｎ個の各
導電素子がオン状態にあるか又はオフ状態にあるかの情
報をラッチするｎ個のラッチ回路とで構成し、該導電素
子を破壊して設定した出力信号の論理レベルを変更でき
るようにしたので、誤って導電素子を破壊した場合や、
該導電素子を破壊した後、出力信号の論理レベルの変更
が必要となった場合、従来では不良品として扱っていた
ものを良品として処理でき、製造コストを低減できる。As described in detail above, according to the present invention, a semiconductor integrated circuit is provided with n conductive elements and whether each of the n conductive elements is in an ON state or an OFF state. Since it is composed of n latch circuits for latching information, and the logic level of the set output signal can be changed by destroying the conductive element, when the conductive element is accidentally destroyed,
When it is necessary to change the logic level of the output signal after destroying the conductive element, what was conventionally treated as a defective product can be treated as a good product, and the manufacturing cost can be reduced.
【図１】本発明の第１の実施例を示すヒューズＲＯＭの
回路図である。FIG. 1 is a circuit diagram of a fuse ROM showing a first embodiment of the present invention.
【図２】従来のヒューズＲＯＭの回路図である。FIG. 2 is a circuit diagram of a conventional fuse ROM.
【図３】図２中のＮＯＲ回路の回路図である。FIG. 3 is a circuit diagram of a NOR circuit in FIG.
【図４】本発明の第２の実施例を示すヒューズＲＯＭの
回路図である。FIG. 4 is a circuit diagram of a fuse ROM showing a second embodiment of the present invention.
【符号の説明】 ｋ２（ｋ；１〜ｎ） ヒューズ素子
（導電素子） ｋ４（ｋ；１〜ｎ） ＮＯＲ回路 ｋ５（ｋ；１〜ｎ） インバータ[Explanation of reference numerals] k2 (k; 1 to n) fuse element (conductive element) k4 (k; 1 to n) NOR circuit k5 (k; 1 to n) inverter
Claims (1)
に応じて若番側から順次破壊される１番目からｎ（ｎ；
２以上の整数）番目までのｎ個の導電素子と、 前記１番目からｎ番目までの各導電素子に対応して該各
導電素子の他方の端子にそれぞれ接続され、（ｋ−１）
番目（ｋ；２以上でｎ以下の整数）の前記導電素子が破
壊されてオフ状態になっているときには、ｋ番目の前記
導電素子がオン状態にあるか又はオフ状態にあるかを表
す情報をラッチする１番目からｎ番目までのｎ個のラッ
チ回路とを備え、 前記ｋ番目のラッチ回路がラッチしている情報を若番側
のラッチ回路へ順次伝達して前記１番目のラッチ回路か
ら出力する構成にしたことを特徴とする半導体集積回
路。1. One terminal is connected to a power supply potential, and the first to n (n;
(N is 2 or more integer) up to n conductive elements, and each of the first to n conductive elements is connected to the other terminal of the conductive element, respectively (k-1)
When the th (k; an integer not less than 2 and not more than n) conductive element is destroyed and is in an off state, information indicating whether the kth conductive element is in an on state or an off state is provided. N latch circuits from the 1st to the nth for latching, the information latched by the kth latch circuit is sequentially transmitted to the latch circuit on the younger side and output from the 1st latch circuit. A semiconductor integrated circuit having the above structure.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15034595A JP3524216B2 (en) | 1995-06-16 | 1995-06-16 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15034595A JP3524216B2 (en) | 1995-06-16 | 1995-06-16 | Semiconductor integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH097385A true JPH097385A (en) | 1997-01-10 |
| JP3524216B2 JP3524216B2 (en) | 2004-05-10 |
Family
ID=15494968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15034595A Expired - Fee Related JP3524216B2 (en) | 1995-06-16 | 1995-06-16 | Semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3524216B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100390916B1 (en) * | 2001-06-29 | 2003-07-12 | 주식회사 하이닉스반도체 | Fuse circuit for smart card chip |
| CN100345294C (en) * | 2003-08-08 | 2007-10-24 | 株式会社东芝 | Fuse circuit |
| US7830736B2 (en) | 2007-07-04 | 2010-11-09 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device and redundancy method thereof |
-
1995
- 1995-06-16 JP JP15034595A patent/JP3524216B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100390916B1 (en) * | 2001-06-29 | 2003-07-12 | 주식회사 하이닉스반도체 | Fuse circuit for smart card chip |
| CN100345294C (en) * | 2003-08-08 | 2007-10-24 | 株式会社东芝 | Fuse circuit |
| US7830736B2 (en) | 2007-07-04 | 2010-11-09 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device and redundancy method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3524216B2 (en) | 2004-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0147159A2 (en) | Complementary field effect transistor "Exclusive Or" (Or "Nor") logic gates | |
| JPH09246942A (en) | Semiconductor output circuit | |
| US20080043511A1 (en) | Autonomous antifuse cell | |
| JPH06195995A (en) | Address-matching structure with reference to redundant structure of dram | |
| JPH09231790A (en) | Semiconductor storage device | |
| JP3737908B2 (en) | Fuse latch circuit | |
| JP3524216B2 (en) | Semiconductor integrated circuit | |
| JPH09116405A (en) | Multiplexer | |
| US20070279091A1 (en) | Digital Voltage Level Shifter | |
| US7403432B2 (en) | Differential read-out circuit for fuse memory cells | |
| JPH01211396A (en) | Decoder buffer circuit | |
| US6058062A (en) | Semiconductor memory circuit | |
| US6300801B1 (en) | Or gate circuit and state machine using the same | |
| JP2534697B2 (en) | Semiconductor memory device | |
| US6366123B1 (en) | Input buffer circuit for low power application | |
| KR100448703B1 (en) | Circuit comprising make-link fuse and Semiconductor memory device using this circuit | |
| US20080253042A1 (en) | E-fuse and method | |
| US5689464A (en) | Column repair circuit for integrated circuits | |
| JPH1174357A (en) | Integrated circuit | |
| US7015743B2 (en) | Circuit of redundancy IO fuse in semiconductor device | |
| JPH0522110A (en) | Output circuit | |
| KR100244497B1 (en) | Cmos triming circuit | |
| KR100680446B1 (en) | Option structure in a combo type memory device | |
| JP3249285B2 (en) | Serial I / O circuit | |
| JP2743670B2 (en) | Logic circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040108 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040212 |
|
| LAPS | Cancellation because of no payment of annual fees |