JPH0973278A - マルチ電子源の駆動方法及び装置、及びそれを用いた画像形成装置 - Google Patents

Abstract

(57)【要約】 【課題】形成した電子放出素子に欠陥が生じた場合、隣
接する他の電子放出素子によって当該欠陥の発生した電
子放出素子の動作を補うことを可能とし、製造歩留まり
を向上する。 【解決手段】行方向駆動部１６は行方向配線１２を順次
選択する。行方向駆動部１６で選択された行方向配線上
に欠陥素子が存在しない場合は、該選択された行方向配
線に選択電圧（例えば−７Ｖ）を印加し、列方向駆動部
１７が列方向配線に映像信号に基づいて駆動電圧（例え
ば＋７Ｖ）を印加し、電子源を駆動する。行方向駆動部
１６で選択された行方向配線上に欠陥素子が存在する場
合、隣接する行方向配線に駆動電圧を印加し、列方向配
線に選択電圧を印加して電子源の駆動を行う。この結
果、欠陥素子の存在する行に隣接する行の電子源によっ
て、欠陥素子の存在する行の動作が補償される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マルチ電子源の駆
動方法及び装置、及びその応用である画像形成装置に関
する。

【０００２】

【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の２種類が知られている。このうち冷陰
極素子では、たとえば電界放出型素子（以下ＦＥ型と記
す）や、金属／絶縁層／金属型放出素子（以下ＭＩＭ型
と記す）や、表面伝導型放出素子などが知られている。

【０００３】ＦＥ型の例としては、たとえば、Ｗ．Ｐ．
Ｄｙｋｅ＆Ｗ．Ｗ．Ｄｏｌａｎ，”Ｆｉｅｌｄ ｅｍｉ
ｓｓｉｏｎ”，Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔｒｏ
ｎＰｈｙｓｉｃｓ，８，８９（１９５６）や、あるい
は、Ｃ．Ａ．Ｓｐｉｎｄｔ，”Ｐｈｙｓｉｃａｌ ｐｒ
ｏｐｅｒｔｉｅｓ ｏｆ ｔｈｉｎ−ｆｉｌｍ ｆｉｅ
ｌｄ ｅｍｉｓｓｉｏｎ ｃａｔｈｏｄｅｓ ｗｉｔｈ
ｍｏｌｙｂｄｅｎｉｕｍ ｃｏｎｅｓ”，Ｊ．Ａｐｐ
ｌ．Ｐｈｙｓ．，４７，５２４８（１９７６）などが知
られている。

【０００４】また、ＭＩＭ型の例としては、たとえば、
Ｃ．Ａ．Ｍｅａｄ，”Ｏｐｅｒａｔｉｏｎ ｏｆ ｔｕ
ｎｎｅｌ−ｅｍｉｓｓｉｏｎ Ｄｅｖｉｃｅｓ，Ｊ．Ａ
ｐｐｌ．Ｐｈｙｓ．，３２，６４６（１９６１）などが
知られている。

【０００５】また、表面伝導型放出素子としては、たと
えば、Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，Ｒａｄｉｏ Ｅｎｇ．
Ｅｌｅｃｔｒｏｎ Ｐｈｙｓ．，１０，１２９０，（１
９６５）や、後述する他の例が知られている。

【０００６】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン等によるＳｎ
Ｏ2 薄膜を用いたものの他に、Ａｕ薄膜によるもの
［Ｇ．Ｄｉｔｔｍｅｒ：”Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉ
ｌｍｓ”，９，３１７（１９７２）］や、Ｉｎ2 Ｏ3 ／
ＳｎＯ2 薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌ ａｎ
ｄ Ｃ．Ｇ．Ｆｏｎｓｔａｄ：”ＩＥＥＥ Ｔｒａｎ
ｓ．ＥＤ Ｃｏｎｆ．”，５１９（１９７５）］や、カ
ーボン薄膜によるもの［荒木久 他：真空、第２６巻、
第１号、２２（１９８３）］等が報告されている。

【０００７】これらの表面伝導型放出素子の素子構成の
典型的な例として、図２３に前述のＭ．Ｈａｒｔｗｅｌ
ｌらによる素子の平面図を示す。同図において、３００
１は基板で、３００４はスパッタで形成された金属酸化
物よりなる導電性薄膜である。導電性薄膜３００４は図
示のようにＨ字形の平面形状に形成されている。該導電
性薄膜３００４に後述の通電フォーミングと呼ばれる通
電処理を施すことにより、電子放出部３００５が形成さ
れる。図中の間隔Ｌは、０．５〜１［ｍｍ］，Ｗは、
０．１［ｍｍ］で設定されている。尚、図示の便宜か
ら、電子放出部３００５は導電性薄膜３００４の中央に
矩形の形状で示したが、これは模式的なものであり、実
際の電子放出部の位置や形状を忠実に表現しているわけ
ではない。

【０００８】Ｍ．Ｈａｒｔｗｅｌｌらによる素子をはじ
めとして上述の表面伝導型放出素子においては、電子放
出を行う前に導電性薄膜３００４に通電フォーミングと
呼ばれる通電処理を施すことにより電子放出部３００５
を形成するのが一般的であった。すなわち、通電フォー
ミングとは、前記導電性薄膜３００４の両端に一定の直
流電圧、もしくは、例えば１Ｖ／分程度の非常にゆっく
りとしたレートで昇圧する直流電圧を印加して通電し、
導電性薄膜３００４を局所的に破壊もしくは変形もしく
は変質せしめ、電気的に高抵抗な状態の電子放出部３０
０５を形成することである。尚、局所的に破壊もしくは
変形もしくは変質した導電性薄膜３００４の一部には、
亀裂が発生する。前記通電フォーミング後に導電性薄膜
３００４に適宜の電圧を印加した場合には、前記亀裂付
近において電子放出が行われる。

【０００９】上述の表面伝導型放出素子は、構造が単純
で製造も容易であることから、大面積にわたり多数の素
子を形成できる利点がある。そこで、たとえば本出願人
による特開昭６４−３１３３２において開示されるよう
に、多数の素子を配列して駆動するための方法が研究さ
れている。

【００１０】また、表面伝導型放出素子の応用について
は、たとえば、画像表示装置、画像記録装置などの画像
形成装置や、荷電ビーム源、等が研究されている。

【００１１】特に、画像表示装置への応用としては、た
とえば本出願人によるＵＳＰ５，０６６，８８３や特開
平２−２５７５５１において開示されているように、表
面伝導型放出素子と電子ビームの照射により発光する蛍
光体とを組み合わせて用いた画像表示装置が研究されて
いる。表面伝導型放出素子と蛍光体とを組み合わせて用
いた画像表示装置は、従来の他の方式の画像表示装置よ
りも優れた特性が期待されている。たとえば、近年普及
してきた液晶表示装置と比較しても、自発光型であるた
めバックライトを必要としない点や、視野角が広い点が
優れていると言える。

【００１２】

【発明が解決しようとする課題】発明者らは、上記従来
技術に記載したものをはじめとして、さまざまな材料、
製法、構造の表面伝導型放出素子を試みてきた。さら
に、多数の表面伝導型放出素子を配列したマルチ電子ビ
ーム源、ならびにこのマルチ電子ビーム源を応用した画
像表示装置について研究を行ってきた。

【００１３】発明者らは、たとえば図２４に示す電気的
な配線方法によるマルチ電子ビーム源を試みてきた。す
なわち、表面伝導型放出素子を２次元的に多数個配列
し、これらの素子を図示のようにマトリクス状に配線し
たマルチ電子ビーム源である。

【００１４】図中、４００１は表面伝導型放出素子を模
式的に示したもの、４００２は行方向配線、４００３は
列方向配線である。行方向配線４００２および列方向配
線４００３は、実際には有限の電気抵抗を有するもので
あるが、図においては配線抵抗４００４および４００５
として示されている。上述のような配線方法を、単純マ
トリクス配線と呼ぶ。

【００１５】なお、図示の便宜上、６×６のマトリクス
で示しているが、マトリクスの規模はむろんこれに限っ
たわけではなく、たとえば画像表示装置用のマルチ電子
ビーム源の場合には、所望の画像表示を行うのに足りる
だけの素子を配列し配線するものである。

【００１６】表面伝導型放出素子を単純マトリクス配線
したマルチ電子ビーム源においては、所望の電子ビーム
を出力させるため、行方向配線４００２および列方向配
線４００３に適宜の電気信号を印加する。たとえば、マ
トリクスの中の任意の１行の表面伝導型放出素子を駆動
するには、選択する行の行方向配線４００２には選択電
圧Ｖｓを印加し、同時に非選択の行の行方向配線４００
２には非選択電圧Ｖｎｓを印加する。これと同期して列
方向配線４００３に電子ビームを出力するための駆動電
圧Ｖｅを印加する。この方法によれば、配線抵抗４００
４および４００５による電圧降下を無視すれば、選択す
る行の表面伝導型放出素子には、Ｖｅ−Ｖｓの電圧が印
加され、また非選択行の表面伝導型放出素子にはＶｅ−
Ｖｎｓの電圧が印加される。Ｖｅ，Ｖｓ，Ｖｎｓを適宜
の大きさの電圧にすれば選択する行の表面伝導型放出素
子だけから所望の強度の電子ビームが出力されるはずで
あり、また列方向配線の各々に異なる駆動電圧Ｖｅを印
加すれば、選択する行の素子の各々から異なる強度の電
子ビームが出力されるはずである。また、表面伝導型放
出素子の応答速度は高速であるため、駆動電圧Ｖｅを印
加する時間の長さを変えれば、電子ビームが出力される
時間の長さも変えることができるはずである。

【００１７】したがって、表面伝導型放出素子を単純マ
トリクス配線したマルチ電子ビーム源はいろいろな応用
可能性があり、たとえば画像情報に応じた電気信号を適
宜印加すれば、画像表示装置用の電子源として好適に用
いることができる。

【００１８】しかしながら、表面伝導型放出素子を単純
マトリクス配線したマルチ電子ビーム源には、実際には
以下に述べるような問題が発生していた。

【００１９】即ち、大面積で大容量の電子源や画像形成
装置を実現しようとすると、極めて多数の表面伝導型放
出素子を無欠陥で製造する必要がある。従来、例えば１
０００×１０００素子の電子源に幾つかの欠陥素子が発
生した場合、マルチ電子源全体が不良品となる。このた
め、コストが割高となってしまい、産業上積極的に応用
されるに至っていない。

【００２０】本発明は上記の問題に鑑みてなされたもの
であり、形成した電子放出素子に欠陥が生じた場合、隣
接する他の電子放出素子によって当該欠陥の発生した電
子放出素子の動作を補うことを可能とし、製造歩留まり
を向上するマルチ電子源の駆動方法、駆動装置及び画像
形成装置を提供することを目的とする。

【００２１】

【課題を解決するための手段】上記の目的を達成する本
発明のマルチ電子源の駆動装置は、表面伝導型放出素子
で形成される複数の電子源を単純マトリクス上に配線し
てなるマルチ電子源の駆動装置であって、行方向配線を
順次選択する選択手段と、前記選択手段で選択された行
方向配線上に欠陥素子が存在しない場合、該選択された
行方向配線と列方向配線との間に所定の電圧を印加し、
前記複数の電子源の夫々より電子を放出させる第１駆動
手段と、前記選択手段で選択された行方向配線上に欠陥
素子が存在する場合、該選択された行方向配線に隣接す
る行方向配線と前記列方向配線との間に前記所定の電圧
とは異なる電圧を印加して電子源より電子放出させる第
２駆動手段とを備える。

【００２２】また、好ましくは、欠陥素子の位置を示す
欠陥情報を記憶する記憶手段と、前記欠陥情報に基づい
て前記駆動手段が選択する行方向配線上に欠陥素子が存
在するか否かを判定する判定手段とを更に備え、前記第
１駆動手段と前記第２駆動手段は、前記判定手段の判定
結果に基づいて処理を実行する。記憶手段に記憶された
欠陥情報に基づいて、欠陥素子に対する補償動作が行わ
れる。このため、記憶手段の欠陥情報を変更するだけ
で、マルチ電子源のあらゆる欠陥状態に対応できる。

【００２３】また、好ましくは、前記マルチ電子源上の
欠陥素子を検出する検出手段と、前記検出手段による欠
陥素子の検出に基づいて欠陥情報を得て前記記憶手段に
格納する格納手段とを備える。欠陥素子を検出して欠陥
情報を更新するので、素子の経時変化に対応できる。

【００２４】また、好ましくは、前記第１駆動手段にお
ける電圧の印加では、前記選択された行方向配線に選択
電位を、前記列方向配線に駆動電位を印加し、前記第２
駆動手段における電圧の印加では、前記選択された行方
向配線に前記駆動電位を、前記列方向配線に前記選択電
位を印加する。

【００２５】また、好ましくは、前記選択電位及び前記
駆動電位の一方が正の電位で他方が負の電位である。

【００２６】また、上記の目的を達成する本発明の他の
構成によるマルチ電子源の駆動装置は以下の構成を備え
る。即ち、表面伝導型放出素子で形成される複数の電子
源を単純マトリクス状に配線してなるマルチ電子源の駆
動装置であって、欠陥素子の存在位置を示す欠陥情報を
記憶する記憶手段と、行方向配線を順次選択する選択手
段と、前記選択手段で選択された行方向配線と列方向配
線との間に所定の電圧を印加し、前記複数の電子源の夫
々より電子を放出させる第１駆動手段と、前記欠陥情報
に基づいて、前記第１駆動手段による各欠陥素子の駆動
状態を保持する保持手段と、前記欠陥情報に基づいて欠
陥素子に隣接する正常な電子源を選択し、前記保持手段
で保持された駆動状態に基づいて前記第１駆動手段とは
異なる形態の電圧で駆動して該欠陥素子の動作を補償す
る補償手段とを備える。

【００２７】また、好ましくは、前記保持手段に保持さ
れる駆動状態は、各欠陥素子の駆動時間である。駆動時
間を保持して補償動作に用いるので、電子放出時間で階
調制御する場合にも対応できる。

【００２８】また、好ましくは、前記補償手段は、前記
第１手段による全ての行方向配線に対する駆動処理を終
えた後に実行される。例えば、映像信号の垂直帰線期間
を補償処理の期間に充てることが可能となり、十分な補
償期間を得ることが可能となるからである。

【００２９】また、好ましくは、前記補償手段は、前記
第１手段によって１つの行方向配線の駆動処理を終える
毎に実行される。例えば、映像信号の水平帰線期間を補
償処理の期間に充てることが可能となる。また、保持手
段が保持すべき欠陥素子の駆動状態も１行分で済み、構
成が簡素化される。

【００３０】また、本発明によれば、上記構成のマルチ
電子源の駆動装置を備えた画像形成装置が提供される。

【００３１】また、本発明によれば、上記マルチ電子源
の駆動装置の構成によって実現されるマルチ電子源の駆
動方法が提供される。

【００３２】以上のような構成によって、多少の欠陥素
子が発生した場合でも、欠陥素子からの電子を照射すべ
きところに、別の素子からの電子を照射して補償するこ
とが可能となる。このため、電子源の歩留まりが従来通
りであったとしても、マルチ電子源としての歩留まりが
向上することになり、製造コストの大幅なダウンを図る
ことができる。

【００３３】

【発明の実施の形態】以下に添付の図面を参照して本発
明の実施の形態を説明する。

【００３４】図１は、表面伝導型放出素子による放出電
子の軌跡と印加電圧の関係を説明する図である。図１を
用いて、通常の極性の電圧と逆極性の電圧を素子に印加
した場合について説明する。

【００３５】図１に示すように、表面伝導型放出素子１
０１に素子電極１０３，１０４を通じて電源１０７によ
り電圧Ｖｆをの方向で印加し、さらにターゲット１０
５，１０６を導電性膜１０９を通じて高圧電源１０８
（印加電圧Ｖａ）の正極に接続する。この様に接続した
場合、表面伝導型放出素子から放出された電子ビームは
の軌跡をとり、ターゲット１０５に照射される。同様
に、電圧Ｖｆをの方向に印加した場合は、表面伝導型
放出素子から放出された電子ビームはの軌跡となり、
ターゲット１０６に照射される。

【００３６】表面伝導型放出素子から放出される電子ビ
ームは電子放出部１０２から直線的にターゲットに飛翔
するのではなく、図１のようにターゲット方向に進行す
ると共に、表面伝導型放出素子面と平行な方向にも進行
する。その表面伝導型放出素子面に平行な進行の方向
は、素子中を電子が流れる方向、つまり負極から正極に
向かう方向に一致する。

【００３７】以上より、本来ターゲット１０６を照射す
べき表面伝導型放出素子（不図示）が欠陥素子であった
場合でも、表面伝導型放出素子１０１にの方向に電圧
Ｖｆを印加することで、当該欠陥素子のかわりにターゲ
ット１０６を照射することが可能となる。即ち、表面伝
導型放出素子から欠陥補償用電子ビームを照射すること
ができる。

【００３８】ここで表面伝導型放出素子とターゲット基
板との間隔をＬｈ［ｍ］、電子放出部１０２から実際に
ターゲット上で電子が照射される位置とのずれ量をＬｅ
ｆ［ｍ］とすると、Ｌｅｆはおおむね次式のように表せ
る。

【００３９】

【数１】

【００４０】ただし、Ｋとαは補正項で、Ｋ＝１，α＝
０として算出して、概略実際値に一致する。この式を用
いて隣接素子から欠陥補償用電子ビームを照射できるよ
うに、各寸法や印加電圧を決定することができる。

【００４１】次に欠陥素子を補償するタイミングについ
て説明する。

【００４２】その第一の方法は、本来欠陥素子が電子ビ
ームを出力すべきタイミングにおいて、欠陥素子の隣接
素子を通常の逆極性で駆動し、通常の起動とは異なる起
動で電子ビームを飛翔せしめ、欠陥素子が本来照射すべ
きターゲットにビーム照射を行うものである。

【００４３】第二の方法は、非欠陥素子の通常の電子放
射タイミングとは別の欠陥補償期間を設け、その期間中
に欠陥素子の隣接素子を通常の逆極性で駆動し、通常の
起動とは異なる軌道で電子ビームを飛翔せしめ、欠陥素
子が本来照射すべきターゲットにビーム照射を行うもの
である。

【００４４】以下、夫々のタイミングについて、実施形
態１、実施形態２として説明することにする。

【００４５】［実施形態１］図２は実施形態１における
マルチ電子源及びその駆動系を説明する図である。図３
は、図２のマルチ電子源のＡ−Ａ’断面と各素子に対応
するターゲットを示す図である。図２に示したように、
本実施形態のマルチ電子源は、表面伝導型放出素子を単
純マトリクス状に多数個配置したものであり、図２には
その一部分が示されている。また、図２、図３に示され
ているように、このマルチ電子源は列方向に電子が飛翔
するように表面伝導型放出素子の向きを設計してある。

【００４６】図２において、１２は行方向配線であり、
１２ａ〜１２ｃはその一部である。１３は列方向配線で
あり、１３ａ〜１３ｃはその一部である。また、１４ａ
〜１４ｃは列方向配線１３ｂ上の電子放出素子である。
１６は行方向配線に順次選択電圧（Ｖｓ）を印加する行
方向駆動部である。後述の補償動作が行われる場合は、
この行方向駆動部１６において行方向配線に印加される
電圧が駆動電圧Ｖｅとなる。１７は列方向駆動部であ
り、行方向駆動部１６による行方向配線の駆動に同期し
て入力される映像信号に基づいて各列方向配線を駆動す
る。

【００４７】１６ａ〜１６ｃは夫々行方向配線用のドラ
イブ回路であり、夫々２つの入力端を有する。一方の入
力端は、行方向配線経電圧を印加するか否かを決定する
ための駆動信号入力用であり、他方の入力端は、行方向
配線への印加電圧を「ＶｎｓとＶｓの間」で切り換える
か、「ＶｎｓとＶｅの間」で切り換えるかを決定するた
めの極性指示信号入力用である。１７ａ〜１７ｃは夫々
列方向配線ドライブ回路であり、動作は上記ドライブ回
路１６ａ〜１６ｃと同様である。なお、これらドライブ
回路は公知の回路構成で達成できる。

【００４８】１８は駆動制御部であり、行方向駆動部１
６による行方向配線の順次駆動（走査駆動）や、行方向
駆動部１６、列方向駆動部１７の電圧印加極性を制御す
る。この電圧極性の制御は、上述した電子ビームの軌道
を変更して欠陥素子を補償するためのものである。ここ
で、駆動制御部１８は、欠陥素子の存在箇所を示す欠陥
情報を格納するメモリ１８ａを備え、このメモリ１８ａ
に格納された欠陥情報に基づいて電圧極性の制御を行
う。

【００４９】前述のように、通常、単純マトリクス状の
マルチ電子源を駆動する場合、例えばマトリクスの中の
任意の１行の表面伝導型放出素子を駆動するには、選択
する行の行方向配線１２には選択電圧Ｖｓを印加し、同
時に非選択の行の行方向配線には非選択電圧Ｖｎｓを印
加する。そして、これと同期して、列方向配線１３には
電子ビームを出力するための駆動電圧Ｖｅを印加する。
もちろん列方向配線１３の夫々には画像データに応じて
駆動電圧が印加されることになる。

【００５０】本実施形態において、行方向配線１２、お
よびターゲット行方向のピッチは１［ｍｍ］とした。ま
た、ターゲット１５には導電性薄膜を通じて高電圧Ｖａ
＝５［ｋＶ］を印加してある。ターゲットの基板と表面
伝導型放出素子の基板の間隔は５［ｍｍ］とした。よっ
て（式１）から、電子ビームのずれ量が行方向のピッチ
の半分の０．５［ｍｍ］となるように、各素子への印加
電圧を１４［Ｖ］に設定した。

【００５１】配線抵抗を無視した場合に選択する行の表
面伝導型放出素子への印加電圧Ｖｅ−Ｖｓが後述の電子
放出電圧１４［Ｖ］となるように、また非選択行の表面
伝導型放出素子に印加される電圧Ｖｅ−Ｖｎｓが電子放
出が検知されない電圧７［Ｖ］となるように、Ｖｅ，Ｖ
ｓ，Ｖｎｓをそれぞれ＋７［Ｖ］，−７［Ｖ］，０
［Ｖ］とした。

【００５２】以上のような設定において、選択する行方
向配線を順次走査することにより、欠陥素子以外の全電
子源から電子ビームを放出させることができる。また列
方向配線１３の各々に印加する電圧をＶｅとＶｎｓのど
ちらかを選択して印加できるようにすることにより、選
択した行上の各表面伝導型放出素子の動作、すなわち電
子放出、非放出を任意のパターンで制御することが可能
である。

【００５３】図４は行方向及び列方向配線への電圧の印
加タイミングを説明する図である。欠陥素子がない場合
に、行方向配線１２ａ，ｂ，ｃに電圧を印加するタイミ
ングおよび列方向配線１３に電圧を印加するタイミング
は図４の（ａ）に示す通りである。図４の（ａ）で示さ
れるＶｅの印加タイミングが列方向配線１３ｂに対する
ものであるとすると、図４の（ａ）のような電圧印加に
よって、行方向配線１２ａ，ｂ，ｃそれぞれに接続され
た表面伝導型放出素子素子１４ａ〜１４ｃ（以後、素子
１４ａ〜１４ｃとする）に、順に＋１４［Ｖ］が印加さ
れることになる。この結果、図３の素子１４ａ〜１４ｃ
がターゲット１５ａ，ｂ，ｃに順に電子を照射できる。

【００５４】次に素子１４ｂが欠陥素子であった場合に
ついて説明する。この場合の、行方向配線１２ａ，ｂ，
ｃに電圧を印加するタイミングおよび列方向配線１３に
電圧を印加するタイミングを図４（ｂ）に示す。同図の
（ａ）と違う点は、通常は行方向配線１２ｂに接続され
た素子を駆動するタイミングに、行方向配線１２ｃに接
続された素子に通常とは逆方向の電圧を印加して駆動す
ることである。即ち、欠陥素子が存在する行の行方向配
線が行方向配線１２ｂである場合、通常であれば行方向
配線１２ｂに電圧Ｖｓを印加するタイミングで、行方向
配線１２ｃにＶｅを印加し、行方向配線１２ｂをＶｎｓ
のままとする。そして、行方向配線１２ｂ上の各電子放
出素子を駆動するための信号に基づいて、列方向配線へ
電圧Ｖｓを印加する。このようにすることで、本来は行
方向配線１２ｂ上の素子によって照射されるべきターゲ
ットに、行方向配線１２ｃ上の素子が電子ビームを照射
できる。

【００５５】以上のように、欠陥素子の存在する行配線
上の各表面伝導型放出素子の夫々が照射すべきターゲッ
トに対して、隣接する行を電圧印加方向を反転させて駆
動することによって電子ビームの照射を行う。この結
果、図３で破線で示したように、配線１２ｃに接続され
た素子１４ｃからの放出電子でターゲット１５ｂを照射
することができ、通常では欠陥素子１４のために電子照
射されなかったターゲットに電子照射でき、欠陥を補償
できたことになる。

【００５６】図５は本実施形態における駆動制御部１８
の動作手順を説明するフローチャートである。なお、こ
のフローチャートで表される制御を実現するには、不図
示のＲＯＭに制御プログラムを格納して不図示のＣＰＵ
にてこれを達成するようにしてもよいし、論理回路等で
達成してもよい。

【００５７】まずステップＳ１１において、駆動すべき
行番号を示すカウンタＩを初期化する。本例では、一番
最初に駆動する行方向配線を第１番目としている。次に
ステップＳ１２において、第Ｉ行目（最初は第１行目で
あることはいうまでもない）の行方向配線上の表面伝導
型放出素子の中に欠陥素子が存在するか否かをメモリ１
８ａの欠陥情報より判断する。ここで、欠陥素子が存在
しなければ、ステップＳ１３〜ステップＳ１６により通
常の素子駆動が行われる。

【００５８】ステップＳ１３では、第Ｉ行目の行方向配
線に電圧Ｖｓ（本例では−７Ｖ）を印加する。続いて、
ステップＳ１４において、各列方向配線へ第Ｉ行目に対
応する映像信号を印加する。ここで、各列方向配線へ印
加される電圧は、Ｖｅ（本例では＋７Ｖ）もしくは、Ｖ
ｎｓ（本例では０Ｖ）である。続いてステップＳ１５に
おいて、処理すべき行を次の行に設定する。ステップＳ
１６では、すべての行について処理を終えたか否かを判
断し、終了していなければステップＳ１２へ戻り、次の
行に対する表示処理を行う。一方、すべての行について
表示処理を終了していればステップＳ１１へ戻り、第１
行目からの表示処理を繰り返す。

【００５９】さて、ステップＳ１２において、表示処理
をしようとしている行に欠陥素子がある場合はステップ
Ｓ１７へ進む。ステップＳ１７では、印加電圧の方向を
切り換えるために極性反転を行う。例えば、図２におい
て素子１４ｂが欠陥素子である第２行目（行方向配線１
２ｂ）を駆動しようとした場合、ドライブ回路１６ｃの
端子ｃ’に極性反転指示信号を入力するとともに、列方
向駆動部１７内の各ドライブ回路に極性反転指示信号を
入力する。なお、上記では第Ｉ＋１番目のドライブ回路
に極性反転指示を行うが、行方向駆動部１６内の全ドラ
イブ回路に極性反転指示を行うような構成でもよい。

【００６０】以上のようにして極性反転の準備を終える
と、ステップＳ１８へ進み、第Ｉ＋１行目の行方向配線
を駆動する。上記の例に従えば、図２の第３行目（行方
向配線１２ｃ）にＶｅ（＋７Ｖ）が印加される。そし
て、ステップＳ１９において、第Ｉ行用の映像信号が各
列方向配線に対して印加される。ここで、各列方向配線
に印加される電圧は、Ｖｎｓ（０Ｖ）もしくはＶｓ（−
７Ｖ）である。このようにして、図２の第３行目を駆動
状態として、第２行目用の映像信号を印加し、極性を反
転して素子の駆動を行うことで、本来第２行目の素子が
照射すべきターゲットを第３行目の素子が照射すること
になり、欠陥素子の存在する行に対する補償動作が行わ
れる。。

【００６１】以上のようにして、補償動作を終えると、
ステップＳ２０で極性を元に戻し、ステップＳ１５へ進
む。ステップＳ１５以降は、上述したように次の行へ処
理を進める処理である。

【００６２】以上の処理において、欠陥素子の存在箇所
を示す欠陥情報を駆動制御部１８内のメモリ１８ａに格
納する必要がある。以下に、この欠陥情報の格納方法に
ついて説明する。

【００６３】図６は本実施形態における欠陥素子検出装
置の構成を説明するブロック図である。複数の表面伝導
型放出素子で形成されるマルチ電子源における欠陥素子
の検出は、例えば図６のような構成において、行方向配
線駆動回路３１０により行方向配線を順次選択する。図
６では上から第４行目の配線が選択されている。列方向
配線駆動回路３１１は、列方向配線への電圧の印加を１
配線ずつ順次行い、列方向に順に１素子ずつ電子放出さ
せる。

【００６４】以上のような駆動状態において、 各素子の駆動時に、行方向配線に流れる電流をＩｆ
モニタ装置３０１でモニタする、 各素子の駆動時における放出電子量ＩｅをＩｅモニ
タ３０２でモニタする、 電子照射されたターゲットからの発光をＣＣＤカメ
ラ等の輝度測定装置３０３でモニタする、 のいずれかのモニタを行う。

【００６５】上記〜のいずれかによる測定値につい
て欠陥判定回路３０４で規定値よりも低いと測定された
場合、その素子位置を欠陥個所としてメモリ制御回路３
１２はメモリ１８ａに欠陥情報を蓄積する。駆動時には
メモリ１８ａの欠陥情報の内容に基づいて上述の電圧印
加タイミング信号を発生させる。

【００６６】以上の構成、手段により、欠陥を補償する
ことができ、高品質でしかも低コストのマルチ電子源あ
るいは画像形成装置を作成できる。特に、表面伝導型電
子放出素子に欠陥が生じても他の放出素子によって補償
することが可能となり、製造歩留まりが著しく向上す
る。

【００６７】なお、上述の欠陥素子の検出と欠陥情報の
格納は当該マルチ電子源の製造工程で行うが、行方向配
線駆動回路３１０、列方向配線駆動回路３１１を夫々行
方向駆動部１６と列方向駆動部１７に兼用させて、画像
形成装置として完成した後でも欠陥素子の検出と欠陥情
報の更新を可能なようにしても良い。上述した、もし
くはの測定値によって欠陥素子を検出する構成を画像
形成装置に組込み可能であることは明らかであろう。こ
のように構成することで、各電子源の経時変化に対応す
ることが可能となる。

【００６８】［実施形態２］上記実施形態１では、欠陥
素子が存在した場合、欠陥素子の存在する行方向配線上
の全素子を不使用とし、隣接する行方向配線上の素子で
補償している。しかしながら、欠陥素子に対する補償動
作は実施形態１に限らない。実施形態２では実施形態１
とは異なる補償動作について説明する。

【００６９】図７は実施形態２におけるマルチ電子源及
びその駆動系を説明する図である。実施形態２において
も、表面伝導型放出素子を単純マトリクス状に多数個配
置したマルチ電子源を用い、図７ではその一部が示され
ている。このマルチ電子源は行方向に電子が飛翔するよ
うに表面伝導型放出素子の向きを設計してある。

【００７０】図８は、図７のマルチ電子源のＢ−Ｂ’断
面と各素子に対応するターゲットを示す図である。図８
に示すように、通常は素子２４ａがターゲット２５ａ
を、素子２４ｂがターゲット２５ｂを照射するが、素子
２４ａが欠陥素子であった場合は、その隣の素子である
素子２４ｂがターゲット２５ａを照射し、欠陥素子２４
ａを補償する。

【００７１】上述した実施形態１と同様に、行方向配線
１２ａ〜１２ｃの選択する行の配線には選択電圧Ｖｓを
印加し、同時に非選択の行の行方向配線には非選択電圧
Ｖｎｓを印加する。これと同期して列方向配線１３ａ〜
１３ｃに電子ビームを出力するための駆動電圧Ｖｅを印
加する。

【００７２】行方向配線、およびターゲットの列方向の
ピッチは０．６［ｍｍ］とした。また蛍光体であるター
ゲットにはＩＴＯでできた透明導電性薄膜を通じて高電
圧Ｖａ＝１０［ｋＶ］を印加してある。ターゲットは透
明ガラス基板上に形成され、その基板と表面伝導型放出
素子の基板の間隔は５［ｍｍ］とした。よって（式１）
から、電子ビームのずれ量が列方向のピッチの半分の
０．３［ｍｍ］となるように、各素子への印加電圧を１
６［Ｖ］に設定した。

【００７３】配線抵抗を無視した場合に選択する行の表
面伝導型放出素子への印加電圧Ｖｅ−Ｖｓが後述の電子
放出電圧１６［Ｖ］となるように、また非選択行の表面
伝導型放出素子に印加される電圧Ｖｅ−Ｖｎｓが電子放
出が検知されない電圧８［Ｖ］となるように、Ｖｅ，Ｖ
ｓ，Ｖｎｓをそれぞれ＋８［Ｖ］，−８［Ｖ］，０
［Ｖ］とした。

【００７４】以上のような設定に基づいて、行方向駆動
部１６によって選択する行方向配線を順次走査し、各列
方向配線にＶｅを印加することにより、欠陥素子以外の
全電子源から電子ビームを放出させることができる。な
お、列方向駆動部１７内の各ドライバには、映像信号出
力部２０より供給される映像信号が入力されるので、映
像信号に従って列方向配線への電圧Ｖｅの印加が行われ
る。なお、行方向駆動部、列方向駆動部１７は実施形態
１と同様の回路構成で実現できる。

【００７５】図９は本実施形態２における各素子への電
圧印加タイミングを表す図である。行方向配線の順次走
査とは具体的には、図９に示したように、通常走査期間
に行方向配線１２ａ，ｂ，ｃに順に電圧Ｖｎｓを一定期
間ずつ印加することを言う。また各列方向配配線１３ａ
〜１３ｃに印加する電圧をＶｅとＶｎｓのどちらかを選
択して印加できるようにすることにより、選択した行上
の蛍光体の発光パターンを任意に制御することが可能で
ある。

【００７６】ここで、映像信号出力部２０はパルス幅変
調回路を有し、図９のように列方向配線にＶｅを印加す
る時間を各列毎に変えることが可能である。このように
制御することにより、各素子における電子放出時間を変
化させ、蛍光体の発光輝度に変調を掛けることが可能と
なっている。パルス幅は例えば画像信号の輝度情報に対
応させて変調することにより、電子ビームのターゲット
である蛍光体面で輝度変調の掛かった画像が得られる。

【００７７】次に素子１４ａが欠陥素子であった場合に
ついて説明する。無欠陥の電子源を駆動した場合と違う
のは、通常の行方向を走査するタイミングとは別に、欠
陥素子補償期間を設けてあり、補償期間中は行、列方向
配線に通常とは逆極性の電圧を印加することである。こ
こで、通常の走査期間中に素子１４に電圧を印加する条
件、すなわち本実施形態では行方向配線１２ｂを選択し
た際に列方向配線１３ａにＶｅを印加すべき時間Ｔａを
記憶回路２１に記憶させておく。補償期間中において
は、この記憶回路２１に記憶されたデータに基づいて通
常とは逆極性の電圧を時間Ｔａの期間だけ素子１４ｂに
印加する。これにより、図８で破線で示したように、欠
陥素子１４ａに隣接する素子１４ｂからの放出電子でタ
ーゲット１５ａを照射することができ、通常では欠陥素
子１４ａのために電子照射されなかったターゲットに電
子照射できることになり、欠陥を補償できたことにな
る。

【００７８】素子１４ａが欠陥素子であることの検出は
実施形態１と同様に行う。特定した欠陥個所を欠陥情報
としてメモリ１９ａに蓄積させ、駆動制御回路１９によ
って駆動時にその内容に基づき上述の電圧印加タイミン
グ信号を発生させる。

【００７９】図１０は実施形態２におけるマルチ電子源
駆動処理の手順を表すフローチャートである。図１０を
用いて上述の動作を更に説明する。

【００８０】まず、ステップＳ３１において、駆動すべ
き行を指定するカウンタの値Ｉを１にセットする。ステ
ップＳ３２では、行方向駆動回路１６によって第Ｉ行目
を選択し、第Ｉ行目に選択電圧Ｖｓを印加する。次に、
ステップＳ３３において、列方向の各配線に映像信号を
印加する。即ち、映像信号出力部２０は入力された映像
信号に基づいて各列方向配線に対応したデジタル信号群
をＡ／Ｄコンバータにより発生し、発生したディジタル
信号に基づいて列方向駆動回路１７内の各ドライバを駆
動し、映像信号に応じた時間だけ電圧Ｖｅを印加する。

【００８１】ステップＳ３４ではメモリ１９ａに格納さ
れている欠陥情報により、当該行に欠陥素子が存在する
か否かを判断する。欠陥素子が存在すれば、ステップＳ
３５へ進み、欠陥素子に対応すディジタル信号、即ち欠
陥素子に駆動電圧を印加すべき時間を、その欠陥位置と
ともに記憶回路２１へ格納する。そして、ステップＳ３
６において、当該行の駆動処理が終了するのを待つ。

【００８２】ステップＳ３４で欠陥素子がなければ処理
はそのままステップＳ３６へ進む。ステップＳ３６で当
該行の駆動処理の終了が確認されると、ステップＳ３７
へ進み、次の行の駆動のために、カウンタの値Ｉを１増
加させる。そして、ステップＳ３８で全ての行について
駆動処理を終えたか否かを判断して、未処理の行があれ
ばステップＳ３２へ戻る。

【００８３】一方、すべての行について駆動処理を終え
ていればステップＳ３９へ進む。ステップＳ３９では、
行方向配線に電圧Ｖｅが、列方向配線に電圧Ｖｓが印加
されるように電圧印加方向の切替を行う。そして、ステ
ップＳ４０で、記憶回路２１に格納されている欠陥素子
の位置と、各欠陥素子に対する駆動時間とに基づいて、
行方向配線、列方向配線の選択を行って、補償動作を実
行する。ここで、欠陥素子の位置に基づいてその隣の素
子が駆動されるように行方向配線、列方向配線が選択さ
れる。以上の補償期間を終了するとステップＳ４１から
ステップＳ３１へ戻り、上記動作が繰り返される。

【００８４】以上の構成、手段により、欠陥を補償する
ことができ、高品質でしかも低コストの画像形成装置を
作製できるとともに、製造工程の歩留まりを向上でき
る。

【００８５】なお、上記実施形態２では通常の走査を全
行方向配線に対して行う通常走査期間が終了後に補償期
間を設けており、通常の映像信号の垂直帰線期間を補償
期間にあてることができる。しかしながら、全通常走査
を終えた後に補償を行うため、欠陥素子の駆動情報を通
常走査期間が終了するまで保持する必要が生じる。この
ため、欠陥素子が装置全体で複数個存在する場合、通常
の走査期間中の全欠陥素子の電圧印加条件を記憶する必
要が生じる。これに対して、図１１のように欠陥素子の
ある行方向配線を走査した直後に補償期間を設ければ、
記憶する必要があるのは１本の行方向配線中の欠陥素子
の電圧印加条件のみとなり、回路の簡略化が図れる。な
お、この場合は、水平帰線期間を補償期間に利用するこ
とになる。

【００８６】図１１の如きタイミングで動作する場合の
処理手順を図１２のフローチャートを用いて説明する。
図１２は、実施形態２におけるマルチ電子源駆動手順の
他の形態を説明するフローチャートである。なお、図１
２において図１０のフローチャートで示した処理と同じ
処理を行うステップには、同じステップ番号を付してあ
る。

【００８７】図１２において、駆動処理を行っている第
Ｉ行に欠陥素子がある場合は、ステップＳ３４からステ
ップＳ５１へ進む。ステップＳ５１では欠陥素子への信
号印加時間が計測され、記憶回路２１に当該欠陥素子の
位置情報とともに印加時間が保持される。ステップＳ５
２において第Ｉ行の駆動処理の終了が確認されると、ス
テップＳ５３において行方向配線、列方向配線への電圧
の印加方向を切り換える。そして、ステップＳ５４で
は、記憶回路２１に保持されている欠陥素子の情報に従
って補償動作を行う。即ち、記憶回路２１に保持されて
いる欠陥素子の位置情報に基づいて当該欠陥素子に行方
向に隣接する素子を選択するように行方向配線と列方向
配線が選択され、記憶回路２１に保持されている印加時
間にその隣接素子が駆動される。補償動作を終了する
と、ステップＳ５５からステップＳ３７へ進み、次の行
を選択すべくカウンタの値を１つ増加する。

【００８８】ステップＳ５６では、すべての行について
駆動処理を終えたか否かを判断し、未処理の行があれば
ステップＳ３２へ戻り、全行の処理を終えていればステ
ップＳ３１へ戻る。以上の手順によって、図１１のタイ
ムチャートによる補償処理を実現できる。

【００８９】なお、上記実施形態１、２で、フローチャ
ートを用いて説明した処理は、マイクロコンピュータ等
によりソフトウエア的に実現してもよいし、ロジック回
路の組み合わせでハードウエア的に実現してもよい。

【００９０】なお、上記実施形態１、２で説明したマル
チ電子源とその駆動系を用いて表示パネルを形成し、画
像表示装置を構成することが可能である。以下に、その
ような画像形成装置について説明する。

【００９１】（表示パネルの構成と製造法）本発明を適
用した画像表示装置の表示パネルの構成と製造法につい
て、具体的な例を示して説明する。

【００９２】図１３は、実施形態のマルチ電子源を用い
た表示パネルの斜視図である。同図では、内部構造を示
すためにパネルの１部を切り欠いて示している。

【００９３】図中、１００５はリアプレート、１００６
は側壁、１００７はフェースプレートであり、１００５
〜１００７により表示パネルの内部を真空に維持するた
めの気密容器を形成している。気密容器を組み立てるに
あたっては、各部材の接合部に十分な強度と気密性を保
持させるため封着する必要があるが、たとえばフリット
ガラスを接合部に塗布し、大気中あるいは窒素雰囲気中
で、摂氏４００〜５００度で１０分以上焼成することに
より封着を達成した。気密容器内部を真空に排気する方
法については後述する。

【００９４】リアプレート１００５には、基板１００１
が固定されているが、該基板上には表面伝導型放出素子
１００２がＮｘＭ個形成されている（Ｎ，Ｍは２以上の
正の整数であり、目的とする表示画素数に応じて適宜設
定される。たとえば、高品位テレビジョンの表示を目的
とした表示装置においては、Ｎ＝３０００，Ｍ＝１００
０以上の数を設定することが望ましい。なお、本実施形
態においては、Ｎ＝３０７２，Ｍ＝１０２４とし
た。）。前記ＮｘＭ個の表面伝導型放出素子は、Ｍ本の
行方向配線１００３とＮ本の列方向配線１００４により
単純マトリクス配線されている。前記、１００１〜１０
０４によって構成される部分をマルチ電子ビーム源と呼
ぶ。このマルチ電子ビーム源が上記実施形態のマルチ電
子現に相当していることは明らかであろう。なお、マル
チ電子ビーム源の製造方法や構造については、後で詳し
く述べる。

【００９５】本実施形態においては、気密容器のリアプ
レート１００５にマルチ電子ビーム源の基板１００１を
固定する構成としたが、マルチ電子ビーム源の基板１０
０１が十分な強度を有するものである場合には、気密容
器のリアプレートとしてマルチ電子ビーム源の基板１０
０１自体を用いてもよい。

【００９６】また、フェースプレート１００７の下面に
は、蛍光膜１００８が形成されている。本実施形態はカ
ラー表示装置であるため、蛍光膜１００８の部分にはＣ
ＲＴの分野で用いられる赤、緑、青、の３原色の蛍光体
が塗り分けられている。各色の蛍光体は、たとえば図１
４の（ａ）に示すようにストライプ状に塗り分けられ、
蛍光体のストライプの間には黒色の導電体１０１０が設
けてある。黒色の導電体１０１０を設ける目的は、電子
ビームの照射位置に多少のずれがあっても表示色にずれ
が生じないようにする事や、外光の反射を防止して表示
コントラストの低下を防ぐ事、電子ビームによる蛍光膜
のチャージアップを防止する事などである。黒色の導電
体１０１０には、黒鉛を主成分として用いたが、上記の
目的に適するものであればこれ以外の材料を用いても良
い。

【００９７】また、３原色の蛍光体の塗り分け方は前記
図１４の（ａ）に示したストライプ状の配列に限られる
ものではなく、たとえば図１４の（ｂ）に示すようなデ
ルタ状配列や、それ以外の配列であってもよい。なお、
モノクロームの表示パネルを作成する場合には、単色の
蛍光体材料を蛍光膜１００８に用いればよく、また黒色
導電材料は必ずしも用いなくともよい。

【００９８】また、蛍光膜１００８のリアプレート側の
面には、ＣＲＴの分野では公知のメタルバック１００９
を設けてある。メタルバック１００９を設けた目的は、
蛍光膜１００８が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜１００
８を保護する事や、電子ビーム加速電圧を印加するため
の電極として作用させる事や、蛍光膜１００８を励起し
た電子の導電路として作用させる事などである。メタル
バック１００９は、蛍光膜１００８をフェースプレート
基板１００７上に形成した後、蛍光膜表面を平滑化処理
し、その上にＡｌ（アルミ）を真空蒸着する方法により
形成した。なお、蛍光膜１００８に低電圧用の蛍光体材
料を用いた場合には、メタルバック１００９は用いな
い。

【００９９】また、本実施形態では用いなかったが、加
速電圧の印加用や蛍光膜の導電性向上を目的として、フ
ェースプレート基板１００７と蛍光膜１００８との間
に、たとえばＩＴＯを材料とする透明電極を設けてもよ
い。

【０１００】また、Ｄx1〜ＤxmおよびＤy1〜Ｄynおよび
Ｈｖは、当該表示パネルと不図示の電気回路とを電気的
に接続するために設けた気密構造の電気接続用端子であ
る。Ｄx1〜Ｄxmはマルチ電子ビーム源の行方向配線１０
０３と、Ｄy1〜Ｄynはマルチ電子ビーム源の列方向配線
１００４と、Ｈｖはフェースプレートのメタルバック１
００９と電気的に接続している。

【０１０１】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１０のマイナス７乗［Ｔ
ｏｒｒ］程度の真空度まで排気する。その後、排気管を
封止するが、気密容器内の真空度を維持するために、封
止の直前あるいは封止後に気密容器内の所定の位置にゲ
ッター膜（不図示）を形成する。ゲッター膜とは、たと
えばＢａを主成分とするゲッター材料をヒーターもしく
は高周波加熱により加熱し蒸着して形成した膜であり、
該ゲッター膜の吸着作用により気密容器内は１ｘ１０マ
イナス５乗ないしは１ｘ１０マイナス７乗［Ｔｏｒｒ］
の真空度に維持される。

【０１０２】以上、本発明実施形態の表示パネルの基本
構成と製法を説明した。

【０１０３】次に、前記実施形態の表示パネルに用いた
マルチ電子ビーム源の製造方法について説明する。本発
明の画像表示装置に用いるマルチ電子ビーム源は、表面
伝導型放出素子を単純マトリクス配線した電子源であれ
ば、表面伝導型放出素子の材料や形状あるいは製法に制
限はない。しかしながら、発明者らは、表面伝導型放出
素子の中では、電子放出部もしくはその周辺部を微粒子
膜から形成したものが電子放出特性に優れ、しかも製造
が容易に行えることを見いだしている。したがって、高
輝度で大画面の画像表示装置のマルチ電子ビーム源に用
いるには、最も好適であると言える。そこで、上記実施
形態の表示パネルにおいては、電子放出部もしくはその
周辺部を微粒子膜から形成した表面伝導型放出素子を用
いた。そこで、まず好適な表面伝導型放出素子について
基本的な構成と製法および特性を説明し、その後で多数
の素子を単純マトリクス配線したマルチ電子ビーム源の
構造について述べる。

【０１０４】（表面伝導型放出素子の好適な素子構成と
製法）電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の２種類があげられるが、上記実施形態が適用
可能な平面型の表面伝導型放出素子を以下に説明する。

【０１０５】（平面型の表面伝導型放出素子）まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。図１５に示すのは、平面型の表面伝導型
放出素子の構成を説明するための平面図（ａ）および断
面図（ｂ）である。図中、１１０１は基板、１１０２と
１１０３は素子電極、１１０４は導電性薄膜、１１０５
は通電フォーミング処理により形成した電子放出部、１
１１３は通電活性化処理により形成した薄膜である。

【０１０６】基板１１０１としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばＳｉＯ2 を材料とする絶縁層
を積層した基板、などを用いることができる。

【０１０７】また、基板１１０１上に基板面と平行に対
向して設けられた素子電極１１０２と１１０３は、導電
性を有する材料によって形成されている。たとえば、Ｎ
ｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，
Ａｇ等をはじめとする金属、あるいはこれらの金属の合
金、あるいはＩｎ2 Ｏ3 −ＳｎＯ2 をはじめとする金属
酸化物、ポリシリコンなどの半導体、などの中から適宜
材料を選択して用いればよい。電極を形成するには、た
とえば真空蒸着などの製膜技術とフォトリソグラフィ
ー、エッチングなどのパターニング技術を組み合わせて
用いれば容易に形成できるが、それ以外の方法（たとえ
ば印刷技術）を用いて形成してもさしつかえない。

【０１０８】素子電極１１０２と１１０３の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Ｌは通常は数百オングストローム
から数百マイクロメーターの範囲から適当な数値を選ん
で設計されるが、なかでも表示装置に応用するために好
ましいのは数マイクロメーターより数十マイクロメータ
ーの範囲である。また、素子電極の厚さｄについては、
通常は数百オングストロームから数マイクロメーターの
範囲から適当な数値が選ばれる。

【０１０９】また、導電性薄膜１１０４の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜（島状の集合体も含む）
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。

【０１１０】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは１０オングスト
ロームから２００オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。すなわち、素子電極１１
０２あるいは１１０３と電気的に良好に接続するのに必
要な条件、後述する通電フォーミングを良好に行うのに
必要な条件、微粒子膜自身の電気抵抗を後述する適宜の
値にするために必要な条件、などである。

【０１１１】具体的には、数オングストロームから数千
オングストロームの範囲のなかで設定するが、なかでも
好ましいのは１０オングストロームから５００オングス
トロームの間である。

【０１１２】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，
Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔ
ａ，Ｗ，Ｐｂ，などをはじめとする金属や、ＰｄＯ，Ｓ
ｎＯ2 ，Ｉｎ2 Ｏ3 ，ＰｂＯ，Ｓｂ2 Ｏ3 ，などをはじ
めとする酸化物や、ＨｆＢ2 ，ＺｒＢ2 ，ＬａＢ6 ，Ｃ
ｅＢ6 ，ＹＢ4 ，ＧｄＢ4 ，などをはじめとする硼化物
や、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ，
などをはじめとする炭化物や、ＴｉＮ，ＺｒＮ，Ｈｆ
Ｎ，などをはじめとする窒化物や、Ｓｉ，Ｇｅ，などを
はじめとする半導体や、カーボン、などがあげられ、こ
れらの中から適宜選択される。

【０１１３】以上述べたように、導電性薄膜１１０４を
微粒子膜で形成したが、そのシート抵抗値については、
１０の３乗から１０の７乗［オーム／ｓｑ］の範囲に含
まれるよう設定した。

【０１１４】なお、導電性薄膜１１０４と素子電極１１
０２および１１０３とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図１５の例においては、
下から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。

【０１１５】また、電子放出部１１０５は、導電性薄膜
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜１１０４に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数オングストロームから数百オングストローム
の粒径の微粒子を配置する場合がある。なお、実際の電
子放出部の位置や形状を精密かつ正確に図示するのは困
難なため、図１５においては模式的に示した。

【０１１６】また、薄膜１１１３は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部１１０５およびその
近傍を被覆している。薄膜１１１３は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。

【０１１７】薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は５００［オングストロ
ーム］以下とするが、３００［オングストローム］以下
とするのがさらに好ましい。

【０１１８】なお、実際の薄膜１１１３の位置や形状を
精密に図示するのは困難なため、図１５においては模式
的に示した。また、平面図（ａ）においては、薄膜１１
１３の一部を除去した素子を図示した。

【０１１９】以上、好ましい素子の基本構成を述べた
が、実施形態においては以下のような素子を用いた。

【０１２０】すなわち、基板１１０１には青板ガラスを
用い、素子電極１１０２と１１０３にはＮｉ薄膜を用い
た。素子電極の厚さｄは１０００［オングストロー
ム］、電極間隔Ｌは２［マイクロメータ］とした。

【０１２１】微粒子膜の主要材料としてＰｄもしくはＰ
ｄＯを用い、微粒子膜の厚さは約１００［オングストロ
ーム］、幅Ｗは１００［マイクロメータ］とした。

【０１２２】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図１６の（ａ）〜（ｄ）
は、表面伝導型放出素子の製造工程を説明するための断
面図で、各部材の表記は前記図１５と同一である。

【０１２３】１）まず、図１６（ａ）に示すように、基
板１１０１上に素子電極１１０２および１１０３を形成
する。

【０１２４】形成するにあたっては、あらかじめ基板１
１０１を洗剤、純水、有機溶剤を用いて十分に洗浄後、
素子電極の材料を堆積させる。（堆積する方法として
は、たとえば、蒸着法やスパッタ法などの真空成膜技術
を用ればよい。）その後、堆積した電極材料を、フォト
リソグラフィー・エッチング技術を用いてパターニング
し、（ａ）に示した一対の素子電極（１１０２と１１０
３）を形成する。

【０１２５】２）次に、同図（ｂ）に示すように、導電
性薄膜１１０４を形成する。

【０１２６】形成するにあたっては、まず前記（ａ）の
基板に有機金属溶液を塗布して乾燥し、加熱焼成処理し
て微粒子膜を成膜した後、フォトリソグラフィー・エッ
チングにより所定の形状にパターニングする。ここで、
有機金属溶液とは、導電性薄膜に用いる微粒子の材料を
主要元素とする有機金属化合物の溶液である。（具体的
には、本実施形態では主要元素としてＰｄを用いた。ま
た、実施形態では塗布方法として、ディッピング法を用
いたが、それ以外のたとえばスピンナー法やスプレー法
を用いてもよい。） また、微粒子膜で作られる導電性薄膜の成膜方法として
は、本実施形態で用いた有機金属溶液の塗布による方法
以外の、たとえば真空蒸着法やスパッタ法、あるいは化
学的気相堆積法などを用いる場合もある。

【０１２７】３）次に、同図（ｃ）に示すように、フォ
ーミング用電源１１１０から素子電極１１０２と１１０
３の間に適宜の電圧を印加し、通電フォーミング処理を
行って、電子放出部１１０５を形成する。

【０１２８】通電フォーミング処理とは、微粒子膜で作
られた導電性薄膜１１０４に通電を行って、その一部を
適宜に破壊、変形、もしくは変質せしめ、電子放出を行
うのに好適な構造に変化させる処理のことである。微粒
子膜で作られた導電性薄膜のうち電子放出を行うのに好
適な構造に変化した部分（すなわち電子放出部１１０
５）においては、薄膜に適当な亀裂が形成されている。
なお、電子放出部１１０５が形成される前と比較する
と、形成された後は素子電極１１０２と１１０３の間で
計測される電気抵抗は大幅に増加する。

【０１２９】通電方法をより詳しく説明するために、図
１７に、フォーミング用電源１１１０から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本実施形態の場合には同図に示したようにパルス
幅Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加
した。その際には、三角波パルスの波高値Ｖｐｆを、順
次昇圧した。また、電子放出部１１０５の形成状況をモ
ニターするためのモニターパルスＰｍを適宜の間隔で三
角波パルスの間に挿入し、その際に流れる電流を電流計
１１１１で計測した。

【０１３０】実施形態においては、たとえば１０のマイ
ナス５乗［ｔｏｒｒ］程度の真空雰囲気下において、た
とえばパルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２を
１０［ミリ秒］とし、波高値Ｖｐｆを１パルスごとに
０．１［Ｖ］ずつ昇圧した。そして、三角波を５パルス
印加するたびに１回の割りで、モニターパルスＰｍを挿
入した。フォーミング処理に悪影響を及ぼすことがない
ように、モニターパルスの電圧Ｖｐｍは０．１［Ｖ］に
設定した。そして、素子電極１１０２と１１０３の間の
電気抵抗が１ｘ１０の６乗［オーム］になった段階、す
なわちモニターパルス印加時に電流計１１１１で計測さ
れる電流が１ｘ１０のマイナス７乗［Ａ］以下になった
段階で、フォーミング処理にかかわる通電を終了した。

【０１３１】なお、上記の方法は、本実施形態の表面伝
導型放出素子に関する好ましい方法であり、たとえば微
粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面
伝導型放出素子の設計を変更した場合には、それに応じ
て通電の条件を適宜変更するのが望ましい。

【０１３２】４）次に、図１６の（ｄ）に示すように、
活性化用電源１１１２から素子電極１１０２と１１０３
の間に適宜の電圧を印加し、通電活性化処理を行って、
電子放出特性の改善を行う。

【０１３３】通電活性化処理とは、前記通電フォーミン
グ処理により形成された電子放出部１１０５に適宜の条
件で通電を行って、その近傍に炭素もしくは炭素化合物
を堆積せしめる処理のことである（図においては、炭素
もしくは炭素化合物よりなる堆積物を部材１１１３とし
て模式的に示した。）。なお、通電活性化処理を行うこ
とにより、行う前と比較して、同じ印加電圧における放
出電流を典型的には１００倍以上に増加させることがで
きる。

【０１３４】具体的には、１０のマイナス４乗ないし１
０のマイナス５乗［ｔｏｒｒ］の範囲内の真空雰囲気中
で、電圧パルスを定期的に印加することにより、真空雰
囲気中に存在する有機化合物を起源とする炭素もしくは
炭素化合物を堆積させる。堆積物１１１３は、単結晶グ
ラファイト、多結晶グラファイト、非晶質カーボン、の
いずれかか、もしくはその混合物であり、膜厚は５００
［オングストローム］以下、より好ましくは３００［オ
ングストローム］以下である。

【０１３５】通電方法をより詳しく説明するために、図
１８の（ａ）に、活性化用電源１１１２から印加する適
宜の電圧波形の一例を示す。本実施形態においては、一
定電圧の矩形波を定期的に印加して通電活性化処理を行
ったが、具体的には，矩形波の電圧Ｖａｃは１４
［Ｖ］，パルス幅Ｔ３は１［ミリ秒］，パルス間隔Ｔ４
は１０［ミリ秒］とした。なお、上述の通電条件は、本
実施形態の表面伝導型放出素子に関する好ましい条件で
あり、表面伝導型放出素子の設計を変更した場合には、
それに応じて条件を適宜変更するのが望ましい。

【０１３６】図１６の（ｄ）に示す１１１４は該表面伝
導型放出素子から放出される放出電流Ｉｅを捕捉するた
めのアノード電極で、直流高電圧電源１１１５および電
流計１１１６が接続されている（なお、基板１１０１
を、表示パネルの中に組み込んでから活性化処理を行う
場合には、表示パネルの蛍光面をアノード電極１１１４
として用いる）。活性化用電源１１１２から電圧を印加
する間、電流計１１１６で放出電流Ｉｅを計測して通電
活性化処理の進行状況をモニターし、活性化用電源１１
１２の動作を制御する。電流計１１１６で計測された放
出電流Ｉｅの一例を図１８の（ｂ）に示すが、活性化電
源１１１２からパルス電圧を印加しはじめると、時間の
経過とともに放出電流Ｉｅは増加するが、やがて飽和し
てほとんど増加しなくなる。このように、放出電流Ｉｅ
がほぼ飽和した時点で活性化用電源１１１２からの電圧
印加を停止し、通電活性化処理を終了する。

【０１３７】なお、上述の通電条件は、本実施形態の表
面伝導型放出素子に関する好ましい条件であり、表面伝
導型放出素子の設計を変更した場合には、それに応じて
条件を適宜変更するのが望ましい。

【０１３８】以上のようにして、図１８の（ｅ）に示す
平面型の表面伝導型放出素子を製造した。

【０１３９】（表示装置に用いた表面伝導型放出素子の
特性）以上、平面型の表面伝導型放出素子について素子
構成と製法を説明したが、次に表示装置に用いた素子の
特性について述べる。

【０１４０】図１９に、表示装置に用いた素子の、（放
出電流Ｉｅ）対（素子印加電圧Ｖｆ）特性、および（素
子電流Ｉｆ）対（素子印加電圧Ｖｆ）特性の典型的な例
を示す。なお、放出電流Ｉｅは素子電流Ｉｆに比べて著
しく小さく、同一尺度で図示するのが困難であるうえ、
これらの特性は素子の大きさや形状等の設計パラメータ
を変更することにより変化するものであるため、２本の
グラフは各々任意単位で図示した。

【０１４１】表示装置に用いた素子は、放出電流Ｉｅに
関して以下に述べる３つの特性を有している。

【０１４２】第一に、ある電圧（これを閾値電圧Ｖｔｈ
と呼ぶ）以上の大きさの電圧を素子に印加すると急激に
放出電流Ｉｅが増加するが、一方、閾値電圧Ｖｔｈ未満
の電圧では放出電流Ｉｅはほとんど検出されない。

【０１４３】すなわち、放出電流Ｉｅに関して、明確な
閾値電圧Ｖｔｈを持った非線形素子である。

【０１４４】第二に、放出電流Ｉｅは素子に印加する電
圧Ｖｆに依存して変化するため、電圧Ｖｆで放出電流Ｉ
ｅの大きさを制御できる。

【０１４５】第三に、素子に印加する電圧Ｖｆに対して
素子から放出される電流Ｉｅの応答速度が速いため、電
圧Ｖｆを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。

【０１４６】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。た
とえば多数の素子を表示画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。すなわち、
駆動中の素子には所望の発光輝度に応じて閾値電圧Ｖｔ
ｈ以上の電圧を適宜印加し、非選択状態の素子には閾値
電圧Ｖｔｈ未満の電圧を印加する。駆動する素子を順次
切り替えてゆくことにより、表示画面を順次走査して表
示を行うことが可能である。

【０１４７】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。

【０１４８】（多数素子を単純マトリクス配線したマル
チ電子ビーム源の構造）次に、上述の表面伝導型放出素
子を基板上に配列して単純マトリクス配線したマルチ電
子ビーム源の構造について述べる。

【０１４９】図２０に示すのは、前記図１３の表示パネ
ルに用いたマルチ電子ビーム源の平面図である。基板上
には、前記図１５で示したものと同様な表面伝導型放出
素子が配列され、これらの素子は行方向配線電極１００
３と列方向配線電極１００４により単純マトリクス状に
配線されている。行方向配線電極１００３と列方向配線
電極１００４の交差する部分には、電極間に絶縁層（不
図示）が形成されており、電気的な絶縁が保たれてい
る。

【０１５０】図２０のＡ−Ａ’に沿った断面を、図２１
に示す。

【０１５１】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極１００３、列方向配
線電極１００４、電極間絶縁層（不図示）、および表面
伝導型放出素子の素子電極と導電性薄膜を形成した後、
行方向配線電極１００３および列方向配線電極１００４
を介して各素子に給電して通電フォーミング処理と通電
活性化処理を行うことにより製造した。

【０１５２】以上のマルチ電子源の作製手順は、行、列
方向配線の向きと表面伝導型放出素子の素子電極方向の
関係をなんら限定するものではなく、上記実施形態１及
び２に共通する。

【０１５３】（応用実施形態）図２２は、前記説明の製
造方法による表面伝導型放出素子を電子ビーム源として
用いたディスプレイパネルに、例えばテレビジョン放送
をはじめとする種々の画像情報源より提供される画像情
報を表示できるように構成した多機能表示装置の一例を
示すための図である。

【０１５４】図中、２１００はディスプレイパネル、２
１０１はディスプレイパネルの駆動回路、２１０２はデ
ィスプレイコントローラ、２１０３はマルチプレクサ、
２１０４はデコーダ、２１０５は入出力インターフェー
ス回路、２１０６はＣＰＵ、２１０７は画像生成回路、
２１０８および２１０９および２１１０は画像メモリイ
ンターフェース回路、２１１１は画像入力インターフェ
ース回路、２１１２および２１１３はＴＶ信号受信回
路、２１１４は入力部である。

【０１５５】なお、本表示装置は、例えばテレビジョン
信号のように映像情報と音声情報の両方を含む信号を受
信する場合には、当然映像の表示と同時に音声を再生す
るものであるが、本発明の特徴と直接関係しない音声情
報の受信，分離，再生，処理，記憶などに関する回路や
スピーカなどについては説明を省略する。

【０１５６】以下、画像信号の流れに沿って各部の機能
を説明してゆく。

【０１５７】まず、ＴＶ信号受信回路２１１３は、例え
ば電波や空間光通信などのような無線伝送系を用いて伝
送されるＴＶ画像信号を受信するための回路である。受
信するＴＶ信号の方式は特に限られるものではなく、例
えば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式など
の処方式でもよい。また、これらよりさらに多数の走査
線よりなるＴＶ信号（例えばＭＵＳＥ方式をはじめとす
るいわゆる高品位ＴＶ）は、大面積化や大画素数化に適
した前記ディスプレイパネルの利点を生かすのに好適な
信号源である。ＴＶ信号受信回路２１１３で受信された
ＴＶ信号は、デコーダ２１０４に出力される。

【０１５８】また、ＴＶ信号受信回路２１１２は、例え
ば同軸ケーブルや光ファイバーなどのような有線伝送系
を用いて伝送されるＴＶ画像信号を受信するための回路
である。前記ＴＶ信号受信回路２１１３と同様に、受信
するＴＶ信号の方式は特に限られるものではなく、また
本回路で受信されたＴＶ信号もデコーダ２１０４に出力
される。

【０１５９】また、画像入力インターフェース回路２１
１１は、例えばＴＶカメラや画像読み取りスキャナなど
の画像入力装置から供給される画像信号を取り込むため
の回路で、取り込まれた画像信号はデコーダ２１０４に
出力される。

【０１６０】また、画像メモリインターフェース回路２
１１０は、ビデオテープレコーダ（以下ＶＴＲと略す）
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ２１０４に出力される。

【０１６１】また、画像メモリインターフェース回路２
１０９は、ビデオディスクに記憶されている画像信号を
取り込むための回路で、取り込まれた画像信号はデコー
ダ２１０４に出力される。

【０１６２】また、画像メモリインターフェース回路２
１０８は、いわゆる静止画ディスクのように、静止画像
データを記憶している装置から画像信号を取り込むため
の回路で、取り込まれた静止画像データはデコーダ２１
０４に出力される。

【０１６３】また、入出力インターフェース回路２１０
５は、本表示装置と、外部のコンピュータもしくはコン
ピュータネットワークもしくはプリンタなどの出力装置
とを接続するための回路である。画像データや文字デー
タ・図形情報の入出力を行うのはもちろんのこと、場合
によっては本表示装置の備えるＣＰＵ２１０６と外部と
の間で制御信号や数値データの入出力などを行うことも
可能である。

【０１６４】また、画像生成回路２１０７は、前記入出
力インターフェース回路２１０５を介して外部から入力
される画像データや文字・図形情報や、あるいはＣＰＵ
２１０６より出力される画像データや文字・図形情報に
基づき表示用画像データを生成するための回路である。
本回路の内部には、例えば画像データや文字・図形情報
を蓄積するための書き換え可能メモリや、文字コードに
対応する画像パターンが記憶されている読みだし専用メ
モリや、画像処理を行うためのプロセッサなどをはじめ
として画像の生成に必要な回路が組み込まれている。

【０１６５】本回路により生成された表示用画像データ
は、デコーダ２１０４に出力されるが、場合によっては
前記入出力インターフェース回路２１０５を介して外部
のコンピュータネットワークやプリンタ入出力すること
も可能である。

【０１６６】また、ＣＰＵ２１０６は、主として本表示
装置の動作制御や、表示画像の生成や選択や編集に関わ
る作業を行う。

【０１６７】例えば、マルチプレクサ２１０３に制御信
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合わせたりする。また、その際には
表示する画像信号に応じてディスプレイパネルコントロ
ーラ２１０２に対して制御信号を発生し、画面表示周波
数や走査方法（例えばインターレースかノンインターレ
ースか）や一画面の走査線の数など表示装置の動作を適
宜制御する。

【０１６８】また、前記画像生成回路２１０７に対して
画像データや文字・図形情報を直接出力したり、あるい
は前記入出力インターフェース回路２１０５を介して外
部のコンピュータやメモリをアクセスして画像データや
文字・図形情報を入力する。

【０１６９】なお、ＣＰＵ２１０６は、むろんこれ以外
の目的の作業にも関わるものであっても良い。例えば、
パーソナルコンピュータやワードプロセッサなどのよう
に、情報を生成したり処理する機能に直接関わっても良
い。

【０１７０】あるいは、前述したように入出力インター
フェース回路２１０５を介して外部のコンピュータネッ
トワークと接続し、例えば数値計算などの作業を外部機
器と協同して行っても良い。

【０１７１】また、入力部２１１４は、前記ＣＰＵ２１
０６に使用者が命令やプログラム、あるいはデータなど
を入力するためのものであり、例えばキーボードやマウ
スのほか、ジョイスティック，バーコードリーダー，音
声認識装置など多様な入力機器を用いる事が可能であ
る。

【０１７２】また、デコーダ２１０４は、前記２１０７
ないし２１１３より入力される種々の画像信号を３原色
信号、または輝度信号とＩ信号，Ｑ信号に逆変換するた
めの回路である。なお、同図中に点線で示すように、デ
コーダ２１０４は内部に画像メモリを備えるのが望まし
い。これは、例えばＭＵＳＥ方式をはじめとして、逆変
換するに際して画像メモリを必要とするようなテレビ信
号を扱うためである。また、画像メモリを備えることに
より、静止画の表示が容易になる、あるいは前記画像生
成回路２１０７およびＣＰＵ２１０６と協同して画像の
間引き，補間，拡大，縮小，合成をはじめとする画像処
理や編集が容易に行えるようになるという利点が生まれ
るからである。

【０１７３】また、マルチプレクサ２１０３は、前記Ｃ
ＰＵ２１０６より入力される制御信号に基づき表示画像
を適宜選択するものである。すなわち、マルチプレクサ
２１０３はデコーダ２１０４から入力される逆変換され
た画像信号のうちから所望の画像信号を選択して駆動回
路２１０１に出力する。その場合には、一画面表示時間
内で画像信号を切り替えて選択することにより、いわゆ
る多画面テレビのように、一画面を複数の領域に分けて
領域によって異なる画像を表示することも可能である。

【０１７４】また、ディスプレイパネルコントローラ２
１０２は、前記ＣＰＵ２１０６より入力される制御信号
に基づき駆動回路２１０１の動作を制御するための回路
である。

【０１７５】まず、ディスプレイパネルの基本的な動作
にかかわるものとして、例えばディスプレイパネルの駆
動用電源（図示せず）の動作シーケンスを制御するため
の信号を駆動回路２１０１に対して出力する。

【０１７６】また、ディスプレイパネルの駆動方法に関
わるものとして、例えば画面表示周波数や走査方法（例
えばインターレースかノンインターレースか）を制御す
るための信号を駆動回路２１０１に対して出力する。

【０１７７】また、場合によっては表示画像の輝度やコ
ントラストや色調やシャープネスといった画質の調整に
関わる制御信号を駆動回路２１０１に対して出力する場
合もある。

【０１７８】また、駆動回路２１０１は、ディスプレイ
パネル２１００に印加する駆動信号を発生するための回
路であり、前記マルチプレクサ２１０３から入力される
画像信号と、前記ディスプレイパネルコントローラ２１
０２より入力される制御信号に基づいて動作するもので
ある。

【０１７９】以上、各部の機能を説明したが、図２２に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル２
１００に表示する事が可能である。

【０１８０】すなわち、テレビジョン放送をはじめとす
る各種の画像信号はデコーダ２１０４において逆変換さ
れた後、マルチプレクサ２１０３において適宜選択さ
れ、駆動回路２１０１に入力される。一方、ディスプレ
イコントローラ２１０２は、表示する画像信号に応じて
駆動回路２１０１の動作を制御するための制御信号を発
生する。駆動回路２１０１は、上記画像信号と制御信号
に基づいてディスプレイパネル２１００に駆動信号を印
加する。

【０１８１】これにより、ディスプレイパネル２１００
において画像が表示される。これらの一連の動作は、Ｃ
ＰＵ２１０６により統括的に制御される。

【０１８２】また、本表示装置においては、前記デコー
ダ２１０４に内蔵する画像メモリや、画像生成回路２１
０７およびＣＰＵ２１０６が関与することにより、単に
複数の画像情報の中から選択したものを表示するだけで
なく、表示する画像情報に対して、例えば拡大，縮小，
回転，移動，エッジ強調，間引き，補間，色変換，画像
の縦横比変換などをはじめとする画像処理や、合成，消
去，接続，入れ換え，はめ込みなどをはじめとする画像
編集を行う事も可能である。また、本実施形態の説明で
は特に触れなかったが、上記画像処理や画像編集と同様
に、音声情報に関しても処理や編集を行うための専用回
路を設けても良い。

【０１８３】したがって、本表示装置は、テレビジョン
放送の表示機器，テレビ会議の端末機器，静止画像およ
び動画像を扱う画像編集機器，コンピュータの端末機
器，ワードプロセッサをはじめとする事務用端末機器，
ゲーム機などの機能を一台で兼ね備える事が可能で、産
業用あるいは民生用として極めて応用範囲が広い。

【０１８４】なお、上記図２２は、表面伝導型放出素子
を電子ビーム源とするディスプレイパネルを用いた表示
装置の構成の一例を示したにすぎず、これのみに限定さ
れるものではない事は言うまでもない。例えば、図２２
の構成要素のうち使用目的上必要のない機能に関わる回
路は省いても差し支えない。またこれとは逆に、使用目
的によってはさらに構成要素を追加しても良い。例え
ば、本表示装置をテレビ電話機として応用する場合に
は、テレビカメラ，音声マイク，照明機，モデムを含む
送受信回路などを構成要素に追加するのが好適である。

【０１８５】本表示装置においては、とりわけ表面伝導
型放出素子を電子ビーム源とするディスプレイパネルが
容易に薄形化できるため、表示装置全体の奥行きを小さ
くすることが可能である。それに加えて、表面伝導型放
出素子を電子ビーム源とするディスプレイパネルは大画
面化が容易で輝度が高く視野角特性にも優れるため、本
表示装置は臨場感あふれ迫力に富んだ画像を視認性良く
表示する事が可能である。

【０１８６】また人間が直視する用途だけに限られるも
のではなく、例えばいわゆる光プリンタのように光像を
記録する装置の光源に応用しても差し支えない。

【０１８７】なお、本発明の表示装置はテレビジョン装
置や、計算機、画像メモリ、通信ネットワークなど種々
の画像信号源と直接あるいは間接に接続する表示装置に
広く用いることが可能でありとりわけ大容量の画像を表
示する大画面の表示に好適である。

【０１８８】以上説明したように本実施形態によれば、
表面伝導型放出素子をマトリクス状に配線したマルチ電
子源およびそれを用いた画像形成装置において、マトリ
クス規模が大きくなった際に生じる素子欠陥による、電
子ビーム照射不良あるいは画像欠陥を補償することがで
きる。これにより電子源製造における歩留まりを著しく
向上し、製造コストを大幅に低減することが可能とな
る。

【０１８９】

【発明の効果】以上説明したように本発明によれば、形
成した電子放出素子に欠陥が生じた場合、隣接する他の
電子放出素子によって当該欠陥の発生した電子放出素子
の動作を補うことが可能となるので、製造歩留まりが向
上する。

【０１９０】

【図面の簡単な説明】

【図１】表面伝導型放出素子による放出電子の軌跡と印
加電圧の関係を説明する図である。

【図２】実施形態１におけるマルチ電子源及びその駆動
系を説明する図である。

【図３】図２のマルチ電子源のＡ−Ａ’断面と各素子に
対応するターゲットを示す図である。

【図４】行方向及び列方向配線への電圧の印加タイミン
グを説明する図である。

【図５】本実施形態における駆動制御部１８の動作手順
を説明するフローチャートである。

【図６】本実施形態における欠陥素子検出装置の構成を
説明するブロック図である。

【図７】実施形態２におけるマルチ電子源及びその駆動
系を説明する図である。

【図８】図７のマルチ電子源のＢ−Ｂ’断面と各素子に
対応するターゲットを示す図である。

【図９】実施形態２における各素子への電圧印加タイミ
ングを表す図である。

【図１０】実施形態２におけるマルチ電子源駆動処理の
手順を表すフローチャートである。

【図１１】実施形態２における各素子への電圧印加タイ
ミングの他の例を説明する図である。

【図１２】実施形態２におけるマルチ電子源駆動手順の
他の形態を説明するフローチャートである。

【図１３】実施形態のマルチ電子源を用いた表示パネル
の斜視図である。

【図１４】図１３の表示パネルのフェースプレート上の
蛍光体、黒色導電材の配置形態を説明する図である。

【図１５】平面型の表面伝導型放出素子の構成を説明す
るための平面図（ａ）および断面図（ｂ）である。

【図１６】図１５の表面伝導型放出素子の製造工程を説
明する図である。

【図１７】フォーミング用電源１１１０から印加する適
宜の電圧波形の一例を示す図である。

【図１８】表面伝導型放出素子に対する活性化処理を説
明する図である。

【図１９】表示装置に用いた素子の、（放出電流Ｉｅ）
対（素子印加電圧Ｖｆ）特性、および（素子電流Ｉｆ）
対（素子印加電圧Ｖｆ）特性の典型的な例を示す図であ
る。

【図２０】図１３の表示パネルに適用したマルチ電子源
を表す図である。

【図２１】図２０のマルチ電子源におけるＡ−Ａ’断面
を表す図である。

【図２２】本実施形態のマルチ電子ビーム源を適用した
多機能表示装置の一例を示す図である。

【図２３】典型的な表面伝導型放出素子の平面図であ
る。

【図２４】一般的なマルチ電子ビーム源の駆動方法を説
明する図である。

【符号の説明】

１２ 行方向配線 １３ 列方向配線 １４ 表面伝導型放出素子 １６ 行方向駆動部 １７ 列方向駆動部 １８ 駆動制御部 １８ａ メモリ

Claims (15)

【特許請求の範囲】
1. 【請求項１】 表面伝導型放出素子で形成される複数の
   電子源を単純マトリクス上に配線してなるマルチ電子源
   の駆動装置であって、 行方向配線を順次選択する選択手段と、 前記選択手段で選択された行方向配線上に欠陥素子が存
   在しない場合、該選択された行方向配線と列方向配線と
   の間に所定の電圧を印加し、前記複数の電子源の夫々よ
   り電子を放出させる第１駆動手段と、 前記選択手段で選択された行方向配線上に欠陥素子が存
   在する場合、該選択された行方向配線に隣接する行方向
   配線と前記列方向配線との間に前記所定の電圧とは異な
   る電圧を印加して電子源より電子放出させる第２駆動手
   段とを備えることを特徴とするマルチ電子源の駆動装
   置。
2. 【請求項２】 欠陥素子の位置を示す欠陥情報を記憶す
   る記憶手段と、 前記欠陥情報に基づいて前記駆動手段が選択する行方向
   配線上に欠陥素子が存在するか否かを判定する判定手段
   とを更に備え、 前記第１駆動手段と前記第２駆動手段は、前記判定手段
   の判定結果に基づいて処理を実行することを特徴とする
   請求項１に記載のマルチ電子源の駆動装置。
3. 【請求項３】 前記マルチ電子源上の欠陥素子を検出す
   る検出手段と、 前記検出手段による欠陥素子の検出に基づいて欠陥情報
   を得て前記記憶手段に格納する格納手段とを備えること
   を特徴とする請求項２に記載のマルチ電子源の駆動装
   置。
4. 【請求項４】 前記第１駆動手段における電圧の印加で
   は、前記選択された行方向配線に選択電位を、前記列方
   向配線に駆動電位を印加し、 前記第２駆動手段における電圧の印加では、前記選択さ
   れた行方向配線に前記駆動電位を、前記列方向配線に前
   記選択電位を印加することを特徴とする請求項１に記載
   のマルチ電子源の駆動装置。
5. 【請求項５】 前記選択電位及び前記駆動電位の一方が
   正の電位で他方が負の電位であることを特徴とする請求
   項４に記載のマルチ電子源の駆動装置。
6. 【請求項６】 表面伝導型放出素子で形成される複数の
   電子源を単純マトリクス状に配線してなるマルチ電子源
   の駆動装置であって、 欠陥素子の存在位置を示す欠陥情報を記憶する記憶手段
   と、 行方向配線を順次選択する選択手段と、 前記選択手段で選択された行方向配線と列方向配線との
   間に所定の電圧を印加し、前記複数の電子源の夫々より
   電子を放出させる第１駆動手段と、 前記欠陥情報に基づいて、前記第１駆動手段による各欠
   陥素子の駆動状態を保持する保持手段と、 前記欠陥情報に基づいて欠陥素子に隣接する正常な電子
   源を選択し、前記保持手段で保持された駆動状態に基づ
   いて前記第１駆動手段とは異なる形態の電圧で駆動して
   該欠陥素子の動作を補償する補償手段とを備えることを
   特徴とするマルチ電子源の駆動装置。
7. 【請求項７】 前記保持手段に保持される駆動状態は、
   各欠陥素子の駆動時間であることを特徴とする請求項６
   に記載のマルチ電子源の駆動装置。
8. 【請求項８】 前記補償手段は、前記第１手段による全
   ての行方向配線に対する駆動処理を終えた後に実行され
   ることを特徴とする請求項６に記載のマルチ電子源の駆
   動装置。
9. 【請求項９】 前記補償手段は、前記第１手段によって
   １つの行方向配線の駆動処理を終える毎に実行されるこ
   とを特徴とする請求項６に記載のマルチ電子源の駆動装
   置。
10. 【請求項１０】 前記第１駆動手段における電圧の印加
    では、前記選択された行方向配線に選択電位を、前記列
    方向配線に駆動電位を印加し、 前記補償手段における電圧の印加では、選択された行方
    向配線に前記駆動電位を、前記列方向配線に前記選択電
    位を印加することを特徴とする請求項６に記載のマルチ
    電子源の駆動装置。
11. 【請求項１１】 前記選択電位及び前記駆動電位の一方
    が正の電位で他方が負の電位であることを特徴とする請
    求項９に記載のマルチ電子源の駆動装置。
12. 【請求項１２】 前記マルチ電子源上の欠陥素子を検出
    する検出手段と、 前記検出手段による欠陥素子の検出に基づいて欠陥情報
    を得て前記記憶手段に格納する格納手段とを備えること
    を特徴とする請求項６乃至１１のいずれかに記載のマル
    チ電子源の駆動装置。
13. 【請求項１３】 請求項１乃至請求項１２のいずれか１
    項に記載のマルチ電子源の駆動装置を備えたことを特徴
    とする画像形成装置。
14. 【請求項１４】 表面伝導型放出素子で形成される複数
    の電子源を単純マトリクス状に配線してなるマルチ電子
    源の駆動方法であって、 行方向配線を順次選択する選択工程と、 前記選択工程で選択された行方向配線上に欠陥素子が存
    在しない場合、該選択された行方向配線と列方向配線と
    の間に所定の電圧を印加し、前記複数のマルチ電子源の
    夫々より電子を放出させる第１駆動工程と、 前記選択工程で選択された行方向配線上に欠陥素子が存
    在する場合、該選択された行方向配線に隣接する行方向
    配線と前記列方向配線との間に前記所定の電圧とは異な
    る電圧を印加して電子源より電子放出させる第２駆動工
    程とを備えることを特徴とするマルチ電子源の駆動方
    法。
15. 【請求項１５】 表面伝導型放出素子で形成される複数
    の電子源を単純マトリクス状に配線してなるマルチ電子
    源の駆動方法であって、 欠陥素子の存在位置を示す欠陥情報を記憶する記憶工程
    と、 行方向配線を順次選択する選択工程と、 前記選択工程で選択された行方向配線と列方向配線との
    間に所定の電圧を印加し、前記複数の電子源の夫々より
    電子を放出させる第１駆動工程と、 前記欠陥情報に基づいて、前記第１駆動工程による各欠
    陥素子の駆動状態を保持する保持工程と、 前記欠陥情報に基づいて欠陥素子に隣接する正常な電子
    源を選択し、前記保持工程で保持された駆動状態に基づ
    いて前記第１駆動工程とは異なる形態の電圧で駆動して
    該欠陥素子の動作を補償する補償工程とを備えることを
    特徴とするマルチ電子源の駆動方法。