JPH096683A - 情報保持機能付きメモリ装置 - Google Patents
情報保持機能付きメモリ装置Info
- Publication number
- JPH096683A JPH096683A JP7175509A JP17550995A JPH096683A JP H096683 A JPH096683 A JP H096683A JP 7175509 A JP7175509 A JP 7175509A JP 17550995 A JP17550995 A JP 17550995A JP H096683 A JPH096683 A JP H096683A
- Authority
- JP
- Japan
- Prior art keywords
- computer
- memory device
- information holding
- holding function
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】主記憶を構成するメモリ装置（メモリボード）
に情報保持機能を付設して、コンピュータの重度の障害
の場合でも障害解析を可能とする。 【構成】 情報保持機能付きメモリ装置１では、コンピ
ュータに障害が発生した場合でも、バックアップ用電源
４から電源が供給され、リフレッシュ回路３によりリフ
レッシュされてＤＲＡＭチップの内容が保持される。し
たがって、情報保持機能付きメモリ装置１をコンピュー
タ本体から取り外し、他のコンピュータにセットしてＤ
ＲＡＭチップ２の内容を読み出すことにより、コンピュ
ータで発生した障害を解析することが可能となる。情報
保持機能付きメモリ装置１をコンピュータ本体から取り
外した際に瞬間的に発生する大電圧は、サージ保護回路
５によって吸収され、ＤＲＡＭチップ２の内容に影響を
与えることはない。
に情報保持機能を付設して、コンピュータの重度の障害
の場合でも障害解析を可能とする。 【構成】 情報保持機能付きメモリ装置１では、コンピ
ュータに障害が発生した場合でも、バックアップ用電源
４から電源が供給され、リフレッシュ回路３によりリフ
レッシュされてＤＲＡＭチップの内容が保持される。し
たがって、情報保持機能付きメモリ装置１をコンピュー
タ本体から取り外し、他のコンピュータにセットしてＤ
ＲＡＭチップ２の内容を読み出すことにより、コンピュ
ータで発生した障害を解析することが可能となる。情報
保持機能付きメモリ装置１をコンピュータ本体から取り
外した際に瞬間的に発生する大電圧は、サージ保護回路
５によって吸収され、ＤＲＡＭチップ２の内容に影響を
与えることはない。
Description
【０００１】
【産業上の利用分野】本発明は情報保持機能付きメモリ
装置に関し、特にコンピュータの障害解析を補助する機
能を持つ情報保持機能付きメモリ装置に関する。
装置に関し、特にコンピュータの障害解析を補助する機
能を持つ情報保持機能付きメモリ装置に関する。
【０００２】
【従来の技術】従来、コンピュータで障害が発生した場
合、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｄｏｍ Ａｃｃｅ
ｓｓ Ｍｅｍｏｒｙ）等でなる主記憶の内容をＦＤ（Ｆ
ｌｏｐｐｙ Ｄｉｓｋ）やＣＭＴ（Ｃａｓｓｅｔｔｅ
Ｍａｇｎｅｔｉｃ Ｔａｐｅ）に書き出し、それを他の
コンピュータの主記憶上に読み込んでデバッガ等のソフ
トウェアで障害を解析していた。
合、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｄｏｍ Ａｃｃｅ
ｓｓ Ｍｅｍｏｒｙ）等でなる主記憶の内容をＦＤ（Ｆ
ｌｏｐｐｙ Ｄｉｓｋ）やＣＭＴ（Ｃａｓｓｅｔｔｅ
Ｍａｇｎｅｔｉｃ Ｔａｐｅ）に書き出し、それを他の
コンピュータの主記憶上に読み込んでデバッガ等のソフ
トウェアで障害を解析していた。
【０００３】
【発明が解決しようとする課題】上述した従来の障害解
析方法では、コンピュータの重度の障害ではＦＤやＣＭ
Ｔに主記憶の内容を書き出すことさえ不可能となるの
で、障害発生時の主記憶の内容を基に障害解析を行うこ
とができなくなるという問題点があった。
析方法では、コンピュータの重度の障害ではＦＤやＣＭ
Ｔに主記憶の内容を書き出すことさえ不可能となるの
で、障害発生時の主記憶の内容を基に障害解析を行うこ
とができなくなるという問題点があった。
【０００４】本発明の目的は、上述の点に鑑み、主記憶
を構成するメモリ装置（メモリボード）に情報保持機能
を付設して情報を保持できるようにした情報保持機能付
きメモリ装置を提供することにある。
を構成するメモリ装置（メモリボード）に情報保持機能
を付設して情報を保持できるようにした情報保持機能付
きメモリ装置を提供することにある。
【０００５】なお、先行技術としては、特開平５−３０
７５０９号公報に開示された「データ退避機能を有する
電子機器」があるが、この電子機器は、リセット処理起
動時にＣＰＵ（中央処理装置）が内部ＲＡＭのデータを
リセット処理によって初期化されない外部ＲＡＭに退避
させることにより、リセット起動原因の解明を容易にす
るようにしたものであり、コンピュータの重度の障害で
は、従来の障害解析方法と同様に、内部ＲＡＭのデータ
を外部ＲＡＭに退避させることができなくなるので、障
害解析を完全に行うことができないという問題点を残し
たままのものである。
７５０９号公報に開示された「データ退避機能を有する
電子機器」があるが、この電子機器は、リセット処理起
動時にＣＰＵ（中央処理装置）が内部ＲＡＭのデータを
リセット処理によって初期化されない外部ＲＡＭに退避
させることにより、リセット起動原因の解明を容易にす
るようにしたものであり、コンピュータの重度の障害で
は、従来の障害解析方法と同様に、内部ＲＡＭのデータ
を外部ＲＡＭに退避させることができなくなるので、障
害解析を完全に行うことができないという問題点を残し
たままのものである。
【０００６】
【課題を解決するための手段】本発明の情報保持機能付
きメモリ装置は、ＤＲＡＭチップと、このＤＲＡＭチッ
プの内容を保持するためのリフレッシュ動作をするリフ
レッシュ回路と、前記ＤＲＡＭチップと前記リフレシュ
回路とに電源を供給するバックアップ用電源と、コンピ
ュータ本体と接続するためのソケットと、動作時にコン
ピュータ本体から前記ソケットを外した場合に発生する
瞬間的大電圧を吸収するサージ保護回路とを備える。
きメモリ装置は、ＤＲＡＭチップと、このＤＲＡＭチッ
プの内容を保持するためのリフレッシュ動作をするリフ
レッシュ回路と、前記ＤＲＡＭチップと前記リフレシュ
回路とに電源を供給するバックアップ用電源と、コンピ
ュータ本体と接続するためのソケットと、動作時にコン
ピュータ本体から前記ソケットを外した場合に発生する
瞬間的大電圧を吸収するサージ保護回路とを備える。
【０００７】
【作用】本発明の情報保持機能付きメモリ装置では、コ
ンピュータに障害が発生した場合でも、リフレッシュ回
路とバックアップ用電源とによってＤＲＡＭチップの内
容が保持される。これにより、情報保持機能付きメモリ
装置をコンピュータ本体から取り外して、他のコンピュ
ータにセットしてＤＲＡＭチップの内容を読み出すこと
により、コンピュータで発生した障害を解析することが
可能となる。情報保持機能付きメモリ装置をコンピュー
タ本体から取り外した際に瞬間的に発生する大電圧は、
サージ保護回路によって吸収されるので、ＤＲＡＭチッ
プの内容に影響を与えることはない。
ンピュータに障害が発生した場合でも、リフレッシュ回
路とバックアップ用電源とによってＤＲＡＭチップの内
容が保持される。これにより、情報保持機能付きメモリ
装置をコンピュータ本体から取り外して、他のコンピュ
ータにセットしてＤＲＡＭチップの内容を読み出すこと
により、コンピュータで発生した障害を解析することが
可能となる。情報保持機能付きメモリ装置をコンピュー
タ本体から取り外した際に瞬間的に発生する大電圧は、
サージ保護回路によって吸収されるので、ＤＲＡＭチッ
プの内容に影響を与えることはない。
【０００８】
【実施例】次に、本発明について図面を参照して詳細に
説明する。
説明する。
【０００９】図１は、本発明の一実施例に係る情報保持
機能付きメモリ装置１の構成を示すブロック図である。
本実施例の情報保持機能付きメモリ装置１は、ＤＲＡＭ
チップ２と、ＤＲＡＭチップ２の内容を保持するための
リフレッシュ動作をするリフレッシュ回路３と、ＤＲＡ
Ｍチップ２とリフレシュ回路３とに電源を供給するバッ
クアップ用電源４と、動作時にコンピュータ本体（図示
せず）から外した場合に発生する瞬間的大電圧を吸収す
るサージ保護回路５と、コンピュータ本体と接続するた
めのソケット６とから構成されている。
機能付きメモリ装置１の構成を示すブロック図である。
本実施例の情報保持機能付きメモリ装置１は、ＤＲＡＭ
チップ２と、ＤＲＡＭチップ２の内容を保持するための
リフレッシュ動作をするリフレッシュ回路３と、ＤＲＡ
Ｍチップ２とリフレシュ回路３とに電源を供給するバッ
クアップ用電源４と、動作時にコンピュータ本体（図示
せず）から外した場合に発生する瞬間的大電圧を吸収す
るサージ保護回路５と、コンピュータ本体と接続するた
めのソケット６とから構成されている。
【００１０】ＤＲＡＭチップ２は、２５６ＫＢ（キロバ
イト），５００ＫＢ，１ＭＢ（メガバイト）等のＬＳＩ
（Ｌａｒｇｅ−Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃ
ｉｒｃｕｉｔ）チップでなり、リフレシュ回路３とバッ
クアップ用電源４とに接続され、コンピュータ本体の正
常動作時にコンピュータ本体からソケット６を通じて供
給される電源が断たれても、リフレシュ回路３とバック
アップ用電源４とによって内容が保持されるようになっ
ている。なお、図１中には、ＤＲＡＭチップ２を１つだ
けしか図示しなかったが、ＤＲＡＭチップ２は複数個設
けられていてもよいことはもちろんである。
イト），５００ＫＢ，１ＭＢ（メガバイト）等のＬＳＩ
（Ｌａｒｇｅ−Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃ
ｉｒｃｕｉｔ）チップでなり、リフレシュ回路３とバッ
クアップ用電源４とに接続され、コンピュータ本体の正
常動作時にコンピュータ本体からソケット６を通じて供
給される電源が断たれても、リフレシュ回路３とバック
アップ用電源４とによって内容が保持されるようになっ
ている。なお、図１中には、ＤＲＡＭチップ２を１つだ
けしか図示しなかったが、ＤＲＡＭチップ２は複数個設
けられていてもよいことはもちろんである。
【００１１】リフレシュ回路３は、ＤＲＡＭチップ２と
バックアップ用電源４とに接続され、コンピュータ本体
の正常動作時にコンピュータ本体からソケット６を通じ
て供給されるリフレッシュ用の制御クロック信号と同じ
周期の制御クロック信号を発生するクロック（図示せ
ず）を内蔵しており、情報保持機能付きメモリ装置１が
コンピュータ本体から取り外された状態でもＤＲＡＭチ
ップ２の内容をリフレッシュするようになっている。
バックアップ用電源４とに接続され、コンピュータ本体
の正常動作時にコンピュータ本体からソケット６を通じ
て供給されるリフレッシュ用の制御クロック信号と同じ
周期の制御クロック信号を発生するクロック（図示せ
ず）を内蔵しており、情報保持機能付きメモリ装置１が
コンピュータ本体から取り外された状態でもＤＲＡＭチ
ップ２の内容をリフレッシュするようになっている。
【００１２】バックアップ用電源４は、例えば、ニッケ
ルカドミウム蓄電池，ニッケル水素蓄電池，リチウムイ
オン二次電池等の充電可能な二次電池でなり、ＤＲＡＭ
チップ２，リフレシュ回路３およびサージ保護回路５に
接続されている。バックアップ用電源４は、コンピュー
タ本体からソケット６およびサージ保護回路５を通じて
供給される電源によって充電されていて、情報保持機能
付きメモリ装置１がコンピュータ本体から取り外された
ときに放電を開始して、ＤＲＡＭチップ２の内容をバッ
クアップするとともに、リフレシュ回路３に動作電圧を
供給するようになっている。
ルカドミウム蓄電池，ニッケル水素蓄電池，リチウムイ
オン二次電池等の充電可能な二次電池でなり、ＤＲＡＭ
チップ２，リフレシュ回路３およびサージ保護回路５に
接続されている。バックアップ用電源４は、コンピュー
タ本体からソケット６およびサージ保護回路５を通じて
供給される電源によって充電されていて、情報保持機能
付きメモリ装置１がコンピュータ本体から取り外された
ときに放電を開始して、ＤＲＡＭチップ２の内容をバッ
クアップするとともに、リフレシュ回路３に動作電圧を
供給するようになっている。
【００１３】サージ保護回路５は、例えば、コイル，コ
ンデンサ（布線の浮遊容量でもよい）等からなり、ＤＲ
ＡＭチップ２，バックアップ用電源４およびソケット６
に接続されていて、動作時に情報保持機能付きメモリ装
置１をコンピュータ本体（図示せず）から外した際に発
生する瞬間的大電圧を吸収する役目をする。
ンデンサ（布線の浮遊容量でもよい）等からなり、ＤＲ
ＡＭチップ２，バックアップ用電源４およびソケット６
に接続されていて、動作時に情報保持機能付きメモリ装
置１をコンピュータ本体（図示せず）から外した際に発
生する瞬間的大電圧を吸収する役目をする。
【００１４】図２（ａ）は、本実施例の情報保持機能付
きメモリ装置１の一般の使用状態および使用中に障害が
発生した状態を示し、情報保持機能付きメモリ装置１は
作業用コンピュータ７に内蔵されている。図２（ｂ）
は、作業用コンピュータ７で発生した障害を解析用コン
ピュータ８で解析するときの状態を示し、情報保持機能
付きメモリ装置１を障害時のメモリ状態を保持したまま
解析用コンピュータ８に移し換えている。
きメモリ装置１の一般の使用状態および使用中に障害が
発生した状態を示し、情報保持機能付きメモリ装置１は
作業用コンピュータ７に内蔵されている。図２（ｂ）
は、作業用コンピュータ７で発生した障害を解析用コン
ピュータ８で解析するときの状態を示し、情報保持機能
付きメモリ装置１を障害時のメモリ状態を保持したまま
解析用コンピュータ８に移し換えている。
【００１５】次に、このように構成された本実施例の情
報保持機能付きメモリ装置１の動作について説明する。
報保持機能付きメモリ装置１の動作について説明する。
【００１６】図２（ａ）に示す作業用コンピュータ７の
正常な動作時には、情報保持機能付きメモリ装置１も作
業用コンピュータ７からソケット６を通じて供給される
電源および信号に基づいて正常に動作している。
正常な動作時には、情報保持機能付きメモリ装置１も作
業用コンピュータ７からソケット６を通じて供給される
電源および信号に基づいて正常に動作している。
【００１７】作業用コンピュータ７に障害が発生する
と、情報保持機能付きメモリ装置１を作業用コンピュー
タ７から取り外す。情報保持機能付きメモリ装置１を作
業用コンピュータ７から取り外した際に発生する瞬間的
大電圧は、サージ保護回路５によって吸収される。ま
た、ＤＲＡＭチップ２にリフレシュ回路３からリフレッ
シュ用の制御クロックが、バックアップ用電源４から電
源が供給されて、ＤＲＡＭチップ２の内容が保持され
る。
と、情報保持機能付きメモリ装置１を作業用コンピュー
タ７から取り外す。情報保持機能付きメモリ装置１を作
業用コンピュータ７から取り外した際に発生する瞬間的
大電圧は、サージ保護回路５によって吸収される。ま
た、ＤＲＡＭチップ２にリフレシュ回路３からリフレッ
シュ用の制御クロックが、バックアップ用電源４から電
源が供給されて、ＤＲＡＭチップ２の内容が保持され
る。
【００１８】次に、図２（ｂ）に示すように、作業用コ
ンピュータ７から取り外した情報保持機能付きメモリ装
置１をそのソケット６を解析用コンピュータ８に設けら
れたプラグ（図示せず）に装着することにより解析用コ
ンピュータ８に取り付け、解析用コンピュータ８上で動
作しているデバッガ等のソフトウェア（図示せず）によ
ってＤＲＡＭチップ２の内容を解析用コンピュータ８の
主記憶（図示せず）上に読み出して解析する。これによ
り、作業用コンピュータ７で発生した障害の原因を解明
することができる。
ンピュータ７から取り外した情報保持機能付きメモリ装
置１をそのソケット６を解析用コンピュータ８に設けら
れたプラグ（図示せず）に装着することにより解析用コ
ンピュータ８に取り付け、解析用コンピュータ８上で動
作しているデバッガ等のソフトウェア（図示せず）によ
ってＤＲＡＭチップ２の内容を解析用コンピュータ８の
主記憶（図示せず）上に読み出して解析する。これによ
り、作業用コンピュータ７で発生した障害の原因を解明
することができる。
【００１９】
【発明の効果】以上説明したように、本発明の情報保持
機能付きメモリ装置は、ＤＲＡＭチップ，リフレッシュ
回路，バックアップ用電源，ソケットおよびサージ保護
回路を設けたことにより、あるコンピュータの障害時の
メモリ状態を他のコンピュータでそのまま解析すること
が可能となり、ＦＤやＣＭＴに主記憶の内容を書き出し
不可能な重度の障害の場合も、完全かつ迅速に障害の解
析が行えるという効果がある。
機能付きメモリ装置は、ＤＲＡＭチップ，リフレッシュ
回路，バックアップ用電源，ソケットおよびサージ保護
回路を設けたことにより、あるコンピュータの障害時の
メモリ状態を他のコンピュータでそのまま解析すること
が可能となり、ＦＤやＣＭＴに主記憶の内容を書き出し
不可能な重度の障害の場合も、完全かつ迅速に障害の解
析が行えるという効果がある。
【図１】本発明の一実施例に係る情報保持機能付きメモ
リ装置の構成を示すブロック図である。
リ装置の構成を示すブロック図である。
【図２】本実施例の情報保持機能付きメモリ装置の使用
例を示す図であり、（ａ）は作業用コンピュータでの一
般の使用状態および使用中に障害が発生した状態を示
し、（ｂ）は障害を解析用コンピュータで解析するとき
の状態を示す。
例を示す図であり、（ａ）は作業用コンピュータでの一
般の使用状態および使用中に障害が発生した状態を示
し、（ｂ）は障害を解析用コンピュータで解析するとき
の状態を示す。
１ 情報保持機能付きメモリ装置 ２ ＤＲＡＭチップ ３ リフレッシュ回路 ４ バックアップ用電源 ５ サージ保護回路 ６ ソケット ７ 作業用コンピュータ ８ 解析用コンピュータ
Claims (2)
- 【請求項１】 ＤＲＡＭチップと、 このＤＲＡＭチップの内容を保持するためのリフレッシ
ュ動作をするリフレッシュ回路と、 前記ＤＲＡＭチップと前記リフレシュ回路とに電源を供
給するバックアップ用電源と、 コンピュータ本体と接続するためのソケットと、 動作時にコンピュータ本体から前記ソケットを外した場
合に発生する瞬間的大電圧を吸収するサージ保護回路と
を備えることを特徴とする情報保持機能付きメモリ装
置。 - 【請求項２】 前記バックアップ用電源が、充電可能な
二次電池でなる請求項１記載の情報保持機能付きメモリ
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7175509A JPH096683A (ja) | 1995-06-19 | 1995-06-19 | 情報保持機能付きメモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7175509A JPH096683A (ja) | 1995-06-19 | 1995-06-19 | 情報保持機能付きメモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH096683A true JPH096683A (ja) | 1997-01-10 |
Family
ID=15997299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7175509A Pending JPH096683A (ja) | 1995-06-19 | 1995-06-19 | 情報保持機能付きメモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH096683A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002159706A (ja) * | 2000-11-28 | 2002-06-04 | Aruze Corp | 遊技機のメモリボード |
| US9253893B1 (en) * | 2012-07-06 | 2016-02-02 | Brian K. Buchheit | Method for reusable electronic computing components |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6042856A (ja) * | 1983-08-18 | 1985-03-07 | Toshiba Corp | 半導体集積回路 |
| JPH0289274A (ja) * | 1988-04-26 | 1990-03-29 | Mitsubishi Electric Corp | メモリカード |
| JPH0325788A (ja) * | 1989-06-23 | 1991-02-04 | Nippon Steel Corp | メモリ装置 |
| JPH0566752B2 (ja) * | 1982-10-21 | 1993-09-22 | Energy Conversion Devices Inc |
-
1995
- 1995-06-19 JP JP7175509A patent/JPH096683A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0566752B2 (ja) * | 1982-10-21 | 1993-09-22 | Energy Conversion Devices Inc | |
| JPS6042856A (ja) * | 1983-08-18 | 1985-03-07 | Toshiba Corp | 半導体集積回路 |
| JPH0289274A (ja) * | 1988-04-26 | 1990-03-29 | Mitsubishi Electric Corp | メモリカード |
| JPH0325788A (ja) * | 1989-06-23 | 1991-02-04 | Nippon Steel Corp | メモリ装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002159706A (ja) * | 2000-11-28 | 2002-06-04 | Aruze Corp | 遊技機のメモリボード |
| US9253893B1 (en) * | 2012-07-06 | 2016-02-02 | Brian K. Buchheit | Method for reusable electronic computing components |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7269765B1 (en) | Method and apparatus for storing failing part locations in a module | |
| US20010018726A1 (en) | Memory refreshing system | |
| US20040153762A1 (en) | Hardware driven state save/restore in a data processing system | |
| US20020196671A1 (en) | Dram module and method of using sram to replace damaged dram cell | |
| WO2003065210A1 (fr) | Appareil de traitement d'informations, appareil de gestion de memoire, procede de gestion de memoire et procede de traitement d'informations | |
| JPH096683A (ja) | 情報保持機能付きメモリ装置 | |
| US7210064B2 (en) | Program controlled unit and method for debugging programs executed by a program controlled unit | |
| JP2870523B2 (ja) | メモリモジュール | |
| JPH07211066A (ja) | バックアップ機能付き記憶システム | |
| JP2000040792A (ja) | 半導体装置 | |
| CA1162647A (en) | Multiplexed operation of write enable terminal of a memory circuit for control and backup power functions | |
| JP4146539B2 (ja) | 電子機器及びその低消費電力モードの解除方法 | |
| CN212966001U (zh) | 一种计算机内存条保护套 | |
| KR100926149B1 (ko) | 반도체 메모리 테스트 시스템의 페일 데이터 처리 방법 | |
| KR0125579Y1 (ko) | 메모리 밧데리 백업회로 | |
| KR20220091125A (ko) | 낸드플래시 메모리와 psram을 이용한 비동기용 불휘발성 메모리 모듈 | |
| JPH0512049A (ja) | 障害情報採取方式 | |
| JPS6049450A (ja) | バックアップメモリの検査方式 | |
| KR20010036199A (ko) | 램버스 디램의 테스트 보드 | |
| JPS5952468B2 (ja) | ステ−ジトレ−サ | |
| JP2001274666A (ja) | リセット回路 | |
| JPH0830747A (ja) | メモリカード | |
| JPH04237352A (ja) | メモリ装置の障害処理方式 | |
| JP2002157052A (ja) | メモリバックアップシステム | |
| JPH01230155A (ja) | マイクロプロセッサ |