JPH0964264A - リードフレームの部分めっき方法 - Google Patents

リードフレームの部分めっき方法

Info

Publication number
JPH0964264A
JPH0964264A JP7240467A JP24046795A JPH0964264A JP H0964264 A JPH0964264 A JP H0964264A JP 7240467 A JP7240467 A JP 7240467A JP 24046795 A JP24046795 A JP 24046795A JP H0964264 A JPH0964264 A JP H0964264A
Authority
JP
Japan
Prior art keywords
plating
lead frame
resist
solution
silver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7240467A
Other languages
English (en)
Inventor
Masami Matsumoto
真佐美 松本
Teruhisa Momose
輝寿 百瀬
Nobuhiro Sakihama
信宏 崎浜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP7240467A priority Critical patent/JPH0964264A/ja
Publication of JPH0964264A publication Critical patent/JPH0964264A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 めっき液への耐性を備えたマスクを用いてリ
ードフレームの所定の領域のみをめっき液に露出した状
態でめっき液中に浸漬させながら、少なくともインナー
リード部に貴金属めっきを施すリードフレームの部分め
っき方法において、電流密度を上げ、めっき効率を上げ
る部分めっき方法を提供しようとする。 【解決手段】 半導体装置を作製するためのリードフレ
ームを、めっき液への耐性を備えたマスクを用いてリー
ドフレームの所定の領域のみをめっき液に露出した状態
でめっき液中に浸漬させながら、少なくともインナーリ
ード部に貴金属めっきを施すリードフレームの部分めっ
き方法であって、めっき液に低周波数振動による攪拌を
強制的に与えながらめっきを行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は,半導体装置に用いられ
るリードフレームの少なくともインナーリード部に貴金
属めっきを施すめっき方法に関する。
【0002】
【従来の技術】従来より、樹脂封止型の半導体装置の組
立部材として用いられる(単層)リードフレームは、プ
レス法もしくはエッチング法により形成され、一般には
図7(a)に示すように、半導体素子を搭載するための
ダイパッド712と、ダイパッド712の周囲に設けら
れた半導体素子と結線するためのインナーリード713
と、該インナーリード713に連続して外部回路との結
線を行うためのアウターリード714、樹脂封止する際
のダムとなるダムバー715、リードフレーム710全
体を支持するフレーム(枠)部716等を備えている。
そして、リードフレーム(単層リードフレーム)710
は、通常、コバール、42合金(42%ニッケル−鉄合
金)、銅系合金のような導電性に優れた金属から成り、
図7(b)に示すように、ダイパッド712に半導体素
子720を搭載し、半導体素子720の端子(パッド)
721とインナーリード713の先端部とを金などのワ
イヤ730で結線を行った後に、樹脂740にて封止し
て、半導体装置700を作製していた。このように、半
導体素子720の端子(パッド)721とインナーリー
ド713の先端部とを金などのワイヤ730で結線を行
うために、導電性に優れ、ワイヤとの強い結合力をもつ
銀めっきを、少なくともインナーリード先端部に施す、
部分銀めっき処理が一般には採られていた。
【0003】銀めっき処理は、当初、アルカリ性の高い
アルカリシアン浴にリードフレームを浸漬して、リード
フレームの全面に銀めっきを施す方法が採られたが、こ
の方法は、電流密度が数A/dm2 しかとれず、生産性
が低く、毒性のあるシアンを高濃度で使用する必要があ
るため安全性の面で問題があり、且つ、本来必要でない
部分にも銀めっきを施すためコスト面でも問題があっ
た。このような浸漬によるめっき方法において、電流密
度を数A/dm2 しかとれない理由を以下簡単に説明す
る。通常めっきを行う場合、めっきが施されるカソード
側では金属のイオン及び自由電子と溶液側の電解質イオ
ンにより電気二重層(ヘルムホルツ層と拡散二重層)が
形成され、析出する金属イオンはこの界面を通して電流
が流れることによって進行する。このカソード側の反応
には、反応に関与する物質の金属/溶液界面への補給、
及び金属/溶液界面からの除去といった物質の移動の過
程が含まれている。この物質の移動には(a)濃度勾配
による拡散、(b)電位勾配による泳動、(c)溶液の
対流による物質の移動が考えられている。このカソード
側の反応の反応速度は電流に等価であり、電気めっきは
定電流で行われるためこの反応は一定速度で進行すると
考えられる。しかしながら、金属イオンが析出するカソ
ード側は、電気二重層の内側にあり、拡散層を通しての
電位降下が生じるため、拡散層を薄くすることが電位降
下を防ぐこととなり、結果として、金属の析出速度を速
めることにつながる。
【0004】これに対し、リードフレームの所定の部分
にめっき液をノズル等から吹きつけてめっきを行う部分
めっき方式(高速ジエットめっき方式とも言う)は、ノ
ズルからカソード側にめっき液を適当な流速で噴出させ
ることで、拡散層を薄くして析出速度を速めるという利
点があり、この方式のリードフレームの部分銀めっき処
理が行われるようになった。この方式の部分銀めっき処
理としては、従来は、図5に示すようなめっき装置50
0を用い、リードフレーム510の被めっき領域以外を
マスキング治具520で覆いながら押さえ、被めっき領
域へノズル540から噴出されためっき液580をあて
ながらめっきを行うスパージャー式の治具めっき方法が
主に行われていた。尚、めっき浴としては,通常中性に
近い中性シアン浴あるいは弱アルカリ浴を用いるのが一
般的である。この部分めっき方法では、リードフレーム
の品種毎に治具を必要とし、且つ、治具の製作には長期
間を要し、使用するにつれ摩耗や疲労を生じるため交換
が必要であり、生産性の面やコスト面でも問題となって
いた。また、めっきの品質を考慮した場合、位置決めピ
ンによって位置合わせを行い上下の治具により1連リー
ドフレームを挾み押さえた後めっきを行うため、めっき
位置精度、めっき厚均一性などのめっき品質が作製され
た治具の精度や取り付けの精度に影響を受け易い。そし
て、本来めっきが不要であるリードフレームの側面や裏
面にめっきが析出し易く、調整には高度な経験的技術を
要する等問題があった。更に、半導体プロセスの進歩に
よる半導体素子の入出力端子数の増大化、パッケージサ
イズのシュリング化によるインナーリード部の狭小化に
より、めっき部の寸法精度が一層厳しくなってきてお
り、寸法精度的にも対応が難しくなってきた。
【0005】この為、治具を必要とせず、半導体素子の
多端子化やインナーリード部の狭小化にも対応できるも
のとして、近年、上記治具によるマスキングによる部分
銀めっきに換え、図6に示すような、めっき液への耐性
を備えた感光性の電着レジストを用い、リードフレーム
の所定の領域のみをめっき液に露出した状態にマスキン
グしてめっき浴に浸漬しながらめっきを施すリードフレ
ームの銀めっき方法が採られるようになってきた。この
部分銀めっき方法を、図6を用いて簡単に説明する。
尚、図6は電着レジストを用いた部分銀めっき方法を説
明するために、リードフレームの一部(特徴部)の断面
を示したものである。先ず、リードフレーム610全体
を電解脱脂し、酸洗し、化学研磨した後(図6
(a))、リードフレーム610表面全体に下地めっき
としての銅ストライクめっき620を施した(図6
(b))後、全面に電着レジスト630を形成する。
(図6(c)) 次いで、所定のフオトマスク640を用いて所定の部分
を紫外線(露光光)650で露光して、露光部のみを硬
化させ(図6(d))、次いで、現像処理を行い、未露
光部の電着レジスト630を除去し、めっき部を露出さ
せる。(図6(e)) 次に、露出されためっき部660へ酸洗浄を行った後、
銀めっき液中にリードフレーム全体を浸漬して、所定の
電流密度と時間でめっきを行い、めっき部660へ所望
の膜厚の銀めっき(皮膜)690を得る。(図6
(f)) この後、電着レジスト630を剥離液で剥離し、所定の
領域のみに銀めっき(皮膜)660を有するリードフレ
ーム610Aを得る。(図6(g)) 尚、めっき処理の前処理としては、酸洗浄の他には、ア
ルカリ洗浄等が、必要に応じて、電着レジストが損傷さ
れない程度に施される。また、銅ストライクめっきは、
リードフレーム素材が銅系合金である場合には、Sn、
Ni等の不純物が含まれるため、銀めっきの下地金属と
して薄く銅めっきするものであるが、必ずしも必要とは
しない。リードフレーム素材の上に、直接、銀めっきを
施す場合もある。この場合は銀めっきの下地金属はリー
ドフレーム素材となる。
【0006】最近は、銀めっきに代えて、貴金属として
パラジウム、もしくはパラジウム系合金をリードフレー
ムにめっき法で形成するようになってきたが、この場合
にも、リードフレーム全面にめっきを施すことが割高と
なることから、部分的に必要な領域のみにめっきを施す
ようになり、銀めっきの場合と同じように、治具を用い
たマスキング方法の他に、めっき液への耐性を備えた感
光性の電着レジストを用いたマスキング方法が採られよ
うになってきた。
【0007】
【発明が解決しようとする課題】しかしながら、上記の
ように、めっき液への耐性を備えた感光性の電着レジス
トを用いたマスキング方法においては、電着レジストで
リードフレーム全体を被覆し、所定のパターン形状が形
成されている露光用マスクを介して露光を行い、所定の
現像液にて不要な部分を溶かし、乾燥を行い、所定の形
状の電着レジストによるマスクを形成した後に、銀、パ
ラジウム、パラジウム系合金等の貴金属の皮膜を形成す
るが、この方法の場合も基本的には、浸漬方法であるた
め、電流密度が数A/dm2 しかとれず、生産性が低
く、毒性のあるシアンを高濃度で使用する必要があるた
め安全性の面で問題が残っていた。本発明は、このよう
な状況のもと、めっき液への耐性を備えた感光性のレジ
スト等を用い、めっき付着の必要のない部分のみをマス
キングした状態でめっき液に浸漬して部分めっきを行う
部分めっき方法において、電流密度を上げ、めっき効率
を上げるめっき方法を提供しようとするものである。
【0008】
【課題を解決するための手段】本発明のリードフレーム
の部分めっき方法は、めっき液への耐性を備えたマスク
を用いて外形加工された半導体装置用リードフレームの
所定の領域をマスキングし、該リードフレームをめっき
液中に浸漬させながら、少なくともインナーリード部に
貴金属めっきを施すリードフレームの部分めっき方法で
あって、めっき液に低周波数振動による攪拌を与えなが
らめっきを行うことを特徴とするものである。そして、
上記めっき液への耐性を備えたマスクが感光性のレジス
トであることを特徴とするものであり、感光性のレジス
トが電着レジストであることを特徴とするものである。
そして、上記における貴金属めっきが、金、銀、パラジ
ウム、パラジウム合金から選ばれた1種の貴金属のめっ
きであることを特徴とするものである。そして、上記に
おいて、リードフレームを複数個面付けしたシートもし
くはフープの全部ないし一部をめっき液内に浸漬してめ
っきを施すことを特徴とするものである。尚、上記の、
低周波数振動とは200HZ以下の振動を言っており、
20HZ以上で攪拌の効果がある。
【0009】本発明のリードフレームの部分めっき方法
においては、リードフレーム材としては、42合金(4
2%ニッケル−鉄合金)、コバール、各種同合金が使用
可能であり、リードフレームの形態は、一連又はフープ
状でも、シート状でも良い。リードフレームの全面を皮
膜するめっきレジストとしては、感光性レジストで、ポ
ジ型、ネガ型、どちらでも良く、電着レジストが好まし
い。電着レジストとしては、アニオン析出型、カチオン
析出型のどちらでも良く、所定の電圧、電流を印加し
て、電着レジストを析出させ、熱処理することによっ
て、ピンホール等の無い絶縁膜にすることができる。感
光性レジストのパターンニングは、所定の形状を有する
露光用のパターンを用いて、露光、現像を行い、被めっ
き領域の金属部分(下地金属部分)を露出させる。尚、
露光は、使用するレジストのタイプに合わせて使用し、
レジスト膜の露光感度域に発光スペクトルを持つ紫外線
ランプを用いて行う。また、現像は、レジストに適した
現像液、現像条件で行い、被めっき領域のレジスト膜を
溶解除去させる。
【0010】貴金属めっきとしては、金めっき、銀めっ
き、パラジウムめっき、パラジウム系合金めっきもしく
はパラジウム系複合めっきが使用可能である。各めっき
液は一般的に市販されているものを用いることが可能
で、めっき方法、めっき条件は各々めっき液に適した方
法、条件を用いる。めっき皮膜形成後にレジストを剥離
するが、用いたレジストに適した剥離液、剥離条件で除
去し、必要があれば更に脱脂洗浄する。
【0011】
【作用】本発明のリードフレームの部分めっき方法は、
このような構成にすることにより、めっき液への耐性を
備えたマスクを用いてリードフレームの所定の領域をマ
スキングし、めっき所望領域のみをめっき液に露出した
状態でめっき液中に浸漬させながら、少なくともインナ
ーリード部に貴金属めっきを施すリードフレームの部分
めっき方法において、めっき電流密度を上げ、めっき効
率を上げることを可能している。詳しくは、めっき液に
20〜200HZの低周波数振動による攪拌を強制的に
与えながらめっきを行うことにより、めっき電流密度を
上げ、めっき効率を上げている。この結果、従来の治具
を用いてマスキングしながらめっき液をノズル等から吹
きつけながらめっきを施すスパージャー式の部分めっき
方法でない、めっき液に浸漬しながらめっきを行う浸漬
方式の部分めっきににおいても、めっき効率を上げるこ
とを可能とし、スパージャー式の治具を用いる部分めっ
き方法の場合の、生産性の面、コスト面、位置精度の面
や側面や裏面の不要なめっきの析出の問題がなく、且
つ、リードフレーム微細化にも対応できるものとしてい
る。
【0012】
【実施例】本発明のリードフレームの部分めっき方法を
実施例に基づいて説明する。図1は実施例のリードフレ
ームの部分めっき方法を実施するための装置で、図2は
本実施例のリードフレームの部分めっき方法を説明する
ための工程図で、特徴部の断面を示したものである。図
1中、100はめっき装置、110はリードフレーム
(陰極)、120は陽極、130はめっき槽、140は
めっき液、150は架台、160は振動モータ、161
はインバータ、162はバネ、163は攪拌翼、164
は軸棒であり、図2中、111はダイパッド、112は
インナーリード、113は電着レジスト、114はめっ
きパターン版、115はめっきエリア、116めっき被
膜である。本実施例においては、図4に示すような、
0.15mm厚の銅系合金からなるQFP(Quad
Flat Package)タイプのピン数160ピン
のリードフレーム110が、複数個、吊りバー410や
フレーム部420により、連結した状態で1枚のシート
内にエッチング加工方法により作製されたシート400
を用い、各リードフレーム110の所定の領域をめっき
耐性のある感光性の電着レジストでマスキングした状態
で、図1に示すめっき槽130内に浸漬して、めっき液
を低周波数振動で攪拌しながらめっき処理を行ったもの
である。
【0013】めっき液140としては、スパージャー式
の治具を用いる部分めっき方法の場合とほぼ同じ組成の
もので、銀濃度50g/l、KCN濃度1.0g/l、
液温45°C、pH8.0のめっき液に光沢材を微量添
加したものを用いたが、液温としては40〜50°Cの
範囲、PHとしては7.8〜8.2の範囲が好ましい。
【0014】めっき装置100は、めっき液槽130内
のめっき液140内にリードフレーム(陰極)110と
陽極を浸漬し、陰極側を−電位、陽極側を+電位として
めっきを行うが、この際、めっき液を連続的ないし間欠
的に、振動モータ160により、軸棒164を介して駆
動される攪拌翼163により、低周波数振動による攪拌
が行われる。振動モータ160は20〜200HZの周
波数振動を起こすものであり、インバータ161により
駆動され、バネ162を介して、架台150へ固定され
ている。振動モータ160を20〜200HZの範囲に
て駆動する理由は、以下の通りである。前述の通り、通
常めっきを行う場合、めっきが施される、カソード側
(陰極側)では金属のイオン及び自由電子と溶液側の電
解質イオンにより電気二重層(ヘルムホルツ層と拡散二
重層)が形成され、析出する金属イオンはこの界面を通
して電流が流れることによってめっきが進行し、この金
属イオンが析出するカソード側は、電気二重層の内側に
あり、拡散層を通しての電位降下が生じるため、拡散層
を薄くすることが電位降下を防ぐこととなり、結果とし
て、金属の析出速度を速めることにつながるが、20H
Z以下の周波数振動ではめっき液の攪拌が不十分であ
り、カソード側(リードフレーム側〜陽極)の拡散層が
薄くならないために電流密度が高くとれずない。また、
200HZより高い周波数振動では電着レジストに部分
的な剥がれを生じてしまう。本実施例の場合は、図3に
示すように、20〜60HZで10A/dm2 以上の限
界電流密度がえられた。このような、低周波数振動をめ
っき液に与え攪拌した場合の攪拌の効果は、めっき槽の
構造、容量、被めっき物によって異なるが、図1に示す
めっき装置100を用いた場合には、浸漬のみで周波数
振動による攪拌を行わない場合の限界電流密度に比べ、
図3に示すように、5倍以上の電流密度が得られた。但
し、めっき条件は、以下の通りであった。めっき液とし
ては、液温40°、銀濃度50g/l、KCN濃度1.
0g/l、PH8.0のものを用いた。尚、めっき浴槽
130は耐熱ポリ塩化ビニル、攪拌棒163、軸棒16
4はステンレスである。一般に浸漬法によるめっきで
は、2〜3A/dm2 の電流密度しか流すことができな
いが、本実施例では10〜25A/dm2 が可能であ
り、めっき時間が1/3〜1/12程度に短縮されるこ
ととなる。
【0015】次に、本実施例のリードフレームの部分め
っき方法を以下図2を用いて説明する。尚、部分めっき
は、前述のように、エッチング加工方法により、作製さ
れた0.15mm厚の銅系合金からなるQFP(Qua
d Flat Package)タイプのリードフレー
ム110を複数個連結した図4に示すシート400を用
いて行ったが、図2は、その内の1個のリードフレーム
110のダイパッド部111とインナーリード112を
含む断面における各工程の状態を示したものである。先
ず、エッチング加工にて得られたリードフレーム110
を電解脱脂して、酸洗後に化学研磨を行い(図2
(a))、このリードフレームの表面全体に下地めっき
としての銅ストライクめっき220を施して(図2
(b))から、リードフレーム110を電着レジスト槽
に浸漬し通電することによって、レジストを析出させ、
熱風乾燥することによって、約20μmの厚さの電着レ
ジスト113の被膜を形成した。(図2(c)) 次いで、めっき部のみを遮光するめっきパターン版を用
いて紫外線(露光光)115を密着露光して、露光部の
みを硬化させた。(図2(d)) 尚、電着レジストとしては、ネガ型の電着レジスト(シ
プレイ社製 品番2100)を用いた。次いで、現像処
理を行い、未露光部の電着レジスト113を除去し、め
っき部を露出させた。(図2(e)) 現像液としては、2005(シプレイ社製)を用いた。
この後、銀めっき液中にリードフレーム全体を浸漬し
て、低周波数振動により攪拌しながら所定の電流密度と
時間でめっきを行い、所望の膜厚の銀めっき(皮膜)1
17を得た。(図2(f)) 本実施例では、低周波数振動の周波数は40HZとした
が、特にこれに限定はされず、上記のように20〜20
0HZ程度の範囲で装置や条件に応じて決める。この後
電着レジスト113を剥離液2007(シプレイ社製)
で剥離し、所定の領域のみに銀めっき(皮膜)117を
有するリードフレーム110Aを得た。(図2(g))
【0016】
【発明の効果】本発明のリードフレームの部分めっき方
法は、上記のような構成にすることにより、レジストを
用いてマスキングを行い、部分めっきを施すリードフレ
ームの部分めっき方法において、めっき電流密度を上
げ、めっき効率を上げるめっき方法の提供を可能として
いる。詳しくは、めっき液に20〜200HZの低周波
数振動による攪拌を強制的に与えながらめっきを行うこ
とにより、10〜25A/dm2 の電流密度でのめっき
を可能とし、結果として、めっき時間を、従来の浸漬の
みで周波数振動をおこなわない場合に比べ1/3〜1/
15に短縮できるようにしている。また、本発明のリー
ドフレームの部分めっき方法は、治具を用いないもの
で、不要なリードフレームの側面や裏面にめっきせず、
必要な領域にだけ、めっきすることを可能としており、
特に、高価な、銀、パラジウム、パラジウム系合金等に
は有効である。
【図面の簡単な説明】
【図1】実施例1のリードフレームの部分めっき方法を
実施するためのめっき装置の概略図
【図2】実施例1のリードフレームの部分めっき方法の
工程概略図
【図3】本実施例におけるめっき電流密度と周波数振動
の振動数との関係を説明するための図
【図4】リードフレームを複数個面付けしてエッチング
加工されたシートを説明するための図
【図5】治具によるマスキング方式の部分めっき装置の
概略図
【図6】従来の浸漬めっき方法の工程概略図
【図7】リードフレーム(単層リードフレーム)の平面
【符号の説明】
100 めっき装置 110 リードフレーム
(陰極) 110A 銀めっき済みリー
ドフレーム 111 ダイパッド 112 インナーリード 113 電着レジスト 114 めっきパターン版 115 紫外線(露光光) 116 めっきエリア 117 めっき被膜 120 陽極 130 めっき槽 140 めっき液 150 架台 160 振動モータ 161 インバータ 162 バネ 163 攪拌翼 164 軸棒 220 銅ストライクめっ
き 400 シート 410 連結バー 420 フレーム(枠)部 430 位置合わせ用孔部 500 めっき装置 510 リードフレーム 520 マスキング治具 530 プレス用治具 530A プレス材 530B 弾性材 540 ノズル 550 定電流源 560 陽極電極 570 陰極電極 610 リードフレーム 611 ダイパッド 612 インナーリード 620 銅ストライクめっ
き 630 電着レジスト 640 フオトマスク(パ
ターン版) 650 紫外線(露光光) 660 めっき領域 690 銀めっき被膜 700 半導体装置 710 リードフレーム 712 ダイパッド 713 インナーリード 714 アウターリード 715 ダムバー 716 フレーム(枠)部 720 半導体素子 721 端子(パッド) 730 ワイヤ 740 樹脂

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 めっき液への耐性を備えたマスクを用い
    て外形加工された半導体装置用リードフレームの所定の
    領域をマスキングし、該リードフレームをめっき液中に
    浸漬させながら、少なくともインナーリード部に貴金属
    めっきを施すリードフレームの部分めっき方法であっ
    て、めっき液に低周波数振動による攪拌を与えながらめ
    っきを行うことを特徴とするリードフレームの部分めっ
    き方法。
  2. 【請求項2】 請求項1のめっき液への耐性を備えたマ
    スクが感光性のレジストであることを特徴とするリード
    フレームの部分めっき方法。
  3. 【請求項3】 請求項2の感光性のレジストが電着レジ
    ストであることを特徴とするリードフレームの部分めっ
    き方法。
  4. 【請求項4】 請求項1ないし4における貴金属めっき
    が、金、銀、パラジウム、パラジウム合金から選ばれた
    1種の貴金属のめっきであることを特徴とするリードフ
    レームの部分めっき方法。
  5. 【請求項5】 請求項1ないし4において、リードフレ
    ームを複数個面付けしたシートもしくはフープの全部な
    いし一部をめっき液内に浸漬してめっきを施すことを特
    徴とするリードフレームの部分めっき方法。
JP7240467A 1995-08-28 1995-08-28 リードフレームの部分めっき方法 Withdrawn JPH0964264A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7240467A JPH0964264A (ja) 1995-08-28 1995-08-28 リードフレームの部分めっき方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7240467A JPH0964264A (ja) 1995-08-28 1995-08-28 リードフレームの部分めっき方法

Publications (1)

Publication Number Publication Date
JPH0964264A true JPH0964264A (ja) 1997-03-07

Family

ID=17059951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7240467A Withdrawn JPH0964264A (ja) 1995-08-28 1995-08-28 リードフレームの部分めっき方法

Country Status (1)

Country Link
JP (1) JPH0964264A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002309396A (ja) * 2001-04-11 2002-10-23 Dainippon Printing Co Ltd 製版めっき方法
US6475646B2 (en) * 2000-08-17 2002-11-05 Samsung Techwin Co., Ltd. Lead frame and method of manufacturing the lead frame
MY120645A (en) * 2000-08-17 2005-11-30 Samsung Techwin Co Ltd Lead frame and method of manufacturing the lead frame
JP2011174140A (ja) * 2010-02-25 2011-09-08 Tokyo Electron Ltd 成膜方法、プログラム及びコンピュータ記憶媒体
JP2012165029A (ja) * 2000-03-13 2012-08-30 Dainippon Printing Co Ltd 回路部材の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012165029A (ja) * 2000-03-13 2012-08-30 Dainippon Printing Co Ltd 回路部材の製造方法
US6475646B2 (en) * 2000-08-17 2002-11-05 Samsung Techwin Co., Ltd. Lead frame and method of manufacturing the lead frame
MY120645A (en) * 2000-08-17 2005-11-30 Samsung Techwin Co Ltd Lead frame and method of manufacturing the lead frame
JP2002309396A (ja) * 2001-04-11 2002-10-23 Dainippon Printing Co Ltd 製版めっき方法
JP2011174140A (ja) * 2010-02-25 2011-09-08 Tokyo Electron Ltd 成膜方法、プログラム及びコンピュータ記憶媒体

Similar Documents

Publication Publication Date Title
NL9300174A (nl) Werkwijze en inrichting voor het langs electrolytische weg plaatselijk aanbrengen van metaalbedekkingen op van openingen voorziene metalen of gemetalliseerde producten.
JPH0964264A (ja) リードフレームの部分めっき方法
JP3502201B2 (ja) 部分めっき装置
JPH11293489A (ja) リードフレームの両面連続部分めっき処理装置
JPH09199654A (ja) リードフレームの加工方法およびリードフレーム
JP2000058731A (ja) 電着処理装置
JP3923668B2 (ja) 電着レジストの形成法および電着レジスト形成装置
JPH09213862A (ja) リードフレームの部分めっき方法
JPH08274231A (ja) リードフレームおよびリードフレームの製造方法
JPH0945836A (ja) リードフレームの部分めっき方法およびその方法により作製されたリードフレーム
JPH03237750A (ja) 半導体集積回路用リードフレーム
JP3440348B2 (ja) 連続めっき方法および連続めっき装置
JPH02281749A (ja) リードフレームの製造方法
JP2019114738A (ja) リードフレームの製造方法、リードフレーム、樹脂付きリードフレームおよび半導体装置
JPH10152795A (ja) リードフレームのめっき方法およびめっき装置
JP4156087B2 (ja) 電着処理装置
JPS58217693A (ja) 微小部分銀メツキ処理物及びそのメツキ方法
JPH10135391A (ja) 電着レジスト皮膜の製版方法
US3692638A (en) Process for supporting and nonuniformly treating articles
JPH06252313A (ja) 半導体リードフレーム鍍金装置
JP3655029B2 (ja) 電着レジスト皮膜の露光方法
JPS61136699A (ja) リ−ドフレ−ムのメツキ方法
JPH11233705A (ja) 電着処理装置
JP2002309396A (ja) 製版めっき方法
JPH0395960A (ja) アウターリードが半田めっきされてなるリードフレームの製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20021105