JPH0951071A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPH0951071A JPH0951071A JP7201987A JP20198795A JPH0951071A JP H0951071 A JPH0951071 A JP H0951071A JP 7201987 A JP7201987 A JP 7201987A JP 20198795 A JP20198795 A JP 20198795A JP H0951071 A JPH0951071 A JP H0951071A
- Authority
- JP
- Japan
- Prior art keywords
- flange
- integrated circuit
- hybrid integrated
- high frequency
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 シールド効果が高く製造コストの低減が達成
できる高周波パワーモジュールを提供する。 【構成】 接地電位に接続されるフランジの表面に電子
部品と電子部品を搭載した回路基板を固定してなること
を特徴とする混成集積回路装置であって、混成集積回路
装置の実装時下面となるフランジ面に電子部品および電
子部品を搭載した回路基板が搭載されている。前記フラ
ンジの接地電位に接続される部分は表面実装型構造の面
付けフィンを形成している。前記電子部品は複数の高周
波MOSFETからなり、多段に接続されて高周波パワ
ーモジュールが構成されている。
できる高周波パワーモジュールを提供する。 【構成】 接地電位に接続されるフランジの表面に電子
部品と電子部品を搭載した回路基板を固定してなること
を特徴とする混成集積回路装置であって、混成集積回路
装置の実装時下面となるフランジ面に電子部品および電
子部品を搭載した回路基板が搭載されている。前記フラ
ンジの接地電位に接続される部分は表面実装型構造の面
付けフィンを形成している。前記電子部品は複数の高周
波MOSFETからなり、多段に接続されて高周波パワ
ーモジュールが構成されている。
Description
【0001】
【産業上の利用分野】本発明は高周波パワーモジュール
等混成集積回路装置に関し、特にセルラー電話機の送信
部に用いる高周波電力増幅器に適用して有効な技術に関
する。
等混成集積回路装置に関し、特にセルラー電話機の送信
部に用いる高周波電力増幅器に適用して有効な技術に関
する。
【0002】
【従来の技術】高周波パワーモジュールは、自動車電
話,携帯電話等の移動通信機器無線部に使用されてい
る。高周波パワーモジュールについては、日立評論社発
行「日立評論」1993年第4号、同年4月25日発行、P12
〜P26に記載されている。この高周波パワーモジュール
(高周波電力増幅器MOS・パワーモジュール)は、パ
ワーMOSFETを三段に組み込み、出力の向上を図っ
ている。
話,携帯電話等の移動通信機器無線部に使用されてい
る。高周波パワーモジュールについては、日立評論社発
行「日立評論」1993年第4号、同年4月25日発行、P12
〜P26に記載されている。この高周波パワーモジュール
(高周波電力増幅器MOS・パワーモジュール)は、パ
ワーMOSFETを三段に組み込み、出力の向上を図っ
ている。
【0003】前記文献には、各種のパッケージ(封止)
形態の高周波パワーモジュールが紹介されている。携帯
用電話に組み込まれる高周波パワーモジュールは、小型
化のために金属カバーと表面実装外形が採用されてい
る。
形態の高周波パワーモジュールが紹介されている。携帯
用電話に組み込まれる高周波パワーモジュールは、小型
化のために金属カバーと表面実装外形が採用されてい
る。
【0004】
【発明が解決しようとする課題】従来の高周波パワーモ
ジュールは接地電位に接続される放熱用のフランジと金
属カバーの嵌合を強固にして所望のシールド効果を得る
ためには、嵌合部分の加工精度を高くしなければならな
いという問題があった。すなわち、フランジと金属カバ
ーとの嵌合部分の嵌合状態が悪いと、所望のシールド効
果(電気遮蔽効果)が得られない場合があることが判明
した。
ジュールは接地電位に接続される放熱用のフランジと金
属カバーの嵌合を強固にして所望のシールド効果を得る
ためには、嵌合部分の加工精度を高くしなければならな
いという問題があった。すなわち、フランジと金属カバ
ーとの嵌合部分の嵌合状態が悪いと、所望のシールド効
果(電気遮蔽効果)が得られない場合があることが判明
した。
【0005】また、前記加工精度を向上させるために
は、高精度の金型を用意したり、成形品検査を行った
り、あるいは高精度に耐え得る材料等を準備しなければ
ならないという問題があり、製品コストの低減を妨げて
いた。
は、高精度の金型を用意したり、成形品検査を行った
り、あるいは高精度に耐え得る材料等を準備しなければ
ならないという問題があり、製品コストの低減を妨げて
いた。
【0006】本発明の目的は、シールド効果が高く製造
コストの低減が達成できる混成集積回路装置を提供する
ことにある。
コストの低減が達成できる混成集積回路装置を提供する
ことにある。
【0007】本発明の他の目的は、シールド効果が高く
製造コストの低減が達成できる高周波パワーモジュール
を提供することにある。
製造コストの低減が達成できる高周波パワーモジュール
を提供することにある。
【0008】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【0009】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
【0010】(1)接地電位に接続されるフランジの表
面に電子部品と電子部品を搭載した回路基板を固定して
なることを特徴とする混成集積回路装置であって、混成
集積回路装置の実装時下面となるフランジ面に電子部品
および電子部品を搭載した回路基板が搭載されている。
前記フランジの接地電位に接続される部分は表面実装型
構造の面付けフィンを形成している。前記電子部品は複
数の高周波MOSFETからなり多段に接続されて高周
波パワーモジュールが構成されている。
面に電子部品と電子部品を搭載した回路基板を固定して
なることを特徴とする混成集積回路装置であって、混成
集積回路装置の実装時下面となるフランジ面に電子部品
および電子部品を搭載した回路基板が搭載されている。
前記フランジの接地電位に接続される部分は表面実装型
構造の面付けフィンを形成している。前記電子部品は複
数の高周波MOSFETからなり多段に接続されて高周
波パワーモジュールが構成されている。
【0011】(2)前記手段(1)の構成において、前
記高周波MOSFETおよび電子部品を搭載した回路基
板は樹脂で覆われ、前記樹脂の表面は前記フランジにま
で延在する導電塗料で覆われている。
記高周波MOSFETおよび電子部品を搭載した回路基
板は樹脂で覆われ、前記樹脂の表面は前記フランジにま
で延在する導電塗料で覆われている。
【0012】
【作用】前記(1)の手段によれば、(a)接地電位に
接続されるフランジの下面に電子部品および電子部品を
搭載した回路基板が搭載されていることから、シールド
が確実となる。
接続されるフランジの下面に電子部品および電子部品を
搭載した回路基板が搭載されていることから、シールド
が確実となる。
【0013】(b)従来必要としたシールドおよび電子
部品等の保護のための金属カバーが不要となり、組立工
数が低減される。
部品等の保護のための金属カバーが不要となり、組立工
数が低減される。
【0014】(c)製造コストの高い金属カバーが不要
となることと、組立工数の低減から混成集積回路装置
(高周波パワーモジュール)の製造コストが安価とな
る。
となることと、組立工数の低減から混成集積回路装置
(高周波パワーモジュール)の製造コストが安価とな
る。
【0015】(d)フランジの下面に電子部品および電
子部品を搭載した回路基板を搭載したことから、フラン
ジの高さを低くでき、高周波パワーモジュールの薄型化
が達成できる。
子部品を搭載した回路基板を搭載したことから、フラン
ジの高さを低くでき、高周波パワーモジュールの薄型化
が達成できる。
【0016】前記(2)の手段によれば、高周波MOS
FETおよび電子部品は、シールド体となるフランジお
よび導電塗料で挟まれるため、シールド効果はより高い
ものとなり、高周波パワーモジュールの電気特性が安定
する。
FETおよび電子部品は、シールド体となるフランジお
よび導電塗料で挟まれるため、シールド効果はより高い
ものとなり、高周波パワーモジュールの電気特性が安定
する。
【0017】
【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図1は本発明の一実施例による高周波パワ
ーモジュール(混成集積回路装置)を示す模式的平面
図、図2は本実施例による高周波パワーモジュールの断
面図、図3は同じく高周波パワーモジュールの側面図、
図4は同じく断面図、図5は高周波パワーモジュールの
等価回路図、図6は高周波パワーモジュールの実装状態
を示す模式的断面図である。
て説明する。図1は本発明の一実施例による高周波パワ
ーモジュール(混成集積回路装置)を示す模式的平面
図、図2は本実施例による高周波パワーモジュールの断
面図、図3は同じく高周波パワーモジュールの側面図、
図4は同じく断面図、図5は高周波パワーモジュールの
等価回路図、図6は高周波パワーモジュールの実装状態
を示す模式的断面図である。
【0018】本実施例の高周波パワーモジュール(混成
集積回路装置)1は、図1乃至図4に示すように、熱伝
導性の良好な金属で形成された放熱用のフランジ2を有
している。前記フランジ2は矩形の平坦部2aと、平坦
部2aの両端に下方に屈曲して延在する脚部2bと、両
脚部2bから水平方向に外側に張り出した面付けフィン
2cとからなっている。
集積回路装置)1は、図1乃至図4に示すように、熱伝
導性の良好な金属で形成された放熱用のフランジ2を有
している。前記フランジ2は矩形の平坦部2aと、平坦
部2aの両端に下方に屈曲して延在する脚部2bと、両
脚部2bから水平方向に外側に張り出した面付けフィン
2cとからなっている。
【0019】前記面付けフィン2cは、図6に示すよう
に、高周波パワーモジュール1の実装時、配線基板20
の配線21に半田22を介して接続される。面付けフィ
ン2cが接続される配線21はグランド配線となる。し
たがって、前記フランジ2は接地電位に接続されるもの
となり、シールド体となるとともに、後述する高周波M
OSFET7a,7b,7c、チップ抵抗10、チップ
コンデンサ11等を覆う保護体ともなる。
に、高周波パワーモジュール1の実装時、配線基板20
の配線21に半田22を介して接続される。面付けフィ
ン2cが接続される配線21はグランド配線となる。し
たがって、前記フランジ2は接地電位に接続されるもの
となり、シールド体となるとともに、後述する高周波M
OSFET7a,7b,7c、チップ抵抗10、チップ
コンデンサ11等を覆う保護体ともなる。
【0020】前記フランジ2の下面には半田3を介して
回路基板4が固定されている。回路基板4の固定面側
は、銅箔17が取り付けられている。
回路基板4が固定されている。回路基板4の固定面側
は、銅箔17が取り付けられている。
【0021】前記回路基板4には、3か所に亘って貫通
穴5が設けられている。そして、この貫通穴5部分のフ
ランジ2面には、それぞれ放熱板6を介して高周波MO
SFET(電子部品)7a,7b,7cが固定されてい
る。固定は前記半田3による。各高周波MOSFET7
a,7b,7cの各電極と、回路基板4の所定の配線8
とはワイヤ9を介して電気的に接続されている。
穴5が設けられている。そして、この貫通穴5部分のフ
ランジ2面には、それぞれ放熱板6を介して高周波MO
SFET(電子部品)7a,7b,7cが固定されてい
る。固定は前記半田3による。各高周波MOSFET7
a,7b,7cの各電極と、回路基板4の所定の配線8
とはワイヤ9を介して電気的に接続されている。
【0022】前記高周波MOSFET7a,7b,7c
およびワイヤ9は、樹脂の塗布・硬化処理によって形成
されたオーバコート膜15で覆われている。
およびワイヤ9は、樹脂の塗布・硬化処理によって形成
されたオーバコート膜15で覆われている。
【0023】前記回路基板4には、チップ抵抗10やチ
ップコンデンサ11等の電子部品が搭載されている。
ップコンデンサ11等の電子部品が搭載されている。
【0024】本実施例の高周波パワーモジュール1は、
図5に示すように、高周波MOSFET7a,7b,7
cを3段に接続した高周波パワーモジュールを形成して
いる。図5の等価回路からわかるように、外部端子(リ
ード)は入力端子,電力制御(ゲインコントロール)端
子,電源端子,出力端子となる。リード12は、図4に
示すように回路基板4の配線8に固定されている。リー
ド12は表面実装構造となっている。リード12配列
は、図1に示すように、左から右に向かって入力端子
(PIN),ゲインコントロール端子(VAPC ),電源端
子(VDD),出力端子(POUT )となっている。
図5に示すように、高周波MOSFET7a,7b,7
cを3段に接続した高周波パワーモジュールを形成して
いる。図5の等価回路からわかるように、外部端子(リ
ード)は入力端子,電力制御(ゲインコントロール)端
子,電源端子,出力端子となる。リード12は、図4に
示すように回路基板4の配線8に固定されている。リー
ド12は表面実装構造となっている。リード12配列
は、図1に示すように、左から右に向かって入力端子
(PIN),ゲインコントロール端子(VAPC ),電源端
子(VDD),出力端子(POUT )となっている。
【0025】つぎに、このような高周波パワーモジュー
ル1の実装状態について説明する。図6は、たとえば、
携帯用電話の配線基板20に実装した例である。配線基
板20の配線21に高周波パワーモジュール1のリード
12および面付けフィン2cを位置決めし、半田22で
接続する。
ル1の実装状態について説明する。図6は、たとえば、
携帯用電話の配線基板20に実装した例である。配線基
板20の配線21に高周波パワーモジュール1のリード
12および面付けフィン2cを位置決めし、半田22で
接続する。
【0026】本実施例の高周波パワーモジュールは以下
の効果を有する。
の効果を有する。
【0027】(1)接地電位に接続されるフランジ2の
下面に高周波MOSFET(電子部品)7a,7b,7
cおよびチップ抵抗10やチップコンデンサ11を搭載
した回路基板4が搭載されていることから、シールドが
確実となる。
下面に高周波MOSFET(電子部品)7a,7b,7
cおよびチップ抵抗10やチップコンデンサ11を搭載
した回路基板4が搭載されていることから、シールドが
確実となる。
【0028】(2)従来必要としたシールドおよび電子
部品等の保護のための金属カバーが不要となり、組立工
数が低減される。
部品等の保護のための金属カバーが不要となり、組立工
数が低減される。
【0029】(3)製造コストの高い金属カバーが不要
となることと、組立工数の低減から高周波パワーモジュ
ール1の製造コストが安価となる。
となることと、組立工数の低減から高周波パワーモジュ
ール1の製造コストが安価となる。
【0030】(4)フランジ2の下面に高周波MOSF
ET7a,7b,7cやチップ抵抗10,チップコンデ
ンサ11を搭載した回路基板4を搭載したことから、従
来必要としたキャップが不要となり、フランジの高さを
低くでき、高周波パワーモジュール1の薄型化が達成で
きる。
ET7a,7b,7cやチップ抵抗10,チップコンデ
ンサ11を搭載した回路基板4を搭載したことから、従
来必要としたキャップが不要となり、フランジの高さを
低くでき、高周波パワーモジュール1の薄型化が達成で
きる。
【0031】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
図7に示すように、面付けフィン2cを設けることなく
脚部2bの延長部分に部分的に面付けリード30を設
け、バットリード構造としてもよい。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
図7に示すように、面付けフィン2cを設けることなく
脚部2bの延長部分に部分的に面付けリード30を設
け、バットリード構造としてもよい。
【0032】また、高周波MOSFET7a,7b,7
c、チップ抵抗10、チップコンデンサ11等の電子部
品および回路基板4全体を樹脂(樹脂層)31で覆うと
ともに、前記樹脂層31の表面は前記フランジ2の脚部
2bにまで延在する導電塗料32で覆われた構造とし、
これによってシールド効果をより高いものとしてもよ
い。すなわち、高周波MOSFET7a,7b,7c、
チップ抵抗10、チップコンデンサ11は、シールド体
となるフランジおよび導電塗料で挟まれるため、シール
ド効果はより高いものとなり、高周波パワーモジュール
の電気特性が安定する。
c、チップ抵抗10、チップコンデンサ11等の電子部
品および回路基板4全体を樹脂(樹脂層)31で覆うと
ともに、前記樹脂層31の表面は前記フランジ2の脚部
2bにまで延在する導電塗料32で覆われた構造とし、
これによってシールド効果をより高いものとしてもよ
い。すなわち、高周波MOSFET7a,7b,7c、
チップ抵抗10、チップコンデンサ11は、シールド体
となるフランジおよび導電塗料で挟まれるため、シール
ド効果はより高いものとなり、高周波パワーモジュール
の電気特性が安定する。
【0033】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である高周波
パワーモジュールに適用した場合について説明したが、
それに限定されるものではなく、たとえば、混成集積回
路装置の製造技術などに適用できる。
なされた発明をその背景となった利用分野である高周波
パワーモジュールに適用した場合について説明したが、
それに限定されるものではなく、たとえば、混成集積回
路装置の製造技術などに適用できる。
【0034】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【0035】(1)接地電位に接続されるフランジの下
面に高周波MOSFET、チップ抵抗やチップコンデン
サを搭載した回路基板が搭載されていることから、シー
ルドが確実となるとともに、従来必要としたシールドお
よび電子部品等の保護のための金属カバーが不要とな
り、組立工数の低減や製造コストの低減が達成できる。
また、従来必要としたキャップが不要となり、フランジ
の高さを低くでき、高周波パワーモジュールの薄型化が
達成できる。
面に高周波MOSFET、チップ抵抗やチップコンデン
サを搭載した回路基板が搭載されていることから、シー
ルドが確実となるとともに、従来必要としたシールドお
よび電子部品等の保護のための金属カバーが不要とな
り、組立工数の低減や製造コストの低減が達成できる。
また、従来必要としたキャップが不要となり、フランジ
の高さを低くでき、高周波パワーモジュールの薄型化が
達成できる。
【図1】本発明の一実施例による高周波パワーモジュー
ルを示す模式的平面図である。
ルを示す模式的平面図である。
【図2】本実施例による高周波パワーモジュールの断面
図である。
図である。
【図3】本実施例による高周波パワーモジュールの側面
図である。
図である。
【図4】本実施例による高周波パワーモジュールの断面
図である。
図である。
【図5】本実施例による高周波パワーモジュールの等価
回路図である。
回路図である。
【図6】本実施例による高周波パワーモジュールの実装
状態を示す模式的断面図である。
状態を示す模式的断面図である。
【図7】本発明の他の実施例である高周波パワーモジュ
ールを示す断面図である。
ールを示す断面図である。
1…高周波パワーモジュール、2…フランジ、2a…平
坦部、2b…脚部、2c…面付けフィン、3…半田、4
…回路基板、5…貫通穴、6…放熱板、7a,7b,7
c…高周波MOSFET、8…配線、9…ワイヤ、10
…チップ抵抗、11…チップコンデンサ、12…リー
ド、15…オーバコート膜、17…銅箔、20…配線基
板、21…配線、22…半田、30…リード、31…樹
脂層、32…導電塗料。
坦部、2b…脚部、2c…面付けフィン、3…半田、4
…回路基板、5…貫通穴、6…放熱板、7a,7b,7
c…高周波MOSFET、8…配線、9…ワイヤ、10
…チップ抵抗、11…チップコンデンサ、12…リー
ド、15…オーバコート膜、17…銅箔、20…配線基
板、21…配線、22…半田、30…リード、31…樹
脂層、32…導電塗料。
Claims (4)
- 【請求項1】 接地電位に接続されるフランジの表面に
電子部品と電子部品を搭載した回路基板を固定してなる
ことを特徴とする混成集積回路装置であって、混成集積
回路装置の実装時下面となるフランジ面に電子部品およ
び電子部品を搭載した回路基板が搭載されていることを
特徴とする混成集積回路装置。 - 【請求項2】 前記フランジの接地電位に接続される部
分は表面実装型構造の面付けフィンを形成していること
を特徴とする請求項1記載の混成集積回路装置。 - 【請求項3】 前記電子部品は複数の高周波MOSFE
Tからなり多段に接続されて高周波パワーモジュールが
構成されていることを特徴とする請求項1または請求項
2記載の混成集積回路装置。 - 【請求項4】 前記高周波MOSFETおよび回路基板
は樹脂で覆われ、前記樹脂の表面は前記フランジにまで
延在する導電塗料で覆われていることを特徴とする請求
項1乃至請求項3のいずれか1項記載の混成集積回路装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7201987A JPH0951071A (ja) | 1995-08-08 | 1995-08-08 | 混成集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7201987A JPH0951071A (ja) | 1995-08-08 | 1995-08-08 | 混成集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0951071A true JPH0951071A (ja) | 1997-02-18 |
Family
ID=16450070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7201987A Pending JPH0951071A (ja) | 1995-08-08 | 1995-08-08 | 混成集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0951071A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006245226A (ja) * | 2005-03-02 | 2006-09-14 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2007157801A (ja) * | 2005-12-01 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 半導体モジュールとその製造方法 |
-
1995
- 1995-08-08 JP JP7201987A patent/JPH0951071A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006245226A (ja) * | 2005-03-02 | 2006-09-14 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP4659488B2 (ja) * | 2005-03-02 | 2011-03-30 | Okiセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
JP2007157801A (ja) * | 2005-12-01 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 半導体モジュールとその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5436203A (en) | Shielded liquid encapsulated semiconductor device and method for making the same | |
US6455925B1 (en) | Power transistor package with integrated flange for surface mount heat removal | |
US5075759A (en) | Surface mounting semiconductor device and method | |
US7261596B2 (en) | Shielded semiconductor device | |
JP3051011B2 (ja) | パワ−モジュ−ル | |
KR20010110421A (ko) | 집적 고주파 능력을 갖는 다중 칩 모듈 | |
US11984380B2 (en) | Semiconductor package, semiconductor device, semiconductor package-mounted apparatus, and semiconductor device-mounted apparatus | |
EP2398302B1 (en) | Semiconductor device | |
CN112271165A (zh) | 半导体封装结构及其制造方法和半导体器件 | |
JP3578366B2 (ja) | 混成集積回路装置 | |
WO2001026152A1 (fr) | Dispositif a semi-conducteurs | |
KR100585896B1 (ko) | 반도체 장치 및 혼성 집적 회로 장치 | |
JPH0951071A (ja) | 混成集積回路装置 | |
JP3396541B2 (ja) | 混成集積回路装置を搭載した回路基板 | |
EP0996155A2 (en) | Radio frequency integrated circuit apparatus | |
KR20040063784A (ko) | 반도체장치 | |
JP2524482B2 (ja) | Qfp構造半導体装置 | |
JPH10247704A (ja) | 回路装置及びその製造方法 | |
JPH04137756A (ja) | 混成集積回路 | |
JPH1012808A (ja) | 混成集積回路装置およびその製造に用いる基板シートならびにその混成集積回路装置を組み込んだ電子装置 | |
JPH09246433A (ja) | モジュールの放熱構造 | |
JPH0655971A (ja) | 電子式方向指示器 | |
JP3450465B2 (ja) | 高周波パワーモジュール | |
JPH0278298A (ja) | 電子装置 | |
JP2778790B2 (ja) | 半導体装置の実装構造及び実装方法 |