JPH0951069A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JPH0951069A JPH0951069A JP20309995A JP20309995A JPH0951069A JP H0951069 A JPH0951069 A JP H0951069A JP 20309995 A JP20309995 A JP 20309995A JP 20309995 A JP20309995 A JP 20309995A JP H0951069 A JPH0951069 A JP H0951069A
- Authority
- JP
- Japan
- Prior art keywords
- brazing material
- semiconductor element
- electrode
- package
- capacitive element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】半導体素子収納用パッケージの内部に半導体素
子を気密に収容し半導体装置となした後、外部電気回路
基板の配線導体にリフロー半田を介して接続する際、リ
フロー半田の熱によって容量素子が接続パッドより外れ
てしまう。 【解決手段】内部に半導体素子３を収容するための空所
を有する容器４の外表面に、内部に収容する半導体素子
３の電源電極及び接地電極に接続される接続パッド５ａ
を形成するとともに該接続パッド５ａに容量素子８の電
極８ａをロウ材９を介して取着して成る半導体素子収納
用パッケージであって、前記ロウ材９を１０重量％乃至
７０重量％の銀と、１０重量％乃至７５重量％のアンチ
モンと、１０重量％乃至５０重量％のインジウム及び／
又は錫を含有する合金で形成した。
子を気密に収容し半導体装置となした後、外部電気回路
基板の配線導体にリフロー半田を介して接続する際、リ
フロー半田の熱によって容量素子が接続パッドより外れ
てしまう。 【解決手段】内部に半導体素子３を収容するための空所
を有する容器４の外表面に、内部に収容する半導体素子
３の電源電極及び接地電極に接続される接続パッド５ａ
を形成するとともに該接続パッド５ａに容量素子８の電
極８ａをロウ材９を介して取着して成る半導体素子収納
用パッケージであって、前記ロウ材９を１０重量％乃至
７０重量％の銀と、１０重量％乃至７５重量％のアンチ
モンと、１０重量％乃至５０重量％のインジウム及び／
又は錫を含有する合金で形成した。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子を収容す
るための半導体素子収納用パッケージに関し、より詳細
には内部に収容する半導体素子への電源ノイズの悪影響
を有効に防止するようになした半導体素子収納用パッケ
ージに関するものである。
るための半導体素子収納用パッケージに関し、より詳細
には内部に収容する半導体素子への電源ノイズの悪影響
を有効に防止するようになした半導体素子収納用パッケ
ージに関するものである。
【０００２】
【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージは一般に、酸化アルミニウム質
焼結体から成り、上面に半導体素子を収容するための凹
部及び該凹部周辺から外周縁にかけて導出するタングス
テン、モリブデン、マンガン等の高融点金属粉末から成
るメタライズ配線層を有する絶縁基体と、半導体素子の
各電極を外部電気回路に接続するために前記メタライズ
配線層に銀ロウ等のロウ材を介し取着された外部リード
端子と、蓋体とから構成されており、絶縁基体の凹部底
面に半導体素子をガラス、樹脂、ロウ材等の接着剤を介
して接着固定するとともに各電極をメタライズ配線層に
ボンディングワイヤを介して電気的に接続し、しかる
後、絶縁基体と蓋体とから成る容器内部に半導体素子を
気密に封入することによって製品としての半導体装置と
なる。
体素子収納用パッケージは一般に、酸化アルミニウム質
焼結体から成り、上面に半導体素子を収容するための凹
部及び該凹部周辺から外周縁にかけて導出するタングス
テン、モリブデン、マンガン等の高融点金属粉末から成
るメタライズ配線層を有する絶縁基体と、半導体素子の
各電極を外部電気回路に接続するために前記メタライズ
配線層に銀ロウ等のロウ材を介し取着された外部リード
端子と、蓋体とから構成されており、絶縁基体の凹部底
面に半導体素子をガラス、樹脂、ロウ材等の接着剤を介
して接着固定するとともに各電極をメタライズ配線層に
ボンディングワイヤを介して電気的に接続し、しかる
後、絶縁基体と蓋体とから成る容器内部に半導体素子を
気密に封入することによって製品としての半導体装置と
なる。
【０００３】尚、かかる従来の半導体素子収納用パッケ
ージは絶縁基体の上面に内部に収容する半導体素子の電
源電極及び接地電極に接続される接続パッドが形成され
ており、該接続パッドにチタン酸バリウム磁器を誘電体
とした容量素子の電極が共晶半田等のロウ材を介して取
着され、半導体素子の電源電極と接地電極の間に容量素
子を接続することによって半導体素子への電源ノイズの
悪影響を有効に防止するようになっている。
ージは絶縁基体の上面に内部に収容する半導体素子の電
源電極及び接地電極に接続される接続パッドが形成され
ており、該接続パッドにチタン酸バリウム磁器を誘電体
とした容量素子の電極が共晶半田等のロウ材を介して取
着され、半導体素子の電源電極と接地電極の間に容量素
子を接続することによって半導体素子への電源ノイズの
悪影響を有効に防止するようになっている。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージは絶縁基体に設けた接
続パッドに容量素子を半田を介して取着しており、該半
田の融点が約１８０℃と低いことから半導体素子収納用
パッケージの内部に半導体素子を気密に収容し半導体装
置となした後、外部電気回路基板の配線導体にリフロー
半田を介して接続する際、リフロー半田の温度が約３０
０℃と高いことからその熱によって容量素子が接続パッ
ドより外れてしまい、その結果、半導体素子収納用パッ
ケージの内部に収容する半導体素子を電源ノイズより保
護することができず、半導体素子を安定、かつ正常に作
動させることができないという欠点を有していた。
来の半導体素子収納用パッケージは絶縁基体に設けた接
続パッドに容量素子を半田を介して取着しており、該半
田の融点が約１８０℃と低いことから半導体素子収納用
パッケージの内部に半導体素子を気密に収容し半導体装
置となした後、外部電気回路基板の配線導体にリフロー
半田を介して接続する際、リフロー半田の温度が約３０
０℃と高いことからその熱によって容量素子が接続パッ
ドより外れてしまい、その結果、半導体素子収納用パッ
ケージの内部に収容する半導体素子を電源ノイズより保
護することができず、半導体素子を安定、かつ正常に作
動させることができないという欠点を有していた。
【０００５】そこで上記欠点を解消するために容量素子
を高融点のロウ材を介して容器の接続パッドに取着する
ことが考えられる。
を高融点のロウ材を介して容器の接続パッドに取着する
ことが考えられる。
【０００６】しかしながら、容器の接続パッドと容量素
子の電極とを取着するロウ材を高融点とすると容器の接
続パッドに容量素子の電極を取着する際の熱によって容
量素子の誘電体表面が還元され、金属化して容量素子の
静電容量が変化したり、容量素子の電極間が短絡してし
まい、これによって容量素子で半導体素子への電源ノイ
ズの悪影響を完全に防止することが不可となり、半導体
素子を長期間にわたり安定、かつ正常に作動させること
ができないという欠点を有する。
子の電極とを取着するロウ材を高融点とすると容器の接
続パッドに容量素子の電極を取着する際の熱によって容
量素子の誘電体表面が還元され、金属化して容量素子の
静電容量が変化したり、容量素子の電極間が短絡してし
まい、これによって容量素子で半導体素子への電源ノイ
ズの悪影響を完全に防止することが不可となり、半導体
素子を長期間にわたり安定、かつ正常に作動させること
ができないという欠点を有する。
【０００７】
【課題を解決するための手段】本発明は内部に半導体素
子を収容するための空所を有する容器の外表面に、内部
に収容する半導体素子の電源電極及び接地電極に接続さ
れる接続パッドを形成するとともに該接続パッドに容量
素子の電極をロウ材を介して取着して成る半導体素子収
納用パッケージであって、前記ロウ材を１０重量％乃至
７０重量％の銀と、１０重量％乃至７５重量％のアンチ
モンと、１０重量％乃至５０重量％のインジウム及び／
又は錫を含有する合金で形成したことを特徴とするもの
である。
子を収容するための空所を有する容器の外表面に、内部
に収容する半導体素子の電源電極及び接地電極に接続さ
れる接続パッドを形成するとともに該接続パッドに容量
素子の電極をロウ材を介して取着して成る半導体素子収
納用パッケージであって、前記ロウ材を１０重量％乃至
７０重量％の銀と、１０重量％乃至７５重量％のアンチ
モンと、１０重量％乃至５０重量％のインジウム及び／
又は錫を含有する合金で形成したことを特徴とするもの
である。
【０００８】また本発明は前記ロウ材に更に銅を１５重
量％以下含有させたことを特徴とするものである。
量％以下含有させたことを特徴とするものである。
【０００９】本発明の半導体素子収納用パッケージによ
れば、容器の外表面に設けた接続パッドに容量素子の電
極を液相固相温度が３００℃〜５００℃の銀１０重量％
乃至７０重量％、アンチモン１０重量％乃至７５重量
％、インジウム及び／又は錫１０重量％乃至５０重量％
を含む合金から成るロウ材を介して取着したことから半
導体装置を外部電気回路基板の配線導体にリフロー半田
により接続する際、容量素子が接続パッドより外れるこ
とはなく、また容量素子の電極を容器の接続パッドに取
着する際、容量素子の誘電体表面が還元され、金属化し
て静電容量に変化や容量素子の電極間が短絡したりする
ことはなく、これによって半導体素子の電源電極と接地
電極の間に所定の静電容量の容量素子を強固に取着接続
し、半導体素子への電源ノイズの悪影響を完全に防止し
て半導体素子を長期間にわたり正常、かつ安定に作動さ
せることが可能となる。
れば、容器の外表面に設けた接続パッドに容量素子の電
極を液相固相温度が３００℃〜５００℃の銀１０重量％
乃至７０重量％、アンチモン１０重量％乃至７５重量
％、インジウム及び／又は錫１０重量％乃至５０重量％
を含む合金から成るロウ材を介して取着したことから半
導体装置を外部電気回路基板の配線導体にリフロー半田
により接続する際、容量素子が接続パッドより外れるこ
とはなく、また容量素子の電極を容器の接続パッドに取
着する際、容量素子の誘電体表面が還元され、金属化し
て静電容量に変化や容量素子の電極間が短絡したりする
ことはなく、これによって半導体素子の電源電極と接地
電極の間に所定の静電容量の容量素子を強固に取着接続
し、半導体素子への電源ノイズの悪影響を完全に防止し
て半導体素子を長期間にわたり正常、かつ安定に作動さ
せることが可能となる。
【００１０】また本発明の半導体素子収納用パッケージ
によれば容器の外表面に設けた接続パッドに容量素子の
電極を取着接続するロウ材に更に銅を１５重量％以下含
有させておくと接続パッド及び容量素子の電極に対する
ロウ材の濡れ性が大きく改善され、その結果、接続パッ
ドに容量素子の電極をロウ材を介して強固に取着接続さ
せることができる。
によれば容器の外表面に設けた接続パッドに容量素子の
電極を取着接続するロウ材に更に銅を１５重量％以下含
有させておくと接続パッド及び容量素子の電極に対する
ロウ材の濡れ性が大きく改善され、その結果、接続パッ
ドに容量素子の電極をロウ材を介して強固に取着接続さ
せることができる。
【００１１】
【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。
細に説明する。
【００１２】図１及び図２は本発明の半導体素子収納用
パッケージの一実施例を示し、１は絶縁基体、２は蓋体
である。この絶縁基体１と蓋体２とで半導体素子３を収
容するための容器４が構成される。
パッケージの一実施例を示し、１は絶縁基体、２は蓋体
である。この絶縁基体１と蓋体２とで半導体素子３を収
容するための容器４が構成される。
【００１３】前記絶縁基体１は酸化アルミニウム質焼結
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体等の電気絶縁材料から成り、その上面に
凹部１ａを有し、該凹部１ａ底面には半導体素子３がガ
ラス、樹脂、ロウ材等の接着剤を介して接着固定され
る。
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体等の電気絶縁材料から成り、その上面に
凹部１ａを有し、該凹部１ａ底面には半導体素子３がガ
ラス、樹脂、ロウ材等の接着剤を介して接着固定され
る。
【００１４】前記絶縁基体１は例えば、酸化アルミニウ
ム質焼結体から成る場合、アルミナ（Ａｌ2 Ｏ3 ）、シ
リカ（ＳｉＯ2 ）、カルシア（ＣａＯ）、マグネシア
（ＭｇＯ）等の原料粉末に適当な有機溶剤、溶媒を添加
混合して泥漿状となすとともにこれを従来周知のドクタ
ーブレード法やカレンダーロール法等を採用することに
よってセラミックグリーンシート（セラミック生シー
ト）を得、しかる後、前記セラミックグリーンシートに
適当な打ち抜き加工を施すととも複数枚積層し、高温
（約１６００℃）で焼成することによって製作される。
ム質焼結体から成る場合、アルミナ（Ａｌ2 Ｏ3 ）、シ
リカ（ＳｉＯ2 ）、カルシア（ＣａＯ）、マグネシア
（ＭｇＯ）等の原料粉末に適当な有機溶剤、溶媒を添加
混合して泥漿状となすとともにこれを従来周知のドクタ
ーブレード法やカレンダーロール法等を採用することに
よってセラミックグリーンシート（セラミック生シー
ト）を得、しかる後、前記セラミックグリーンシートに
適当な打ち抜き加工を施すととも複数枚積層し、高温
（約１６００℃）で焼成することによって製作される。
【００１５】また前記絶縁基体１は凹部１ａ周辺から下
面にかけて複数個のメタライズ配線層５が被着形成され
ており、該メタライズ配線層５の凹部１ａ周辺部には半
導体素子３の各電極（電源電極、接地電極、信号電極）
がボンディングワイヤ６を介して電気的に接続され、ま
た絶縁基体１の下面に導出された部位は外部電気回路と
接続される外部リード端子７が銀ロウ等のロウ材を介し
取着されている。
面にかけて複数個のメタライズ配線層５が被着形成され
ており、該メタライズ配線層５の凹部１ａ周辺部には半
導体素子３の各電極（電源電極、接地電極、信号電極）
がボンディングワイヤ６を介して電気的に接続され、ま
た絶縁基体１の下面に導出された部位は外部電気回路と
接続される外部リード端子７が銀ロウ等のロウ材を介し
取着されている。
【００１６】前記メタライズ配線層５はタングステン、
モリブデン、マンガン等の高融点金属粉末から成り、該
タングステン等の高融点金属粉末に適当な有機溶剤、溶
媒を添加混合して得た金属ペーストを絶縁基体１となる
セラミックグリーンシートに予め従来周知のスクリーン
印刷法により所定パターンに印刷塗布しておくことによ
って絶縁基体１の凹部１ａ周辺から下面にかけて被着さ
れる。
モリブデン、マンガン等の高融点金属粉末から成り、該
タングステン等の高融点金属粉末に適当な有機溶剤、溶
媒を添加混合して得た金属ペーストを絶縁基体１となる
セラミックグリーンシートに予め従来周知のスクリーン
印刷法により所定パターンに印刷塗布しておくことによ
って絶縁基体１の凹部１ａ周辺から下面にかけて被着さ
れる。
【００１７】尚、前記メタライズ配線層５はその露出表
面にニッケル、金等の耐蝕性に優れ、かつロウ材と濡れ
性の良い金属をメッキ法により１μｍ乃至２０μｍの厚
みに層着させておくとメタライズ配線層５の酸化腐食を
有効に防止することができるとともにメタライズ配線層
５とボンディングワイヤ６との接続及びメタライズ配線
層５への外部リード端子７の取着を強固となすことがで
きる。従って、前記メタライズ配線層５の酸化腐食を有
効に防止し、メタライズ配線層５とボンディングワイヤ
６及び外部リード端子７との取着を強固とするにはメタ
ライズ配線層５の露出表面にニッケル、金等を１μｍ乃
至２０μｍの厚みに層着させておくことが好ましい。
面にニッケル、金等の耐蝕性に優れ、かつロウ材と濡れ
性の良い金属をメッキ法により１μｍ乃至２０μｍの厚
みに層着させておくとメタライズ配線層５の酸化腐食を
有効に防止することができるとともにメタライズ配線層
５とボンディングワイヤ６との接続及びメタライズ配線
層５への外部リード端子７の取着を強固となすことがで
きる。従って、前記メタライズ配線層５の酸化腐食を有
効に防止し、メタライズ配線層５とボンディングワイヤ
６及び外部リード端子７との取着を強固とするにはメタ
ライズ配線層５の露出表面にニッケル、金等を１μｍ乃
至２０μｍの厚みに層着させておくことが好ましい。
【００１８】また前記メタライズ配線層５に銀ロウ等の
ロウ材を介して取着される外部リード端子７は鉄ーニッ
ケルーコバルト合金や鉄ーニッケル合金等の金属材料か
ら成り、外部リード端子７を外部電気回路に接続するこ
とによって絶縁基体１の凹部１ａ内に収容される半導体
素子３の各電極はメタライズ配線層５及び外部リード端
子７を介して外部電気回路に電気的に接続されることと
なる。
ロウ材を介して取着される外部リード端子７は鉄ーニッ
ケルーコバルト合金や鉄ーニッケル合金等の金属材料か
ら成り、外部リード端子７を外部電気回路に接続するこ
とによって絶縁基体１の凹部１ａ内に収容される半導体
素子３の各電極はメタライズ配線層５及び外部リード端
子７を介して外部電気回路に電気的に接続されることと
なる。
【００１９】前記外部リード端子７は鉄ーニッケルーコ
バルト合金等のインゴット（塊）を圧延加工法や打ち抜
き加工法等、従来周知の金属加工法を採用することによ
って所定の形状に形成される。
バルト合金等のインゴット（塊）を圧延加工法や打ち抜
き加工法等、従来周知の金属加工法を採用することによ
って所定の形状に形成される。
【００２０】また前記外部リード端子７はその露出表面
にニッケル、金等の耐蝕性に優れ、かつロウ材と濡れ性
の良い金属をメッキ法により１μｍ乃至２０μｍの厚み
に層着させておくと外部リード端子７の酸化腐食を有効
に防止することができるとともに外部リード端子７を半
田等のロウ材を介して外部電気回路に強固に接続するこ
とが可能となる。従って、前記外部リード端子７はその
露出表面にニッケル、金等を１μｍ乃至２０μｍの厚み
に層着させておくことが好ましい。
にニッケル、金等の耐蝕性に優れ、かつロウ材と濡れ性
の良い金属をメッキ法により１μｍ乃至２０μｍの厚み
に層着させておくと外部リード端子７の酸化腐食を有効
に防止することができるとともに外部リード端子７を半
田等のロウ材を介して外部電気回路に強固に接続するこ
とが可能となる。従って、前記外部リード端子７はその
露出表面にニッケル、金等を１μｍ乃至２０μｍの厚み
に層着させておくことが好ましい。
【００２１】前記絶縁基体１はまたその上面に内部に収
容する半導体素子３の電源電極及び接地電極に接続され
る接続パッド５ａが形成されており、該接続パッド５ａ
には容量素子８の電極８ａがロウ材９を介して取着接続
されている。
容する半導体素子３の電源電極及び接地電極に接続され
る接続パッド５ａが形成されており、該接続パッド５ａ
には容量素子８の電極８ａがロウ材９を介して取着接続
されている。
【００２２】前記接続パッド５ａは容量素子８を絶縁基
体１上面に取着させるための下地部材として作用すると
ともに容量素子８を半導体素子３の電源電極と接地電極
の間に接続させる作用を為し、タングステン、モリブデ
ン、マンガン等の高融点金属粉末により形成されてい
る。
体１上面に取着させるための下地部材として作用すると
ともに容量素子８を半導体素子３の電源電極と接地電極
の間に接続させる作用を為し、タングステン、モリブデ
ン、マンガン等の高融点金属粉末により形成されてい
る。
【００２３】尚、前記接続パッド５ａはメタライズ配線
層５と同様の方法よって絶縁基体１の上面に所定形状に
形成される。
層５と同様の方法よって絶縁基体１の上面に所定形状に
形成される。
【００２４】また前記接続パッド５ａに取着接続される
容量素子８は例えば、チタン酸バリウム磁器内に対向電
極を多数埋設して形成され、該容量素子８は半導体素子
３の誤動作の原因となる供給電源電圧の変動に起因する
電源ノイズを除去する作用を為し、これによって半導体
素子３は電源ノイズの悪影響から保護され、長期間にわ
たり正常、かつ安定に作動することが可能となる。
容量素子８は例えば、チタン酸バリウム磁器内に対向電
極を多数埋設して形成され、該容量素子８は半導体素子
３の誤動作の原因となる供給電源電圧の変動に起因する
電源ノイズを除去する作用を為し、これによって半導体
素子３は電源ノイズの悪影響から保護され、長期間にわ
たり正常、かつ安定に作動することが可能となる。
【００２５】更に前記接続パッド５ａに容量素子８の電
極８ａを取着接続させるロウ材９は銀１０重量％乃至７
０重量％、アンチモン１０重量％乃至７５重量％、イン
ジウム及び／又は錫１０重量％乃至５０重量％を含む合
金から成り、その液相固相温度が３００℃〜５００℃で
あることから容量素子８の電極８ａを接続パッド５ａに
取着接続する際、容量素子８の誘電体表面が還元され、
金属化することはなく、これによって容量素子８の静電
容量を常に一定とし、半導体素子３への電源ノイズの悪
影響を完全に防止して半導体素子３を長期間にわたり正
常、かつ安定に作動させることができる。
極８ａを取着接続させるロウ材９は銀１０重量％乃至７
０重量％、アンチモン１０重量％乃至７５重量％、イン
ジウム及び／又は錫１０重量％乃至５０重量％を含む合
金から成り、その液相固相温度が３００℃〜５００℃で
あることから容量素子８の電極８ａを接続パッド５ａに
取着接続する際、容量素子８の誘電体表面が還元され、
金属化することはなく、これによって容量素子８の静電
容量を常に一定とし、半導体素子３への電源ノイズの悪
影響を完全に防止して半導体素子３を長期間にわたり正
常、かつ安定に作動させることができる。
【００２６】また前記ロウ材９の液相固相温度が３００
℃〜５００℃であることから半導体素子収納用パッケー
ジの内部に半導体素子３を気密に収容し半導体装置とな
した後、外部電気回路基板の配線導体にリフロー半田に
より接続する際、リフロー半田の熱がロウ材９に印加さ
れたとしてもロウ材９は軟化溶融することはなく、その
結果、所定の静電容量の容量素子８を半導体素子３の電
源電極と接地電極の間に強固に電気的接続し、容量素子
８によって半導体素子３への電源ノイズの悪影響を有効
に防止することができる。
℃〜５００℃であることから半導体素子収納用パッケー
ジの内部に半導体素子３を気密に収容し半導体装置とな
した後、外部電気回路基板の配線導体にリフロー半田に
より接続する際、リフロー半田の熱がロウ材９に印加さ
れたとしてもロウ材９は軟化溶融することはなく、その
結果、所定の静電容量の容量素子８を半導体素子３の電
源電極と接地電極の間に強固に電気的接続し、容量素子
８によって半導体素子３への電源ノイズの悪影響を有効
に防止することができる。
【００２７】尚、前記ロウ材９はそれを構成する銀（Ａ
ｇ）がロウ材９の硬さと液相固相温度を調整するととも
にロウ材９の耐蝕性を向上させる成分であり、その量が
１０重量％未満となるとロウ付け時に溶け分かれが生じ
るとともに多数のピンホールやボイド、巣が形成されて
しまい、また７０重量％を越えるとロウ材９の液相固相
温度が高くなってしまう。従って、前記ロウ材９を構成
する銀はその量が１０重量％乃至７０重量％の範囲に特
定される。
ｇ）がロウ材９の硬さと液相固相温度を調整するととも
にロウ材９の耐蝕性を向上させる成分であり、その量が
１０重量％未満となるとロウ付け時に溶け分かれが生じ
るとともに多数のピンホールやボイド、巣が形成されて
しまい、また７０重量％を越えるとロウ材９の液相固相
温度が高くなってしまう。従って、前記ロウ材９を構成
する銀はその量が１０重量％乃至７０重量％の範囲に特
定される。
【００２８】また前記ロウ材９を構成するアンチモン
（Ｓｂ）はロウ材９の液相固相温度を調整するための成
分であり、その量が１０重量％未満、或いは７５重量％
を越えるとロウ材９の液相固相温度が高くなってしま
う。従って、前記ロウ材９を構成するアンチモンはその
量が１０重量％乃至７５重量％の範囲に特定される。
（Ｓｂ）はロウ材９の液相固相温度を調整するための成
分であり、その量が１０重量％未満、或いは７５重量％
を越えるとロウ材９の液相固相温度が高くなってしま
う。従って、前記ロウ材９を構成するアンチモンはその
量が１０重量％乃至７５重量％の範囲に特定される。
【００２９】更に前記ロウ材９を構成するインジウム
（Ｉｎ）及び錫（Ｓｎ）はロウ材９の液相固相温度を調
整するとともにロウ材９と接続パッド５ａ及び容量素子
８の電極８ａとの濡れ性を向上させる成分であり、その
量が１０重量％未満、或いは７５重量％を越えるとロウ
付け時に溶け分かれが生じるとともに多数のピンホール
やボイド、巣が形成されてしまう。従って、前記ロウ材
９を構成するインジウム及び錫はその量が１０重量％乃
至７５重量％の範囲に特定される。
（Ｉｎ）及び錫（Ｓｎ）はロウ材９の液相固相温度を調
整するとともにロウ材９と接続パッド５ａ及び容量素子
８の電極８ａとの濡れ性を向上させる成分であり、その
量が１０重量％未満、或いは７５重量％を越えるとロウ
付け時に溶け分かれが生じるとともに多数のピンホール
やボイド、巣が形成されてしまう。従って、前記ロウ材
９を構成するインジウム及び錫はその量が１０重量％乃
至７５重量％の範囲に特定される。
【００３０】また更に前記ロウ材９に銅（Ｃｕ）を１５
重量％以下添加含有させておくとロウ材９の表面を平滑
としてロウ材９と接続パッド５ａ及び容量素子８の電極
８ａとの濡れ性が大きく改善される。従って、前記ロウ
材９は更に銅を１５重量％以下添加含有させておくこと
が好ましい。
重量％以下添加含有させておくとロウ材９の表面を平滑
としてロウ材９と接続パッド５ａ及び容量素子８の電極
８ａとの濡れ性が大きく改善される。従って、前記ロウ
材９は更に銅を１５重量％以下添加含有させておくこと
が好ましい。
【００３１】かくして、本発明の半導体素子収納用パッ
ケージによれば、絶縁基体１の凹部１ａ底面に半導体素
子３をガラス、樹脂、ロウ材等の接着剤を介して接着固
定するとともに半導体素子３の各電極をメタライズ配線
層５にボンディングワイヤ６を介して電気的に接続し、
しかる後、絶縁基体１の上面に蓋体２をガラス、樹脂、
ロウ材等から成る封止材を介して接合させ、絶縁基体１
と蓋体２とから成る容器４内部に半導体素子３を気密に
収容することによって製品としての半導体装置が完成す
る。
ケージによれば、絶縁基体１の凹部１ａ底面に半導体素
子３をガラス、樹脂、ロウ材等の接着剤を介して接着固
定するとともに半導体素子３の各電極をメタライズ配線
層５にボンディングワイヤ６を介して電気的に接続し、
しかる後、絶縁基体１の上面に蓋体２をガラス、樹脂、
ロウ材等から成る封止材を介して接合させ、絶縁基体１
と蓋体２とから成る容器４内部に半導体素子３を気密に
収容することによって製品としての半導体装置が完成す
る。
【００３２】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【００３３】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、容器の外表面に設けた接続パッドに容量素子の
電極を液相固相温度が３００℃〜５００℃の銀１０重量
％乃至７０重量％、アンチモン１０重量％乃至７５重量
％、インジウム及び／又は錫１０重量％乃至５０重量％
を含む合金から成るロウ材を介して取着したことから半
導体装置を外部電気回路基板の配線導体にリフロー半田
により接続する際、容量素子が接続パッドより外れるこ
とはなく、また容量素子の電極を容器の接続パッドに取
着する際、容量素子の誘電体表面が還元され、金属化し
て静電容量に変化や容量素子の電極間が短絡したりする
ことはなく、これによって半導体素子の電源電極と接地
電極の間に所定の静電容量の容量素子を強固に取着接続
し、半導体素子への電源ノイズの悪影響を完全に防止し
て半導体素子を長期間にわたり正常、かつ安定に作動さ
せることが可能となる。
よれば、容器の外表面に設けた接続パッドに容量素子の
電極を液相固相温度が３００℃〜５００℃の銀１０重量
％乃至７０重量％、アンチモン１０重量％乃至７５重量
％、インジウム及び／又は錫１０重量％乃至５０重量％
を含む合金から成るロウ材を介して取着したことから半
導体装置を外部電気回路基板の配線導体にリフロー半田
により接続する際、容量素子が接続パッドより外れるこ
とはなく、また容量素子の電極を容器の接続パッドに取
着する際、容量素子の誘電体表面が還元され、金属化し
て静電容量に変化や容量素子の電極間が短絡したりする
ことはなく、これによって半導体素子の電源電極と接地
電極の間に所定の静電容量の容量素子を強固に取着接続
し、半導体素子への電源ノイズの悪影響を完全に防止し
て半導体素子を長期間にわたり正常、かつ安定に作動さ
せることが可能となる。
【００３４】また本発明の半導体素子収納用パッケージ
によれば容器の外表面に設けた接続パッドに容量素子の
電極を取着接続するロウ材に更に銅を１５重量％以下含
有させておくと接続パッド及び容量素子の電極に対する
ロウ材の濡れ性が大きく改善され、その結果、接続パッ
ドに容量素子の電極をロウ材を介して強固に取着接続さ
せることができる。
によれば容器の外表面に設けた接続パッドに容量素子の
電極を取着接続するロウ材に更に銅を１５重量％以下含
有させておくと接続パッド及び容量素子の電極に対する
ロウ材の濡れ性が大きく改善され、その結果、接続パッ
ドに容量素子の電極をロウ材を介して強固に取着接続さ
せることができる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】図１に示す半導体素子収納用パッケージの要部
拡大断面図である。
拡大断面図である。
１・・・・・絶縁基体 ２・・・・・蓋体 ３・・・・・半導体素子 ４・・・・・容器 ５・・・・・メタライズ配線層 ５ａ・・・・接続パッド ８・・・・・容量素子 ８ａ・・・・容量素子の電極 ９・・・・・ロウ材
Claims (2)
- 【請求項１】内部に半導体素子を収容するための空所を
有する容器の外表面に、内部に収容する半導体素子の電
源電極及び接地電極に接続される接続パッドを形成する
とともに該接続パッドに容量素子の電極をロウ材を介し
て取着して成る半導体素子収納用パッケージであって、
前記ロウ材を１０重量％乃至７０重量％の銀と、１０重
量％乃至７５重量％のアンチモンと、１０重量％乃至５
０重量％のインジウム及び／又は錫を含有する合金で形
成したことを特徴とする半導体素子収納用パッケージ。 - 【請求項２】前記ロウ材に銅を１５重量％以下含有させ
たことを特徴とする請求項１に記載の半導体素子収納用
パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20309995A JP3193276B2 (ja) | 1995-08-09 | 1995-08-09 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20309995A JP3193276B2 (ja) | 1995-08-09 | 1995-08-09 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0951069A true JPH0951069A (ja) | 1997-02-18 |
| JP3193276B2 JP3193276B2 (ja) | 2001-07-30 |
Family
ID=16468373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20309995A Expired - Fee Related JP3193276B2 (ja) | 1995-08-09 | 1995-08-09 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3193276B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114664771A (zh) * | 2022-02-14 | 2022-06-24 | 致瞻科技(上海)有限公司 | 新型半导体电容封装结构及其封装方法 |
-
1995
- 1995-08-09 JP JP20309995A patent/JP3193276B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114664771A (zh) * | 2022-02-14 | 2022-06-24 | 致瞻科技(上海)有限公司 | 新型半导体电容封装结构及其封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3193276B2 (ja) | 2001-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08139269A (ja) | 半導体素子収納用パッケージ | |
| JP3193276B2 (ja) | 半導体素子収納用パッケージ | |
| JP2962951B2 (ja) | 半導体素子収納用パッケージ | |
| JP2958201B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813072B2 (ja) | 半導体素子収納用パッケージ | |
| JP2801449B2 (ja) | 半導体素子収納用パッケージ | |
| JP3323014B2 (ja) | 半導体素子収納用パッケージ | |
| JP2873105B2 (ja) | 半導体素子収納用パッケージ | |
| JP3441199B2 (ja) | 半導体素子収納用パッケージ | |
| JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
| JP3464136B2 (ja) | 電子部品収納用パッケージ | |
| JP3187291B2 (ja) | 半導体素子収納用パッケージ | |
| JP2948990B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813074B2 (ja) | 半導体素子収納用パッケージ | |
| JP3462072B2 (ja) | 電子部品収納用容器 | |
| JP2813073B2 (ja) | 半導体素子収納用パッケージ | |
| JP2958211B2 (ja) | 半導体素子収納用パッケージ | |
| JP2784094B2 (ja) | 半導体素子収納用パッケージ | |
| JP3187239B2 (ja) | 半導体素子収納用パッケージ | |
| JP2750256B2 (ja) | 半導体素子収納用パッケージ | |
| JP2685159B2 (ja) | 電子部品収納用パッケージ | |
| JP2543236Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3176246B2 (ja) | 半導体素子収納用パッケージ | |
| JP2784095B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0955446A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |