JPH09508992A - 集積回路試験装置及び試験法 - Google Patents

Abstract

(57)【要約】 たとえば数百万個のトランジスタを有するマイクロプロセッサなどの超大規模集積回路の試験方法である。最初に、１組の疑似ランダム試験パターンを選択する（１２）。集積回路の設計時に、集積回路を機能ユニットに区分化して（１０）、各ユニットを、試験パターンによって検証し（１４）、試験する（１３）ように設計する。試験モード中は、集積回路のすべてのユニットが並列で試験パターンを受け取る（１６）。各ユニットからの出力はシグネチャ・レジスタに結合される。試験パターンの供給後、シグネチャ・レジスタの内容を検査する。この試験方法は、多くの集積回路を同時に試験するのに適している。

Description

【発明の詳細な説明】 集積回路試験装置及び試験法発明の背景 １．発明の分野 本発明は集積回路試験の分野に関する。 ２．従来の技術 集積回路の製造時点およびより大きなアセンブリに組み込む前の集積回路の試 験は非常に大切である。たとえばマイクロプロセッサは、高くつくコンピュータ の修理を避けるためだけでなく、コンピュータ搭載後のマイクロプロセッサの試 験はより困難になるため、コンピュータに組み込む前に入念に試験する必要があ る。 Ｖａｎ Ｎｏｓｔｒａｎｄ Ｒｅｉｎｈｏｌｄ出版のＷａｙｎｅ Ｎｅｅｄｈ ａｍによるＴｅｓｔａｂｌｅ ＡＳＩＣ Ｄｅｖｉｃｅｓの第４章および第５章 に、いくつかの集積回路試験技法が概説されている。また、米国特許第３６４３ １５６号、第３９２７３７１号、および第４６３５２１８号も参照されたい。 マイクロプロセッサおよびその他の集積回路のほとんどは、格納応答検査装置 で試験される。これらの検査装置には、マイクロプロセッサの入力値として使用 される１とゼロのパターンが、マイクロプロセッサから出力されることが期待さ れる正しい出力値のパターンと共に格納された大容量メモリが組み込まれている 。パターンは、通常使用する入力端末または特別なスキャンイン、スキャンアウ トポートを介して被験素子（ＤＵＴ）に供給することができる。この試験のため に、マイクロプロセッサの設計の検証に使用される試験ベクトルのサブセットが 選択されることが多い。たとえば、１億のベクトルを使用して集積回路の設計を 検証する場合、製造時の各マイクロプロセッサの試験に１千万のベクトルを使用 する。 ３００万程度のトランジスタを備えたマイクロプロセッサは、一般に、製造後 、数百万ドルの費用がかかる格納応答検査装置によって１５〜２５秒間試験され る。（この試験の一部は、マイクロプロセッサをパッケージ化した後、ウエハと 部品 をプローブすることによって行われる。）したがって大規模集積回路には多くの 検査装置が必要であり、超大規模集積回路は製造に要する総資本費用のかなりの 部分を検査装置の費用が占める場合がある。 集積回路のトランジスタの数が増えるに従って、必要な試験時間も増える。た とえば、６００万ないし７００万個のトランジスタを備えるマイクロプロセッサ の場合、やはり数百万ドルの費用がかかる格納検査装置上で推定３０〜４５秒を 要する。実際に、現行の検査方法を使用すると、１千万個のトランジスタを備え るマイクロプロセッサを試験する費用はダイ（パッケージングを除く）の製造コ スト以上になると見積もられる。 以下でわかるように、本発明は試験費用を大幅に低減する。発明の概要 本発明では、集積回路の試験容易性は回路の設計当初からの考慮事項である。 集積回路を機能ユニットまたはブロックに区分化し、各ユニットを同じ１組の疑 似ランダム・パターンによって試験するように設計する。このパターンは、回路 の設計の初期ステップとして選択され、設計全体を通じて設計を検証するために 使用される。このパターン（またはサブセット）は、後で製造中の試験に使用さ れる。集積回路には、試験モードが組み込まれ、各ユニットが試験パターンを並 列で受け取ることができるようになっている。各ユニットは、多重入力シグネチ ャ・レジスタ（ＭＩＳＲ）を備える。試験中、各入力パターンに対する各ユニッ トの応答がそのシグネチャ・レジスタにハッシュされる。試験シーケンスの完了 後、すべてのシフト・レジスタの内容が標準ＩＥＥＥＰ１１４４９．１配列で順 次に読み出され、正しいレジスタ・パターンと比較される。 重要なのは、試験中に試験パターンが順次に供給されるときに被験素子（ＤＵ Ｔ）の出力を監視しないことである。このため、試験ベクトルを多くのＤＵＴに 同時に適用することができる。したがって、各集積回路内のユニットを並列で試 験できるだけでなく、多くの集積回路自体を同時に試験する。試験パターンの供 給後、試験結果の検査は比較的高速な処理である。たとえば、各ＤＵＴから４０ ０ビットがシフト・アウトされ、同時に１００個のＤＵＴが試験される場合、す べてのシグネチャ・レジスタの内容の検査に数秒しかかからない。図面の簡単な説明 第１図は、本発明の試験方法を高水準で示すフロー・チャートである。 第２図は、従来技術のマイクロプロセッサを示すブロック図である。 第３図は、本発明の改良を加えた第２図のマイクロプロセッサを示すブロック 図である。第３図のマイクロプロセッサの各ユニット間の相互接続は、マイクロ プロセッサの平常（非試験）動作用の接続である。 第４図は、本発明の改良を加えた第２図のマイクロプロセッサを示すブロック 図である。ただし、この図では、マイクロプロセッサの機能ユニット間の接続は 試験用の接続である。 第５図は、同時に複数のマイクロプロセッサを試験する本発明による試験を示 す図である。 第６図は、シグネチャ・レジスタを含む本発明の改良を加えた第２図のマイク ロプロセッサの１つの機能ユニットを示す図である。 第７図は、本発明の試験方法を集積回路の初期設計に組み込む様子を示すため の電気配線略図である。 第８図は、本発明の試験方法を組み込むための、第７図に示す手法の代替手法 を示す電気配線図である。本発明の詳細な説明 超大規模集積回路にとって特に有用な集積回路の試験方法および装置について 説明する。以下の説明では、本発明を十分に理解することができるように、いく つかの特定のユニットを有するマイクロプロセッサなど特定の詳細を記載する。 しかし、当業者には、これらの特定の詳細がなくても本発明を実施することがで きることが明らかであろう。他の場合には、本発明が不要に不明瞭にならないよ うに、周知の試験実施形態および周知の回路に関する特定の詳細は記載していな い。 本発明の方法 第１図を参照すると、同じレベルに２つのステップが示され、並列で行うこと ができることが図示されている。以下で説明するステップ１２は、疑似ランダム 試験パターンを設定するステップを含む。他方の並列ステップ（ステップ１０） は、集積回路を、並列で試験する機能ユニットに区分化するステップである。こ の区分化は、多くの集積回路の設計においてある程度まで通常行われている。た とえば、マイクロプロセッサは、命令デコーダ、算術論理演算回路、浮動小数点 ユニット、アドレス変換ユニットなど複数の機能ユニットを含むと考えられる。 これらのユニットは、本発明によって実現されるように並列で試験するのに適し ている。 しかし、特定の集積回路内のある種の機能ユニットは、本発明によって実現さ れる試験に適していない。たとえば、プログラマブル論理アレイ（ＰＬＡ）は、 疑似ランダム・パターンでは有効に実施することができず、したがって集積回路 のこのユニットは他の試験を必要とする。ＲＡＭの場合は、周知の組込み自己テ スト（ＢＩＳＴ）を使用するか、ＲＡＭまたは疑似ランダム・パターンでは試験 できないその他のユニットを試験するための特殊な試験パターンが必要である。 本発明を実施する最初のステップは、集積回路の設計の検証と、製造中に行わ れる試験の両方に使用する１組の疑似ランダム試験パターンを設定することであ る。複雑なマイクロプロセッサの場合、たとえば４０億の試験パターンを使用す る。１の割合が高いグループ、ゼロの割合が高いグループ、遷移の多いグループ 、特定のフィールドにのみ遷移があるグループ、シフトまたはウォーク・パター ンを有するグループなどいくつかのグループの試験パターンを選択する。パター ンの各グループはアルゴリズムを使用して生成することができるため、パターン を記憶する必要はない。重要なのは、疑似ランダム・パターンのシーケンスが再 現可能であることである。第１図のステップ１２に、これらの試験パターンの選 択と生成が示されている。 集積回路の各ユニットを集積回路内でその機能を実行するように設計するとき 、同時にステップ１２で選択されたパターンによって試験されるように設計する 。これに必要なのは、パターンによって励振されたときに各ユニットが決定論的 に機能することであり、さらに各ユニットがパターンによって完全に励振される こ とである。パターンによる試験可能性を確実にするだめ、たとえば、状態機械に おける不正状態の後で発生する可能性があるブロッキングを防止するように追加 する回路素子について、第７図および第８図と関連して説明する。 各ユニットを設計するとき、ステップ１４で示すようにその設計を試験パター ンを使用して検証する。これには一般に、設計がパターンによって確実に検証可 能かつ試験可能となるようにするために、線１５で示すように各ユニットの一部 を再設計することが必要になる。 各ユニットの設計にシグネチャ・レジスタを組み込んで、後述するようにユニ ットの出力を組み合わせて記憶することができるようにする。 検証と試験は各ユニットが単独で、すなわち他のユニットからの入力なしで行 われることを銘記されたい。これは、機能集積回路に他のユニットからの入力が 必要な、ユニットの平常動作とは異なる。したがって、検証および試験時には、 後述するようにそのために集積回路内で追加のパターンの生成を必要とする場合 であっても、ユニットのすべての入力端にパターンを供給する。 集積回路の設計と製作が完了した後、ステップ１６で示すようにパターンを使 用して集積回路内の機能ユニットを並列で試験する。典型的には、設計検証に使 用されるパターンの組全体を製造後の試験に使用するのではなく、そのサブセッ トを使用する（たとえば４０億のうちの１０億のパターンを試験に使用する）。 マイクロプロセッサへの本発明の組込み 次に第２図を参照すると、算術論理演算ユニット（ＡＬＵ）２０、アドレス変 換ユニット（ＡＴＵ）２２、浮動小数点ユニット（ＦＰＵ）２５、命令デコード ・ユニット２４、およびバス・ユニット２３を有する従来技術の集積回路マイク ロプロセッサが図示されている。バス・ユニット２３は、バス２６を介してＡＬ Ｕ、ＡＴＵ、ＦＰＵ、およびデコード・ユニットと交信する。バス２６は典型的 には複数の線を含み、バス・ユニットからの出力を受け取る線とバス・ユニット に入力を送る線がある。さらに、たとえばバス・ユニットからデコード・ユニッ ト２４に直接命令を伝えることができるバス２７や、デコードされた命令を表す 信号をそれぞれＦＰＵ２５およびＡＬＵ２０に搬送することができるバス２８お よび２９などのユニット間の他の結合も図示されている。ＡＬＵ２０とＡＴＵ２ ２の間にバス２１を含む他の経路が図示されており、たとえば仮想アドレスおよ び制御信号を送信することができる。バス・ユニット２３は、アドレス線、入出 力データ線３０、および制御線３１などの外部線への結合を行う。 第２図のマイクロプロセッサは、第１図のステップ１２で示すように機能ユニ ットに区分化されている。機能ユニットへの区分化は、第２図に示す以外のもの も使用することができる。たとえば、デコード・ユニット２４がＰＬＡを含む場 合、ＰＬＡは別個のユニットとみなすことができ、前述のように、ＢＩＳＴを使 用して別に試験することができる。さらに、第２図のマイクロプロセッサは、本 発明の説明を助けるために図示されている。マイクロプロセッサは、キャッシュ ・メモリなど他のユニットや、図示されている以外の多くの接続を有することが できる。他の集積回路も、本発明を実施するために同様に機能ユニットに分割さ れることになる。 次に第３図を参照すると、再び第２図のマイクロプロセッサが図示されている が、この場合は本発明の改良が加えられている。第２図の各ユニットが第３図に も図示されている。第２図のＡＬＵ２０は第３図ではＡＬＵ２００として図示さ れている。ＡＬＵ２００は、本発明に従って設計されると、前述のように疑似ラ ンダム・パターンによる検証と試験を可能にする特定の論理回路が追加されるた め、典型的には第２図のＡＬＵ２０と同じではない。同じことは第３図の他のユ ニットにも適用される。 本発明によって、試験する各ユニットに多重入力シグネチャ・レジスタ（ＭＩ ＳＲ）を結合する。したがって、第３図に示すようにＡＬＵ２００はＭＩＳＲ２ ０１に結合され、ＡＴＵ２２０はＭＩＳＲ２２１に、ＦＰＵ２５０はＭＩＳＲ２ ５１に、命令デコード・ユニット２４０はＭＩＳＲ２４１に結合されている。各 ＭＩＳＲは、当技術分野で周知のように、データを直列にシフト入力およびシフ ト出力することができるシフト・レジスタを備える。ＭＩＳＲはマイクロプロセ ッサのテスト・アクセス端子３２および３４に直列に接続されている。現在のと ころ好ましい実施形態ではこれらのポートは、ＩＥＥＥ Ｐ−１１４９．１で指 定されている標準テスト・アクセス・ポートである。 シフト・レジスタにおけるシフトを起動する信号が線３３に結合され、シフト の同期をとるためのクロック信号が線３５に結合される。第３図に示す配置構成 では、試験の開始時に線３２からすべてゼロなどの所定のパターンをＭＩＳＲに シフト入力することができる。試験が完了した後、ＭＩＳＲに残っているパター ンが線３４で（直列に）シフト出力され、各ＭＩＳＲの内容を検査することがで きる。 以下でわかるように各ＭＩＳＲは、並列入力を受け取るポートを有する。各Ｍ ＩＳＲは一般に異なる数の入力を有する。入力の数は、そのそれぞれのユニット からの出力の数に対応する。たとえば、ＡＴＵ２２０が平常動作でバス２６０に ３０の出力を送る場合、ＭＩＳＲ２２１は３０の入力を有することになる。 場合によっては、特定のユニットがきわめて多くの出力を有することがある。 ある出力を他の出力と組み合わせてＭＩＳＲにおいて必要な段数を減らすことが できる。たとえば、１つのユニットからの２つの出力の排他的論理和をとって、 必要な段数を１つ減らすことができる。 バス・ユニット２３０にはＭＩＳＲが結合されていない。試験中にバス３０お よび３１からのすべての試験パターンがこのユニットを介して他のユニットに結 合されるため、このユニットは機能的に試験される。さらに、バス・ユニットま たは他の入出力ユニットなどの特定の装置に特別なパターンまたは他の試験を使 用することができる。 第３図に示すユニット間の相互接続は、第２図と同じである。この相互接続は 、マイクロプロセッサがその平常（非試験）動作に使用するものである。したが って、命令がバス・ユニット２３０からバス２７０を介して命令デコード・ユニ ット２４０に結合され、デコードされた信号がバス２８０および２９０を介して ユニット２５０および２００に送られる。平常動作中は、このマイクロプロセッ サは第２図のマイクロプロセッサと同じように動作する。前述のように、追加の 回路がある場合があるが、それらの回路はユニットの全体的機能を変えない。第 ２図と第３図のユニットのもう一つの相違は、各ユニット（ユニット２３０を除 く）からの出力が他のユニットに結合されるほかに、ＭＩＳＲにも結合される点 である。たとえば、平常動作中にＡＬＵ２００からの出力はバス２１０でＡＴＵ ２２０に接続されると共にＭＩＳＲ２０１にも結合される。平常動作中、ＭＩＳ Ｒへ の入力は使用されない。 第４図に、本発明による試験時の第３図のマイクロプロセッサを図示する。試 験モード信号（３３上の信号とは異なる信号）が供給されると、第３図に示すユ ニット間の結合は第４図に示す構成に変わる。第４図では、ＡＬＵ２００、ＡＴ Ｕ２２０、ＦＰＵ２５０、およびデコード・ユニット２４０がバス・ユニット２ ３０に結合され、バス３０および線３１に供給された試験パターンを各ユニット が並列に受け取る。 ＦＰＵ２５０は平常動作中、バス３０のすべての線と制御線３１のうちの２本 の線とに結合され、それらの線から入力を受け取る。試験中は、第４図に示すよ うにＦＰＵ２５０は、バス・ユニットからＦＰＵ２５０が平常動作時に結合され るバス３０内のすべての線と、制御線３１のうちの２本の線から試験パターンが 適用された入力を受け取る。また、ＡＴＵ２２０は、平常動作時にバス３０内の すべての線と線３１の制御線のうちの３本から入力を受け取ると仮定すると、試 験時には第４図に示すように、これらの線に加えられた試験パターン入力を受け 取ることになる。以下で第６図に関連して詳述するように、たとえば通常はＦＰ Ｕ２５０が第３図のバス２８０を介してユニット２４０から受け取る入力が、試 験パターンから直接、または試験パターン信号と組み合わせて供給され、追加の 信号が供給される。 本発明で行われる試験の概要は、第４図から容易にわかる。まず、マイクロプ ロセッサに試験モード信号を供給して、試験モードにし、第４図に示す接続を設 定する。線３３および３５にそれぞれＭＩＳＲ試験信号とクロック信号を供給す ることにより、すべてのシグネチャ・レジスタへの入力が順次にＭＩＳＲ２０１ 、２０２、２２１、２５１、および２４１にクロック入力される。これによって 、シフト・レジスタが所定の状態、たとえばすべてゼロになる。一般には、ここ で所定のパターンを供給して、すべての非組合せ回路（たとえば状態機械、レジ スタ）を周知の状態にする。次に試験パターンをマイクロプロセッサが使用する クロック信号とともにバス３０および線３１に供給する。試験パターン入力は、 ユニット２００、２２０、２４０、および２５０に同時に供給される。各入力に ついて、各ユニットが出力を生成し、それがそれぞれのシグネチャ・レジスタに 結 合される。シグネチャ・レジスタに結合された信号は、後述するようにリニア・ フィードバックと共にハッシュされて多重誤りのマスキングを防ぐ。すべての試 験パターンがこれらのユニットと結合された後、シグネチャ・レジスタの内容が クロック出力され、検査される。これらのパターンが既知の正しいパターンと比 較され、マイクロプロセッサが無欠陥であるか否かが判断される。（設計工程中 に、典型的には各ユニットがシミュレーションされる。このシミュレーションは 試験パターンを使用して誘導される。これを行うと、各ユニットからの出力がわ かり、それぞれのシグネチャ・レジスタの内容もわかる。） ＡＬＵとそのシグネチャ・レジスタ 第６図に、第３図および第４図のＡＬＵ２００が、それに関連するシグネチャ ・レジスタ２０１および本発明と共に使用するその他の回路と共に図示されてい る。平常動作中は、第３図に示すように、ΛＬＵはバス２６０から入力を受け取 り、バス２６０に出力を送る。これは第２図で入力線６１および出力線６２とし て示されている。また、第３図に示すようにΛＬＵ２００はバス２９０から入力 を受け取る。バス２９０は、第６図に示すようにディマルチプレクサ（ＤＭＵＸ ）６０に結合されている。ＤＭＵＸの出力が結合されて、ＡＬＵ２００に入力を 供給する。やはり第６図に、ＡＬＵ２００をＡＴＵ２２０に結合するバス２１０ が示されている。 まず、第６図で、ＡＬＵ２００からのすべての出力、特に線６２およびバス２ １０がシグネチャ・レジスタ２０１に結合されていることに留意されたい。線６ ２は、第３図のバス２６０に出力を供給するほかに、レジスタ２０１に入力を供 給する。これらの入力はレジスタ２０１のＸＯＲゲートに結合されているのが図 示されている。同様に、バス２１０は、ＡＴＵ２１０に結合されているほかに、 レジスタ２０１に入力を供給する。バス２１０の各線がやはりシグネチャ・レジ スタのＸＯＲゲートに結合されている。したがって、図の実施形態の場合、ＡＬ Ｕ２００のすべての出力についてシグネチャ・レジスタ２０１への入力が１つず つある。 ＡＬＵ２００の平常動作中は、バス２９０からの信号は単にＤＭＵＸ６０を介 してＡＬＵに渡されるに過ぎない。試験が開始されると、ＤＭＵＸ６０に試験モ ード信号が供給されて、バス２９０が切り離され、バス・ユニット２３０からの 入力がＡＬＵ２００に結合される。同様に、バス２１０をＡＴＵ２２０およびそ の他のＤＭＵＸから切り離して、第４図の結合を実現する。 平常動作中は、バス２９０からＡＬＵ２００への入力は、バス・ユニットから の入力ではないことに留意されたい。このため、試験中は、試験パターンに直接 関係のある他の入力を使用しなければならない。場合によっては、線２６０ａか ら２６０ｎのように、バス・ユニットを通過した後の入力パターンが直接ＤＭＵ Ｘ６０に結合される。試験中のＡＬＵ２００への他の入力は、ゲート６４によっ て線２６０ａ上の信号と２６０ｎ上の信号との排他的論理和をとることによって 得られる。試験中のＡＬＵへのさらに他の入力は、ゲート６３による線２６０ｂ 上の信号と線２６０ｎ上の信号との論理積である。バス２６０上の信号はバス３ ０および線３１に供給される試験パターンであるため、試験中にＤＭＵＸ６０を 介してＡＬＵ２００に供給される入力は、常に、集積回路に供給される特定の試 験パターンの直接作用である。 多重入力シグネチャ・レジスタ２０１は、状態６５および６６など、それぞれ が排他的論理和ゲートによって区切られた複数の段を含む。レジスタへの入力（ ＡＬＵ２００の出力）はそれぞれ１つのゲートに結合される。各ゲートへの他の 入力は、直前の段に格納されている１またはゼロである。ゲートによっては第３ の入力である、レジスタの最後の状態に格納されたビットを有するものがある。 各ゲートの出力は、それぞれの段に格納される。たとえば、ゲート６７の出力は 段６６に（ＳＲＩ）に格納される。 排他的論理和ゲートの中には、線６８を介するゲート６７で図示されているよ うにフィードバックを受け取るものと、ゲート６９で図示されているようにフィ ードバックを受け取らないものがある。この選択的フィードバックを使用して、 従来の技術で周知の多項式を実現する。これによって、１つの誤りが他の誤りを マスクする確率が減り、実際にはその見かけの正しさが多重誤りによるものであ る場合にシグネチャ・レジスタの内容が正しく見える確率が少なくなる。誤りカ バーレッジの確率とＭＩＳＲのその他の特性に関する説明は、Ｅｄｉｒｉｓｏｏ ｎｙａおよびＲｏｂｉｎｓｏｎによる”Ａｌｉａｓｉｎｇ Ｐｒｏｐｅｒｔｉｅ ｓ ｏｆ Ｃｉｒｃｕｌａｒ ＭＩＳＲｓ”（Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃ ｔｒｏｎｉｃ Ｔｅｓｔｉｎｇ Ｔｈｅｏｒｙ ａｎｄ Ａｐｐｌｉｃａｔｉｏ ｎ（ＪＥＴＴＡ），Ｖｏｌ．４，Ｎｏ．２，Ｍａｙ １９９３，Ｋｌｕｗｅｒ Ａｃａｄｅｍｉｃ Ｐｕｂｌｉｓｈｅｒｓ，ｐｐ．１５１−１５７）に記載され ている。 第６図には図示されていないが、前述のようにレジスタの内容を読み取るため に、レジスタの各段の内容は直列にシフト出力することができる。また、レジス タを初期設定するためにデータをシフト入力することができる。 テスト可能性の組込み 前述のように、集積回路で使用する回路を設計するときは、疑似ランダム・パ ターンによって設計を検証し、回路を試験することができるように設計する必要 がある。第７図および第８図にこれを行う様子を示す。４個のフリップフロップ （１６通りの可能な状態）を有する状態機械を考えてみる。状態のうちの７通り の状態は不正である。疑似ランダム・パターンによって、状態機械に不正状態を とらせ、それによって状態機械によって制御される回路の試験をブロックする。 第７図に、３個のＤフリップフロップ７１、７２、および７３が図示されてい る。フリップフロップ７１のＱ出力がＯＲゲート７４を介してフリップフロップ の７２のＤ出力と結合される。フリップフロップ７２のＱ出力もＯＲゲートの入 力に結合される。フリップフロップ７２のＱ出力は、ＮＡＮＤゲート７５に結合 される。このゲートには入力”Ａ”も結合される。フリップフロップ７１のＤ端 子に”Ｂ”入力信号が結合される。”Ｃ”信号（フリップフロップ７３のＱ端子 ）がマイクロプロセッサ内の他の回路を駆動する。 ゲート７４からのハイ出力によってフリップフロップ７２のＱ出力がハイにな る。これが起こると、フリップフロップ７２は常にそのＱ端子をハイにする。次 に７５のＱ端子がローになり、このロー信号がＮＡＮＤゲート７５の１つの入力 に供給される。これらの条件のもとでは、Ａ入力がどのような状態であってもＮ ＡＮＤゲート７５の出力は常にハイになる。これによってＣ信号が一定の状態を 維持し、Ｃ信号によって駆動されるどの回路も動作しない。疑似ランダム・パタ ーンでは、このブロックは恐らく最初のわずかの試験パターンについて起こった 後でブロックが起こり、それによってＣ信号により駆動される回路の動作が阻止 される。 このブロックは、試験中にフリップフロップを周期的にリセットするだけで簡 単に回避することができる。たとえば、回路によってフリップフロップを、たと えば５０試験パターンごとにリセットし、それによってＣ信号を保証することが できる。 これは、疑似ランダム・パターンによって検証と試験を行うことができるよう にする集積回路のユニットの設計の一例に過ぎない。その他の例も当業者には明 白であろう。 第８図は、第７図に図示したブロックを阻止する他の手法である。第８図には 、再び第７図のフリップフロップ７２とＯＲゲート７４が示されている。しかし 、今度はＯＲゲート７４の出力はＡＮＤゲート８０を介してフリップフロップ７ ２のＤ端子に結合されている。ＡＮＤゲート８０への他方の入力である線８１は ハイに維持され、それによって平常動作中にＡＮＤゲート７４の出力がフリップ フロップ７２まで通過することができる。しかし試験中は、線８１を周期的にロ ーにして、フリップフロップ７２をそれ自体の出力から解放することができる。 この場合も、たとえば１０番目の入力パターンごとにこれを行うことができる。 ＩＣの同時試験 本発明によって集積回路を製作した後は、その集積回路を他の同様の集積回路 と共に、第５図に示すように同時に試験することができる。第５図には、パター ン発生器５０から試験パターンを受け取るように結合されたマイクロプロセッサ ５１、５２、および５３などの、同じであると推定される複数のマイクロプロセ ッサが図示されている。図示されていないが、パターン発生器または他の手段を 使用して、被験マイクロプロセッサに電力を供給することができ、クロック信号 、試験モード信号、マイクロプロセッサおよびＭＩＳＲを所定の状態に初期設定 する特別なパターン、および、たとえばＰＬＡを試験するのに必要な特別な試験 パターンを供給することができる。この初期設定と予備試験の後、マイクロプロ セッサは疑似ランダム試験パターンのシーケンスを同時に受け取る。マイクロプ ロセッサに試験パターンが供給された後、各マイクロプロセッサからシグネチャ ・ レジスタに格納されたデータがアナライザ５４によって正しい試験パターンと比 較される。欠陥のあるマイクロプロセッサはそのシグネチャ・レジスタに正しい データ・パターンが格納されないため、この試験過程によって、試験に合格しな かったマイクロプロセッサを迅速に識別することができる。 したがって、以上、超大規模集積回路にとって特に有用な試験方法を開示した 。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ， ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＭＷ，ＳＤ，ＳＺ)，ＡＭ， ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，Ｃ Ｎ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ ，ＨＵ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ， ＬＲ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＮ，ＭＷ，Ｎ Ｌ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ ，ＳＩ，ＳＫ，ＴＪ，ＴＴ，ＵＡ，ＵＺ，ＶＮ

Claims (1)

1. 【特許請求の範囲】 １．回路の少なくとも一部を機能ユニットに区分化するステップと、 １組の疑似ランダム試験パターンを選択するステップと、 疑似ランダム・パターンによって試験されるように各ユニットを設計するステ ップと、 各ユニットにメモリを設けるステップと、 各ユニットからの出力をそのメモリに結合するステップと、 試験パターンがユニットに同時に結合されるようにして集積回路上に試験モー ドを適用するステップと、 メモリからデータを読み取る機構を設けるステップと を含む集積回路の設計方法。 ２．集積回路の製作の前に試験パターンによってユニットの設計を検証するステ ップを含む請求項１に記載の方法。 ３．各ユニットが入力信号に対するユニットの応答を記録するシグネチャ・レジ スタを備える複数の機能ユニットと、 ユニットに対して入力信号として供給されると同じ１組の所定の試験パターン に応答する各ユニットと、 所定の試験パターンを受け取り、試験パターンをユニットに並列で結合するバ スと、 シグネチャ・レジスタの内容を読み取る試験機構と を備える集積回路。 ４．試験パターンをユニットに並列に結合するバスが、集積回路に信号が供給さ れると選択されることを特徴とする請求項２に記載の集積回路。 ５．シフト・レジスタの内容を端子で読み取ることができるようにシグネチャ・ レジスタが集積回路上の端子に直列に結合されている請求項４に記載の集積回路 。 ６．各シグネチャ・レジスタがリニア・フィードバックを含む請求項５に記載の 集積回路。 ７．試験パターンが疑似ランダムである請求項１または請求項６に記載の集積回 路。 ８．集積回路の試験可能性を実現する方法であって、 各パターンが複数のビットを含む１組の疑似ランダム試験パターンを選択する ステップと、 集積回路の少なくとも一部を複数の機能ユニットに区分化するステップと、 各ユニットが各パターンのビットのうちの少なくともいくつかを受け取るよう に集積回路に試験パターンを供給するステップと、 ビットに対する各ユニットの応答を表す信号を格納するステップと、 各機能ユニットが試験パターンによって確実に試験可能にさせるステップと、 応答を表す格納された信号を検査するステップと を含む方法。 ９．試験パターンを供給するステップが、少なくとも１つのアルゴリズムから試 験パターンを生成するステップを含む請求項７に記載の方法。 １０．格納ステップがシグネチャ・レジスタに格納するステップを含む請求項９ に記載の方法。 １１．入力試験パターンに対する応答を格納する複数の多重入力シグネチャ・レ ジスタを備える集積回路の改良型試験方法であって、 集積回路の少なくとも一部を少なくとも２つの機能ユニットに区分化し、それ ぞれの機能ユニットが異なるシグネチャ・レジスタに出力を与えるように結合す るステップと、 各ユニットを同じ１組の試験パターンによって確実に試験できるようにするス テップと、 ユニットの応答が各ユニットのそれぞれのシグネチャ・レジスタに格納される ように試験パターンの組を同時に適用するステップと、 ユニットに試験パターンを供給した後でシグネチャ・レジスタの内容を検査す るステップと を含む方法。 １２．試験パターンの組が疑似ランダムである請求項１１に記載の方法。 １３．疑似ランダム・パターンがアルゴリズムによって生成される請求項１２に 記載の方法。 １４．複数の機能ユニットを有する集積回路の試験装置であって、 試験モードが選択されると、回路に供給する入力試験パターンを各ユニットに 送るバスと、 バスから入力試験パターンを受け取り、試験パターンを処理して出力信号を出 すように結合された各ユニットと、 それぞれ対応するユニットからの出力信号を受け取り、その対応するユニット に試験シグネチャを供給する各ユニットに設けた格納手段と、 格納手段に結合され、各ユニットから試験シグネチャを読み出す読み出し手段 と を備えた改良。