JPH0950261A - 液晶駆動回路 - Google Patents

Abstract

(57)【要約】 【課題】 複数ドット同時サンプリング方式で駆動する
駆動回路において、特定周波数の利得を制限して駆動回
路の消電力化を図った液晶駆動回路を提供する。 【解決手段】 本発明の液晶駆動回路１は、入力端子
２、入力映像信号を例えばＲ、Ｇ、Ｂのセパレード信号
に変換するデコーダ３、本発明の特徴事項でありサンプ
リング周波数の二分の奇数倍で利得を低下させるパワー
セーブ用の櫛形フィルタ４、３チャンネルのサンプルホ
ールド回路５、６、７、ＡＣアンプ８、９、１０、バッ
ファ回路１１、１２、１３、各種制御信号を生成するタ
イミングジェネレータ１４、そして液晶表示パネル１５
で構成される。 【効果】 従来の複数ドット同時サンプリング方式型の
液晶駆動回路に比して、消費電力を低減することが可能
となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばカメラ一体
型ＶＴＲや液晶プロジェクタ装置に用いられる液晶表示
パネルを駆動する液晶駆動回路に関し、更に詳しくは、
液晶表示パネルへの映像信号の書き込みに際して、特定
周波数の利得を制限して回路の消電力化を図った液晶駆
動回路に関するものである。

【０００２】

【従来の技術】近年、カメラ一体型ＶＴＲや液晶プロジ
ェクタに代表される液晶表示パネル付き機器の普及とと
もに、液晶表示パネルへの高性能化の要求が高まり、液
晶表示パネルの高解像度化や高画質化が進んでいる。液
晶表示パネルにおいては、特に、多結晶シリコンを活性
層とする薄膜トランジスタ(Thin Film Transistor 以
下、単に「ＴＦＴ」と記す）では、その高速性能の高さ
から極めて短い時間内に１画素毎に順次映像信号を書き
込む点順次方式が採られている。更に、高解像度化が進
んだ液晶表示パネルにおいては信号線を予め何本かに分
割し、それらを一括して同時に書き込む方式、例えば３
ドット同時サンプリング方式が採用されている。

【０００３】液晶表示パネルを点順次方式や複数ドット
同時サンプリング方式で駆動する液晶駆動回路におい
て、液晶駆動回路側から見た液晶表示パネルの負荷容量
は、選択されている信号線の全容量Ｃsel および非選択
信号線の選択スイッチ（ＴＦＴ）までの全配線容量Ｃno
tselの和となる。更に、選択信号線の全容量Ｃsel は主
に有効表示領域における液晶の保持容量やＴＦＴの選択
ゲード線とのオーバラップ容量などで構成されており、
液晶表示パネルのインチサイズや垂直画素数の増大によ
って大きくなる値である。

【０００４】一方、非選択信号線の全容量Ｃnotselは水
平画素数が増加すれば大きくなる値である。これは、水
平画素数が増えることによって、信号ドライバ出力から
ＴＦＴまでの配線数が増加するためである。何れにし
ろ、液晶表示パネルのインチサイズや画素数が増加する
と、駆動回路側から見た負荷容量が増大し、高周波数信
号を含む映像信号を表示する際に膨大な電流を消費して
しまうという問題点があった。

【０００５】上述のように負荷容量の大きくなった液晶
表示パネルを駆動するに当たっては、その負荷容量の充
電に必要な充分な充電電流を流入しなければならず、液
晶表示パネルの負荷容量の増大に対応する充電電流を供
給する回路が必要となる。点順次方式の駆動回路では、
映像信号に包含する周波数成分に比例して充電電流を必
要とするため、低周波信号成分を多く含む一般の映像表
示では消費電力の増加は問題になりにくかった。しか
し、複数ドット同時サンプリング方式の駆動回路では、
信号周波数と充電電流が比例関係にないため、低周波信
号成分を多く含む映像表示においても大きな充電電流を
必要とし消費電力が増加するという問題点がある。

【０００６】

【発明が解決しようとする課題】本発明の課題は、高解
像度で高速駆動の液晶表示パネルを複数ドット同時にサ
ンプリングする液晶駆動回路において、低周波信号成分
主体の映像信号を表示する場合においても消費電力が増
加するという問題を解決し、駆動回路の省電力化を図っ
た液晶駆動回路を提供することである。

【０００７】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明の液晶表示パネルに映像信号を書き込む際
に複数ドットを同時にサンプリングして駆動する液晶駆
動回路では、映像信号のサブサンプリングを行うサンプ
ルホールド回路と、そのサンプルホールド回路の直前に
は、サンプリング周波数の二分の奇数倍の周波数で利得
（ゲイン）の低下する櫛形フィルタを備えた。

【０００８】本発明の液晶駆動回路の作用として、液晶
表示パネルへの映像信号の書き込みに際し、この櫛形フ
ィルタによって特定の周波数のゲインを制限するように
したため、駆動回路の消費電力を低減することができ
る。

【０００９】

【発明の実施の形態】以下、図１ないし図５を参照し
て、本発明の液晶駆動回路の実施の形態を説明する。先
ず、図１および図２を参照して本発明にかかる充電電流
の詳細を説明する。図１は本発明の液晶駆動回路にかか
る原映像信号の周波数ｆｏとサブサンプリング後の映像
信号ｆｗとの関係を示す特性図であり、図２は３ドット
同時サンプリング方式における原映像信号の周波数ｆｏ
と充電電流の平均値Ｉとの関係を示す特性図である。

【００１０】一般的な液晶表示パネルを点順次方式で駆
動するに当たり、振幅Ｖ〔Ｖ〕、周波数ｆ〔Ｈｚ〕の映
像信号を液晶表示パネルの負荷容量Ｃ〔Ｆ〕に充電しよ
うとする場合に必要な充電電流の平均値Ｉ〔Ａ〕は次式
で表すことができる。 Ｉ〔Ａ〕＝２×ｆ〔Ｈｚ〕×Ｃ〔Ｆ〕×Ｖ〔Ｖ〕 但し、Ｉ：充電電流の平均値 ｆ：映像信号の周波数 Ｃ：負荷容量 Ｖ：映像振幅 この式から点順次方式における液晶表示パネルへの充電
電流の平均値Ｉは、映像信号の周波数ｆや負荷容量Ｃお
よび映像振幅Ｖに比例して増加することが分かる。

【００１１】一方、液晶表示パネルを複数ドット同時サ
ンプリング方式で駆動する場合、充電電流の平均値Ｉと
映像信号の周波数ｆや負荷容量Ｃおよび映像振幅Ｖとの
比例関係はなくなる。この理由は、液晶表示パネルへの
映像信号の書き込みの際に行うサブサンプリング処理に
おいて書き込み映像信号の周波数変換がなされるためで
ある。具体的事例を挙げて説明するならば、表示される
べき原映像信号の周波数をｆｏ〔Ｈｚ〕、サブサンプリ
ングのパルス列の基本周波数をｆｓ〔Ｈｚ〕とし、例え
ば３８万画素程度の液晶表示パネルのドットクロックは
略３０ＭＨｚ程度であるが、この液晶表示パネルを３ド
ット同時サンプリングすればｆｓは３０ＭＨｚ×１／３
＝１０ＭＨｚとなり、この周波数を基本にして映像信号
はサンプリングされる。サブサンプリング処理を完了し
た書き込み映像信号には以下の成分が現出されることに
なる。 −ｆｓ±ｆｏ、ｆｏ、ｆｓ±ｆｏ、２ｆｓ±ｆｏ・・・ なお、実際にはアパーチャ効果やホールド効果でサブサ
ンプリング後の高域成分が減衰するため、現れる成分は
式で示した周波数のうち低域成分のみとなる。ここ
で、サブサンプリング後の映像信号の周波数をｆｗ〔Ｈ
ｚ〕として、原映像信号の周波数をｆｏ〔Ｈｚ〕との関
係を特性図で表すと図１のようになり、実際に現れる信
号成分は実線で示す部分となる。

【００１２】図１において、例えばｎドット同時サンプ
リング方式の液晶駆動回路における充電電流の平均値Ｉ
は、原映像信号の周波数をｆｏ〔Ｈｚ〕を使用して記す
と以下のようになる。 Ｉ〔Ａ〕＝２×ｆｏ〔Ｈｚ〕×Ｃ〔Ｆ〕×Ｖ〔Ｖ〕 （ｆｏ＜ｆｓ／２） Ｉ〔Ａ〕＝２×（ｆｓ−ｆｏ）〔Ｈｚ〕×Ｃ〔Ｆ〕×Ｖ〔Ｖ〕 （ｆｓ／２＜ｆｏ＜ｆｓ） Ｉ〔Ａ〕＝２×（−ｆｓ＋ｆｏ）〔Ｈｚ〕×Ｃ〔Ｆ〕×Ｖ〔Ｖ〕 （ｆｓ＜ｆｏ＜３ｆｓ／２） ・ ・ ｎ＝奇数のとき、 Ｉ〔Ａ〕＝２×（（ｎ−１）ｆｓ／２−ｆｏ）〔Ｈｚ〕×Ｃ〔Ｆ〕×Ｖ〔Ｖ〕 （（ｎ−１）ｆｓ／２＜ｆｏ＜ｎｆｓ／２） ｎ＝偶数のとき、 Ｉ〔Ａ〕＝２×（ｎｆｓ／２＋ｆｏ）〔Ｈｚ〕×Ｃ〔Ｆ〕×Ｖ〔Ｖ〕 （（ｎ−１）ｆｓ／２＜ｆｏ＜ｎｆｓ／２） 但し、ｆｏ：原映像信号の周波数 ｆｓ：サブサンプリングのパルス列の基本周波数 となり、ここで、・・等の式番号は図１に付加した
グラフ番号に対応する関係となる。

【００１３】図２において、液晶表示パネルへの充電電
流の平均値Ｉは、図示の如く原映像信号の周波数ｆｏが
ｆｓ／２、３ｆｓ／２・・と、ｆｓ／２の奇数倍の時に
最大となり、ｆｓ／２の偶数倍のときに最小となる。ま
た、充電電流の最大値はｆｓ×Ｃ×Ｖの値となる。本発
明はこのような点に着目して液晶駆動回路の低消費電力
化を実現しようとするものであり、以下その具体例を説
明する。

【００１４】次に、図３および図４を参照して本発明の
液晶駆動回路の具体例を説明する。始めに、図３を参照
して本発明の液晶駆動回路の構成を説明する。図３は本
発明の液晶駆動回路を示すブロック構成図であり、図４
は本発明の液晶駆動回路に使用される櫛形フィルタの特
性を示す特性図である。なお、図における構成要素は、
「Ｓ／Ｈ」「ＡＭＰ」「ＢＵＦＦ．」「ＴＧ」「ＳＷ」
等で略記して示した。

【００１５】図３において、符号１は本発明の液晶駆動
回路を指す。本発明の液晶駆動回路１は映像信号が入力
される入力端子２、入力映像信号を例えばＲ、Ｇ、Ｂの
セパレート信号（カラー液晶表示パネルの場合）に変換
するデコーダ３、本発明の特徴事項たるパワーセーブ用
の櫛形フィルタ４、３チャンネルのサンプルホールド回
路５、６、７、ＡＣアンプ８、９、１０、バッファ回路
１１、１２、１３、各種制御信号を生成するタイミング
ジェネレータ１４、そして映像等を映出するモノクロや
カラーでなる液晶表示パネル１５で構成される。

【００１６】液晶表示パネル１５は、走査方向の制御を
司るＶスキャナ１７や、水平方向の制御を司るＨスキャ
ナ１６を一体的に搭載して構成される。Ｈスキャナ１６
は水平画素数相当のシフトレジスタや、シフトレジスタ
によって映像信号の書き込み制御を司るスイッチ素子１
８や信号線（図示省略）が接続される。Ｖスキャナ１７
には走査線が接続され、これらはマトリクス状に配設さ
れてその交差部には前述のＴＦＴ（何れも図示省略）が
形成されて表示エリア１９を構成している。

【００１７】このような構成の本発明の液晶駆動回路の
動作を説明する。図３の入力端子２に入力されたコンポ
ジットビデオ信号等の映像信号はデコーダ３に入力され
る。デコーダ３では映像信号を液晶表示パネルに適合し
たＲ、Ｇ、Ｂのセパレート信号に変換するとともに、同
期信号Ｈ、ＶＳｙｎｃをタイミングジェネレータ１４に
出力する。併せてデコーダ３ではカラー、ピクチャ、ヒ
ュー（色相）等の調整回路が付加されて（図示省略）本
発明の特徴部分である櫛形フィルタ４に入力される。櫛
形フィルタ４では図４に示す如き特性を有するローパス
フィルタによって入力映像信号の帯域制限を掛ける。つ
まり、櫛形フィルタの特性は前述の原映像信号の周波数
ｆｏがｆｓ／２、３ｆｓ／２・・と、サンプリング周波
数の二分の奇数倍の周波数でのみゲインを低下させるも
のであり、映像信号はこの櫛形フィルタ４を通過するこ
とによって、特定周波数のゲインが抑制されることにな
る。

【００１８】ここで、図４におけるＡ点は櫛形フィルタ
による減衰率であり、１より小さい値となる。櫛形フィ
ルタ４を通過した映像信号はサンプルホールド回路５、
６、７にそれぞれ送出される。サンプルホールド回路回
路５、６、７では、タイミングジェネレータ１４から出
力されるサンプルホールド信号Ｓ／Ｈや反転パルスＦＲ
Ｐと同期を取りつつ、例えばＲ、Ｇ、Ｂの映像信号を交
流化して出力する。ＡＣアンプ８、９、１０では交流化
された映像信号を所定映像レベルまで増幅する。バッフ
ァ回路１１、１２、１３では液晶表示パネル１５の負荷
容量を駆動するための電流増幅等の処理がなされる。な
お、本発明の液晶駆動回路によればこの電流増幅等に要
する消費電力が削減される。

【００１９】タイミングジェネレータ１４では液晶表示
パネル１５の制御に必要な各種の制御信号をデコーダ３
が発生する同期信号Ｈ、ＶＳｙｎｃや不図示のＶＣＯ(V
oltage Controlled Oscillator：電圧制御発信器）から
生成して出力する。前記制御信号の一例を説明するなら
ば、ＨＳＴ、ＶＳＴはＨスキャナ１６およびＶスキャナ
１７用のスタートパルスであり、ＨＣＫ、ＶＣＫは同じ
くＨスキャナ１６およびＶスキャナ１７用のタイミング
パルスである。また、サンプルホールド信号Ｓ／Ｈは映
像信号を各信号線に対応したスイッチ素子に送出するタ
イミングパルスであり、所定の時間遅延を加えて調整さ
れた制御信号である。

【００２０】液晶表示パネル１５は、本発明の液晶駆動
回路から入力された映像信号や、各種制御信号を受取す
るとともに、Ｈスキャナ１６やＶスキャナ１７に供給す
る。Ｈスキャナ１６やＶスキャナ１７では各スタートパ
ルスＨＳＴ、ＶＳＴを基準として作動を開始し、タイミ
ングパルスＨＳＴやＶＣＫを基にスイッチ素子１８を制
御して映像信号を取り込み、表示エリア１９内に情報を
映出する。

【００２１】引き続き、図５を参照して本発明の液晶駆
動回路の動作を説明する。図５は本発明の液晶駆動回路
における原映像信号の周波数ｆｏと充電電流の平均値Ｉ
との関係を示す特性図である。

【００２２】液晶表示パネルへの充電電流の平均値Ｉ
は、本発明の櫛形フィルタを通過することにより、図５
に示す如きサンプリング周波数の二分の奇数倍におい
て、充電電流の最大値でカットされる。ここで、図５に
おける充電電流の最大値はｆｓ×Ｃ×Ａ×Ｖとなり、Ａ
は櫛形フィルタによる減衰率であり１より小さい値であ
るため、通常の充電電流の最大値ｆｓ×Ｃ×Ｖに比して
小さくなる。なお、櫛形フィルタの減衰率Ａは画質上問
題の発生しない程度に選定する必要がある。これによ
り、ｆｓ／２の奇数倍の周波数で変化させる映像振幅Ｖ
が小さくなるため、充電電流の最大値を小さくすること
が可能となり、液晶駆動回路の消費電力を削減すること
ができる。

【００２３】本発明は前述の実施の形態に限定されず、
種々の実施の形態を採ることができる。例えば本実施の
形態例では３ドット同時サンプリング方式について例示
したが、６ドット同時サンプリングや１２ドット同時サ
ンプリング、更に多ドット同時サンプリングにも応用が
可能であり、本発明は同時サンプリング数に限定される
ものではない。また、本発明の主旨を逸脱しない範囲で
適宜応用が可能であることは言うまでもない。

【００２４】

【発明の効果】以上説明したように本発明の液晶駆動回
路によれば、複数ドットを同時にサンプリングして駆動
する液晶駆動回路において、サンプルホールド回路の直
前にサンプリング周波数の二分の奇数倍で利得の低下す
る櫛形フィルタを備えた。そして、この櫛形フィルタに
よって特定の周波数の利得を制限するようにしたため、
通常の複数ドット同時サンプリング方式型の液晶駆動回
路に比して、消費電力の低減を図ることが可能となる。
また、液晶表示パネルを点順次方式で駆動する液晶駆動
回路において、映像信号の高周波数成分の利得を落とし
て消費電力の削減を図る方法に比して、解像度を低下さ
せることなく消費電力の低減を図ることが可能となる。

【図面の簡単な説明】

【図１】 本発明の液晶駆動回路にかかる原映像信号の
周波数ｆｏとサブサンプリング後の映像信号の周波数ｆ
ｗとの関係を示す特性図である。

【図２】 ３ドット同時サンプリング方式における原映
像信号の周波数ｆｏと充電電流の平均値Ｉとの関係を示
す特性図である。

【図３】 本発明の液晶駆動回路を示すブロック構成図
である。

【図４】 本発明の液晶駆動回路に使用される櫛形フィ
ルタの特性を示す特性図である。

【図５】 本発明の液晶駆動回路における原映像信号の
周波数ｆｏと充電電流の平均値Ｉとの関係を示す特性図
である。

【符号の説明】

１ 本発明の液晶駆動回路 ２ 入力端子 ３ デコーダ ４ 櫛形フィルタ 5、6、7 サンプルホールド回路 8、9、10 ＡＣアンプ 11、12、13 バッファ回路 １４ タイミングジェネレータ １５ 液晶表示パネル １６ Ｈスキャナ １７ Ｖスキャナ １８ スイッチ素子 １９ 表示エリア

Claims (1)

【特許請求の範囲】
1. 【請求項１】 液晶表示パネルに映像信号を書き込む際
   に、複数ドットを同時にサンプリングして駆動する液晶
   駆動回路において、 前記映像信号のサブサンプリングを行うサンプルホール
   ド回路と、 該サンプルホールド回路の直前には、サンプリング周波
   数の二分の奇数倍の周波数で利得を低下させる櫛形フィ
   ルタを備え、 該櫛形フィルタによって駆動回路の消費電力の低減を図
   ることを特徴とする液晶駆動回路。