JPH0945818A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH0945818A JPH0945818A JP7215524A JP21552495A JPH0945818A JP H0945818 A JPH0945818 A JP H0945818A JP 7215524 A JP7215524 A JP 7215524A JP 21552495 A JP21552495 A JP 21552495A JP H0945818 A JPH0945818 A JP H0945818A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- lead frame
- external
- resin
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 リードフレームを用いた樹脂封止型半導体装
置で、小型で実装性が良く、且つ、多端子化に対応でき
るものを提供する。 【解決手段】 半導体素子の端子とギャングボンディン
グにより電気的に結線するための内部端子１２１と、外
部回路への接続のための第一外部端子１２２と第二外部
端子１２３と、半導体素子の端子形成面に沿い、内部端
子と第一外部端子ないし第二外部端子とを、または第一
外部端子と第二外部端子とを一体的に連結する接続リー
ド１２４とを有し、第一外部端子は半導体素子の端子形
成面へ直交して柱状に、一次元的ないし二次元的に複数
個設けられ、且つ、第一外部端子の外部側の先端部には
半田からなる外部電極１３０を、その一部が樹脂部より
露出するように設けられており、第二外部端子は少なく
とも、半導体素子の端子面側でない側面側に樹脂より露
出されて設けられている。
置で、小型で実装性が良く、且つ、多端子化に対応でき
るものを提供する。 【解決手段】 半導体素子の端子とギャングボンディン
グにより電気的に結線するための内部端子１２１と、外
部回路への接続のための第一外部端子１２２と第二外部
端子１２３と、半導体素子の端子形成面に沿い、内部端
子と第一外部端子ないし第二外部端子とを、または第一
外部端子と第二外部端子とを一体的に連結する接続リー
ド１２４とを有し、第一外部端子は半導体素子の端子形
成面へ直交して柱状に、一次元的ないし二次元的に複数
個設けられ、且つ、第一外部端子の外部側の先端部には
半田からなる外部電極１３０を、その一部が樹脂部より
露出するように設けられており、第二外部端子は少なく
とも、半導体素子の端子面側でない側面側に樹脂より露
出されて設けられている。
Description
【０００１】
【産業上の利用分野】本発明は，半導体装置の多端子化
に対応でき、且つ、実装性の良い樹脂封止型半導体装置
に関するものである。
に対応でき、且つ、実装性の良い樹脂封止型半導体装置
に関するものである。
【０００２】
【従来の技術】近年、半導体装置は、ＬＳＩのＡＳＩＣ
に代表されるように、電子機器の高性能化と軽薄短小の
傾向から、益々、高集積、小型化、高機能化が求められ
るようになってきている。これに伴い、リードフレーム
を用いた樹脂封止型の半導体装置（プラスチックパッケ
ージ）においても、ＳＯＪ（Ｓｍａｌｌ Ｏｕｔｌｉｎ
ｅ Ｊ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）やＱＦＰ（Ｑ
ｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）のような表面実装
型のパッケージの実用化を経て、ＴＳＯＰ（Ｔｈｉｎ
ＳｍａｌｌＯｕｔｌｉｎｅＰａｃｋａｇｅ）へと薄型化
を主軸としたパッケージの小型化を目的とした開発、更
には、パッケージ内部の３次元化によるチップ収納効率
目的としたＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）の構造
的な開発が、高集積化技術、小型化技術の進歩とともに
行われてきた。
に代表されるように、電子機器の高性能化と軽薄短小の
傾向から、益々、高集積、小型化、高機能化が求められ
るようになってきている。これに伴い、リードフレーム
を用いた樹脂封止型の半導体装置（プラスチックパッケ
ージ）においても、ＳＯＪ（Ｓｍａｌｌ Ｏｕｔｌｉｎ
ｅ Ｊ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）やＱＦＰ（Ｑ
ｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）のような表面実装
型のパッケージの実用化を経て、ＴＳＯＰ（Ｔｈｉｎ
ＳｍａｌｌＯｕｔｌｉｎｅＰａｃｋａｇｅ）へと薄型化
を主軸としたパッケージの小型化を目的とした開発、更
には、パッケージ内部の３次元化によるチップ収納効率
目的としたＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）の構造
的な開発が、高集積化技術、小型化技術の進歩とともに
行われてきた。
【０００３】しかしながら、上記従来のパッケージに
は、パッケージ外周部分のリードの引き回しがあり、小
型化は、ぼぼ限界と言われるようになってきた。特に、
ＴＳＯＰに代表される半導体装置の多端子化に対して
は、リードフレームのインナーリードピッチ、アウター
リードピッチの狭小化から、多端子化には限界が見えて
きた。これは、インナーリードピッチの狭小化に対して
は、微細加工上の問題やボンディング性の問題があり、
アウターリードピッチの狭小化からは実装性の問題があ
ることによる。一つには、微細加工に適していると言わ
れる、図５に示す従来のエッチング加工において、リー
ドフレーム素材の板厚を薄くすることにより、微細加工
がし易くなるが、板厚を薄くするにしたがいアウターリ
ードの強度確保が難しくなる為である。
は、パッケージ外周部分のリードの引き回しがあり、小
型化は、ぼぼ限界と言われるようになってきた。特に、
ＴＳＯＰに代表される半導体装置の多端子化に対して
は、リードフレームのインナーリードピッチ、アウター
リードピッチの狭小化から、多端子化には限界が見えて
きた。これは、インナーリードピッチの狭小化に対して
は、微細加工上の問題やボンディング性の問題があり、
アウターリードピッチの狭小化からは実装性の問題があ
ることによる。一つには、微細加工に適していると言わ
れる、図５に示す従来のエッチング加工において、リー
ドフレーム素材の板厚を薄くすることにより、微細加工
がし易くなるが、板厚を薄くするにしたがいアウターリ
ードの強度確保が難しくなる為である。
【０００４】
【発明が解決しようとする課題】このような状況のも
と、外形寸法をほぼ半導体素子に合わせて封止用樹脂に
より樹脂封止したＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃ
ｋａｇｅ）と言われる、小型で実装性が良いパッケージ
が提案されるようになってきたが、このＣＳＰにおいて
も、多端子化に対しての対応が求められていた。また、
ＣＳＰは、実装面では優れるものの、半導体素子の端子
（バンプ）とインナーリードとの結線の作業性や該結線
に起因したパッケージクラック等の問題が残っており、
この対応が求められていた。本発明は、このような状況
のもと、リードフレームを用いたＣＳＰタイプの樹脂封
止型半導体装置において、小型で実装性が良く、且つ、
多端子化に対応できるものを提供しようとするものであ
る。同時に、半導体素子の端子（バンプ）とインナーリ
ードとの結線に起因したパッケージクラックの発生が少
なくできるものを提供しようとするものである。
と、外形寸法をほぼ半導体素子に合わせて封止用樹脂に
より樹脂封止したＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃ
ｋａｇｅ）と言われる、小型で実装性が良いパッケージ
が提案されるようになってきたが、このＣＳＰにおいて
も、多端子化に対しての対応が求められていた。また、
ＣＳＰは、実装面では優れるものの、半導体素子の端子
（バンプ）とインナーリードとの結線の作業性や該結線
に起因したパッケージクラック等の問題が残っており、
この対応が求められていた。本発明は、このような状況
のもと、リードフレームを用いたＣＳＰタイプの樹脂封
止型半導体装置において、小型で実装性が良く、且つ、
多端子化に対応できるものを提供しようとするものであ
る。同時に、半導体素子の端子（バンプ）とインナーリ
ードとの結線に起因したパッケージクラックの発生が少
なくできるものを提供しようとするものである。
【０００５】
【課題を解決するための手段】本発明の樹脂封止型半導
体装置は、外形加工されたリードフレームを用い、外形
寸法をほぼ半導体素子に合わせて封止用樹脂により樹脂
封止したＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇ
ｅ）型の半導体装置であって、半導体素子の端子（バン
プ）とリードフレームの内部端子とはギャグボンディン
グにより電気的に結線されて、半導体素子をリードフレ
ームに固定しており、リードフレームは、前記内部端子
と、外部回路への接続のための第一外部端子と第二外部
端子と、半導体素子の端子（バンプ）形成面に沿い、前
記内部端子と第一外部端子ないし第二外部端子とを、ま
たは第一外部端子と第二外部端子とを一体的に連結する
接続リードとを有し、前記第一外部端子は半導体素子の
端子（バンプ）形成面へ直交して柱状に、一次元的ない
し二次元的に複数個設けられ、且つ、第一外部端子の外
部側の先端部には半田からなる外部電極が、その一部を
樹脂部より露出するように設けられており、第二外部端
子は少なくとも、半導体素子の端子面側でない側面側に
樹脂より露出されて設けられていることを特徴とするも
のである。そして、上記におけるリードフレームは、エ
ッチング加工により少なくとも内部端子を含むインナー
リード先端の厚さをリードフレーム素材の厚さよりも薄
肉に外形加工したもので、内部端子及び第一の外部端子
部を含む領域の接続リードはリードフレーム素材の板厚
よりも薄く形成され、各内部端子のギャングボンデイン
グする面はリードフレーム素材の一方の面で、ほぼ同一
平面上にあり、第一外部端子部はリードフレーム素材の
厚さと同じ厚さであることを特徴とするものである。そ
してまた、上記において、半導体素子の端子（バンプ）
は半導体素子の端子（バンプ）形成面の１辺にほぼ平行
な、略中心を通る線上に沿って設けられていることを特
徴とするものである。
体装置は、外形加工されたリードフレームを用い、外形
寸法をほぼ半導体素子に合わせて封止用樹脂により樹脂
封止したＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇ
ｅ）型の半導体装置であって、半導体素子の端子（バン
プ）とリードフレームの内部端子とはギャグボンディン
グにより電気的に結線されて、半導体素子をリードフレ
ームに固定しており、リードフレームは、前記内部端子
と、外部回路への接続のための第一外部端子と第二外部
端子と、半導体素子の端子（バンプ）形成面に沿い、前
記内部端子と第一外部端子ないし第二外部端子とを、ま
たは第一外部端子と第二外部端子とを一体的に連結する
接続リードとを有し、前記第一外部端子は半導体素子の
端子（バンプ）形成面へ直交して柱状に、一次元的ない
し二次元的に複数個設けられ、且つ、第一外部端子の外
部側の先端部には半田からなる外部電極が、その一部を
樹脂部より露出するように設けられており、第二外部端
子は少なくとも、半導体素子の端子面側でない側面側に
樹脂より露出されて設けられていることを特徴とするも
のである。そして、上記におけるリードフレームは、エ
ッチング加工により少なくとも内部端子を含むインナー
リード先端の厚さをリードフレーム素材の厚さよりも薄
肉に外形加工したもので、内部端子及び第一の外部端子
部を含む領域の接続リードはリードフレーム素材の板厚
よりも薄く形成され、各内部端子のギャングボンデイン
グする面はリードフレーム素材の一方の面で、ほぼ同一
平面上にあり、第一外部端子部はリードフレーム素材の
厚さと同じ厚さであることを特徴とするものである。そ
してまた、上記において、半導体素子の端子（バンプ）
は半導体素子の端子（バンプ）形成面の１辺にほぼ平行
な、略中心を通る線上に沿って設けられていることを特
徴とするものである。
【０００６】
【作用】本発明の樹脂封止型半導体装置は、このような
構成にすることにより、小型で実装性が良く、且つ、多
端子化に対応できる半導体装置の提供を可能としてい
ま。同時に、半導体素子の端子（バンプ）とインナーリ
ードとの結線に起因したパッケージクラックの発生が少
なくできる半導体装置の提供を可能としている。詳しく
は、外形加工されたリードフレームを用いた、ＣＳＰ
（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）型の樹脂封止
型の半導体装置であって、リードフレームは、半導体素
子側の面にて半導体素子の端子（バンプ）と内部端子と
をギャングボンディングにより電気的に結線しており、
第一外部端子は半導体素子の端子（バンプ）形成面へ直
交して柱状に、一次元的ないし二次元的に複数個設け、
且つ、第二外部端子は少なくとも、半導体素子の端子面
側でない側面側に樹脂より露出されて設けられているこ
とにより、パッケージの小型化と多端子化を可能として
いる。そして、上記におけるリードフレームは、エッチ
ング加工により内部端子および少なくとも内部端子と第
一外部端子部とを含む領域の接続リードをの厚さをリー
ドフレーム素材の厚さよりも薄肉に外形加工したもの
で、内部端子はリードフレーム素材の板厚よりも薄く形
成され、各内部端子のギャングボンデイングする面はリ
ードフレーム素材の一方の面で、ほぼ同一平面上にあ
り、第一外部端子部はリードフレーム素材の厚さと同じ
厚さとすることにり、ギャングボンディングの際の応力
の解放がし易いものとしており、半導体装置作製工程に
おける各種熱処理等により起こる、前記応力に起因した
パッケージクラック等の欠陥が発生しにくいものとして
いる。内部端子および接続リードを薄肉にすることによ
り、一層の多端子化に対応できるものとしている。更
に、外形寸法をほぼ半導体素子に合わせて封止用樹脂に
より樹脂封止したＣＳＰとすることにより、パッケージ
内部の配線長を短かくでき、寄生容量が小さくなり信号
の伝搬遅延時間が短くなる、等の利点を備えたものとし
ている。
構成にすることにより、小型で実装性が良く、且つ、多
端子化に対応できる半導体装置の提供を可能としてい
ま。同時に、半導体素子の端子（バンプ）とインナーリ
ードとの結線に起因したパッケージクラックの発生が少
なくできる半導体装置の提供を可能としている。詳しく
は、外形加工されたリードフレームを用いた、ＣＳＰ
（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）型の樹脂封止
型の半導体装置であって、リードフレームは、半導体素
子側の面にて半導体素子の端子（バンプ）と内部端子と
をギャングボンディングにより電気的に結線しており、
第一外部端子は半導体素子の端子（バンプ）形成面へ直
交して柱状に、一次元的ないし二次元的に複数個設け、
且つ、第二外部端子は少なくとも、半導体素子の端子面
側でない側面側に樹脂より露出されて設けられているこ
とにより、パッケージの小型化と多端子化を可能として
いる。そして、上記におけるリードフレームは、エッチ
ング加工により内部端子および少なくとも内部端子と第
一外部端子部とを含む領域の接続リードをの厚さをリー
ドフレーム素材の厚さよりも薄肉に外形加工したもの
で、内部端子はリードフレーム素材の板厚よりも薄く形
成され、各内部端子のギャングボンデイングする面はリ
ードフレーム素材の一方の面で、ほぼ同一平面上にあ
り、第一外部端子部はリードフレーム素材の厚さと同じ
厚さとすることにり、ギャングボンディングの際の応力
の解放がし易いものとしており、半導体装置作製工程に
おける各種熱処理等により起こる、前記応力に起因した
パッケージクラック等の欠陥が発生しにくいものとして
いる。内部端子および接続リードを薄肉にすることによ
り、一層の多端子化に対応できるものとしている。更
に、外形寸法をほぼ半導体素子に合わせて封止用樹脂に
より樹脂封止したＣＳＰとすることにより、パッケージ
内部の配線長を短かくでき、寄生容量が小さくなり信号
の伝搬遅延時間が短くなる、等の利点を備えたものとし
ている。
【０００７】
【実施例】本発明の樹脂封止型半導体装置を実施例に基
づいて説明する。図１（ａ）は実施例の樹脂封止型半導
体装置の一部分を展開した斜視図で、図１（ｂ）はその
断面概略図を示したものであるが、半導体素子とリード
フレームの上下位置関係は逆で示してある。図２は本実
施例の半導体装置に用いられたリードフレームの平面図
を示したものである。図１、２中、１００は樹脂封止型
半導体装置、１１０は半導体素子、１１０Ａは端子（バ
ンプ）、１２０はリードフレーム、１２１は内部端子、
１２２は第一外部端子、１２３は第二外部端子、１２４
は接続リード、１２５はダムバー、１２６連結部、１２
７フレーム（枠部）、１３０は外部電極（半田）、１４
０は封止用樹脂、１６０は中心線である。本実施例の樹
脂封止型半導体装置１００は、図２に示す、エッチング
により外形加工されたリードフレーム１２０を用い、外
形寸法をほぼ半導体素子に合わせて封止用樹脂１４０に
より樹脂封止したＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃ
ｋａｇｅ）型の半導体装置である。尚、図１では分かり
易くするくため端子数、リード数等を少なく図示してあ
る。リードフレーム１２０の内部端子１２１は、ほぼ中
心線１６０上にて、半導体素子１１０の端子（バンプ）
１１０Ａとギャングボンディングにより電気的に結線さ
れている。リードフレーム１２０の第一外部端子１２２
は、外部回路への接続のための端子で、半導体素子１１
０の端子（バンプ）１１０Ａ形成面へ直交するように形
成されており、この端子の外部側には半田からなる外部
電極１３０が封止用樹脂１４０から外部へ露出するよう
に設けられている。第二外部端子１２３も外部回路への
接続のための端子で、少なくとも、半導体素子１１０の
端子（バンプ）１１０Ａ形成面でない側面に樹脂より露
出されて設けられている。接続リード１２４は、半導体
素子１１０の端子（バンプ）１１０Ａ形成面に沿い、内
部端子１２１と第一外部端子１２２とを、ないし第一外
部端子１２２と第二外部端子１２３とを一体的に連結し
ている。
づいて説明する。図１（ａ）は実施例の樹脂封止型半導
体装置の一部分を展開した斜視図で、図１（ｂ）はその
断面概略図を示したものであるが、半導体素子とリード
フレームの上下位置関係は逆で示してある。図２は本実
施例の半導体装置に用いられたリードフレームの平面図
を示したものである。図１、２中、１００は樹脂封止型
半導体装置、１１０は半導体素子、１１０Ａは端子（バ
ンプ）、１２０はリードフレーム、１２１は内部端子、
１２２は第一外部端子、１２３は第二外部端子、１２４
は接続リード、１２５はダムバー、１２６連結部、１２
７フレーム（枠部）、１３０は外部電極（半田）、１４
０は封止用樹脂、１６０は中心線である。本実施例の樹
脂封止型半導体装置１００は、図２に示す、エッチング
により外形加工されたリードフレーム１２０を用い、外
形寸法をほぼ半導体素子に合わせて封止用樹脂１４０に
より樹脂封止したＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃ
ｋａｇｅ）型の半導体装置である。尚、図１では分かり
易くするくため端子数、リード数等を少なく図示してあ
る。リードフレーム１２０の内部端子１２１は、ほぼ中
心線１６０上にて、半導体素子１１０の端子（バンプ）
１１０Ａとギャングボンディングにより電気的に結線さ
れている。リードフレーム１２０の第一外部端子１２２
は、外部回路への接続のための端子で、半導体素子１１
０の端子（バンプ）１１０Ａ形成面へ直交するように形
成されており、この端子の外部側には半田からなる外部
電極１３０が封止用樹脂１４０から外部へ露出するよう
に設けられている。第二外部端子１２３も外部回路への
接続のための端子で、少なくとも、半導体素子１１０の
端子（バンプ）１１０Ａ形成面でない側面に樹脂より露
出されて設けられている。接続リード１２４は、半導体
素子１１０の端子（バンプ）１１０Ａ形成面に沿い、内
部端子１２１と第一外部端子１２２とを、ないし第一外
部端子１２２と第二外部端子１２３とを一体的に連結し
ている。
【０００８】図１（ｂ）に示すように、図２にその平面
図が示される本実施例に用いられたリードフレーム１２
０は、内部端子１２１を含む接続リード１２４の厚さｔ
1 をリードフレーム素材の厚さｔ0 よりも薄肉に外形加
工してあり、第一外部端子１２２はリードフレーム素材
の厚さｔ0 と同じ厚さに形成してあり、各内部端子のギ
ャングボンデイングする面はリードフレーム素材の一方
の面であって、ほぼ同一平面上になるように形成してあ
る。そして、第二外部端子１２３の近傍で、接続リード
１２４は、第一外部端子の先端方向へ折れ曲がった形状
をしている。この為、各内部端子１２１と半導体素子１
１０の端子（バンプ）１１０Ａとを一括してギャグボン
ディングする際に、リードフレームに応力がかかるが、
図１（ｂ）に示すように、応力が解放し易い形状になっ
ている。また、内部端子１２１および接続リード１２４
の少なくとも一部を薄肉にしてあることにより、多端子
化に対応できるものとしている。尚、使用したリードフ
レーム１２０の４２合金（４２％ニッケル−鉄合金）を
素材としたもので、素材の厚さは、第一外部端子部の厚
さと同じく０．１５ｍｍ厚で、内部端子１２１等、薄肉
部の厚さは０．０５ｍｍであった。
図が示される本実施例に用いられたリードフレーム１２
０は、内部端子１２１を含む接続リード１２４の厚さｔ
1 をリードフレーム素材の厚さｔ0 よりも薄肉に外形加
工してあり、第一外部端子１２２はリードフレーム素材
の厚さｔ0 と同じ厚さに形成してあり、各内部端子のギ
ャングボンデイングする面はリードフレーム素材の一方
の面であって、ほぼ同一平面上になるように形成してあ
る。そして、第二外部端子１２３の近傍で、接続リード
１２４は、第一外部端子の先端方向へ折れ曲がった形状
をしている。この為、各内部端子１２１と半導体素子１
１０の端子（バンプ）１１０Ａとを一括してギャグボン
ディングする際に、リードフレームに応力がかかるが、
図１（ｂ）に示すように、応力が解放し易い形状になっ
ている。また、内部端子１２１および接続リード１２４
の少なくとも一部を薄肉にしてあることにより、多端子
化に対応できるものとしている。尚、使用したリードフ
レーム１２０の４２合金（４２％ニッケル−鉄合金）を
素材としたもので、素材の厚さは、第一外部端子部の厚
さと同じく０．１５ｍｍ厚で、内部端子１２１等、薄肉
部の厚さは０．０５ｍｍであった。
【０００９】次に、本実施例半導体装置１００の製造方
法を図３を基づいて簡単に説明する。図３は本実施例半
導体装置１００の製造工程を示したもので、第一外部端
子とそれに接続する接続リードを示した断面図である。
先ず、エッチング加工にて、図２に示すリードフレーム
１２０を作製する。（図３（ａ） リードフレーム１２０の作製は、リードフレーム素材の
両面に感光性のレジストを塗布した後に、所定のパター
ン版を用い両面のレジストをパターンニングした後に、
乾燥等の処理を経て、通常の塩化第二鉄を主成分とした
エッチング液をスプレー噴射して外形加工したものであ
るが、図２に示す、内部端子１２１や接続端子１２４の
一部を薄肉に形成するためにパターン版を工夫して、外
形加工するとともに、その部分を薄肉にエッチング形成
する。
法を図３を基づいて簡単に説明する。図３は本実施例半
導体装置１００の製造工程を示したもので、第一外部端
子とそれに接続する接続リードを示した断面図である。
先ず、エッチング加工にて、図２に示すリードフレーム
１２０を作製する。（図３（ａ） リードフレーム１２０の作製は、リードフレーム素材の
両面に感光性のレジストを塗布した後に、所定のパター
ン版を用い両面のレジストをパターンニングした後に、
乾燥等の処理を経て、通常の塩化第二鉄を主成分とした
エッチング液をスプレー噴射して外形加工したものであ
るが、図２に示す、内部端子１２１や接続端子１２４の
一部を薄肉に形成するためにパターン版を工夫して、外
形加工するとともに、その部分を薄肉にエッチング形成
する。
【００１０】このような、外形加工方法は、例えば図４
（ａ）に示すように、リードフレーム素材４１０の両面
に感光性のレジスト４２０を全面塗布した後に、所定の
パターン版を用いて製版して図４（ｂ）に示すように、
リードフレーム素材の両面にレジストパターン４２０
Ａ、４２０Ｂを形成し、図４（ｃ）に示すように、リー
ドフレーム素材４２０の両面からエッチング液４３０を
吹きかけ、リードフレーム素材４２０の板厚よりも薄肉
に外形加工するのであるが、パターン版を工夫して、そ
れぞれ図４（ｂ１）、図４（ｂ２）に示す４２０Ａ、４
２０Ｂのようなレジストパターンを形成することによ
り、リードフレーム素材よりも薄肉の接続リード１２４
と、リードフレーム素材と同じ厚さの第一外部端子１２
２をエッチング加工にて作製する。Ａ１−Ａ２、Ｂ１−
Ｂ２に対応する位置におけるエッチング完了後の断面
が、それぞれ図４（ｃ１）、図４（Ｃ２）である。尚、
ここで、エッチング加工を安定的に行いたい場合、また
微細加工が要求される場合には、上記のようにして製版
された状態で１回目のエッチングを行い、外形形状が貫
通形成される前の、適当な時期に一旦エッチングを中止
して、図４（ｄ）に示すように、腐蝕された一方の面側
に耐腐蝕性の物質である充填材４４０（例えばホットメ
ルト型のワックス等）を充填し、レジストパターン４２
０Ｂ等をも覆った後に、他方の面側から２回目のエッチ
ング加工を行い、貫通させる方法も採っても良い。尚、
図５（ｄ１）は、この場合のＡ１−Ａ２に対応する位置
の１回目のエッチング終了後に耐腐蝕性の充填材４４０
を充填した図を示している。エッチング完了後、レジス
ト４２０や充填した物質４４０を剥離し、洗浄処理等を
施し、リードフレームを得る。
（ａ）に示すように、リードフレーム素材４１０の両面
に感光性のレジスト４２０を全面塗布した後に、所定の
パターン版を用いて製版して図４（ｂ）に示すように、
リードフレーム素材の両面にレジストパターン４２０
Ａ、４２０Ｂを形成し、図４（ｃ）に示すように、リー
ドフレーム素材４２０の両面からエッチング液４３０を
吹きかけ、リードフレーム素材４２０の板厚よりも薄肉
に外形加工するのであるが、パターン版を工夫して、そ
れぞれ図４（ｂ１）、図４（ｂ２）に示す４２０Ａ、４
２０Ｂのようなレジストパターンを形成することによ
り、リードフレーム素材よりも薄肉の接続リード１２４
と、リードフレーム素材と同じ厚さの第一外部端子１２
２をエッチング加工にて作製する。Ａ１−Ａ２、Ｂ１−
Ｂ２に対応する位置におけるエッチング完了後の断面
が、それぞれ図４（ｃ１）、図４（Ｃ２）である。尚、
ここで、エッチング加工を安定的に行いたい場合、また
微細加工が要求される場合には、上記のようにして製版
された状態で１回目のエッチングを行い、外形形状が貫
通形成される前の、適当な時期に一旦エッチングを中止
して、図４（ｄ）に示すように、腐蝕された一方の面側
に耐腐蝕性の物質である充填材４４０（例えばホットメ
ルト型のワックス等）を充填し、レジストパターン４２
０Ｂ等をも覆った後に、他方の面側から２回目のエッチ
ング加工を行い、貫通させる方法も採っても良い。尚、
図５（ｄ１）は、この場合のＡ１−Ａ２に対応する位置
の１回目のエッチング終了後に耐腐蝕性の充填材４４０
を充填した図を示している。エッチング完了後、レジス
ト４２０や充填した物質４４０を剥離し、洗浄処理等を
施し、リードフレームを得る。
【００１１】次いで、リードフレーム１２０のギャグボ
ンディング側を半導体素子１１０の端子（バンプ）１１
０Ａ面側に向け、半導体素子１１０側でない方から図２
に示す連結部１２６を打ち抜くとともに、ギャグボンデ
ィングを行い、内部端子１２１と半導体素子１１０の端
子（バンプ）１１０Ａとの結線を行った。（図３
（ｂ）） 尚、連結部１２６を打ち抜く際には、打ち抜き後に各内
部端子がずれたり、ばたつかないように、予め内部端子
固定用のテーピングをしておくと良い。この後、半導体
素子よりも若干大きめに、全体を樹脂封止した。（図３
（ｃ））樹脂封止は、金型を用いて行った。次いで、樹
脂封止ラインよりも外部にあるリードフレーム１２０
の、図２に示すフレーム（枠）部１２７等を打ち抜き金
型により切断除去した。（図３（ｄ）） 次いで、封止用樹脂１４０から外部に一端を露出した、
第一外部端子１２２の外部側の面に半田からなる外部電
極１３０を作製した。（図３（ｅ））
ンディング側を半導体素子１１０の端子（バンプ）１１
０Ａ面側に向け、半導体素子１１０側でない方から図２
に示す連結部１２６を打ち抜くとともに、ギャグボンデ
ィングを行い、内部端子１２１と半導体素子１１０の端
子（バンプ）１１０Ａとの結線を行った。（図３
（ｂ）） 尚、連結部１２６を打ち抜く際には、打ち抜き後に各内
部端子がずれたり、ばたつかないように、予め内部端子
固定用のテーピングをしておくと良い。この後、半導体
素子よりも若干大きめに、全体を樹脂封止した。（図３
（ｃ））樹脂封止は、金型を用いて行った。次いで、樹
脂封止ラインよりも外部にあるリードフレーム１２０
の、図２に示すフレーム（枠）部１２７等を打ち抜き金
型により切断除去した。（図３（ｄ）） 次いで、封止用樹脂１４０から外部に一端を露出した、
第一外部端子１２２の外部側の面に半田からなる外部電
極１３０を作製した。（図３（ｅ））
【００１２】尚、エッチングの加工を簡単化するために
は、図３（ａ１）のように、リードフレームを外形加工
した後に、図３（ａ２）のように、プレスによる折り曲
げ加工を行って、図３（ｃ）〜図３（ｅ）の工程を経て
も良い。
は、図３（ａ１）のように、リードフレームを外形加工
した後に、図３（ａ２）のように、プレスによる折り曲
げ加工を行って、図３（ｃ）〜図３（ｅ）の工程を経て
も良い。
【００１３】
【発明の効果】本発明の樹脂封止型半導体装置は、上記
のような構成にすることにより、小型で実装性が良く、
且つ、多端子化に対応できる半導体装置の提供を可能と
している。また同時に、半導体素子の端子（バンプ）と
インナーリードとの結線に起因したパッケージクラック
の発生が少なくできる半導体装置の提供を可能としてい
る。本発明の樹脂封止型半導体装置は、外形加工された
リードフレームを用い、外形寸法をほぼ半導体素子に合
わせて封止用樹脂により樹脂封止したＣＳＰ（Ｃｈｉｐ
Ｓｉｚｅ Ｐａｃｋａｇｅ）型の半導体装置におい
て、ギャングボンディングにより一括結線させており、
作製の作業の面でワイヤボンディング結線に比べ能率的
であり、結線部にて半導体素子が固定されるため、ワイ
ボンナィングによる結線の場合のように、接着材を用い
てダイパッド部に固定する必要もないものとしている。
更に、内部端子および接続リードを薄肉にすることによ
り、一層の多端子化に対応できるものとしており、外形
寸法をほぼ半導体素子に合わせて封止用樹脂により樹脂
封止したＣＳＰとすることにより、パッケージ内部の配
線長を短かくでき、寄生容量が小さくなり信号の伝搬遅
延時間が短くなる、等の利点を備えたものとしている。
のような構成にすることにより、小型で実装性が良く、
且つ、多端子化に対応できる半導体装置の提供を可能と
している。また同時に、半導体素子の端子（バンプ）と
インナーリードとの結線に起因したパッケージクラック
の発生が少なくできる半導体装置の提供を可能としてい
る。本発明の樹脂封止型半導体装置は、外形加工された
リードフレームを用い、外形寸法をほぼ半導体素子に合
わせて封止用樹脂により樹脂封止したＣＳＰ（Ｃｈｉｐ
Ｓｉｚｅ Ｐａｃｋａｇｅ）型の半導体装置におい
て、ギャングボンディングにより一括結線させており、
作製の作業の面でワイヤボンディング結線に比べ能率的
であり、結線部にて半導体素子が固定されるため、ワイ
ボンナィングによる結線の場合のように、接着材を用い
てダイパッド部に固定する必要もないものとしている。
更に、内部端子および接続リードを薄肉にすることによ
り、一層の多端子化に対応できるものとしており、外形
寸法をほぼ半導体素子に合わせて封止用樹脂により樹脂
封止したＣＳＰとすることにより、パッケージ内部の配
線長を短かくでき、寄生容量が小さくなり信号の伝搬遅
延時間が短くなる、等の利点を備えたものとしている。
【図１】実施例の樹脂封止型半導体装置の概略図
【図２】実施例の樹脂封止型半導体装置に用いられたリ
ードフレームの平面図
ードフレームの平面図
【図３】実施例の樹脂封止型半導体装置の作製工程概略
図
図
【図４】薄肉に外形加工するエッチング加工方法を説明
するための図
するための図
【図５】従来のリードフレームのエッチング加工方法
１００ 樹脂封止型半導体装置 １１０ 半導体素子 １１０Ａ 端子（バンプ） １２０ リードフレーム １２１ 内部端子 １２２ 第一外部端子 １２３ 第二外部端子 １２４ 接続リード １２５ ダムバー １２６ 連結部 １２７ フレーム（枠部） １３０ 外部電極（半田） １４０ 封止用樹脂 １６０ 中心線 ４１０ リードフレーム素材 ４２０ レジスト ４２０Ａ、４２０Ｂ レジストパターン ４３０ エッチング液 ４４０ 充填材 ５１０ リードフレーム素材 ５２０ レジスト ５３０ レジストパターン ５４０ インナーリード
Claims (3)
- 【請求項１】 外形加工されたリードフレームを用い、
外形寸法をほぼ半導体素子に合わせて封止用樹脂により
樹脂封止したＣＳＰ（Ｃｈｉｐ ＳｉｚｅＰａｃｋａｇ
ｅ）型の半導体装置であって、半導体素子の端子とリー
ドフレームの内部端子とはギャグボンディングにより電
気的に結線されて、半導体素子をリードフレームに固定
しており、リードフレームは、前記内部端子と、外部回
路への接続のための第一外部端子と第二外部端子と、半
導体素子の端子形成面に沿い、前記内部端子と第一外部
端子ないし第二外部端子とを、または第一外部端子と第
二外部端子とを一体的に連結する接続リードとを有し、
前記第一外部端子は半導体素子の端子形成面へ直交して
柱状に、一次元的ないし二次元的に複数個設けられ、且
つ、第一外部端子の外部側の先端部には半田からなる外
部電極が、その一部を樹脂部より露出するように設けら
れており、第二外部端子は少なくとも、半導体素子の側
面側に樹脂より露出されて設けられていることを特徴と
する樹脂封止型半導体装置。 - 【請求項２】 請求項１におけるリードフレームは、エ
ッチング加工により少なくとも内部端子を含むインナー
リード先端の厚さをリードフレーム素材の厚さよりも薄
肉に外形加工したもので、内部端子及び第一の外部端子
部を含む領域の接続リードはリードフレーム素材の板厚
よりも薄く形成され、各内部端子のギャングボンデイン
グする面はリードフレーム素材の一方の面で、ほぼ同一
平面上にあり、第一外部端子部はリードフレーム素材の
厚さと同じ厚さであることを特徴とする樹脂封止型半導
体装置。 - 【請求項３】 請求項１ないし２において、半導体素子
の端子は半導体素子の端子形成面の１辺にほぼ平行な、
略中心を通る線上に沿って設けられていることを特徴と
する樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21552495A JP3565454B2 (ja) | 1995-08-02 | 1995-08-02 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21552495A JP3565454B2 (ja) | 1995-08-02 | 1995-08-02 | 樹脂封止型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0945818A true JPH0945818A (ja) | 1997-02-14 |
| JP3565454B2 JP3565454B2 (ja) | 2004-09-15 |
Family
ID=16673853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21552495A Expired - Fee Related JP3565454B2 (ja) | 1995-08-02 | 1995-08-02 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3565454B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6297543B1 (en) | 1998-12-16 | 2001-10-02 | Hyundai Electronics Industries Co., Ltd. | Chip scale package |
| JP2001313362A (ja) * | 2000-04-28 | 2001-11-09 | Mitsui High Tec Inc | 半導体装置 |
| US6995448B2 (en) * | 2001-04-02 | 2006-02-07 | Amkor Technology, Inc. | Semiconductor package including passive elements and method of manufacture |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03297152A (ja) * | 1990-04-16 | 1991-12-27 | Hitachi Chem Co Ltd | 半導体装置の製造法 |
| JPH05129473A (ja) * | 1991-11-06 | 1993-05-25 | Sony Corp | 樹脂封止表面実装型半導体装置 |
| JPH05251585A (ja) * | 1992-03-05 | 1993-09-28 | Fujitsu Ltd | Ｉｃモジュール |
| JPH0722474A (ja) * | 1993-06-23 | 1995-01-24 | Goldstar Electron Co Ltd | 半導体パッケージおよびその製造方法 |
| JPH07312405A (ja) * | 1994-05-17 | 1995-11-28 | Hitachi Ltd | 半導体装置 |
-
1995
- 1995-08-02 JP JP21552495A patent/JP3565454B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03297152A (ja) * | 1990-04-16 | 1991-12-27 | Hitachi Chem Co Ltd | 半導体装置の製造法 |
| JPH05129473A (ja) * | 1991-11-06 | 1993-05-25 | Sony Corp | 樹脂封止表面実装型半導体装置 |
| JPH05251585A (ja) * | 1992-03-05 | 1993-09-28 | Fujitsu Ltd | Ｉｃモジュール |
| JPH0722474A (ja) * | 1993-06-23 | 1995-01-24 | Goldstar Electron Co Ltd | 半導体パッケージおよびその製造方法 |
| JPH07312405A (ja) * | 1994-05-17 | 1995-11-28 | Hitachi Ltd | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6297543B1 (en) | 1998-12-16 | 2001-10-02 | Hyundai Electronics Industries Co., Ltd. | Chip scale package |
| JP2001313362A (ja) * | 2000-04-28 | 2001-11-09 | Mitsui High Tec Inc | 半導体装置 |
| US6995448B2 (en) * | 2001-04-02 | 2006-02-07 | Amkor Technology, Inc. | Semiconductor package including passive elements and method of manufacture |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3565454B2 (ja) | 2004-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6177718B1 (en) | Resin-sealed semiconductor device | |
| US9362210B2 (en) | Leadframe and semiconductor package made using the leadframe | |
| US6878570B2 (en) | Thin stacked package and manufacturing method thereof | |
| US8963301B1 (en) | Integrated circuit package and method of making the same | |
| JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
| US8184453B1 (en) | Increased capacity semiconductor package | |
| US20240096759A1 (en) | Smds integration on qfn by 3d stacked solution | |
| JP2008160148A (ja) | 電子パッケージの形成方法 | |
| KR20000028854A (ko) | 플라스틱 집적회로 장치 패키지와 마이크로 리드프레임 및패키지의 제조 방법 | |
| JP2005531137A (ja) | 部分的にパターン形成したリードフレームならびに半導体パッケージングにおけるその製造および使用の方法 | |
| TWI455269B (zh) | 晶片封裝結構及其製作方法 | |
| TWI233674B (en) | Multi-chip semiconductor package and manufacturing method thereof | |
| JP3540793B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US20100200972A1 (en) | BGA package with leads on chip | |
| US20090206459A1 (en) | Quad flat non-leaded package structure | |
| US20230352374A1 (en) | Semiconductor devices and methods of manufacturing semiconductor devices | |
| JPH03293740A (ja) | 半導体装置の接続方法 | |
| JP4400492B2 (ja) | 電子装置 | |
| JPH0945818A (ja) | 樹脂封止型半導体装置 | |
| JP3181243B2 (ja) | 半導体装置及びその製造方法 | |
| JP3847432B2 (ja) | 樹脂封止半導体装置及びその製造方法 | |
| JP3109490B2 (ja) | 半導体装置 | |
| JP2005311099A (ja) | 半導体装置及びその製造方法 | |
| JP2001267484A (ja) | 半導体装置およびその製造方法 | |
| JP2017038051A (ja) | 半導体パッケージ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040602 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040604 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |