JPH0937369A - T−s−t型時分割通話路装置とその制御方法 - Google Patents
T−s−t型時分割通話路装置とその制御方法Info
- Publication number
- JPH0937369A JPH0937369A JP17865195A JP17865195A JPH0937369A JP H0937369 A JPH0937369 A JP H0937369A JP 17865195 A JP17865195 A JP 17865195A JP 17865195 A JP17865195 A JP 17865195A JP H0937369 A JPH0937369 A JP H0937369A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- input
- selector
- time
- switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【課題】 空間スイッチHSWの全体のハードウェア量
を通話路の容量に応じて増減可能な構成とすることで、
通話路容量の小さな領域で、コストを下げ、小型かつ経
済的なT−S−T型時分割通話路を実現すること。 【解決手段】 HSW#1〜#4とSSW#1〜#4の
入力ハイウェイ#5〜#8にセレクタを設け、各HSW
の4+K(1≦K≦4)番目の入力ハイウェイに設けた
セレクタの一方の入力を新たにK番目のPSWと接続
し、他方の入力を従来通り4+K番目のPSWと接続
し、各SSWの4+K番目の入力ハイウェイに設けたセ
レクタの一方の入力を新たにK番目のHSWと接続し、
他方の入力を従来通り4+K番目のHSWと接続する。
を通話路の容量に応じて増減可能な構成とすることで、
通話路容量の小さな領域で、コストを下げ、小型かつ経
済的なT−S−T型時分割通話路を実現すること。 【解決手段】 HSW#1〜#4とSSW#1〜#4の
入力ハイウェイ#5〜#8にセレクタを設け、各HSW
の4+K(1≦K≦4)番目の入力ハイウェイに設けた
セレクタの一方の入力を新たにK番目のPSWと接続
し、他方の入力を従来通り4+K番目のPSWと接続
し、各SSWの4+K番目の入力ハイウェイに設けたセ
レクタの一方の入力を新たにK番目のHSWと接続し、
他方の入力を従来通り4+K番目のHSWと接続する。
Description
【0001】
【発明の属する技術分野】本発明は時分割通話路装置、
特にT(時間スイッチ)−S(空間スイッチ)−T型時
分割通話路におけるT−S間接続方法に関するものであ
る。
特にT(時間スイッチ)−S(空間スイッチ)−T型時
分割通話路におけるT−S間接続方法に関するものであ
る。
【0002】
【従来の技術】従来のT−S−T型時分割通話路におけ
るT−S間接続構成例を図3に示す。図3において、P
SW#N(1≦N≦8)は8本の出力ハイウェイを持つ
N番目の一次時間スイッチ、SSW#Nは8本の入力ハ
イウェイを持つN番目の二次時間スイッチ、HSW#N
は入力及び出力ハイウェイをそれぞれ8本有するN番目
の空間スイッチであり、PSW,SSW,HSWが全体
でそれぞれ8個ずつで構成されている例を示している。
るT−S間接続構成例を図3に示す。図3において、P
SW#N(1≦N≦8)は8本の出力ハイウェイを持つ
N番目の一次時間スイッチ、SSW#Nは8本の入力ハ
イウェイを持つN番目の二次時間スイッチ、HSW#N
は入力及び出力ハイウェイをそれぞれ8本有するN番目
の空間スイッチであり、PSW,SSW,HSWが全体
でそれぞれ8個ずつで構成されている例を示している。
【0003】この例においては、一次時間スイッチPS
W#Nの出力ハイウェイ#Nは、空間スイッチHSW#
Nの入力ハイウェイ#Nと接続され、二次時間スイッチ
SSW#Nの入力ハイウェイ#Nも同様に空間スイッチ
HSW#Nの出力ハイウェイ#Nと接続されることにな
る。つまり、全ての空間スイッチHSWが全ての一次時
間スイッチPSWおよび二次時間スイッチSSWと固定
的なルートで各ハイウェイが1対1接続され所望の機能
を満足するT−S−T型時分割通話路が実現されてい
る。
W#Nの出力ハイウェイ#Nは、空間スイッチHSW#
Nの入力ハイウェイ#Nと接続され、二次時間スイッチ
SSW#Nの入力ハイウェイ#Nも同様に空間スイッチ
HSW#Nの出力ハイウェイ#Nと接続されることにな
る。つまり、全ての空間スイッチHSWが全ての一次時
間スイッチPSWおよび二次時間スイッチSSWと固定
的なルートで各ハイウェイが1対1接続され所望の機能
を満足するT−S−T型時分割通話路が実現されてい
る。
【0004】
【発明が解決しようとする課題】上述した従来のT−S
−T型時分割通話路は、全ての空間スイッチHSWが全
ての一次時間スイッチPSWおよび二次時間スイッチS
SWと固定的なルートで各ハイウェイが1対1接続され
るように構成されている。このため、図3に示した例の
ように、一次時間スイッチPSWおよび二次時間スイッ
チSSWが収容するハイウェイ数と空間スイッチHSW
が収容するハイウェイ数が一致する場合には問題となら
ないが、例えば、一次時間スイッチPSWおよび二次時
間スイッチSSWが収容するハイウェイ数が4個以下で
ある場合には、図3に示したような8×8の格子間接続
容量を持つ各空間スイッチHSWのハードウェアの半分
が使用されず無駄になってしまうという問題点がある。
−T型時分割通話路は、全ての空間スイッチHSWが全
ての一次時間スイッチPSWおよび二次時間スイッチS
SWと固定的なルートで各ハイウェイが1対1接続され
るように構成されている。このため、図3に示した例の
ように、一次時間スイッチPSWおよび二次時間スイッ
チSSWが収容するハイウェイ数と空間スイッチHSW
が収容するハイウェイ数が一致する場合には問題となら
ないが、例えば、一次時間スイッチPSWおよび二次時
間スイッチSSWが収容するハイウェイ数が4個以下で
ある場合には、図3に示したような8×8の格子間接続
容量を持つ各空間スイッチHSWのハードウェアの半分
が使用されず無駄になってしまうという問題点がある。
【0005】その理由は、各空間スイッチHSW#1〜
#8の入力ハイウェイ#4〜#8及び出力ハイウェイ#
4〜#8が不要となり、実際は4×4の格子間接続容量
だけ存在すれば十分であるにもかかわらず、8×8の格
子間容量を持つ空間スイッチHSWを用いているからで
ある。上述した従来の接続方法によれば、空間スイッチ
の入出力ハイウェイ数は一次時間スイッチPSWおよび
二次時間スイッチSSWが収容するハイウェイ数を上回
る必要があり、無駄なハードウェアが生じ、コストが必
要以上に高くなってしまう。
#8の入力ハイウェイ#4〜#8及び出力ハイウェイ#
4〜#8が不要となり、実際は4×4の格子間接続容量
だけ存在すれば十分であるにもかかわらず、8×8の格
子間容量を持つ空間スイッチHSWを用いているからで
ある。上述した従来の接続方法によれば、空間スイッチ
の入出力ハイウェイ数は一次時間スイッチPSWおよび
二次時間スイッチSSWが収容するハイウェイ数を上回
る必要があり、無駄なハードウェアが生じ、コストが必
要以上に高くなってしまう。
【0006】本発明は上述したような従来の技術が有す
る問題点に鑑みてなされたものであって、空間スイッチ
HSWの全体のハードウェア量を通話路の容量に応じて
増減可能な構成とすることで、通話路容量の小さな領域
で、コストを下げ、小型かつ経済的なT−S−T型時分
割通話路を実現することを目的とする。
る問題点に鑑みてなされたものであって、空間スイッチ
HSWの全体のハードウェア量を通話路の容量に応じて
増減可能な構成とすることで、通話路容量の小さな領域
で、コストを下げ、小型かつ経済的なT−S−T型時分
割通話路を実現することを目的とする。
【0007】
【課題を解決するための手段】本発明のT−S−T型時
分割通話路装置は、一次時間スイッチと、二次時間スイ
ッチと、これらのスイッチ間でのスイッチングを行う空
間スイッチとからなるT−S−T型時分割通話路装置で
あって、前記空間スイッチが、4N本の入力ハイウェイ
と4N本の出力ハイウェイを備える4N×4Nスイッチ
4M個からなり、一次時間スイッチの出力ハイウェイ及
び二次時間スイッチの入力ハイウェがそれぞれ4M本設
けられるとともに一次時間スイッチ及び二次時間スイッ
チのそれぞれは4N個設けられており、1〜2M番目の
4N×4Nスイッチの2N+1〜2N+4N番目の入力
ハイウェイ及び1〜2N番目の二次時間スイッチの2M
+1〜2M+4M番目の入力ハイウェイのそれぞれに設
けられたセレクタを有し、前記セレクタのうち、4N×
4Nスイッチの2N+K番目のハイウェイに設けられた
セレクタの一方の入力はK番目の一次時間スイッチと接
続され、他方の入力はK+2N番目の一次時間スイッチ
と接続され、二次時間スイッチの2M+L番目のハイウ
ェイに設けられたセレクタの一方の入力はL番目の4N
×4N空間スイッチと接続され、他方の入力はL+2M
番目の4N×4N空間スイッチと接続されていることを
特徴とする。
分割通話路装置は、一次時間スイッチと、二次時間スイ
ッチと、これらのスイッチ間でのスイッチングを行う空
間スイッチとからなるT−S−T型時分割通話路装置で
あって、前記空間スイッチが、4N本の入力ハイウェイ
と4N本の出力ハイウェイを備える4N×4Nスイッチ
4M個からなり、一次時間スイッチの出力ハイウェイ及
び二次時間スイッチの入力ハイウェがそれぞれ4M本設
けられるとともに一次時間スイッチ及び二次時間スイッ
チのそれぞれは4N個設けられており、1〜2M番目の
4N×4Nスイッチの2N+1〜2N+4N番目の入力
ハイウェイ及び1〜2N番目の二次時間スイッチの2M
+1〜2M+4M番目の入力ハイウェイのそれぞれに設
けられたセレクタを有し、前記セレクタのうち、4N×
4Nスイッチの2N+K番目のハイウェイに設けられた
セレクタの一方の入力はK番目の一次時間スイッチと接
続され、他方の入力はK+2N番目の一次時間スイッチ
と接続され、二次時間スイッチの2M+L番目のハイウ
ェイに設けられたセレクタの一方の入力はL番目の4N
×4N空間スイッチと接続され、他方の入力はL+2M
番目の4N×4N空間スイッチと接続されていることを
特徴とする。
【0008】上記のように構成されるT−S−T型時分
割通話路装置の制御方法としては、一次時間スイッチ及
び二次時間スイッチが共に2N個以下の場合には、4N
×4NスイッチのセレクタにはK番目の一次時間スイッ
チを選択させ、二次時間スイッチの上記セレクタにはL
番目の4N×4Nスイッチを選択させ、それ以外の場合
には4N×4NスイッチのセレクタにはK+2N番目の
一次時間スイッチを選択させ、二次時間スイッチの上記
セレクタがL+2M番目の4N×4N空間スイッチを選
択させればよい。
割通話路装置の制御方法としては、一次時間スイッチ及
び二次時間スイッチが共に2N個以下の場合には、4N
×4NスイッチのセレクタにはK番目の一次時間スイッ
チを選択させ、二次時間スイッチの上記セレクタにはL
番目の4N×4Nスイッチを選択させ、それ以外の場合
には4N×4NスイッチのセレクタにはK+2N番目の
一次時間スイッチを選択させ、二次時間スイッチの上記
セレクタがL+2M番目の4N×4N空間スイッチを選
択させればよい。
【0009】また、1〜M番目の4N×4Nスイッチの
N+1〜2N番目の入力ハイウェイ及び1〜N番目の二
次時間スイッチのM+1〜2M番目の入力ハイウェイそ
れぞれに設けられた新たなセレクタを有し、前記新たな
セレクタのうち、4N×4NスイッチのN+K番目の入
力ハイウェイに設けられた新たなセレクタの一方の入力
はK番目の一次時間スイッチと接続され、他方の入力は
K+N番目の一次時間スイッチと接続され、二次時間ス
イッチのM+L番目のハイウェイに設けられたセレクタ
の一方の入力はL番目の4N×4Nスイッチと接続さ
れ、他方の入力はL+M番目の4N×4Nスイッチと接
続され、1〜M番目の4N×4Nスイッチの3N+1〜
4N番目の入力ハイウェイに設けられたセレクタのう
ち、3N+K番目の入力ハイウェイに設けられたセレク
タは新たにK番目の一次時間スイッチの出力ハイウェイ
を収容し、1〜N番目の二次時間スイッチの3M+1〜
4M番目に設けられたセレクタのうち、3M+L番目の
入力ハイウェイに設けられたセレクタは新たにL番目の
4N×4N空間スイッチの出力ハイウェイを収容するこ
ととしてもよい。
N+1〜2N番目の入力ハイウェイ及び1〜N番目の二
次時間スイッチのM+1〜2M番目の入力ハイウェイそ
れぞれに設けられた新たなセレクタを有し、前記新たな
セレクタのうち、4N×4NスイッチのN+K番目の入
力ハイウェイに設けられた新たなセレクタの一方の入力
はK番目の一次時間スイッチと接続され、他方の入力は
K+N番目の一次時間スイッチと接続され、二次時間ス
イッチのM+L番目のハイウェイに設けられたセレクタ
の一方の入力はL番目の4N×4Nスイッチと接続さ
れ、他方の入力はL+M番目の4N×4Nスイッチと接
続され、1〜M番目の4N×4Nスイッチの3N+1〜
4N番目の入力ハイウェイに設けられたセレクタのう
ち、3N+K番目の入力ハイウェイに設けられたセレク
タは新たにK番目の一次時間スイッチの出力ハイウェイ
を収容し、1〜N番目の二次時間スイッチの3M+1〜
4M番目に設けられたセレクタのうち、3M+L番目の
入力ハイウェイに設けられたセレクタは新たにL番目の
4N×4N空間スイッチの出力ハイウェイを収容するこ
ととしてもよい。
【0010】この場合の制御方法としては、一次時間ス
イッチ及び二次時間スイッチが共にN個以下の場合には
4N×4N空間スイッチのセレクタにはK番目の一次時
間スイッチを選択させ、二次時間スイッチのセレクタに
はL番目の4N×4Nスイッチを選択させ、一次時間ス
イッチ及び二次時間スイッチが共にN個より多く2N個
以下の場合には、4N×4NスイッチのセレクタにはK
番目の一次時間スイッチを選択させ、二次時間スイッチ
の上記セレクタにはL番目の4N×4Nスイッチを選択
させ、それ以外の場合には4N×4Nスイッチのセレク
タにはK+2N番目の一次時間スイッチを選択させ、二
次時間スイッチの上記セレクタがL+2M番目の4N×
4N空間スイッチを選択させればよい。
イッチ及び二次時間スイッチが共にN個以下の場合には
4N×4N空間スイッチのセレクタにはK番目の一次時
間スイッチを選択させ、二次時間スイッチのセレクタに
はL番目の4N×4Nスイッチを選択させ、一次時間ス
イッチ及び二次時間スイッチが共にN個より多く2N個
以下の場合には、4N×4NスイッチのセレクタにはK
番目の一次時間スイッチを選択させ、二次時間スイッチ
の上記セレクタにはL番目の4N×4Nスイッチを選択
させ、それ以外の場合には4N×4Nスイッチのセレク
タにはK+2N番目の一次時間スイッチを選択させ、二
次時間スイッチの上記セレクタがL+2M番目の4N×
4N空間スイッチを選択させればよい。
【0011】本発明による構成を図3に示した従来例に
基づいてより具体的にいうと、HSW#1〜#4とSS
W#1〜#4の入力ハイウェイ#5〜#8にセレクタを
設け、各HSWの4+K(1≦K≦4)番目の入力ハイ
ウェイに設けたセレクタの一方の入力を新たにK番目の
PSWと接続し、他方の入力を従来通り4+K番目のP
SWと接続し、各SSWの4+K番目の入力ハイウェイ
に設けたセレクタの一方の入力を新たにK番目のHSW
と接続し、他方の入力を従来通り4+K番目のHSWと
接続する構成となる。
基づいてより具体的にいうと、HSW#1〜#4とSS
W#1〜#4の入力ハイウェイ#5〜#8にセレクタを
設け、各HSWの4+K(1≦K≦4)番目の入力ハイ
ウェイに設けたセレクタの一方の入力を新たにK番目の
PSWと接続し、他方の入力を従来通り4+K番目のP
SWと接続し、各SSWの4+K番目の入力ハイウェイ
に設けたセレクタの一方の入力を新たにK番目のHSW
と接続し、他方の入力を従来通り4+K番目のHSWと
接続する構成となる。
【0012】HSWとSSWの入力ハイウェイに設置し
たセレクタの選択を若い番号側となるPSW/HSWか
らのハイウェイを選択することで、PSWとSSWが通
話路最大数量の2分の1以下の領域でHSW#3と#4
を不要とし、HSWの数量を半分にすることができる。
たセレクタの選択を若い番号側となるPSW/HSWか
らのハイウェイを選択することで、PSWとSSWが通
話路最大数量の2分の1以下の領域でHSW#3と#4
を不要とし、HSWの数量を半分にすることができる。
【0013】
【発明の実施の形態】次に本発明の実施例について図面
を参照して説明する。
を参照して説明する。
【0014】図1は本発明の一実施例におけるT−S間
接続構成の構成を示す図である。図1において、PSW
#N(1≦N≦8)は8本の出力ハイウェイを持つN番
目の一次時間スイッチ、SSW#Nは8本の入力ハイウ
ェイを持つN番目の二次時間スイッチ、HSW#Nは入
力及び出力ハイウェイがそれぞれ8本有するN番目の空
間スイッチであり、一次時間スイッチPSW,二次時間
スイッチSSW,空間スイッチHSWが全体でそれぞれ
8個ずつで構成されている。
接続構成の構成を示す図である。図1において、PSW
#N(1≦N≦8)は8本の出力ハイウェイを持つN番
目の一次時間スイッチ、SSW#Nは8本の入力ハイウ
ェイを持つN番目の二次時間スイッチ、HSW#Nは入
力及び出力ハイウェイがそれぞれ8本有するN番目の空
間スイッチであり、一次時間スイッチPSW,二次時間
スイッチSSW,空間スイッチHSWが全体でそれぞれ
8個ずつで構成されている。
【0015】SELH#K@Nは空間スイッチHSW#
Nの入力ハイウェイ#4+Kに設けられた2入力1出力
のセレクタであり、SELS#K@Nは二次時間スイッ
チSSW#Nの入力ハイウェイ#4+Kに設けられた2
入力1出力のセレクタである。
Nの入力ハイウェイ#4+Kに設けられた2入力1出力
のセレクタであり、SELS#K@Nは二次時間スイッ
チSSW#Nの入力ハイウェイ#4+Kに設けられた2
入力1出力のセレクタである。
【0016】セレクタSELH#K@Nの一方の入力が
一次時間スイッチPSW#Kの出力ハイウェイ#Nと接
続され、もう一方の入力が一次時間スイッチPSW#4
+Kの出力ハイウェイ#Nと接続されている。またセレ
クタSELS#K@Nの一方の入力(0側入力)が空間
スイッチHSW#Kの出力ハイウェイ#Nと接続されも
う一方の入力(1側入力)が空間スイッチHSW#4+
Kの出力ハイウェイ#Nと接続されている。
一次時間スイッチPSW#Kの出力ハイウェイ#Nと接
続され、もう一方の入力が一次時間スイッチPSW#4
+Kの出力ハイウェイ#Nと接続されている。またセレ
クタSELS#K@Nの一方の入力(0側入力)が空間
スイッチHSW#Kの出力ハイウェイ#Nと接続されも
う一方の入力(1側入力)が空間スイッチHSW#4+
Kの出力ハイウェイ#Nと接続されている。
【0017】次に、上記のように構成された本実施例の
制御方法について説明する。
制御方法について説明する。
【0018】一次時間スイッチPSW及び二次時間スイ
ッチSSWが5個以上存在する場合、全てのセレクタS
ELH及びセレクタSELSは1側入力を選択するよう
制御する。この場合は図3で示した従来例と同一の接続
構成となり図1との動作上の差分は全く無くなる。
ッチSSWが5個以上存在する場合、全てのセレクタS
ELH及びセレクタSELSは1側入力を選択するよう
制御する。この場合は図3で示した従来例と同一の接続
構成となり図1との動作上の差分は全く無くなる。
【0019】一方、一次時間スイッチPSWと二次時間
スイッチSSWが共に4個以下の場合は全てのセレクタ
SELH及びセレクタSELSは0側を選択するよう制
御する。すると本来空間スイッチHSW#5〜#8の入
力ハイウェイ#1〜#4及び出力ハイウェイ#1〜#4
経由で通過するデータを全て空間スイッチHSW#1〜
#4の入力ハイウェイ#5〜#8及び出力ハイウェイ#
5〜#8経由で通過させることが可能となるため、空間
スイッチHSW#5〜#8は全く不要となり空間スイッ
チHSW#1〜#4だけで従来と同一の性能を持ったT
−S−T型時分割通話路を構成できることになる。
スイッチSSWが共に4個以下の場合は全てのセレクタ
SELH及びセレクタSELSは0側を選択するよう制
御する。すると本来空間スイッチHSW#5〜#8の入
力ハイウェイ#1〜#4及び出力ハイウェイ#1〜#4
経由で通過するデータを全て空間スイッチHSW#1〜
#4の入力ハイウェイ#5〜#8及び出力ハイウェイ#
5〜#8経由で通過させることが可能となるため、空間
スイッチHSW#5〜#8は全く不要となり空間スイッ
チHSW#1〜#4だけで従来と同一の性能を持ったT
−S−T型時分割通話路を構成できることになる。
【0020】上述の実施例は通話路の最大容量の2分の
1以下の領域で空間スイッチHSWの初期搭載量を半分
に削減しているが、上述の方法をそのまま発展させるこ
とで通話路容量が最大の4分の1以下の領域で空間スイ
ッチHSWの初期搭載量がさらに半分(最大搭載量の4
分の1)になる方法を次に説明する。
1以下の領域で空間スイッチHSWの初期搭載量を半分
に削減しているが、上述の方法をそのまま発展させるこ
とで通話路容量が最大の4分の1以下の領域で空間スイ
ッチHSWの初期搭載量がさらに半分(最大搭載量の4
分の1)になる方法を次に説明する。
【0021】図2は図1に示した実施例に変更を加えた
ものであり、空間スイッチHSW#1と空間スイッチH
SW#2それぞれの入力ハイウェイ#3と#4にセレク
タを追加し、さらに二次時間スイッチSSW#1と二次
時間スイッチSSW#2それぞれの入力ハイウェイ#3
と#4にセレクタを追加している。
ものであり、空間スイッチHSW#1と空間スイッチH
SW#2それぞれの入力ハイウェイ#3と#4にセレク
タを追加し、さらに二次時間スイッチSSW#1と二次
時間スイッチSSW#2それぞれの入力ハイウェイ#3
と#4にセレクタを追加している。
【0022】図2で新たに追加したセレクタ以外のセレ
クタにおいて図1から変更が加えられているものがあ
り、その差分は新たなT−S−T間の接続ルートの追加
である。
クタにおいて図1から変更が加えられているものがあ
り、その差分は新たなT−S−T間の接続ルートの追加
である。
【0023】以下図2を参照してセレクタの動作を説明
する。
する。
【0024】図2において、セレクタSELH#J@N
は空間スイッチHSW#Nの入力ハイウェイ#Jに設け
られたセレクタであり、セレクタSELS#J@Nは二
次時間スイッチSSW#Nの入力ハイウェイ#Jに設け
られたセレクタである。ここでセレクタSELH#3@
1とセレクタSELH#3@2は一方の入力(0側入
力)が一次時間スイッチPSW#1と接続され他方の入
力(1側入力)が一次時間スイッチPSW#3と接続さ
れており、セレクタSELH#4@1とセレクタSEL
H#4@2においては一方の入力(0側入力)が一次時
間スイッチPSW#2と接続され他方の入力(1側入
力)が一次時間スイッチPSW#4と接続されている。
は空間スイッチHSW#Nの入力ハイウェイ#Jに設け
られたセレクタであり、セレクタSELS#J@Nは二
次時間スイッチSSW#Nの入力ハイウェイ#Jに設け
られたセレクタである。ここでセレクタSELH#3@
1とセレクタSELH#3@2は一方の入力(0側入
力)が一次時間スイッチPSW#1と接続され他方の入
力(1側入力)が一次時間スイッチPSW#3と接続さ
れており、セレクタSELH#4@1とセレクタSEL
H#4@2においては一方の入力(0側入力)が一次時
間スイッチPSW#2と接続され他方の入力(1側入
力)が一次時間スイッチPSW#4と接続されている。
【0025】また、セレクタSELS#3@1とセレク
タSELS#3@2は一方の入力(0側入力)が空間ス
イッチHSW#1と接続され他方の入力(1側入力)が
空間スイッチHSW#3と接続されており、セレクタS
ELS#4@1とセレクタSELS#4@2においては
一方の入力(0側入力)が空間スイッチHSW#2と接
続され他方の入力(1側入力)が空間スイッチHSW#
4と接続されている。
タSELS#3@2は一方の入力(0側入力)が空間ス
イッチHSW#1と接続され他方の入力(1側入力)が
空間スイッチHSW#3と接続されており、セレクタS
ELS#4@1とセレクタSELS#4@2においては
一方の入力(0側入力)が空間スイッチHSW#2と接
続され他方の入力(1側入力)が空間スイッチHSW#
4と接続されている。
【0026】図1に示した実施例と本実施例との変更点
は、セレクタSELH#7@1とセレクタSELH#7
@2が2入力1出力のセレクタから3入力1出力のセレ
クタに変更され、新たに一次時間スイッチPSW#1と
の接続ルートが2側入力に追加されており、セレクタS
ELH#8@1とセレクタSELH#8@2も2入力1
出力のセレクタから3入力1出力のセレクタに変更さ
れ、一次時間スイッチPSW#2との接続ルートが2側
入力に追加されている。
は、セレクタSELH#7@1とセレクタSELH#7
@2が2入力1出力のセレクタから3入力1出力のセレ
クタに変更され、新たに一次時間スイッチPSW#1と
の接続ルートが2側入力に追加されており、セレクタS
ELH#8@1とセレクタSELH#8@2も2入力1
出力のセレクタから3入力1出力のセレクタに変更さ
れ、一次時間スイッチPSW#2との接続ルートが2側
入力に追加されている。
【0027】同様にセレクタSELS#7@1とセレク
タSELS#7@2についても3入力1出力のセレクタ
に変更され、空間スイッチHSW#1との接続が、セレ
クタSELS#8@1とセレクタSELS#8@2につ
いては空間スイッチHSW#2との接続が追加されてい
る。上述の3入力セレクタの0側入力と1側入力の接続
先は図1に示した実施例からなんら変更は加えられてい
ない。
タSELS#7@2についても3入力1出力のセレクタ
に変更され、空間スイッチHSW#1との接続が、セレ
クタSELS#8@1とセレクタSELS#8@2につ
いては空間スイッチHSW#2との接続が追加されてい
る。上述の3入力セレクタの0側入力と1側入力の接続
先は図1に示した実施例からなんら変更は加えられてい
ない。
【0028】次に、上記のように構成された本実施例の
制御方法について説明する。
制御方法について説明する。
【0029】一次時間スイッチPSWと二次時間スイッ
チSSWが共に3個または4個存在する場合は上述の全
てのセレクタは1側を選択するように制御する。この場
合にはT−S−T間の接続状態が図1における一次時間
スイッチPSWと二次時間スイッチSSWが共に4個以
下の場合と同一接続になり動作上の差分は全く無くな
る。
チSSWが共に3個または4個存在する場合は上述の全
てのセレクタは1側を選択するように制御する。この場
合にはT−S−T間の接続状態が図1における一次時間
スイッチPSWと二次時間スイッチSSWが共に4個以
下の場合と同一接続になり動作上の差分は全く無くな
る。
【0030】一方、一次時間スイッチPSWと二次時間
スイッチSSWが共に2個以下の場合は上述の全てのセ
レクタが0側入力を選択するように制御する。すると本
来空間スイッチHSW#3を経由する一次時間スイッチ
PSW#1と#2それぞれの出力ハイウェイ#3と#7
の信号を空間スイッチHSW#1で経由させ、本来空間
スイッチHSW#4を経由する一次時間スイッチPSW
#1と#2それぞれの出力ハイウェイ#4と#8の信号
を空間スイッチHSW#2で経由させることが可能とな
る。さらに本来二次時間スイッチSSW#3に送られる
空間スイッチHSW#3と#4それぞれの出力ハイウェ
イ#3と#7の信号を二次時間スイッチSSW#1に送
らせることができ、本来二次時間スイッチSSW#4に
送られる空間スイッチHSW#3と#4それぞれの出力
ハイウェイ#4と#8の信号を二次時間スイッチSSW
#2に送らせることができる。
スイッチSSWが共に2個以下の場合は上述の全てのセ
レクタが0側入力を選択するように制御する。すると本
来空間スイッチHSW#3を経由する一次時間スイッチ
PSW#1と#2それぞれの出力ハイウェイ#3と#7
の信号を空間スイッチHSW#1で経由させ、本来空間
スイッチHSW#4を経由する一次時間スイッチPSW
#1と#2それぞれの出力ハイウェイ#4と#8の信号
を空間スイッチHSW#2で経由させることが可能とな
る。さらに本来二次時間スイッチSSW#3に送られる
空間スイッチHSW#3と#4それぞれの出力ハイウェ
イ#3と#7の信号を二次時間スイッチSSW#1に送
らせることができ、本来二次時間スイッチSSW#4に
送られる空間スイッチHSW#3と#4それぞれの出力
ハイウェイ#4と#8の信号を二次時間スイッチSSW
#2に送らせることができる。
【0031】つまり、一次時間スイッチPSWと二次時
間スイッチSSWが共に2個以下の場合、空間スイッチ
HSW#3と#4は全く不要となり空間スイッチHSW
#1と#2だけで従来と同一の性能を持ったT−S−T
型時分割通話路を構成できることになる。
間スイッチSSWが共に2個以下の場合、空間スイッチ
HSW#3と#4は全く不要となり空間スイッチHSW
#1と#2だけで従来と同一の性能を持ったT−S−T
型時分割通話路を構成できることになる。
【0032】図1に変更を加え図2を生成する手順を説
明したが、これと同様の手順を図2に対して行うことで
空間スイッチHSWの初期搭載量をさらに半分(空間ス
イッチHSW#1のみ)にできることは今までの説明で
明らかであるため詳細な説明は省略する。
明したが、これと同様の手順を図2に対して行うことで
空間スイッチHSWの初期搭載量をさらに半分(空間ス
イッチHSW#1のみ)にできることは今までの説明で
明らかであるため詳細な説明は省略する。
【0033】なお、以上説明下各実施例に用いられるセ
レクタは非常に安価な汎用ICで実現できるため、本発
明を適用してもコスト増は殆ど無視できるレベルとな
る。
レクタは非常に安価な汎用ICで実現できるため、本発
明を適用してもコスト増は殆ど無視できるレベルとな
る。
【0034】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。
いるので、以下に記載するような効果を奏する。
【0035】T−S−T型時分割通話路の容量が最大容
量の2のN乗分の1以下の場合には空間スイッチの数量
を2のN乗分の1に削減できる。また、セレクタは非常
に安価な汎用ICで実現できるため、最大容量において
もコスト増を殆ど無視できるレベルまで下げることが出
来る。これらのことから、初期コストの小さなハードウ
ェアとすることができ、経済的なものとすることができ
る効果がある。
量の2のN乗分の1以下の場合には空間スイッチの数量
を2のN乗分の1に削減できる。また、セレクタは非常
に安価な汎用ICで実現できるため、最大容量において
もコスト増を殆ど無視できるレベルまで下げることが出
来る。これらのことから、初期コストの小さなハードウ
ェアとすることができ、経済的なものとすることができ
る効果がある。
【図1】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図2】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図3】従来例の構成を示すブロック図である。
PSW 一次時間スイッチ SSW 二次時間スイッチ HSW 空間スイッチ SELH セレクタ SELS セレクタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高山 純二 東京都千代田区内幸町一丁目1番6号 日 本電信電話株式会社内
Claims (4)
- 【請求項1】 一次時間スイッチと、二次時間スイッチ
と、これらのスイッチ間でのスイッチングを行う空間ス
イッチとからなるT−S−T型時分割通話路装置であっ
て、 前記空間スイッチが、4N本の入力ハイウェイと4N本
の出力ハイウェイを備える4N×4Nスイッチ4M個か
らなり、一次時間スイッチの出力ハイウェイ及び二次時
間スイッチの入力ハイウェがそれぞれ4M本設けられる
とともに一次時間スイッチ及び二次時間スイッチのそれ
ぞれは4N個設けられており、 1〜2M番目の4N×4Nスイッチの2N+1〜2N+
4N番目の入力ハイウェイ及び1〜2N番目の二次時間
スイッチの2M+1〜2M+4M番目の入力ハイウェイ
のそれぞれに設けられたセレクタを有し、 前記セレクタのうち、4N×4Nスイッチの2N+K番
目のハイウェイに設けられたセレクタの一方の入力はK
番目の一次時間スイッチと接続され、他方の入力はK+
2N番目の一次時間スイッチと接続され、二次時間スイ
ッチの2M+L番目のハイウェイに設けられたセレクタ
の一方の入力はL番目の4N×4N空間スイッチと接続
され、他方の入力はL+2M番目の4N×4N空間スイ
ッチと接続されていることを特徴とするT−S−T型時
分割通話路装置。 - 【請求項2】 請求項1記載のT−S−T型時分割通話
路装置の制御方法であって、 一次時間スイッチ及び二次時間スイッチが共に2N個以
下の場合には、4N×4NスイッチのセレクタにはK番
目の一次時間スイッチを選択させ、二次時間スイッチの
上記セレクタにはL番目の4N×4Nスイッチを選択さ
せ、それ以外の場合には4N×4Nスイッチのセレクタ
にはK+2N番目の一次時間スイッチを選択させ、二次
時間スイッチの上記セレクタがL+2M番目の4N×4
N空間スイッチを選択させることを特徴とするT−S−
T型時分割通話路装置の制御方法。 - 【請求項3】 請求項1記載のT−S−T型時分割通話
路装置において、 1〜M番目の4N×4NスイッチのN+1〜2N番目の
入力ハイウェイ及び1〜N番目の二次時間スイッチのM
+1〜2M番目の入力ハイウェイそれぞれに設けられた
新たなセレクタを有し、 前記新たなセレクタのうち、4N×4NスイッチのN+
K番目の入力ハイウェイに設けられた新たなセレクタの
一方の入力はK番目の一次時間スイッチと接続され、他
方の入力はK+N番目の一次時間スイッチと接続され、
二次時間スイッチのM+L番目のハイウェイに設けられ
たセレクタの一方の入力はL番目の4N×4Nスイッチ
と接続され、他方の入力はL+M番目の4N×4Nスイ
ッチと接続され、 1〜M番目の4N×4Nスイッチの3N+1〜4N番目
の入力ハイウェイに設けられたセレクタのうち、3N+
K番目の入力ハイウェイに設けられたセレクタは新たに
K番目の一次時間スイッチの出力ハイウェイを収容し、
1〜N番目の二次時間スイッチの3M+1〜4M番目に
設けられたセレクタのうち、3M+L番目の入力ハイウ
ェイに設けられたセレクタは新たにL番目の4N×4N
空間スイッチの出力ハイウェイを収容することを特徴と
するT−S−T型時分割通話路装置。 - 【請求項4】 請求項3記載のT−S−T型時分割通話
路装置の制御方法であって、 一次時間スイッチ及び二次時間スイッチが共にN個以下
の場合には4N×4N空間スイッチのセレクタにはK番
目の一次時間スイッチを選択させ、二次時間スイッチの
セレクタにはL番目の4N×4Nスイッチを選択させ、 一次時間スイッチ及び二次時間スイッチが共にN個より
多く2N個以下の場合には、4N×4Nスイッチのセレ
クタにはK番目の一次時間スイッチを選択させ、二次時
間スイッチの上記セレクタにはL番目の4N×4Nスイ
ッチを選択させ、それ以外の場合には4N×4Nスイッ
チのセレクタにはK+2N番目の一次時間スイッチを選
択させ、二次時間スイッチの上記セレクタがL+2M番
目の4N×4N空間スイッチを選択させることを特徴と
するT−S−T型時分割通話路装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17865195A JP3302861B2 (ja) | 1995-07-14 | 1995-07-14 | T−s−t型時分割通話路装置とその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17865195A JP3302861B2 (ja) | 1995-07-14 | 1995-07-14 | T−s−t型時分割通話路装置とその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0937369A true JPH0937369A (ja) | 1997-02-07 |
JP3302861B2 JP3302861B2 (ja) | 2002-07-15 |
Family
ID=16052198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17865195A Expired - Fee Related JP3302861B2 (ja) | 1995-07-14 | 1995-07-14 | T−s−t型時分割通話路装置とその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3302861B2 (ja) |
-
1995
- 1995-07-14 JP JP17865195A patent/JP3302861B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3302861B2 (ja) | 2002-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4858011A (en) | Video switcher system with modular architecture | |
US6154449A (en) | Switchless network | |
EP1113627B1 (en) | Method of determining network paths in a three stage switching matrix | |
JPH02306795A (ja) | 遅延等化及び反転除去用広帯域スイッチングマトリクス | |
JPS5854540B2 (ja) | 放送能力を具えた会議システム | |
JPH11261511A (ja) | 1/2重化対応装置 | |
JPH0937369A (ja) | T−s−t型時分割通話路装置とその制御方法 | |
US5898692A (en) | Scalable bandwidth digital data switch | |
JPH11177605A (ja) | 複数ルーティングアプリケーションの区分制御を提供するためのシステム | |
AU664890B2 (en) | A rearrangeable switching matrix | |
US5049877A (en) | Broadband switch matrix with non-linear cascading | |
JPH0714229B2 (ja) | 時分割形光通話路 | |
SU928340A1 (ru) | Коммутационный элемент | |
KR100558262B1 (ko) | 저전력 크로스바 스위치 | |
JPH08125659A (ja) | 光バッファメモリ装置 | |
SU1432546A1 (ru) | Устройство маршрутизации | |
JPS6324597B2 (ja) | ||
JPH0316447A (ja) | 非直線的カスケード接続を有する広帯域スイッチマトリックス | |
JP2580979B2 (ja) | Atmスイッチ | |
JPS60214699A (ja) | 装置間インタフエ−スユニツト設置方式 | |
JPH11252086A (ja) | セル分割形atmスイッチ | |
JPH06245236A (ja) | クロスコネクト方式 | |
JPH05159823A (ja) | マトリクスボード制御装置 | |
JPS6161319B2 (ja) | ||
JPH05128057A (ja) | 音声バス制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |