JPH0936663A - 周波数変換回路 - Google Patents
周波数変換回路Info
- Publication number
- JPH0936663A JPH0936663A JP20399295A JP20399295A JPH0936663A JP H0936663 A JPH0936663 A JP H0936663A JP 20399295 A JP20399295 A JP 20399295A JP 20399295 A JP20399295 A JP 20399295A JP H0936663 A JPH0936663 A JP H0936663A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- circuit
- input signal
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplitude Modulation (AREA)
Abstract
(57)【要約】
【課題】 DBMを用いた従来の周波数変換回路は、D
BMのバランスが実際の回路では崩れ易く、また最良の
バランスを得るのが困難である。一方、従来のSSB型
周波数変換回路では、DBMのバランス調整の問題は回
避できるものの、回路規模がやや大きくなる。 【解決手段】 入力端子1よりの第1の入力信号e
1(t)は移相回路3及び5により移相され、2π(r
ad.)の位相範囲を等位相間隔で3分割される。入力
端子7よりの第2の入力信号e4(t)は、移相回路8
及び9により移相され、2π(rad.)の位相範囲を
等位相間隔で3分割される。スイッチ回路2、4、6
は、信号e1(t)、e2(t)、e3(t)を信号e4
(t)、e5(t)、e6(t)でスイッチングする。加
算回路10はスイッチ回路2、4、6の出力信号を加算
して出力する。
BMのバランスが実際の回路では崩れ易く、また最良の
バランスを得るのが困難である。一方、従来のSSB型
周波数変換回路では、DBMのバランス調整の問題は回
避できるものの、回路規模がやや大きくなる。 【解決手段】 入力端子1よりの第1の入力信号e
1(t)は移相回路3及び5により移相され、2π(r
ad.)の位相範囲を等位相間隔で3分割される。入力
端子7よりの第2の入力信号e4(t)は、移相回路8
及び9により移相され、2π(rad.)の位相範囲を
等位相間隔で3分割される。スイッチ回路2、4、6
は、信号e1(t)、e2(t)、e3(t)を信号e4
(t)、e5(t)、e6(t)でスイッチングする。加
算回路10はスイッチ回路2、4、6の出力信号を加算
して出力する。
Description
【0001】
【発明の属する技術分野】本発明は周波数変換回路に係
り、特に位相推移型単側波帯信号生成法を適用した周波
数変換回路に関する。
り、特に位相推移型単側波帯信号生成法を適用した周波
数変換回路に関する。
【0002】
【従来の技術】従来より、周波数変換回路あるいは単側
波帯信号(以下、SSB信号と略す)を得るための一般
的手段としては、例えば乗算器や平衡変調器、又はダブ
ルバランスドミクサ(以下、DBMと略す)を用いるな
どして搬送波を抑圧した両側波帯信号を得た後、各々の
片方の側波帯信号をフィルタにより選択分離してSSB
信号を生成させるようにしたり、あるいは、搬送波と信
号とを各々90度移相したものを二つのDBMに供給し
て、前記の二つのDBMからの出力信号を加算、又は引
き算して原理的にフィルタの使用を省略するようにした
位相推移型SSB信号生成法が知られている(例えば、
B.P.ラシィ著、「詳解ディジタル・アナログ通信方
式(上巻)」第226頁乃至第251頁、CBS出版株
式会社、1985年3月28日発行)。
波帯信号(以下、SSB信号と略す)を得るための一般
的手段としては、例えば乗算器や平衡変調器、又はダブ
ルバランスドミクサ(以下、DBMと略す)を用いるな
どして搬送波を抑圧した両側波帯信号を得た後、各々の
片方の側波帯信号をフィルタにより選択分離してSSB
信号を生成させるようにしたり、あるいは、搬送波と信
号とを各々90度移相したものを二つのDBMに供給し
て、前記の二つのDBMからの出力信号を加算、又は引
き算して原理的にフィルタの使用を省略するようにした
位相推移型SSB信号生成法が知られている(例えば、
B.P.ラシィ著、「詳解ディジタル・アナログ通信方
式(上巻)」第226頁乃至第251頁、CBS出版株
式会社、1985年3月28日発行)。
【0003】前記の従来の周波数変換回路は、第1の信
号周波数f1と第2の信号周波数f2とにより周波数変
換を行う場合、互いの周波数が比較的高く、フィルタの
適用が容易な場合には乗算器とフィルタで和の周波数
(f1+f2)、又は差の周波数(f1−f2)が容易
に得られる。しかし、どちらか一方の周波数が高く、他
方の周波数が低い場合にはフィルタを用いても選択分離
が困難となる。
号周波数f1と第2の信号周波数f2とにより周波数変
換を行う場合、互いの周波数が比較的高く、フィルタの
適用が容易な場合には乗算器とフィルタで和の周波数
(f1+f2)、又は差の周波数(f1−f2)が容易
に得られる。しかし、どちらか一方の周波数が高く、他
方の周波数が低い場合にはフィルタを用いても選択分離
が困難となる。
【0004】そこで、用いられるのが位相推移型SSB
信号生成回路である。この回路は、原理的にフィルタは
不要であり(ただし、一方の信号がスイッチング信号の
場合、若しくは使用するDBM等でスイッチング動作と
なる場合は簡単なフィルタが使用される)、DBM等の
動作上のバランスが良好であれば、目的とする和の周波
数(f1+f2)又は差の周波数(f1−f2)が選択
でき、近傍する周波数f1(又はf2)は抑圧されて上
記の問題は起こらない。
信号生成回路である。この回路は、原理的にフィルタは
不要であり(ただし、一方の信号がスイッチング信号の
場合、若しくは使用するDBM等でスイッチング動作と
なる場合は簡単なフィルタが使用される)、DBM等の
動作上のバランスが良好であれば、目的とする和の周波
数(f1+f2)又は差の周波数(f1−f2)が選択
でき、近傍する周波数f1(又はf2)は抑圧されて上
記の問題は起こらない。
【0005】DBMはダイオードブリッジタイプとトラ
ンジスタを複数個差動接続して構成される可変gm型D
BM回路は知られている。例えば、可変gm型DBM回
路は、X軸入力端子とY軸入力端子があり、各々の入力
端子につながる入力回路は2重平衡差動回路を用いてお
り、X軸及びY軸の入力端子部でここにバランスをとる
ための可変抵抗器を用いて使用される。
ンジスタを複数個差動接続して構成される可変gm型D
BM回路は知られている。例えば、可変gm型DBM回
路は、X軸入力端子とY軸入力端子があり、各々の入力
端子につながる入力回路は2重平衡差動回路を用いてお
り、X軸及びY軸の入力端子部でここにバランスをとる
ための可変抵抗器を用いて使用される。
【0006】図11は上記の可変gm型DBM回路を用
いた従来の周波数変換回路の一例の回路図を示す。この
周波数変換回路は、入力端子81及び85、DBM8
2、−π/2移相回路83、DBM84、−π/2移相
回路86及びDBM82及び84の両出力信号を加算す
る加算回路87、出力端子88よりなる。DBM82及
び84はそれぞれ第1の入力信号を第2の入力信号でス
イッチングされる。一般の高周波数帯の応用するDBM
は、スイッチング動作が基本となっているからである。
いた従来の周波数変換回路の一例の回路図を示す。この
周波数変換回路は、入力端子81及び85、DBM8
2、−π/2移相回路83、DBM84、−π/2移相
回路86及びDBM82及び84の両出力信号を加算す
る加算回路87、出力端子88よりなる。DBM82及
び84はそれぞれ第1の入力信号を第2の入力信号でス
イッチングされる。一般の高周波数帯の応用するDBM
は、スイッチング動作が基本となっているからである。
【0007】図12はDBMをスイッチに置き換えたS
SB型の従来の周波数変換回路の他の例の回路図を示
す。この従来の周波数変換回路は、入力端子91及び9
9、スイッチ回路92、94、96及び98、反転増幅
器93、97、−π/2移相回路95、101、インバ
ータ100及び102、スイッチ回路92、94、96
及び98の各出力信号を加算する加算回路103、出力
端子104より構成されている。これら図11及び図1
2の従来の周波数変換回路の基本動作は等しい。従っ
て、従来の周波数変換回路の動作を図11を例にとって
図13の波形図と共に説明する。
SB型の従来の周波数変換回路の他の例の回路図を示
す。この従来の周波数変換回路は、入力端子91及び9
9、スイッチ回路92、94、96及び98、反転増幅
器93、97、−π/2移相回路95、101、インバ
ータ100及び102、スイッチ回路92、94、96
及び98の各出力信号を加算する加算回路103、出力
端子104より構成されている。これら図11及び図1
2の従来の周波数変換回路の基本動作は等しい。従っ
て、従来の周波数変換回路の動作を図11を例にとって
図13の波形図と共に説明する。
【0008】図11において、入力端子81より第1の
入力信号e51(t)がDBM42と−π/2移相回路4
3にそれぞれ供給される。この第1の入力信号e
51(t)は、図13(A)に示す波形で、A1sinω
1tで表されるものとする。−π/2移相回路83はこ
の第1の入力信号e51(t)を−π/2(rad.)移
相し、図13(B)に示す波形で、A1sin(ω1t
−π/2)で表される信号e52(t)を生成してDBM
84に供給する。
入力信号e51(t)がDBM42と−π/2移相回路4
3にそれぞれ供給される。この第1の入力信号e
51(t)は、図13(A)に示す波形で、A1sinω
1tで表されるものとする。−π/2移相回路83はこ
の第1の入力信号e51(t)を−π/2(rad.)移
相し、図13(B)に示す波形で、A1sin(ω1t
−π/2)で表される信号e52(t)を生成してDBM
84に供給する。
【0009】一方、入力端子85より図13(C)に示
す波形の第2の入力信号e53(t)がスイッチング用の
方形波としてDBM82及び−π/2移相回路86にそ
れぞれ供給される。この第2の入力信号e53(t)は次
式で表される。
す波形の第2の入力信号e53(t)がスイッチング用の
方形波としてDBM82及び−π/2移相回路86にそ
れぞれ供給される。この第2の入力信号e53(t)は次
式で表される。
【0010】 e53(t)=(4/π)A2{sinω2t+(1/3)sin3ω2t+(1/5)sin5ω2t+(1/7)sin7ω2t +...} (1) また、−π/2移相回路86の出力信号e54(t)は次
式で表され、図13(D)に示すように第2の入力信号
e53(t)を−π/2(rad.)移相した波形であ
る。
式で表され、図13(D)に示すように第2の入力信号
e53(t)を−π/2(rad.)移相した波形であ
る。
【0011】 e54(t) = (4/π)A2{sin(ω2t-(π/2))+(1/3)sin3(ω2t-(π/2)) +(1/5)sin5(ω2t-(π/2))+(1/7)sin7(ω2t-(π/2)) +...} (2) DBM82は第1の入力信号e51(t)を第2の入力信
号e53(t)でスイッチングすることにより、次式の図
13(E)に示す信号e55(t)を出力する。
号e53(t)でスイッチングすることにより、次式の図
13(E)に示す信号e55(t)を出力する。
【0012】 e55(t) = -(2/π)A1A2[{cos(ω1+ω2)t-cos(ω1-ω2)t} +(1/3){cos(ω1+3ω2)t-cos(ω1-3ω2)t} +(1/5){cos(ω1+5ω2)t-cos(ω1-5ω2)t} +(1/7){cos(ω1+7ω2)t-cos(ω1-7ω2)t} +...] (3) もう一つのDBM84は第1の入力信号e52(t)を第
2の入力信号e54(t)でスイッチングすることによ
り、図13(F)に示す次式で表される信号e56(t)
を出力する。
2の入力信号e54(t)でスイッチングすることによ
り、図13(F)に示す次式で表される信号e56(t)
を出力する。
【0013】 e56(t) = -(2/π)A1A2[{cos(ω1t+ω2t- π)-cos(ω1-ω2)t} +(1/3){cos(ω1t+3ω2t-2π)-cos(ω1t-3ω2t+π)} +(1/5){cos(ω1t+5ω2t-3π)-cos(ω1t-5ω2t+2π)} +(1/7){cos(ω1+7ω2t-4π)-cos(ω1t-7ω2t+3π} +...] (4) 加算回路87は上記のDBM82及び84の出力信号e
55(t)及びe56(t)を加算して、図13(G)に示
す波形の次式で表される信号e57(t)を生成し、これ
を出力端子88へ出力する。
55(t)及びe56(t)を加算して、図13(G)に示
す波形の次式で表される信号e57(t)を生成し、これ
を出力端子88へ出力する。
【0014】 e57(t) = (4/π)A1A2{cos(ω1-ω2)t-(1/3)cos(ω1+3ω2)t +(1/5){cos(ω1-5ω2)t-(1/7){cos(ω1+7ω2)t +...} (5) (5)式に示される周波数変換された出力信号e
57(t)は、ω1≪ω2 の条件下では、(ω1−
ω2)の差の角周波数を基本として(ω1+3ω2)の
3倍成分、(ω1−5ω2)の5倍成分、(ω1+7ω
2)の7倍成分などの奇数次高調波成分を有している。
図14は、この周波数変換回路の出力信号の周波数スペ
クトラムを示す。
57(t)は、ω1≪ω2 の条件下では、(ω1−
ω2)の差の角周波数を基本として(ω1+3ω2)の
3倍成分、(ω1−5ω2)の5倍成分、(ω1+7ω
2)の7倍成分などの奇数次高調波成分を有している。
図14は、この周波数変換回路の出力信号の周波数スペ
クトラムを示す。
【0015】図13に示した各信号の波形からも確認で
きるように、上記の従来の周波数変換回路において、第
1の入力信号の1サイクル中に第2の入力信号は4サイ
クルとなっているのに対し、出力信号の基本波は3(=
4−1)サイクルであり、周波数変換されていることが
確認できる。
きるように、上記の従来の周波数変換回路において、第
1の入力信号の1サイクル中に第2の入力信号は4サイ
クルとなっているのに対し、出力信号の基本波は3(=
4−1)サイクルであり、周波数変換されていることが
確認できる。
【0016】
【発明が解決しようとする課題】しかるに、図11に示
したDBMを用いた従来の周波数変換回路は、DBMの
バランスが実際の回路では崩れ易く、また最良のバラン
スを得るのが困難である。また、可変gm型DBM回路
では可変抵抗器使用するため、回路規模の小型化や生産
性の面から問題である。また、従来の周波数変換回路で
は、可変抵抗器を微調してバランスをとるようにして
も、内部トランジスタの特性のばらつきを完全に補正す
ることは困難であり、結果として可変gm型DBMのス
ペックで決まるバランス調整が不要なスイッチ回路を用
いて構成するのが実情である。更に、図11に示した従
来の周波数変換回路では、出力信号波形の粗さが高調波
のスペクトル成分に関係するため、高調波を除去するフ
ィルタを使用すれば問題ないが、そのフィルタは除去特
性としてかなりシャープな複雑な構成のフィルタを必要
とする。
したDBMを用いた従来の周波数変換回路は、DBMの
バランスが実際の回路では崩れ易く、また最良のバラン
スを得るのが困難である。また、可変gm型DBM回路
では可変抵抗器使用するため、回路規模の小型化や生産
性の面から問題である。また、従来の周波数変換回路で
は、可変抵抗器を微調してバランスをとるようにして
も、内部トランジスタの特性のばらつきを完全に補正す
ることは困難であり、結果として可変gm型DBMのス
ペックで決まるバランス調整が不要なスイッチ回路を用
いて構成するのが実情である。更に、図11に示した従
来の周波数変換回路では、出力信号波形の粗さが高調波
のスペクトル成分に関係するため、高調波を除去するフ
ィルタを使用すれば問題ないが、そのフィルタは除去特
性としてかなりシャープな複雑な構成のフィルタを必要
とする。
【0017】一方、図12に示したような、スイッチ回
路を用いて構成する、従来のSSB型周波数変換回路で
は、DBMのバランス調整の問題は回避できるものの、
回路規模がやや大きくなるという欠点がある。
路を用いて構成する、従来のSSB型周波数変換回路で
は、DBMのバランス調整の問題は回避できるものの、
回路規模がやや大きくなるという欠点がある。
【0018】本発明は以上の点に鑑みなされたもので、
回路構成が簡単で、周波数変換された出力信号の波形の
粗さを密に改善し得る周波数変換回路を提供することを
目的とする。
回路構成が簡単で、周波数変換された出力信号の波形の
粗さを密に改善し得る周波数変換回路を提供することを
目的とする。
【0019】
【課題を解決するための手段】上記の目的を達成するた
め、請求項1記載の発明は、第1の入力信号を互いに位
相の異なる複数のチャンネル信号に位相分割する位相分
割手段と、第2の入力信号に基づいてチャンネル信号と
同数で、かつ、互いに位相の異なる切換信号を発生する
切換信号発生手段と、複数のチャンネル信号に1対1に
対応して複数設けられ、入力されたチャンネル信号を切
換信号発生手段からの切換信号により選択出力する複数
のスイッチ回路と、複数のスイッチ回路の出力信号をそ
れぞれ合成して出力する加算回路とを有し、加算回路か
ら第1の入力信号の周波数と第2の入力信号の周波数と
の和又は差の周波数成分を有する信号を出力するよう構
成したものである。
め、請求項1記載の発明は、第1の入力信号を互いに位
相の異なる複数のチャンネル信号に位相分割する位相分
割手段と、第2の入力信号に基づいてチャンネル信号と
同数で、かつ、互いに位相の異なる切換信号を発生する
切換信号発生手段と、複数のチャンネル信号に1対1に
対応して複数設けられ、入力されたチャンネル信号を切
換信号発生手段からの切換信号により選択出力する複数
のスイッチ回路と、複数のスイッチ回路の出力信号をそ
れぞれ合成して出力する加算回路とを有し、加算回路か
ら第1の入力信号の周波数と第2の入力信号の周波数と
の和又は差の周波数成分を有する信号を出力するよう構
成したものである。
【0020】また、上記の目的を達成するため、請求項
3記載の発明は、第1の入力信号を互いに位相の異なる
複数の第1のチャンネル信号に位相分割する第1の位相
分割手段と、第2の入力信号に基づいて第1のチャンネ
ル信号と同数で、かつ、互いに位相の異なる切換信号を
発生する第1の切換信号発生手段と、複数の第1のチャ
ンネル信号に1対1に対応して複数設けられ、入力され
た第1のチャンネル信号を第1の切換信号発生手段から
の切換信号により選択出力する複数の第1のスイッチ回
路と、複数の第1のスイッチ回路の出力信号をそれぞれ
合成してから互いに位相の異なる複数の第2のチャンネ
ル信号を出力する第2の位相分割手段と、第2の入力信
号に基づいて第2のチャンネル信号と同数で、かつ、互
いに位相の異なる切換信号を発生する第2の切換信号発
生手段と、複数の第2のチャンネル信号に1対1に対応
して複数設けられ、入力された第2のチャンネル信号を
第2の切換信号発生手段からの切換信号により選択出力
する複数の第2のスイッチ回路とを有し、第2のスイッ
チ回路の出力信号を合成して第1の入力信号の周波数と
第2の入力信号の周波数との和又は差の周波数成分を有
する信号を出力する構成としたものである。
3記載の発明は、第1の入力信号を互いに位相の異なる
複数の第1のチャンネル信号に位相分割する第1の位相
分割手段と、第2の入力信号に基づいて第1のチャンネ
ル信号と同数で、かつ、互いに位相の異なる切換信号を
発生する第1の切換信号発生手段と、複数の第1のチャ
ンネル信号に1対1に対応して複数設けられ、入力され
た第1のチャンネル信号を第1の切換信号発生手段から
の切換信号により選択出力する複数の第1のスイッチ回
路と、複数の第1のスイッチ回路の出力信号をそれぞれ
合成してから互いに位相の異なる複数の第2のチャンネ
ル信号を出力する第2の位相分割手段と、第2の入力信
号に基づいて第2のチャンネル信号と同数で、かつ、互
いに位相の異なる切換信号を発生する第2の切換信号発
生手段と、複数の第2のチャンネル信号に1対1に対応
して複数設けられ、入力された第2のチャンネル信号を
第2の切換信号発生手段からの切換信号により選択出力
する複数の第2のスイッチ回路とを有し、第2のスイッ
チ回路の出力信号を合成して第1の入力信号の周波数と
第2の入力信号の周波数との和又は差の周波数成分を有
する信号を出力する構成としたものである。
【0021】請求項1記載の発明では、ダブルバランス
ドモジュレータ(DBM)の代わりにスイッチ回路を用
いて構成しているため、DBMのバランスの崩れによる
特性劣化の問題を回避できる。また、この発明では、第
1及び第2の入力信号をそれぞれ2π(rad.)の位
相範囲を等位相間隔で、かつ、2n(ただし、nは自然
数)で表される整数を除く複数のうちの任意の数に位相
分割して、それぞれの信号をスイッチ回路によりスイッ
チング後、加算合成することにより、スイッチ回路を用
いた従来回路に比べて出力信号波形の粗さが同じ回路を
少ない位相分割数の構成で実現できる。
ドモジュレータ(DBM)の代わりにスイッチ回路を用
いて構成しているため、DBMのバランスの崩れによる
特性劣化の問題を回避できる。また、この発明では、第
1及び第2の入力信号をそれぞれ2π(rad.)の位
相範囲を等位相間隔で、かつ、2n(ただし、nは自然
数)で表される整数を除く複数のうちの任意の数に位相
分割して、それぞれの信号をスイッチ回路によりスイッ
チング後、加算合成することにより、スイッチ回路を用
いた従来回路に比べて出力信号波形の粗さが同じ回路を
少ない位相分割数の構成で実現できる。
【0022】請求項3記載の発明では、入力された第2
のチャンネル信号を第2の切換信号発生手段からの切換
信号により選択出力する複数の第2のスイッチ回路の出
力信号を合成して第1の入力信号の周波数と第2の入力
信号の周波数との和又は差の周波数成分を有する信号を
出力するようにしたため、請求項1記載の発明の作用に
加えて、更に最終段に出力信号を得るための加算回路を
不要にできる。
のチャンネル信号を第2の切換信号発生手段からの切換
信号により選択出力する複数の第2のスイッチ回路の出
力信号を合成して第1の入力信号の周波数と第2の入力
信号の周波数との和又は差の周波数成分を有する信号を
出力するようにしたため、請求項1記載の発明の作用に
加えて、更に最終段に出力信号を得るための加算回路を
不要にできる。
【0023】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図1は本発明の第1の実施の形
態の回路構成図、図2は図1の動作説明用波形図を示
す。図1に示す実施の形態は、入力端子1及び7と、ス
イッチ回路2、4及び6と、−2π/3移相回路3及び
8と、−4π/3移相回路5及び9と、加算回路10及
び出力端子11とから構成されている。
て図面と共に説明する。図1は本発明の第1の実施の形
態の回路構成図、図2は図1の動作説明用波形図を示
す。図1に示す実施の形態は、入力端子1及び7と、ス
イッチ回路2、4及び6と、−2π/3移相回路3及び
8と、−4π/3移相回路5及び9と、加算回路10及
び出力端子11とから構成されている。
【0024】次に、図1の回路構成図の動作について説
明する。入力端子1より第1の入力信号e1(t)がス
イッチ回路2、−2π/3移相回路3及び−4π/3移
相回路5にそれぞれ供給される。この第1の入力信号e
1(t)は、図2(A)に示す波形で、A1sinω1
tで表されるものとする。−2π/3移相回路3はこの
第1の入力信号e1(t)を−2π/3(rad.)移
相し、図2(B)に示す波形で、A1sin(ω1t−
2π/3)、つまり−A1cos(ω1t−π/6)で
表される信号e2(t)を生成してスイッチ回路4に供
給する。
明する。入力端子1より第1の入力信号e1(t)がス
イッチ回路2、−2π/3移相回路3及び−4π/3移
相回路5にそれぞれ供給される。この第1の入力信号e
1(t)は、図2(A)に示す波形で、A1sinω1
tで表されるものとする。−2π/3移相回路3はこの
第1の入力信号e1(t)を−2π/3(rad.)移
相し、図2(B)に示す波形で、A1sin(ω1t−
2π/3)、つまり−A1cos(ω1t−π/6)で
表される信号e2(t)を生成してスイッチ回路4に供
給する。
【0025】また、−4π/3移相回路5は第1の入力
信号e1(t)を−4π/3(rad.)移相し、図2
(C)に示す波形で、A1sin(ω1t−4π/
3)、つまり−A1sin(ω1t−π/3)で表され
る信号e3(t)を生成してスイッチ回路6に供給す
る。すなわち、入力信号e1(t)は2π(rad.)
の位相範囲を等位相間隔で3分割されて信号e
1(t)、e2(t)及びe3(t)とされることとな
る。
信号e1(t)を−4π/3(rad.)移相し、図2
(C)に示す波形で、A1sin(ω1t−4π/
3)、つまり−A1sin(ω1t−π/3)で表され
る信号e3(t)を生成してスイッチ回路6に供給す
る。すなわち、入力信号e1(t)は2π(rad.)
の位相範囲を等位相間隔で3分割されて信号e
1(t)、e2(t)及びe3(t)とされることとな
る。
【0026】一方、入力端子7より図2(D)に示す波
形の第2の入力信号e4(t)がスイッチング用の方形
波として、スイッチ回路2に直接供給される一方、−2
π/3移相回路8及び−4π/3移相回路9にそれぞれ
供給され、−2π/3(rad.)、−4π/3(ra
d.)それぞれ移相される。すなわち、第2の入力信号
e4(t)も2π(rad.)の位相範囲を等位相間隔
で3分割されて信号e4(t)、e5(t)及びe
6(t)とされることとなる。
形の第2の入力信号e4(t)がスイッチング用の方形
波として、スイッチ回路2に直接供給される一方、−2
π/3移相回路8及び−4π/3移相回路9にそれぞれ
供給され、−2π/3(rad.)、−4π/3(ra
d.)それぞれ移相される。すなわち、第2の入力信号
e4(t)も2π(rad.)の位相範囲を等位相間隔
で3分割されて信号e4(t)、e5(t)及びe
6(t)とされることとなる。
【0027】この第2の入力信号e4(t)は次式で表
される。
される。
【0028】 e4(t)=(A2/2)+(2A2/π){sinω2t+(1/3)sin3ω2t+(1/5)sin5ω2t +(1/7)sin7ω2t + ...} (6) また、−2π/3移相回路8の出力信号e5(t)は次
式で表され、図2(E)に示すように第2の入力信号e
4(t)を−2π/3(rad.)移相した波形であ
る。
式で表され、図2(E)に示すように第2の入力信号e
4(t)を−2π/3(rad.)移相した波形であ
る。
【0029】 e5(t)=(A2/2)-(2A2/π){cos(ω2t-π/6)-(1/3)cos3(ω2t- π/6) +(1/5)cos5(ω2t-π/6)-(1/7)cos7(ω2t-π/6) + ...} (7) 更に、−4π/3移相回路9の出力信号e6(t)は次
式で表され、図2(F)に示すように第2の入力信号e
4(t)を−4π/3(rad.)移相した波形であ
る。
式で表され、図2(F)に示すように第2の入力信号e
4(t)を−4π/3(rad.)移相した波形であ
る。
【0030】 e6(t)=(A2/2)-(2A2/π){sin( ω2t- π/3)+(1/3)sin3(ω2t-π/3) +(1/5)sin5(ω2t-π/3)+(1/7)sin7(ω2t-π/3) + ...} (8) 図1のスイッチ回路2は、第1の入力信号e1(t)を
第2の入力信号e4(t)でスイッチングして、図2
(G)に示す波形の次式で表される信号e7(t)を生
成して加算回路10へ出力する。
第2の入力信号e4(t)でスイッチングして、図2
(G)に示す波形の次式で表される信号e7(t)を生
成して加算回路10へ出力する。
【0031】 e7(t)=(A1A2/2)sinω1t-(A1A2/π)[{cos( ω1+ω2)t-cos(ω1-ω2)t} +(1/3){cos(ω1+3ω2)t-cos(ω1-3ω2)t} +(1/5){cos(ω1+5ω2)t-cos(ω1-5ω2)t} +(1/7){cos(ω1+7ω2)t-cos(ω1-7ω2)t} + ...] (9) 一方、図1のスイッチ回路4、6はそれぞれ第1の信号
e2(t)、e3(t)を第2の信号e5(t)、e6
(t)でスイッチングして、図2(H)、(I)に示す
波形の次式で表される信号e8(t)、e9(t)を生
成して加算回路10へ出力する。
e2(t)、e3(t)を第2の信号e5(t)、e6
(t)でスイッチングして、図2(H)、(I)に示す
波形の次式で表される信号e8(t)、e9(t)を生
成して加算回路10へ出力する。
【0032】 e8(t) = -(A1A2/2)cos(ω1t-π/6)+(A1A2/π)[{cos(ω1-ω2)t +cos(ω1t+ω2t-π/3} -(1/3){cos(ω1t-3ω2t+π/3)+cos(ω1t+3ω2t-π/3)} +(1/5){cos(ω1t-5ω2t+2π/3)+cos(ω1t+5ω2t-π)} -(1/7){cos(ω1t-7ω2t+π)+cos(ω1t+7ω2t-4π/3)}+ ...] (10) e9(t) = -(A1A2)sin(ω1t-π/3)-(A1A2/π)[{cos(ω1t+ω2t-2π/3) -cos(ω1-ω2)t} -(1/3){cos(ω1t+3ω2t-4π/3)-cos(ω1t-3ω2t+2π/3)} -(1/5){cos(ω1t+5ω2t-2π)-cos(ω1t-5ω2t+4π/3)} -(1/7){cos(ω1t+7ω2t-2π/3)-cos(ω1t-7ω2t+2π)}+ ...] (11) 加算回路10は上記のスイッチ回路2、4及び6の各出
力信号e7(t)、e8(t)及びe9(t)をそれぞ
れ加算し、図2(J)に示す波形の、次式で表される出
力信号e10(t)を図1の出力端子11へ出力する。
力信号e7(t)、e8(t)及びe9(t)をそれぞ
れ加算し、図2(J)に示す波形の、次式で表される出
力信号e10(t)を図1の出力端子11へ出力する。
【0033】 e10(t) = e7(t)+e8(t)+e9(t) =(3A1A2/π){cos(ω1-ω2)t-(1/5)cos(ω1+5ω2)t +(1/7)cos(ω1-7ω2)t-(1/11)cos(ω1+11ω2)t +(1/13)cos(ω1-13ω2)t +...} (12) (12)式からわかるように、出力信号e10(t)に
は奇数次高調波成分のうち3次高調波成分、9次高調波
成分、15次高調波成分、21次高調波成分、...等
が除去されている。図3は(12)式で示される図1の
周波数変換回路の出力信号の周波数スペクトラムを示
す。
は奇数次高調波成分のうち3次高調波成分、9次高調波
成分、15次高調波成分、21次高調波成分、...等
が除去されている。図3は(12)式で示される図1の
周波数変換回路の出力信号の周波数スペクトラムを示
す。
【0034】図2に示す動作波形からわかるように、図
2(J)に示した出力信号e10(t)は(12)式に
示した級数式と一致しており、図13(G)に示した従
来回路の出力信号e57(t)に比べて波形の粗さが細
かくなっている。また、(12)式及び図3からも明ら
かなように、5次高調波成分以上をフィルタで除去すれ
ばよいから、従来方式よりも周波数特性の傾斜部分がな
だらかな簡単で安価な構成のフィルタを使用して高調波
成分の除去ができる。
2(J)に示した出力信号e10(t)は(12)式に
示した級数式と一致しており、図13(G)に示した従
来回路の出力信号e57(t)に比べて波形の粗さが細
かくなっている。また、(12)式及び図3からも明ら
かなように、5次高調波成分以上をフィルタで除去すれ
ばよいから、従来方式よりも周波数特性の傾斜部分がな
だらかな簡単で安価な構成のフィルタを使用して高調波
成分の除去ができる。
【0035】次に、本発明の他の実施の形態について説
明する。図4は本発明の第2の実施の形態の回路構成図
を示す。この例は、位相分割数が”5”の場合であり、
入力端子15より入力された第1の入力信号e11(t)
は、スイッチ回路16に直接供給される一方、移相回路
17、18、19及び20にそれぞれ供給され、それぞ
れで−2π/5(rad.)、−4π/5(ra
d.)、−6π/5(rad.)及び−8π/5(ra
d.)移相されて信号e12(t)、信号e13(t)、信
号e14(t)及び信号e15(t)とされた後、対応する
スイッチ回路21、22、23及び24に供給される。
明する。図4は本発明の第2の実施の形態の回路構成図
を示す。この例は、位相分割数が”5”の場合であり、
入力端子15より入力された第1の入力信号e11(t)
は、スイッチ回路16に直接供給される一方、移相回路
17、18、19及び20にそれぞれ供給され、それぞ
れで−2π/5(rad.)、−4π/5(ra
d.)、−6π/5(rad.)及び−8π/5(ra
d.)移相されて信号e12(t)、信号e13(t)、信
号e14(t)及び信号e15(t)とされた後、対応する
スイッチ回路21、22、23及び24に供給される。
【0036】スイッチ回路16は第1の入力信号e
11(t)を入力端子25よりの矩形波である第2の入力
信号e16(t)によりスイッチングして、信号e
21(t)を出力する。また、これと同時に、スイッチ回
路21、22、23及び24は入力信号e12(t)、e
13(t)、e14(t)及びe15(t)を、第2の入力信
号e16(t)を移相回路26、27、28及び29によ
りそれぞれ−2π/5(rad.)、−4π/5(ra
d.)、−6π/5(rad.)及び−8π/5(ra
d.)移相された信号e17(t)、信号e18(t)、信
号e19(t)及び信号e20(t)によりスイッチングし
て、信号e22(t)、e23(t)、e24(t)及びe25
(t)を出力する。
11(t)を入力端子25よりの矩形波である第2の入力
信号e16(t)によりスイッチングして、信号e
21(t)を出力する。また、これと同時に、スイッチ回
路21、22、23及び24は入力信号e12(t)、e
13(t)、e14(t)及びe15(t)を、第2の入力信
号e16(t)を移相回路26、27、28及び29によ
りそれぞれ−2π/5(rad.)、−4π/5(ra
d.)、−6π/5(rad.)及び−8π/5(ra
d.)移相された信号e17(t)、信号e18(t)、信
号e19(t)及び信号e20(t)によりスイッチングし
て、信号e22(t)、e23(t)、e24(t)及びe25
(t)を出力する。
【0037】加算回路30はこれらのスイッチ回路1
6、21、22、23及び24の各出力信号e
21(t)、e22(t)、e23(t)、e24(t)及びe
25(t)をそれぞれ加算合成し、次式で表される信号e
26(t)を出力端子31へ出力する。 e26(t)=e21(t)+e22(t)+e23(t)+e24(t)+e25(t) =5A1A2/π{cos(ω1-ω2)t-(1/9)cos(ω1+9ω2)t+(1/11)cos(ω1-11ω2t)t -(1/19)cos(ω1+19ω2)+(1/21)cos(ω1-21ω2)t-・・・} (13) 上式から分かるように、加算回路30の出力信号e
26(t)は、入力端子15に入力された第1の入力信号
と、入力端子25に入力された第2の入力信号のそれぞ
れの角周波数の差の角周波数(ω1−ω2)を有する周波
数変換信号であり、その波形は図1の実施の形態よりも
更に細かい。また、出力信号e26(t)の周波数スペク
トラムは、(13)式より図5に示される。
6、21、22、23及び24の各出力信号e
21(t)、e22(t)、e23(t)、e24(t)及びe
25(t)をそれぞれ加算合成し、次式で表される信号e
26(t)を出力端子31へ出力する。 e26(t)=e21(t)+e22(t)+e23(t)+e24(t)+e25(t) =5A1A2/π{cos(ω1-ω2)t-(1/9)cos(ω1+9ω2)t+(1/11)cos(ω1-11ω2t)t -(1/19)cos(ω1+19ω2)+(1/21)cos(ω1-21ω2)t-・・・} (13) 上式から分かるように、加算回路30の出力信号e
26(t)は、入力端子15に入力された第1の入力信号
と、入力端子25に入力された第2の入力信号のそれぞ
れの角周波数の差の角周波数(ω1−ω2)を有する周波
数変換信号であり、その波形は図1の実施の形態よりも
更に細かい。また、出力信号e26(t)の周波数スペク
トラムは、(13)式より図5に示される。
【0038】この周波数スペクトラムから分かるよう
に、出力信号e26(t)に含まれる高調波成分は図1の
出力信号e10(t)よりも更に高次側に移行しており、
よって、第1の実施の形態よりも更に周波数特性の傾斜
部分がなだらかな簡単で安価な構成のフィルタを使用し
て高調波成分の除去ができる。
に、出力信号e26(t)に含まれる高調波成分は図1の
出力信号e10(t)よりも更に高次側に移行しており、
よって、第1の実施の形態よりも更に周波数特性の傾斜
部分がなだらかな簡単で安価な構成のフィルタを使用し
て高調波成分の除去ができる。
【0039】図1の実施の形態では位相分割数を最小単
位の”3”とし、図4の実施の形態では位相分割数を”
5”としたが、これに限らず位相分割数は”7”、”
9”その他の奇数を最小単位とし、かつ、その2n(た
だし、nは自然数)倍でもよい。すなわち、例えば、位
相分割数は最小単位”3”から”6”、”12”、”2
4”、”48”、...でもよく、また、”5”、”1
0”、”20”、”40”、...でもよく、”
7”、”14”、”28”、”56”...でもよく、
要は2nで表される整数を除くすべての数が位相分割数
として可能である。
位の”3”とし、図4の実施の形態では位相分割数を”
5”としたが、これに限らず位相分割数は”7”、”
9”その他の奇数を最小単位とし、かつ、その2n(た
だし、nは自然数)倍でもよい。すなわち、例えば、位
相分割数は最小単位”3”から”6”、”12”、”2
4”、”48”、...でもよく、また、”5”、”1
0”、”20”、”40”、...でもよく、”
7”、”14”、”28”、”56”...でもよく、
要は2nで表される整数を除くすべての数が位相分割数
として可能である。
【0040】位相分割数が”3”である図1の実施の形
態は、従来回路に当てはめると位相分割数が”6”の回
路に相当し、位相分割数が”5”である図4の実施の形
態は、位相分割数が”10”である従来回路に相当す
る。従って、図12に示した位相分割数”4”の場合の
従来回路に比べて、図1の回路の方が出力周波数変換信
号の波形の粗さを2倍と大幅に改善でき、しかも回路構
成が簡単にできる。
態は、従来回路に当てはめると位相分割数が”6”の回
路に相当し、位相分割数が”5”である図4の実施の形
態は、位相分割数が”10”である従来回路に相当す
る。従って、図12に示した位相分割数”4”の場合の
従来回路に比べて、図1の回路の方が出力周波数変換信
号の波形の粗さを2倍と大幅に改善でき、しかも回路構
成が簡単にできる。
【0041】これにより、上記の第1及び第2の実施の
形態は、バランス調整不要を活かす集積回路化への応用
や、SSB変調回路、その他信号スペクトル変更装置へ
の応用(例えば、秘話装置)など種々の応用に活用でき
る。
形態は、バランス調整不要を活かす集積回路化への応用
や、SSB変調回路、その他信号スペクトル変更装置へ
の応用(例えば、秘話装置)など種々の応用に活用でき
る。
【0042】ところで、上記の第1及び第2の実施の形
態では、いずれも従来回路と同様に、最終段に加算回路
10、30が必要であるため、加算回路によるレベル混
合誤差による特性劣化が生じることがある。
態では、いずれも従来回路と同様に、最終段に加算回路
10、30が必要であるため、加算回路によるレベル混
合誤差による特性劣化が生じることがある。
【0043】そこで、次に説明する本発明の第3の実施
の形態はこの加算回路によるレベル混合誤差による特性
劣化も防止できるようにしたものである。図6は本発明
になる周波数変換回路の第3の実施の形態の回路構成
図、図7は図6の動作説明用信号波形図である。
の形態はこの加算回路によるレベル混合誤差による特性
劣化も防止できるようにしたものである。図6は本発明
になる周波数変換回路の第3の実施の形態の回路構成
図、図7は図6の動作説明用信号波形図である。
【0044】図6において、入力端子41より図7
(A)に示す第1の入力信号e31(t)が入力されて
位相分割回路42に供給され、ここで、π(rad.)
の位相範囲を等位相間隔で3分割されることにより、そ
れぞれ互いに異なる3種類の位相を持つ信号e
31(t)、e32(t)及びe33(t)に分割され
る。図7(B)及び(C)はそれぞれ上記の信号e32
(t)及びe33(t)の波形を示す。ここで、図7
(A)〜(C)からわかるように、e31(t)はA1
sinω1t、e32(t)はA1sin(ω1t−π
/3)、e32(t)はA1sin(ω1t−2π/
3)である。
(A)に示す第1の入力信号e31(t)が入力されて
位相分割回路42に供給され、ここで、π(rad.)
の位相範囲を等位相間隔で3分割されることにより、そ
れぞれ互いに異なる3種類の位相を持つ信号e
31(t)、e32(t)及びe33(t)に分割され
る。図7(B)及び(C)はそれぞれ上記の信号e32
(t)及びe33(t)の波形を示す。ここで、図7
(A)〜(C)からわかるように、e31(t)はA1
sinω1t、e32(t)はA1sin(ω1t−π
/3)、e32(t)はA1sin(ω1t−2π/
3)である。
【0045】一方、第2の入力信号e38(t)は図7
(H)に示す矩形波で、入力端子46より切換信号発生
回路47、スイッチ回路48及びインバータ51にそれ
ぞれ供給される。切換信号発生回路47は、第2の入力
信号e38(t)に同期した、互いに位相が異なる信号
e34(t)、e35(t)及びe36(t)をそれぞ
れ生成して並列に出力する。図7(D)、(E)及び
(F)はそれぞれ上記の信号e34(t)、e
35(t)及びe36(t)の波形を示す。ここで、第
2の入力信号e38(t)の振幅は、−π<ω2t<0
において”0”、0<ω2t<πにおいて”A2”とす
ると、次式で表される。
(H)に示す矩形波で、入力端子46より切換信号発生
回路47、スイッチ回路48及びインバータ51にそれ
ぞれ供給される。切換信号発生回路47は、第2の入力
信号e38(t)に同期した、互いに位相が異なる信号
e34(t)、e35(t)及びe36(t)をそれぞ
れ生成して並列に出力する。図7(D)、(E)及び
(F)はそれぞれ上記の信号e34(t)、e
35(t)及びe36(t)の波形を示す。ここで、第
2の入力信号e38(t)の振幅は、−π<ω2t<0
において”0”、0<ω2t<πにおいて”A2”とす
ると、次式で表される。
【0046】
【数1】 ただし、上式中、nは自然数である。
【0047】上記のスイッチ回路43、44及び45は
入力信号e31(t)、e32(t)及びe33(t)
を、対応して入力される切換信号e34(t)、e35
(t)及びe36(t)のハイレベル期間入力を通過さ
せ、ローレベル期間入力を遮断するスイッチング動作を
行い、これにより選択出力した信号を合成して図7
(G)に示す如き波形の信号e37(t)を生成させ
る。
入力信号e31(t)、e32(t)及びe33(t)
を、対応して入力される切換信号e34(t)、e35
(t)及びe36(t)のハイレベル期間入力を通過さ
せ、ローレベル期間入力を遮断するスイッチング動作を
行い、これにより選択出力した信号を合成して図7
(G)に示す如き波形の信号e37(t)を生成させ
る。
【0048】この信号e37(t)はスイッチ回路48
に供給される一方、反転増幅器49で反転増幅された
後、スイッチ回路50に供給される。スイッチ回路48
は入力端子46よりの第2の入力信号e38(t)がス
イッチング信号として入力され、また、スイッチ回路5
0は第2の入力信号e38(t)をインバータ51で極
性反転した図7(I)に示す信号e39(t)がスイッ
チング信号として入力され、それぞれスイッチング信号
e38(t)、e39(t)がハイレベルの期間のみ入
力信号を通過させるスイッチング動作を行う。
に供給される一方、反転増幅器49で反転増幅された
後、スイッチ回路50に供給される。スイッチ回路48
は入力端子46よりの第2の入力信号e38(t)がス
イッチング信号として入力され、また、スイッチ回路5
0は第2の入力信号e38(t)をインバータ51で極
性反転した図7(I)に示す信号e39(t)がスイッ
チング信号として入力され、それぞれスイッチング信号
e38(t)、e39(t)がハイレベルの期間のみ入
力信号を通過させるスイッチング動作を行う。
【0049】スイッチ回路48及び50の出力信号はそ
れぞれ加算合成されて、図7(J)に示す信号e
40(t)とされ、出力端子52へ出力される。この出
力信号e40(t)は次式で表されるように、第1の入
力信号e31(t)と第2の入力信号e38(t)の差
の角周波数(ω1−ω2)を基本角周波数に有する周波
数変換信号である。
れぞれ加算合成されて、図7(J)に示す信号e
40(t)とされ、出力端子52へ出力される。この出
力信号e40(t)は次式で表されるように、第1の入
力信号e31(t)と第2の入力信号e38(t)の差
の角周波数(ω1−ω2)を基本角周波数に有する周波
数変換信号である。
【0050】 e40(t)=−(A1A2/π)[sin{ω2t-ω1t-(π/6)}+(1/5)sin{5ω2t+ω1t+(5π/6)} -(1/7)sin{7ω2t-ω1t-(π/6)}+・・・] (15) また、この出力信号e40(t)の周波数スペクトラム
は、(15)式から図8に示す如く、前記図3と同様に
ω2の3次高調波成分や9次高調波成分などが零とな
る。従って、この発明の形態も従来に比べて周波数特性
の傾斜部分の緩やかなフィルタを使用して基本波を容易
に検出することができる。
は、(15)式から図8に示す如く、前記図3と同様に
ω2の3次高調波成分や9次高調波成分などが零とな
る。従って、この発明の形態も従来に比べて周波数特性
の傾斜部分の緩やかなフィルタを使用して基本波を容易
に検出することができる。
【0051】図6に示した位相分割回路42は、図9
(A)、(B)及び(C)のいずれかの構成とされてい
る。図9(A)は入力端子55に入力された第1の入力
信号e 31(t)をスルーで出力端子58へ出力すると
共に、−π/3移相回路56と−2π/3移相回路57
によりそれぞれ独立に出力信号e32(t)、e
33(t)を生成して出力端子59、60へ出力する構
成である。
(A)、(B)及び(C)のいずれかの構成とされてい
る。図9(A)は入力端子55に入力された第1の入力
信号e 31(t)をスルーで出力端子58へ出力すると
共に、−π/3移相回路56と−2π/3移相回路57
によりそれぞれ独立に出力信号e32(t)、e
33(t)を生成して出力端子59、60へ出力する構
成である。
【0052】図9(B)は入力端子55に入力された第
1の入力信号e31(t)をスルーで出力端子58へ出
力すると共に、−π/3移相回路56を介して出力信号
e32(t)を生成して出力端子59へ出力し、かつ、
更に−π/3移相回路61を通すことにより計−2π/
3(rad.)移相した信号e33(t)を生成して出
力端子60へ出力する構成である。
1の入力信号e31(t)をスルーで出力端子58へ出
力すると共に、−π/3移相回路56を介して出力信号
e32(t)を生成して出力端子59へ出力し、かつ、
更に−π/3移相回路61を通すことにより計−2π/
3(rad.)移相した信号e33(t)を生成して出
力端子60へ出力する構成である。
【0053】図9(C)は入力端子55に入力された第
1の入力信号e31(t)をスルーで出力端子58へ出
力すると共に、−2π/3移相回路57により出力信号
e33(t)を生成して出力端子60へ出力する点は図
9(A)の構成と同一であるが、出力信号e32(t)
の生成の仕方が図9(A)、(B)と異なる。すなわ
ち、入力信号e31(t)と−2π/3移相回路57の
出力信号e33(t)とを加算回路62で加算し、その
加算信号を適当な利得で増幅する増幅器63を通して−
π/3(rad.)移相された信号e32(t)を生成
し、これを出力端子59へ出力する構成である。
1の入力信号e31(t)をスルーで出力端子58へ出
力すると共に、−2π/3移相回路57により出力信号
e33(t)を生成して出力端子60へ出力する点は図
9(A)の構成と同一であるが、出力信号e32(t)
の生成の仕方が図9(A)、(B)と異なる。すなわ
ち、入力信号e31(t)と−2π/3移相回路57の
出力信号e33(t)とを加算回路62で加算し、その
加算信号を適当な利得で増幅する増幅器63を通して−
π/3(rad.)移相された信号e32(t)を生成
し、これを出力端子59へ出力する構成である。
【0054】また、図6に示した切換信号発生回路47
は、例えば図10に示す回路構成とされている。図10
において、入力端子65(図6の入力端子46)より入
力された第2の入力信号e38(t)は、2入力排他的
論理和回路(EX−ORゲート)69の一方の入力端子
に入力される一方、−π/3移相回路66により−π/
3(rad.)移相されてEX−ORゲート69の他方
の入力端子に入力されることにより、EX−ORゲート
69より図7(D)に示す信号e34(t)が取り出さ
れ、出力端子72へ出力される。
は、例えば図10に示す回路構成とされている。図10
において、入力端子65(図6の入力端子46)より入
力された第2の入力信号e38(t)は、2入力排他的
論理和回路(EX−ORゲート)69の一方の入力端子
に入力される一方、−π/3移相回路66により−π/
3(rad.)移相されてEX−ORゲート69の他方
の入力端子に入力されることにより、EX−ORゲート
69より図7(D)に示す信号e34(t)が取り出さ
れ、出力端子72へ出力される。
【0055】また、−π/3移相回路66の出力信号は
EX−ORゲート70の一方の入力端子に入力される一
方、−π/3移相回路67により更に−π/3(ra
d.)移相されてEX−ORゲート70の他方の入力端
子に入力されることにより、EX−ORゲート70より
図7(E)に示す信号e35(t)が取り出され、出力
端子73へ出力される。
EX−ORゲート70の一方の入力端子に入力される一
方、−π/3移相回路67により更に−π/3(ra
d.)移相されてEX−ORゲート70の他方の入力端
子に入力されることにより、EX−ORゲート70より
図7(E)に示す信号e35(t)が取り出され、出力
端子73へ出力される。
【0056】更に、インバータ68により−π(ra
d.)移相された第2の入力信号と、−π/3移相回路
67より計−2π/3(rad.)移相されて取り出さ
れた第2の入力信号とはそれぞれEX−ORゲート71
に供給され、ここで排他的論理和演算されて図7(F)
に示す信号e36(t)に生成されて出力端子74へ出
力される。
d.)移相された第2の入力信号と、−π/3移相回路
67より計−2π/3(rad.)移相されて取り出さ
れた第2の入力信号とはそれぞれEX−ORゲート71
に供給され、ここで排他的論理和演算されて図7(F)
に示す信号e36(t)に生成されて出力端子74へ出
力される。
【0057】図6に示した第3の実施の形態は3分割位
相方式であり、位相分割回路42より出力される3種類
の入力信号のうち隣接する信号間の位相は図7(A)〜
(C)に示したように、−π/3(rad.)である
が、本発明は同様に、隣接する信号間の位相が−π/5
(rad.)となる5分割位相方式や、隣接する信号間
の位相が−π/7(rad.)となる7分割位相方式の
ように奇数の位相分割方式に適用できる。この場合、出
力周波数変換信号の波形の粗さは位相分割数が多くなる
ほど細かくなるが、基本的回路動作は位相分割数に関係
なく図6と同様である。
相方式であり、位相分割回路42より出力される3種類
の入力信号のうち隣接する信号間の位相は図7(A)〜
(C)に示したように、−π/3(rad.)である
が、本発明は同様に、隣接する信号間の位相が−π/5
(rad.)となる5分割位相方式や、隣接する信号間
の位相が−π/7(rad.)となる7分割位相方式の
ように奇数の位相分割方式に適用できる。この場合、出
力周波数変換信号の波形の粗さは位相分割数が多くなる
ほど細かくなるが、基本的回路動作は位相分割数に関係
なく図6と同様である。
【0058】なお、図6では出力端子52へ出力される
信号は、第1の入力信号の周波数と第2の入力信号の周
波数との差の周波数を基本周波数として有しているが、
第1の入力信号位相又は第2の入力信号位相の配列を逆
にすることにより、和の基本周波数の出力信号が得られ
ることは従来回路とその動作からも明らかである。
信号は、第1の入力信号の周波数と第2の入力信号の周
波数との差の周波数を基本周波数として有しているが、
第1の入力信号位相又は第2の入力信号位相の配列を逆
にすることにより、和の基本周波数の出力信号が得られ
ることは従来回路とその動作からも明らかである。
【0059】このように、図6の実施の形態では、DB
Mの代わりにスイッチ回路43〜45、48及び50を
用いて構成しているため、DBMの動作にありがちなバ
ランス崩れによる特性劣化の問題は基本的に生じること
はなく、また、従来回路及び図1、図4の実施の形態に
必須の加算回路をスイッチ回路に置き換えることで不要
としているため、加算回路による信号レベルの混合誤差
による特性劣化の問題も生じることはない。
Mの代わりにスイッチ回路43〜45、48及び50を
用いて構成しているため、DBMの動作にありがちなバ
ランス崩れによる特性劣化の問題は基本的に生じること
はなく、また、従来回路及び図1、図4の実施の形態に
必須の加算回路をスイッチ回路に置き換えることで不要
としているため、加算回路による信号レベルの混合誤差
による特性劣化の問題も生じることはない。
【0060】また、図6の実施の形態では位相分割数を
最小単位の”3”としたが、これに限らず位相分割数
は”7”、”9”その他の奇数を最小単位とし、かつ、
その2n(ただし、nは自然数)倍でもよい。すなわ
ち、例えば、位相分割数は前記した図1、図4の実施の
形態と同様に、2nで表される整数を除くすべての数が
位相分割数として可能である。
最小単位の”3”としたが、これに限らず位相分割数
は”7”、”9”その他の奇数を最小単位とし、かつ、
その2n(ただし、nは自然数)倍でもよい。すなわ
ち、例えば、位相分割数は前記した図1、図4の実施の
形態と同様に、2nで表される整数を除くすべての数が
位相分割数として可能である。
【0061】位相分割数が”3”である図6の実施の形
態は、従来回路に当てはめると位相分割数が”6”の回
路に相当する。従って、図12に示した位相分割数”
4”の場合の従来回路に比べて、図6の回路の方が出力
周波数変換信号の波形の粗さを大幅に改善でき、しかも
回路構成が簡単にできる。これにより、この実施の形態
も、図1、図4と同様に、バランス調整不要を活かす集
積回路化への応用や、SSB変調回路、その他信号スペ
クトル変更装置への応用(例えば、秘話装置)など種々
の応用に活用できる。
態は、従来回路に当てはめると位相分割数が”6”の回
路に相当する。従って、図12に示した位相分割数”
4”の場合の従来回路に比べて、図6の回路の方が出力
周波数変換信号の波形の粗さを大幅に改善でき、しかも
回路構成が簡単にできる。これにより、この実施の形態
も、図1、図4と同様に、バランス調整不要を活かす集
積回路化への応用や、SSB変調回路、その他信号スペ
クトル変更装置への応用(例えば、秘話装置)など種々
の応用に活用できる。
【0062】
【発明の効果】以上説明したように、本発明によれば、
DBMの代わりにスイッチ回路を用いて構成しているた
め、DBMのバランスの崩れによる特性劣化の問題を回
避できると共に、スイッチ回路を用いた従来回路に比べ
て出力信号波形の粗さが同じ回路を少ない位相分割数の
構成で実現できるため、回路構成を従来に比べて簡単に
でき、また、同程度の規模の回路では従来に比べて周波
数変換された出力信号の波形の粗さを大幅に改善でき
る。
DBMの代わりにスイッチ回路を用いて構成しているた
め、DBMのバランスの崩れによる特性劣化の問題を回
避できると共に、スイッチ回路を用いた従来回路に比べ
て出力信号波形の粗さが同じ回路を少ない位相分割数の
構成で実現できるため、回路構成を従来に比べて簡単に
でき、また、同程度の規模の回路では従来に比べて周波
数変換された出力信号の波形の粗さを大幅に改善でき
る。
【0063】更に、本発明によれば、第1及び第2のス
イッチ回路を縦続に接続し、第1及び第2の切換信号発
生手段を設けることにより、出力信号を得るための加算
回路を不要にしたため、加算回路における信号レベルの
混合誤差による特性劣化を防止することができる。
イッチ回路を縦続に接続し、第1及び第2の切換信号発
生手段を設けることにより、出力信号を得るための加算
回路を不要にしたため、加算回路における信号レベルの
混合誤差による特性劣化を防止することができる。
【図1】本発明の第1の実施の形態の回路構成図であ
る。
る。
【図2】図1の動作説明用信号波形図である。
【図3】図1の出力信号の周波数スペクトラムを示す図
である。
である。
【図4】本発明の第2の実施の形態の回路構成図であ
る。
る。
【図5】図4の出力信号の周波数スペクトラムを示す図
である。
である。
【図6】本発明の第3の実施の形態の回路構成図であ
る。
る。
【図7】図6の動作説明用信号波形図である。
【図8】図6の出力信号の周波数スペクトラムを示す図
である。
である。
【図9】図6の位相分割回路の各例のブロック図であ
る。
る。
【図10】図6の切換信号発生回路の一例の回路構成図
である。
である。
【図11】従来の周波数変換回路の一例の回路構成図で
ある。
ある。
【図12】従来の周波数変換回路の他の例の回路構成図
である。
である。
【図13】図11の動作説明用信号波形図である。
【図14】図11の出力信号の周波数スペクトラムを示
す図である。
す図である。
1、15、41 第1の入力信号入力端子 2、4、6、16、21、22、23、24 スイッチ
回路 3、5、17、18、19、20 移相回路(位相分割
手段) 7、25、46 第2の入力信号入力端子 8、9、26、27、28、29 移相回路(切換信号
発生手段) 10、30 加算回路 11、31、52 出力端子 42 位相分割回路(第1の位相分割手段) 43、44、45 スイッチ回路(第1のスイッチ回
路) 47 切換信号発生回路(第1の切換信号発生手段) 48、50 スイッチ回路(第2のスイッチ回路) 49 反転増幅器(第2の位相分割手段) 51 インバータ(第2の切換信号発生手段) 56、57、61、66、67 移相回路
回路 3、5、17、18、19、20 移相回路(位相分割
手段) 7、25、46 第2の入力信号入力端子 8、9、26、27、28、29 移相回路(切換信号
発生手段) 10、30 加算回路 11、31、52 出力端子 42 位相分割回路(第1の位相分割手段) 43、44、45 スイッチ回路(第1のスイッチ回
路) 47 切換信号発生回路(第1の切換信号発生手段) 48、50 スイッチ回路(第2のスイッチ回路) 49 反転増幅器(第2の位相分割手段) 51 インバータ(第2の切換信号発生手段) 56、57、61、66、67 移相回路
Claims (5)
- 【請求項1】 第1の入力信号を互いに位相の異なる複
数のチャンネル信号に位相分割する位相分割手段と、 第2の入力信号に基づいて前記チャンネル信号と同数
で、かつ、互いに位相の異なる切換信号を発生する切換
信号発生手段と、 前記複数のチャンネル信号に1対1に対応して複数設け
られ、入力されたチャンネル信号を前記切換信号発生手
段からの切換信号により選択出力する複数のスイッチ回
路と、 前記複数のスイッチ回路の出力信号をそれぞれ合成して
出力する加算回路とを有し、前記加算回路から前記第1
の入力信号の周波数と前記第2の入力信号の周波数との
和又は差の周波数成分を有する信号を出力することを特
徴とする周波数変換回路。 - 【請求項2】 前記位相分割手段は、前記第1の入力信
号の2π(rad.)の位相範囲を等位相間隔で、か
つ、2n(ただし、nは自然数)で表される整数を除く
複数のうちの任意の数のチャンネル信号に前記第1の入
力信号を位相分割し、 前記切換信号発生手段は、前記第2の入力信号の2π
(rad.)の位相範囲を等位相間隔で、かつ、前記チ
ャンネル信号と同数だけ位相分割した切換信号を前記第
2の入力信号から生成し、 前記複数のスイッチ回路は、前記位相分割手段からのチ
ャンネル信号の数だけ設けられ、前記チャンネル信号を
そのチャンネル信号と同じ移相量の前記切換信号に基づ
きスイッチング動作して入力チャンネル信号を選択出力
し、 前記加算回路から前記第1の入力信号の周波数と前記第
2の入力信号の周波数との和又は差の周波数を基本周波
数とする信号を出力することを特徴とする請求項1記載
の周波数変換回路。 - 【請求項3】 第1の入力信号を互いに位相の異なる複
数の第1のチャンネル信号に位相分割する第1の位相分
割手段と、 第2の入力信号に基づいて前記第1のチャンネル信号と
同数で、かつ、互いに位相の異なる切換信号を発生する
第1の切換信号発生手段と、 前記複数の第1のチャンネル信号に1対1に対応して複
数設けられ、入力された第1のチャンネル信号を前記第
1の切換信号発生手段からの切換信号により選択出力す
る複数の第1のスイッチ回路と、 前記複数の第1のスイッチ回路の出力信号をそれぞれ合
成してから互いに位相の異なる複数の第2のチャンネル
信号を出力する第2の位相分割手段と、 前記第2の入力信号に基づいて前記第2のチャンネル信
号と同数で、かつ、互いに位相の異なる切換信号を発生
する第2の切換信号発生手段と、 前記複数の第2のチャンネル信号に1対1に対応して複
数設けられ、入力された第2のチャンネル信号を前記第
2の切換信号発生手段からの切換信号により選択出力す
る複数の第2のスイッチ回路と、 を有し、前記第2のスイッチ回路の出力信号を合成して
前記第1の入力信号の周波数と前記第2の入力信号の周
波数との和又は差の周波数成分を有する信号を出力する
ことを特徴とする周波数変換回路。 - 【請求項4】 前記第1の位相分割手段は、前記第1の
入力信号のπ(rad.)の位相範囲を等位相間隔で、
かつ、2n(ただし、nは自然数)で表される整数を除
く複数のうちの任意の数の第1のチャンネル信号に前記
第1の入力信号を位相分割し、 前記第1の切換信号発生手段は、前記第2の入力信号の
π(rad.)の位相範囲を等位相間隔で、かつ、前記
第1のチャンネル信号と同数だけ位相分割した切換信号
を前記第2の入力信号から生成し、 前記第2の位相分割手段は、前記第1のスイッチ回路の
出力信号を合成した信号を0度と−180度の二つの位
相に分割し、 前記第2の切換信号発生手段は、前記第2の入力信号を
0度と−180度の二つの位相に分割して二つの切換信
号を発生し、 前記第1の切換信号発生手段からの切換信号による前記
複数の第1のチャンネル信号の切り換えの順番に応じ
て、前記第1の入力信号の周波数と前記第2の入力信号
の周波数との和又は差の周波数成分を有する信号を、前
記第2のスイッチ回路の出力信号を合成して出力するこ
とを特徴とする請求項3記載の周波数変換回路。 - 【請求項5】 前記第1の位相分割手段による位相分割
数、及び前記第1の切換信号発生手段により発生される
切換信号数は、それぞれ奇数であることを特徴とする請
求項3又は4記載の周波数変換回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20399295A JPH0936663A (ja) | 1995-07-18 | 1995-07-18 | 周波数変換回路 |
US08/682,996 US5767705A (en) | 1995-07-18 | 1996-07-18 | Frequency converting circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20399295A JPH0936663A (ja) | 1995-07-18 | 1995-07-18 | 周波数変換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0936663A true JPH0936663A (ja) | 1997-02-07 |
Family
ID=16482990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20399295A Pending JPH0936663A (ja) | 1995-07-18 | 1995-07-18 | 周波数変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0936663A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007535830A (ja) * | 2003-12-05 | 2007-12-06 | セミコンダクター アイディアズ トゥー ザ マーケット(アイ ティー オー エム)ビー ヴィ | 乗算器デバイス |
JP2008523734A (ja) * | 2004-12-10 | 2008-07-03 | マックスリニアー,インコーポレイティド | 高調波除去受信機のアーキテクチャーと混合器 |
JP2012129636A (ja) * | 2010-12-13 | 2012-07-05 | Steady Design Ltd | 周波数変換回路、送信機、及び受信機 |
US8306157B2 (en) | 2004-10-12 | 2012-11-06 | Maxlinear, Inc. | Receiver architecture with digitally generated intermediate frequency |
US8311156B2 (en) | 2004-10-12 | 2012-11-13 | Maxlinear, Inc. | Hybrid receiver architecture using upconversion followed by direct downconversion |
US8718584B2 (en) | 2004-04-13 | 2014-05-06 | Maxlinear, Inc. | Dual conversion receiver with programmable intermediate frequency and channel selection |
-
1995
- 1995-07-18 JP JP20399295A patent/JPH0936663A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007535830A (ja) * | 2003-12-05 | 2007-12-06 | セミコンダクター アイディアズ トゥー ザ マーケット(アイ ティー オー エム)ビー ヴィ | 乗算器デバイス |
US8718584B2 (en) | 2004-04-13 | 2014-05-06 | Maxlinear, Inc. | Dual conversion receiver with programmable intermediate frequency and channel selection |
US8306157B2 (en) | 2004-10-12 | 2012-11-06 | Maxlinear, Inc. | Receiver architecture with digitally generated intermediate frequency |
US8311156B2 (en) | 2004-10-12 | 2012-11-13 | Maxlinear, Inc. | Hybrid receiver architecture using upconversion followed by direct downconversion |
JP2008523734A (ja) * | 2004-12-10 | 2008-07-03 | マックスリニアー,インコーポレイティド | 高調波除去受信機のアーキテクチャーと混合器 |
JP2012034406A (ja) * | 2004-12-10 | 2012-02-16 | Maxlinear Inc | 高調波除去受信機のアーキテクチャーと混合器 |
US8285240B2 (en) | 2004-12-10 | 2012-10-09 | Maxlinear, Inc. | Harmonic reject receiver architecture and mixer |
JP2012129636A (ja) * | 2010-12-13 | 2012-07-05 | Steady Design Ltd | 周波数変換回路、送信機、及び受信機 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2926615B2 (ja) | Ssb信号発生器 | |
US6308057B1 (en) | Radio receiver having compensation for direct current offset | |
JPH0936663A (ja) | 周波数変換回路 | |
US5648736A (en) | Frequency converting circuit | |
JPH0936664A (ja) | 周波数変換回路 | |
US5767705A (en) | Frequency converting circuit | |
KR20210145551A (ko) | 디지털 rf 송신기 및 이를 포함하는 무선 통신 장치 | |
US8040173B2 (en) | Reference signal generator circuit with filter-less quadrature mixers for wide-band applications | |
JP2924655B2 (ja) | 周波数変換回路 | |
JP3191895B2 (ja) | Ssb変調器 | |
JPH0823234A (ja) | 周波数変換回路 | |
JP5009641B2 (ja) | 信号発生装置 | |
WO2020183619A1 (ja) | ミクサ | |
JP3230787B2 (ja) | ディジタル化直交位相変調回路 | |
JPS61159809A (ja) | 単側波帯信号の生成回路 | |
JP3439637B2 (ja) | 高周波装置 | |
JPH118516A (ja) | 周波数変換器 | |
KR930002994B1 (ko) | 등가 포락선을 가진 대역제한 이중위상 평형 변조회로 | |
JP3252316B2 (ja) | 信号発生装置 | |
JPH05252213A (ja) | ディジタルfm変調装置 | |
JPS61179604A (ja) | 単側波帯信号の生成回路 | |
JPH04127601A (ja) | 周波数変換回路 | |
JPH0595380A (ja) | 直交変調器 | |
JPH06132937A (ja) | 周波数反転による音声スクランブラー | |
JPH09116577A (ja) | 高周波帯域信号生成装置 |