JPH0936309A - 容量素子の製造方法 - Google Patents

容量素子の製造方法

Info

Publication number
JPH0936309A
JPH0936309A JP7178524A JP17852495A JPH0936309A JP H0936309 A JPH0936309 A JP H0936309A JP 7178524 A JP7178524 A JP 7178524A JP 17852495 A JP17852495 A JP 17852495A JP H0936309 A JPH0936309 A JP H0936309A
Authority
JP
Japan
Prior art keywords
insulating film
film
forming
capacitive element
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7178524A
Other languages
English (en)
Other versions
JP3012785B2 (ja
Inventor
Akihiro Matsuda
明浩 松田
Yoshihisa Nagano
能久 長野
Toru Nasu
徹 那須
Koji Arita
浩二 有田
Yasuhiro Uemoto
康裕 上本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP7178524A priority Critical patent/JP3012785B2/ja
Priority to EP96111080A priority patent/EP0753887B1/en
Priority to DE69633367T priority patent/DE69633367T2/de
Priority to CNB961108053A priority patent/CN1159759C/zh
Priority to KR1019960027875A priority patent/KR100268643B1/ko
Priority to US08/678,866 priority patent/US6143597A/en
Publication of JPH0936309A publication Critical patent/JPH0936309A/ja
Application granted granted Critical
Publication of JP3012785B2 publication Critical patent/JP3012785B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 高誘電体または強誘電体を容量絶縁膜とする
容量素子の製造方法において、絶縁膜の表面の凹凸に起
因した電気特性のばらつきや金属配線の断線という課題
を解決し、信頼性に優れた容量素子を歩留まりよく得
る。 【構成】 支持基板１上に、容量素子用のＰｔ膜よりな
る第１の電極２を形成し、第１の絶縁膜としてＳｒＢｉ
2Ｔａ2Ｏ9の薄膜５を塗布後酸素雰囲気中において８０
０℃で焼結して結晶化し、そのＳｒＢｉ2Ｔａ2Ｏ9の薄
膜５の上面に第２の絶縁膜としてＴａ2Ｏ5薄膜６を熱処
理して形成し、そのＴａ2Ｏ5薄膜６の表面にＰｔ膜より
なる第２の電極４を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路に内蔵
される強誘電体膜または高誘電率を有する誘電体膜を容
量絶縁膜とする容量素子の製造方法に関する。
【０００２】
【従来の技術】近年、民生用電子機器を構成する多くの
半導体装置の高密度化に伴い使用される半導体素子の微
細化が進んできており、電子機器から発生される電磁波
雑音である不要輻射が大きな問題になっている。この不
要輻射低減対策として強誘電体または高誘電率を有する
誘電体膜（以下、これらを高誘電体膜という）を容量絶
縁膜とする大容量の容量素子を半導体集積回路に内蔵す
る技術が注目を浴びている。
【０００３】また、従来にない低動作電圧、高速書き込
みおよび高速読み出し可能な不揮発性ＲＡＭの実用化を
目指し、自発分極特性を有する強誘電体膜を容量絶縁膜
とする容量素子を半導体集積回路の上に形成するための
技術開発が盛んに行われている。
【０００４】以下図２（ａ）〜（ｃ）を用いて従来の強
誘電体薄膜を用いた容量素子の製造方法を説明する。支
持基板１上に選択的にＰｔ膜よりなる第１の電極２がス
パッタにより形成される（ａ）。つぎに第１の電極２上
にＳｒＢｉ2Ｔａ2Ｏ9よりなる容量絶縁膜３が塗布法ま
たはＣＶＤ（Chemical Vapor Deposition）法またはス
パッタ法により膜厚１００〜２５０ｎｍの範囲内の厚さ
に形成された後、酸素雰囲気中で６５０〜８００℃の範
囲内の温度で焼結される（ｂ）。引き続き膜厚１００〜
３００ｎｍの範囲内の厚さのＰｔ膜よりなる第２の電極
４が、容量絶縁膜３の表面にスパッタ法により形成され
て、図２（ｃ）に示す容量素子が形成される。
【０００５】
【発明が解決しようとする課題】しかしながら上記従来
の製造方法では、容量絶縁膜３が高誘電体として十分な
高誘電率を得るためには、または強誘電体として十分な
自発分極量を確保するためには、最低でも約１００ｎｍ
の大きさの結晶粒を形成することが必要であり、平均の
厚さが約２００ｎｍ程度の容量絶縁膜３では強誘電体薄
膜の結晶粒の大きさが容量絶縁膜としての必要な厚さに
比較して大きくなる。そのため、強誘電体薄膜の表面の
凹凸が大きくなり、このような強誘電体薄膜を用いて容
量素子を製作した場合、絶縁耐圧および誘電率または自
発分極量等の電気特性の大きなばらつきを生じたり、容
量絶縁膜３上に形成された配線に断線が発生したりする
という工程での加工上の問題および容量素子を内蔵する
半導体装置の信頼性上の問題等があった。
【０００６】本発明は上記従来の課題を解決するもので
あり、容量絶縁膜の表面を平坦化することにより優れた
電気特性と高い信頼性を備えた容量素子の製造方法を提
供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に本発明は、支持基板の一表面上に金属膜あるいは導電
性酸化物膜よりなる第１の電極を形成する工程と、第１
の電極上に主成分が強誘電体または高誘電率を有する誘
電体からなる第１の絶縁膜を焼結して形成する工程と、
その第１の絶縁膜上に第２の絶縁膜を熱処理して形成す
る工程と、その第２の絶縁膜上に金属膜あるいは導電性
酸化物膜よりなる第２の電極を形成する工程とを備える
ものである。
【０００８】また第２の絶縁膜を構成する材料の結晶粒
の平均粒径が第１の絶縁膜を構成する材料の平均粒径よ
りも小さいか、または第２の絶縁膜を構成する材料が結
晶以外に非晶質領域を含んでいるものであり、第２の絶
縁膜の主成分が第１の絶縁膜の主成分と同じ強誘電体ま
たは高誘電率を有する誘電体からなり、さらに第２の絶
縁膜を熱処理して形成する工程における処理温度を第１
の絶縁膜を焼結して形成する工程における焼結温度より
も低くしたものである。
【０００９】またさらに第１の絶縁膜を構成する材料と
して少なくともＢｉを含む強誘電体を用いたものであ
る。
【００１０】
【作用】したがって本発明によれば、強誘電体または高
誘電率を有する誘電体からなる第１の絶縁膜を焼結し、
その表面の凹凸の大きい第１の絶縁膜の表面を結晶粒の
平均粒径が第１の絶縁膜の平均粒径よりも小さいか、ま
たは結晶以外に非晶質領域を含んでいる第２の絶縁膜に
よって被覆することで、表面が平坦な容量絶縁膜を得る
ことができる。
【００１１】
【実施例】以下、本発明の実施例について、図を参照し
ながら説明する。
【００１２】図１は本発明の第１の実施例における容量
素子の製造方法を説明する工程断面図である。なお、図
１において、図２と対応する部分には同じ符号を付して
説明する。
【００１３】支持基板１上にＰｔ膜よりなる第１の電極
２を５０〜４００ｎｍの範囲内の厚さに形成する（図１
（ａ））。つぎに、第１の電極２上にＳｒＢｉ2Ｔａ2Ｏ
9よりなる第１の絶縁膜５を回転塗布法またはＣＶＤ（C
hemical Vapor Deposition）法、またはスパッタ法を用
いて５０〜２５０ｎｍの範囲内の厚さに形成し、酸素雰
囲気中において８００℃で焼結する（図１（ｂ））。つ
ぎに焼結によって結晶化させ、結晶粒子によって凹凸が
生じた第１の絶縁膜５の表面に第２の絶縁膜としてＴａ
2Ｏ5薄膜６を形成する（図１（ｃ））。つぎにそのＴａ
2Ｏ5薄膜６の表面に膜厚５０〜３００ｎｍの範囲内の厚
さでＰｔ膜よりなる第２の電極４を形成することによ
り、図１（ｄ）に示す容量素子ができる。
【００１４】このように上記実施例によれば、ＳｒＢｉ
2Ｔａ2Ｏ9よりなる第１の絶縁膜５の表面に生じた凹凸
部の凹部にはＴａ2Ｏ5薄膜６が埋め込まれることによっ
て平坦化され、第１の絶縁膜５と第２の絶縁膜であるＴ
ａ2Ｏ5薄膜６とから構成される容量素子の容量絶縁膜表
面は平坦な面を形成することになる。
【００１５】また、本実施例では第２の絶縁膜としてＴ
ａ2Ｏ5薄膜を用いたが、Ｂｉ2Ｏ3薄膜など他の絶縁膜を
用いても同様の効果を得ることは可能である。
【００１６】つぎに本発明の第２の実施例について説明
する。本実施例における容量素子の製造工程は第１の実
施例と同じであり、第１の実施例との相違点は第２の絶
縁膜として用いる絶縁材料が異なることである。
【００１７】第１の実施例の場合と同様に支持基板１上
に第１の電極膜２、第１の絶縁膜５を形成し、その表面
に回転塗布法により第２の絶縁膜として（ＢａxＳ
ｒ1-x）ＴｉＯ3薄膜７を形成させたのち、その表面に第
２の電極４を形成することにより、第２の実施例の容量
素子が形成される。
【００１８】このように上記実施例によれば、ＳｒＢｉ
2Ｔａ2Ｏ9薄膜よりなる第１の絶縁膜５の表面に生じた
凹凸部の凹部にはＳｒＢｉ2Ｔａ2Ｏ9薄膜の結晶よりも
結晶粒の小さな（ＢａxＳｒ1-x）ＴｉＯ3薄膜７が埋め
込まれることにより平坦化され、第１の絶縁膜５と第２
の絶縁膜である（ＢａxＳｒ1-x）ＴｉＯ3薄膜７とから
構成される容量素子の容量絶縁膜表面は平坦な面を形成
することになる。
【００１９】また、本実施例では第２の絶縁膜として
（ＢａxＳｒ1-x）ＴｉＯ3薄膜７を用いたが、ＳｒＢｉ2
Ｔａ2Ｏ9薄膜よりなる第１の絶縁膜５の結晶粒より粒径
が小さな他の絶縁体を用いても同様の効果を得ることが
できる。
【００２０】つぎに本発明の第３の実施例について説明
する。本実施例における容量素子の製造工程は第１の実
施例と同じであり、第１の実施例との相違点は第２の絶
縁膜として用いる絶縁材料は第１の実施例と同じ材料で
あるが、その熱処理方法が異なることである。
【００２１】第１、第２の実施例の場合と同様に支持基
板１上に第１の電極膜２、第１の絶縁膜５を形成し、そ
の表面に第２の絶縁膜としてＳｒＢｉ2Ｔａ2Ｏ9薄膜８
を回転塗布法あるいはＣＶＤ法、またはスパッタ法を用
いて膜厚２０〜５０ｎｍ形成し、６００℃で熱処理して
形成させたのち、その表面に第２の電極４を形成するこ
とにより、第３の実施例の容量素子が形成される。
【００２２】このように上記実施例によれば、ＳｒＢｉ
2Ｔａ2Ｏ9薄膜よりなる第１の絶縁膜５の表面に生じた
凹凸部の凹部には熱処理温度が低いことにより粒径が第
１の絶縁膜５より小さいＳｒＢｉ2Ｔａ2Ｏ9薄膜８によ
って埋められているため、第１の絶縁膜５と第２の絶縁
膜であるＳｒＢｉ2Ｔａ2Ｏ9薄膜８とから構成される容
量素子の容量絶縁膜表面は平坦な面を形成することにな
る。
【００２３】さらに本実施例の場合、第１の絶縁膜５の
ＳｒＢｉ2Ｔａ2Ｏ9薄膜における焼結温度と第２の絶縁
膜であるＳｒＢｉ2Ｔａ2Ｏ9薄膜８の熱処理温度とでは
異なっており、結晶化の程度は異なるが単一物質で容量
絶縁膜を構成できるため、第２の絶縁膜形成用の設備を
設ける必要がなくなり、コスト的に有利となる。また成
分的に同一物質であるため第１の絶縁膜と第２の絶縁膜
間の膜剥離（通常、熱ストレス等により発生することが
ある）を心配する必要がない等の利点がある。
【００２４】なお、上記第１、第２、第３の実施例では
第１の絶縁膜５として強誘電体のＳｒＢｉ2Ｔａ2Ｏ9薄
膜を用いたが、他の誘電体薄膜を用いることも可能であ
る。特に第１の絶縁膜５としてＢｉ4Ｔｉ3Ｏ12やＳｒＢ
ｉ2Ｔａ2Ｏ9、あるいはＳｒＢｉ2Ｎｂ2Ｏ9などのような
Ｂｉを含む強誘電体薄膜を用いる場合は、これらの粒子
径が他種の誘電体薄膜に比べて大きいため、本発明によ
る製造方法は容量素子の耐電圧向上に対して非常に効果
的である。また容量素子用の第１の電極および第２の電
極の電極用金属としてＰｔ膜を用いたが、他の金属また
はＲｕＯ2のような導電性酸化物を用いても同様の効果
を得ることができる。
【００２５】
【発明の効果】本発明は、支持基板の一表面上に金属膜
あるいは導電性酸化物膜よりなる第１の電極を形成する
工程と、その第１の電極上に主成分が強誘電体または高
誘電率を有する誘電体からなる第１の絶縁膜を焼結して
形成する工程と、その第１の絶縁膜上に第２の絶縁膜を
焼結して形成する工程と、その第２の絶縁膜上に金属膜
あるいは導電性酸化物膜よりなる第２の電極を形成する
工程とを備えているために、結晶粒の凹凸による大きな
段差を有する誘電体薄膜の表面にもう一つの絶縁膜を積
層することにより、凹凸を生じる原因となる結晶を作ら
ない非晶質領域、または第１の絶縁膜を構成する誘電体
薄膜の結晶粒よりも小さな結晶粒からなる第２の絶縁膜
で覆うことで表面が平坦な容量絶縁膜を得ることがで
き、耐電圧の向上、さらには加工工程の簡略化を実現で
きるものである。
【図面の簡単な説明】
【図１】本発明の一実施例における容量素子の製造方法
を示す工程断面図
【図２】従来の容量素子の製造方法を示す工程断面図
【符号の説明】
１ 支持基板 ２ Ｐｔ膜（第１の電極膜） ４ Ｐｔ膜（第２の電極膜） ５ ＳｒＢｉ2Ｔａ2Ｏ9薄膜（第１の絶縁膜） ６ Ｔａ2Ｏ5薄膜（第２の絶縁膜） ７ （ＢａxＳｒ1-x）ＴｉＯ3薄膜（第２の絶縁膜） ８ 非晶質ＳｒＢｉ2Ｔａ2Ｏ9薄膜（第２の絶縁膜）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 有田 浩二 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 上本 康裕 大阪府高槻市幸町１番１号 松下電子工業 株式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 支持基板の一表面上に金属膜あるいは導
    電性酸化物膜よりなる第１の電極を形成する工程と、前
    記第１の電極上に主成分が強誘電体または高誘電率を有
    する誘電体からなる第１の絶縁膜を焼結して形成する工
    程と、その第１の絶縁膜上に第２の絶縁膜を熱処理して
    形成する工程と、その第２の絶縁膜上に金属膜あるいは
    導電性酸化物膜よりなる第２の電極を形成する工程とを
    備える容量素子の製造方法。
  2. 【請求項２】 第２の絶縁膜を構成する材料の結晶粒の
    平均粒径が第１の絶縁膜を構成する材料の平均粒径より
    も小さい請求項１記載の容量素子の製造方法。
  3. 【請求項３】 第２の絶縁膜を構成する材料が結晶以外
    に非晶質領域を含んでいる請求項１記載の容量素子の製
    造方法。
  4. 【請求項４】 第２の絶縁膜の主成分が第１の絶縁膜の
    主成分と同じ強誘電体または高誘電率を有する誘電体か
    らなる請求項１記載の容量素子の製造方法。
  5. 【請求項５】 第２の絶縁膜を熱処理して形成する工程
    における処理温度が第１の絶縁膜を焼結して形成する工
    程における焼結温度より低い請求項１記載の容量素子の
    製造方法。
  6. 【請求項６】 第１の絶縁膜を構成する材料として少な
    くともビスマス（Ｂｉ）を含む強誘電体を用いる請求項
    １記載の容量素子の製造方法。
JP7178524A 1995-07-14 1995-07-14 容量素子 Expired - Fee Related JP3012785B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP7178524A JP3012785B2 (ja) 1995-07-14 1995-07-14 容量素子
EP96111080A EP0753887B1 (en) 1995-07-14 1996-07-10 Method of manufacturing capacitor included in semiconductor device
DE69633367T DE69633367T2 (de) 1995-07-14 1996-07-10 Verfahren zur Herstellung eines in einer Halbleitervorrichtung integrierten Kondensators
CNB961108053A CN1159759C (zh) 1995-07-14 1996-07-10 电容元件的制造方法
KR1019960027875A KR100268643B1 (ko) 1995-07-14 1996-07-11 용량소자 및 이것의 제조방법
US08/678,866 US6143597A (en) 1995-07-14 1996-07-12 Method of manufacturing capacitor included in semiconductor device and the capacitor thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7178524A JP3012785B2 (ja) 1995-07-14 1995-07-14 容量素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP11110756A Division JP3130299B2 (ja) 1999-04-19 1999-04-19 容量素子およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0936309A true JPH0936309A (ja) 1997-02-07
JP3012785B2 JP3012785B2 (ja) 2000-02-28

Family

ID=16049986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7178524A Expired - Fee Related JP3012785B2 (ja) 1995-07-14 1995-07-14 容量素子

Country Status (6)

Country Link
US (1) US6143597A (ja)
EP (1) EP0753887B1 (ja)
JP (1) JP3012785B2 (ja)
KR (1) KR100268643B1 (ja)
CN (1) CN1159759C (ja)
DE (1) DE69633367T2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999025014A1 (fr) * 1997-11-10 1999-05-20 Hitachi, Ltd. Element dielectrique et mode de fabrication
KR100269320B1 (ko) * 1997-12-30 2000-10-16 윤종용 유전체막의형성방법및이를이용한캐패시터의제조방법
KR100275120B1 (ko) * 1997-12-30 2001-01-15 김영환 캐패시터의강유전체박막형성방법
KR100275121B1 (ko) * 1997-12-30 2001-01-15 김영환 강유전체 캐패시터 제조방법
US6232174B1 (en) 1998-04-22 2001-05-15 Sharp Kabushiki Kaisha Methods for fabricating a semiconductor memory device including flattening of a capacitor dielectric film
KR100353809B1 (ko) * 1999-12-28 2002-09-26 주식회사 하이닉스반도체 강유전체 캐패시터의 제조 방법
JP2004520721A (ja) * 2001-05-10 2004-07-08 シメトリックス・コーポレーション 強誘電性複合材料、その製造方法、およびそれを用いたメモリ
JP2004349689A (ja) * 2003-05-21 2004-12-09 Sharp Corp 非対称結晶構造メモリセル
US6882516B2 (en) 2002-03-25 2005-04-19 Fujitsu Limited Thin film capacitor and method of manufacturing the same
US6936876B2 (en) 2000-04-28 2005-08-30 Sharp Kabushiki Kaisha Semiconductor device having ferroelectric thin film and fabricating method therefor
WO2007023909A1 (ja) * 2005-08-24 2007-03-01 Tokyo Electron Limited ＡＢＯｘ型ペロブスカイト結晶構造を有する誘電体膜及びその誘電体膜を使用したコンデンサ並びにＡＢＯｘ型ペロブスカイト結晶構造を有する誘電体膜の形成方法及び形成システム

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5910880A (en) 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
US6191443B1 (en) 1998-02-28 2001-02-20 Micron Technology, Inc. Capacitors, methods of forming capacitors, and DRAM memory cells
TW404021B (en) * 1998-04-09 2000-09-01 Hitachi Ltd Semiconductor memory device and manufacturing method thereof
US6156638A (en) 1998-04-10 2000-12-05 Micron Technology, Inc. Integrated circuitry and method of restricting diffusion from one material to another
US6730559B2 (en) 1998-04-10 2004-05-04 Micron Technology, Inc. Capacitors and methods of forming capacitors
KR100324589B1 (ko) * 1998-12-24 2002-04-17 박종섭 반도체 소자의 강유전체 캐패시터 제조방법
DE19940381A1 (de) * 1999-08-25 2001-04-05 Infineon Technologies Ag Ferroelektrischer Transistor und Verfahren zu dessen Herstellung
US6943392B2 (en) * 1999-08-30 2005-09-13 Micron Technology, Inc. Capacitors having a capacitor dielectric layer comprising a metal oxide having multiple different metals bonded with oxygen
DE10009146A1 (de) * 2000-02-22 2001-09-06 Infineon Technologies Ag Herstellungsverfahren sehr dünner ferroelektrischer Schichten
US7005695B1 (en) 2000-02-23 2006-02-28 Micron Technology, Inc. Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region
US6558517B2 (en) * 2000-05-26 2003-05-06 Micron Technology, Inc. Physical vapor deposition methods
US6838122B2 (en) * 2001-07-13 2005-01-04 Micron Technology, Inc. Chemical vapor deposition methods of forming barium strontium titanate comprising dielectric layers
US7011978B2 (en) * 2001-08-17 2006-03-14 Micron Technology, Inc. Methods of forming capacitor constructions comprising perovskite-type dielectric materials with different amount of crystallinity regions
US6534326B1 (en) * 2002-03-13 2003-03-18 Sharp Laboratories Of America, Inc. Method of minimizing leakage current and improving breakdown voltage of polycrystalline memory thin films
DE10330535A1 (de) * 2003-07-07 2005-02-03 Forschungszentrum Jülich GmbH Ferroelektrische Schicht mit angebrachter Elektrode und rauher Grenzschicht
KR100585114B1 (ko) * 2003-12-05 2006-05-30 삼성전자주식회사 비티에스 또는 비티지 물질로 이루어진 고유전체막을구비하는 반도체 소자의 커패시터 및 그 제조방법
US20060220177A1 (en) * 2005-03-31 2006-10-05 Palanduz Cengiz A Reduced porosity high-k thin film mixed grains for thin film capacitor applications
JP4524698B2 (ja) * 2006-10-26 2010-08-18 エルピーダメモリ株式会社 容量素子を有する半導体装置及びその製造方法
US8259432B2 (en) * 2009-02-02 2012-09-04 Space Charge, LLC Capacitors using preformed dielectric
US8946899B2 (en) * 2012-07-24 2015-02-03 Invensas Corporation Via in substrate with deposited layer
SG11201811295TA (en) * 2016-06-24 2019-01-30 Qromis Inc Polycrystalline ceramic substrate and method of manufacture

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4027209A (en) * 1975-10-02 1977-05-31 Sprague Electric Company Ceramic capacitor having a silver doped dielectric of (Pb,La)(Zr,Ti)O3
JPS5745968A (en) * 1980-08-29 1982-03-16 Ibm Capacitor with double dielectric unit
US5262920A (en) * 1991-05-16 1993-11-16 Nec Corporation Thin film capacitor
US5142437A (en) * 1991-06-13 1992-08-25 Ramtron Corporation Conducting electrode layers for ferroelectric capacitors in integrated circuits and method
US5218512A (en) * 1991-08-16 1993-06-08 Rohm Co., Ltd. Ferroelectric device
JPH05343345A (ja) * 1992-06-11 1993-12-24 Seiko Epson Corp 強誘電体素子の製造方法
JPH05347391A (ja) * 1992-06-16 1993-12-27 Seiko Epson Corp 強誘電体記憶装置
US5572052A (en) * 1992-07-24 1996-11-05 Mitsubishi Denki Kabushiki Kaisha Electronic device using zirconate titanate and barium titanate ferroelectrics in insulating layer
US5390072A (en) * 1992-09-17 1995-02-14 Research Foundation Of State University Of New York Thin film capacitors
JP3254750B2 (ja) * 1992-09-28 2002-02-12 セイコーエプソン株式会社 強誘電体薄膜素子、インクジェット記録装置および強誘電体薄膜素子の製造方法
JP3033067B2 (ja) * 1992-10-05 2000-04-17 富士ゼロックス株式会社 多層強誘電体導膜の製造方法
JP3113141B2 (ja) * 1993-12-28 2000-11-27 シャープ株式会社 強誘電体結晶薄膜被覆基板、その製造方法及び強誘電体結晶薄膜被覆基板を用いた強誘電体薄膜デバイス
US5635741A (en) * 1994-09-30 1997-06-03 Texas Instruments Incorporated Barium strontium titanate (BST) thin films by erbium donor doping
JP3133922B2 (ja) * 1995-06-09 2001-02-13 シャープ株式会社 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子
US5780886A (en) * 1996-05-30 1998-07-14 Oki Electric Industry Co., Ltd. Non-volatile semiconductor memory cell and method for production thereof
US5736759A (en) * 1996-07-24 1998-04-07 Nec Research Institute, Inc. Reduced fatigue ferroelectric element

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999025014A1 (fr) * 1997-11-10 1999-05-20 Hitachi, Ltd. Element dielectrique et mode de fabrication
KR100269320B1 (ko) * 1997-12-30 2000-10-16 윤종용 유전체막의형성방법및이를이용한캐패시터의제조방법
KR100275120B1 (ko) * 1997-12-30 2001-01-15 김영환 캐패시터의강유전체박막형성방법
KR100275121B1 (ko) * 1997-12-30 2001-01-15 김영환 강유전체 캐패시터 제조방법
US6190924B1 (en) 1997-12-30 2001-02-20 Hyundai Electronics Industries Co., Ltd. Apparatus and method to form ferroelectric capacitors having low dielectric loss
US6232174B1 (en) 1998-04-22 2001-05-15 Sharp Kabushiki Kaisha Methods for fabricating a semiconductor memory device including flattening of a capacitor dielectric film
KR100353809B1 (ko) * 1999-12-28 2002-09-26 주식회사 하이닉스반도체 강유전체 캐패시터의 제조 방법
US6936876B2 (en) 2000-04-28 2005-08-30 Sharp Kabushiki Kaisha Semiconductor device having ferroelectric thin film and fabricating method therefor
JP2004520721A (ja) * 2001-05-10 2004-07-08 シメトリックス・コーポレーション 強誘電性複合材料、その製造方法、およびそれを用いたメモリ
US6882516B2 (en) 2002-03-25 2005-04-19 Fujitsu Limited Thin film capacitor and method of manufacturing the same
US7251117B2 (en) 2002-03-25 2007-07-31 Fujitsu Limited Thin film capacitor and method of manufacturing the same
US7349195B2 (en) 2002-03-25 2008-03-25 Fujitsu Limited Thin film capacitor and method for manufacturing the same
JP2004349689A (ja) * 2003-05-21 2004-12-09 Sharp Corp 非対称結晶構造メモリセル
WO2007023909A1 (ja) * 2005-08-24 2007-03-01 Tokyo Electron Limited ＡＢＯｘ型ペロブスカイト結晶構造を有する誘電体膜及びその誘電体膜を使用したコンデンサ並びにＡＢＯｘ型ペロブスカイト結晶構造を有する誘電体膜の形成方法及び形成システム
JP2007088437A (ja) * 2005-08-24 2007-04-05 Tokyo Electron Ltd ＡＢＯｘ型ペロブスカイト結晶構造を有する誘電体膜及びＡＢＯｘ型ペロブスカイト結晶構造を有する誘電体膜の形成方法

Also Published As

Publication number Publication date
EP0753887B1 (en) 2004-09-15
US6143597A (en) 2000-11-07
EP0753887A3 (en) 1997-03-05
CN1147149A (zh) 1997-04-09
KR100268643B1 (ko) 2000-10-16
DE69633367T2 (de) 2005-09-22
CN1159759C (zh) 2004-07-28
EP0753887A2 (en) 1997-01-15
JP3012785B2 (ja) 2000-02-28
DE69633367D1 (de) 2004-10-21

Similar Documents

Publication Publication Date Title
JPH0936309A (ja) 容量素子の製造方法
US5122923A (en) Thin-film capacitors and process for manufacturing the same
JP2722061B2 (ja) 半導体メモリセルのキャパシタ構造およびその形成方法
US7349195B2 (en) Thin film capacitor and method for manufacturing the same
US5440174A (en) Plurality of passive elements in a semiconductor integrated circuit and semiconductor integrated circuit in which passive elements are arranged
JPH0563205A (ja) 半導体装置
US6670668B2 (en) Microelectronic structure, method for fabricating it and its use in a memory cell
KR100807518B1 (ko) 온도 보상형 강유전성 커패시터 장치 및 그 제조
JP3130299B2 (ja) 容量素子およびその製造方法
JPH0687493B2 (ja) 薄膜コンデンサ
JP2924753B2 (ja) 薄膜キャパシタの製造方法
KR100237666B1 (ko) 반도체장치의 제조방법
JP2000208440A (ja) 半導体素子のキャパシタ―電極用白金膜の形成方法
JPH0687490B2 (ja) 薄膜コンデンサおよびその製造方法
JPH0745475A (ja) 薄膜コンデンサ及びその製造方法
JP2000503725A (ja) 誘電率εの高い誘電体層または強誘電体層の製造方法
JPH11233734A (ja) 半導体メモリ素子及びその製造方法
JPH11126876A (ja) 半導体装置およびその製造方法
US6312567B1 (en) Method of forming a (200)-oriented platinum layer
JPH0624222B2 (ja) 薄膜コンデンサの製造方法
JPH04167554A (ja) 薄膜コンデンサおよびその製造方法
JPS61265856A (ja) キャパシタおよびその製造方法
JP2003152167A (ja) 半導体素子のキャパシタ及びその製造方法
KR950010874B1 (ko) 반도체 장치의 캐패시터 형성방법
JPH09246082A (ja) 容量素子およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081210

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101210

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101210

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111210

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees