JPH0934786A - 命令供給装置 - Google Patents

命令供給装置

Info

Publication number
JPH0934786A
JPH0934786A JP7178626A JP17862695A JPH0934786A JP H0934786 A JPH0934786 A JP H0934786A JP 7178626 A JP7178626 A JP 7178626A JP 17862695 A JP17862695 A JP 17862695A JP H0934786 A JPH0934786 A JP H0934786A
Authority
JP
Japan
Prior art keywords
instruction
data
address
cache
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7178626A
Other languages
English (en)
Inventor
Takuya Iwata
卓也 岩田
Atsuhiro Suga
敦浩 須賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7178626A priority Critical patent/JPH0934786A/ja
Priority to US08/672,485 priority patent/US6078993A/en
Publication of JPH0934786A publication Critical patent/JPH0934786A/ja
Priority to US09/211,045 priority patent/US6076145A/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0855—Overlapped cache accessing, e.g. pipeline
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】 【課題】本発明は、命令実行装置に命令データを供給す
る命令供給装置に関し、資源の無駄を省くとともに、簡
単な制御処理により命令データを供給できるようにする
ことを目的とする。 【解決手段】キャッシュデータ装置とキャッシュタグ装
置とを備えて、キャッシュデータ装置の出力する命令デ
ータを命令実行装置に送出する命令供給装置において、
命令要求で指定されるキャッシュデータ装置に対しての
アドレス情報をＦＩＦＯ形式で保持するアドレスバッフ
ァ手段14と、命令データが要求されるときに、アドレス
バッファ手段14が空でないときには、その保持データを
選択してキャッシュデータ装置に与え、空のときには、
アドレスバッファ手段14への格納対象となるアドレス情
報を、アドレスバッファ手段14をバイパスさせながら選
択してキャッシュデータ装置に与える選択手段16とを備
えるように構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、命令実行装置に命令デ
ータを供給する命令供給装置に関し、特に、資源の無駄
を省くとともに、簡単な制御処理により命令データを供
給できるようにする命令供給装置に関する。
【０００２】コンピュータシステムでは、命令キャッシ
ュで構成される命令供給装置を備える構成を採って、Ｃ
ＰＵは、その命令キャッシュから命令データをプリフェ
ッチしていく構成を採っている。この命令供給装置を実
用的なものとしていくためにも、資源の無駄を省く構成
を構築していく必要がある。
【０００３】
【従来の技術】図１３に、従来の命令供給装置の装置構
成を図示する。この図に示すように、従来の命令供給装
置は、命令データを格納して、ＣＰＵからアドレスが与
えられるときに、そのアドレスの持つインデックスが指
す命令データを出力するキャッシュデータ装置１と、タ
グを格納して、ＣＰＵからアドレスが与えられるとき
に、そのアドレスの持つインデックスが指すタグを出力
して、その出力タグとアドレスの持つタグとの一致不一
致を検出することで、キャッシュデータ装置１の読み出
した命令データがヒットしたのか否かを出力するキャッ
シュタグ装置２と、キャッシュデータ装置１の出力する
命令データをキューイングしつつ保持して命令実行装置
に送出する命令バッファ３と、キャッシュデータ装置１
及びキャッシュタグ装置２の制御処理を実行するキャッ
シュ制御装置４と、命令バッファ３の制御処理を実行す
る命令バッファ制御装置５とから構成される。
【０００４】このように構成される従来の命令供給装置
では、命令実行装置が命令リリース信号を発行していな
い間は、キャッシュデータ装置１の読み出す命令データ
を命令バッファ３にキューイングする構成を採って、命
令実行装置が命令リリース信号を発行すると、命令バッ
ファ３からそのキューイングされる命令データを順番に
読み出して命令実行装置に送出していくという構成を採
っている。
【０００５】図１４に、この命令供給処理のタイムチャ
ートの一例を図示する。すなわち、命令実行装置が命令
供給要求を発行すると、図中のＴ１サイクルに示すよう
に、キャッシュデータ装置１及びキャッシュタグ装置２
に対して、キャッシュアクセスアドレスが転送される。
【０００６】続いて、次のＴ２サイクルで、キャッシュ
データ装置１及びキャッシュタグ装置２がアクセスさ
れ、このアクセス処理により、キャッシュデータ装置１
から読み出される命令データが要求のものであるのか否
かが判断されるとともに、その読み出される命令データ
が命令バッファ３に転送されていく。
【０００７】このようにしてキャッシュデータ装置１か
ら命令バッファ３に命令データが転送されるときに、命
令実行装置が命令リリース信号を発行すると、続いて、
次のＴ３サイクルで、命令バッファ３から命令データが
読み出されて命令実行装置に転送されていく。一方、命
令リリース信号が発行されないときには、命令データが
命令バッファ３にキューイングされて保持されていっ
て、命令リリース信号が発行されると、図中のＴ８サイ
クルに示すように、そのキューイングされる命令データ
が順番に読み出されて命令実行装置に転送されていくこ
とになる。
【０００８】
【発明が解決しようとする課題】このように、従来の命
令供給装置では、キャッシュデータ装置１と命令バッフ
ァ３とで命令データを保持する構成を採っている。
【０００９】しかるに、最近では、データ処理速度の向
上を図るために、これまでに備えるキャッシュ装置とは
別のキャッシュ装置を、ＣＰＵチップと同一チップ上に
備える構成を採るようになってきた。
【００１０】すなわち、図１５に示すように、ＣＰＵチ
ップと主記憶装置との間に備える本来のキャッシュ装置
（２次キャッシュ装置）の他に、ＣＰＵチップと同一チ
ップ上に、１次キャッシュ装置として機能する新たなキ
ャッシュ装置を備える構成を採るようになってきたので
ある。
【００１１】このような１次キャッシュ装置を備える構
成を採ると、同一チップ上に、命令データを格納するキ
ャッシュデータ装置１（図中の１次命令キャッシュ装
置）と、そのキャッシュデータ装置１から読み出される
命令データを保持する命令バッファ３とが配設されるこ
とから、キャッシュデータ装置１と命令バッファ３とで
二重に命令データを保持することになって、資源を無駄
に使うという問題点が出てくる。
【００１２】特に、データ長の長い命令データを用いる
コンピュータシステムでは、命令バッファ３のバッファ
容量が大きくなることから、この問題点は大きなものと
なる。
【００１３】しかも、従来の命令供給装置では、キャッ
シュ制御装置４と命令バッファ制御装置５との間で複雑
な信号のやり取りを実行しなければならないという問題
点もあった。
【００１４】本発明はかかる事情に鑑みてなされたもの
であって、資源の無駄を省くとともに、簡単な制御処理
により命令データを供給できるようにする新たな命令供
給装置の提供を目的とする。
【００１５】
【課題を解決するための手段】図１に本発明の原理構成
を図示する。図中、１０は本発明を具備する命令供給装
置であって、命令データを格納するキャッシュデータ装
置１１と、タグデータ（連想メモリ構成の場合にはディ
レクトリデータ）を格納するキャッシュタグ装置１２
と、全体の制御処理を実行するキャッシュ制御装置１３
とを備えて、命令実行装置に対して命令データを供給す
るものである。
【００１６】キャッシュタグ装置１２は、キャッシュデ
ータ装置１１とキャッシュタグ装置１２とがダイレクト
マップ構成を採る場合には、キャッシュデータ装置１１
に対して、バリッド情報（命令データのヒット・ミスヒ
ットを表示する）を出力し、セットアソシアティブ構成
を採る場合には、命令データの格納先ウェイ情報（命令
データの格納先ウェイと、命令データのヒット・ミスヒ
ットとを表示する）を出力し、連想メモリ構成を採る場
合には、アクセス情報（ヒット・ミスヒット信号を使っ
て命令データの格納先エントリーを表示する）を出力す
る。
【００１７】この命令供給装置１０は、本発明を実現す
るために、新たに、アドレスバッファ手段１４と、生成
手段１５と、選択手段１６と、第１の出力バッファ手段
１７と、第２の出力バッファ手段１８と、書換手段１９
とを備える。
【００１８】このアドレスバッファ手段１４は、キャッ
シュデータ装置１１とキャッシュタグ装置１２とがダイ
レクトマップ構成を採る場合には、命令要求で指定され
るキャッシュデータ装置１１に対してのアドレス情報
（インデックス情報）と、そのアドレス情報に対応して
キャッシュタグ装置１２から出力されるヒット・ミスヒ
ット表示のバリッド情報との対データをＦＩＦＯ形式で
保持する。
【００１９】一方、アドレスバッファ手段１４は、キャ
ッシュデータ装置１１とキャッシュタグ装置１２とがセ
ットアソシアティブ構成を採る場合には、命令要求で指
定されるキャッシュデータ装置１１に対してのアドレス
情報（インデックス情報）と、そのアドレス情報に対応
してキャッシュタグ装置１２から出力されるウェイ情報
と、そのウェイ情報から特定されるヒット・ミスヒット
表示のバリッド情報との対データをＦＩＦＯ形式で保持
する。
【００２０】一方、アドレスバッファ手段１４は、キャ
ッシュデータ装置１１とキャッシュタグ装置１２とが連
想メモリ構成を採る場合には、命令要求に応答してキャ
ッシュタグ装置１２から出力されるアクセス情報と、そ
のアクセス情報が全エントリーのミスヒットを表示して
いるのか否かを示すバリッド情報との対データをＦＩＦ
Ｏ形式で保持する。あるいは、アクセス情報の示すヒッ
ト信号の発行通番と、その発行通番の有無から特定され
るヒット・ミスヒット表示のバリッド情報との対データ
を、キャッシュタグ装置１２のエントリーと対応をとり
つつ保持する。
【００２１】この生成手段１５は、アドレスバッファ手
段１４がヒット信号の発行通番を保持するときに、その
発行通番順に、その発行通番を持つエントリーがヒット
信号を示す形態のアクセス情報を生成する。
【００２２】この選択手段１６は、キャッシュデータ装
置１１とキャッシュタグ装置１２とがダイレクトマップ
構成を採る場合には、アドレスバッファ手段１４の保持
するアドレス情報を選択してキャッシュデータ装置１１
に与えるか、アドレスバッファ手段１４への格納対象と
なるアドレス情報を、アドレスバッファ手段１４をバイ
パスさせながら選択してキャッシュデータ装置１１に与
える。
【００２３】一方、選択手段１６は、キャッシュデータ
装置１１とキャッシュタグ装置１２とがセットアソシア
ティブ構成を採る場合には、アドレスバッファ手段１４
の保持するアドレス情報及びウェイ情報を選択してキャ
ッシュデータ装置１１に与えるか、アドレスバッファ手
段１４への格納対象となるアドレス情報及びウェイ情報
を、アドレスバッファ手段１４をバイパスさせながら選
択してキャッシュデータ装置１１に与える。
【００２４】一方、選択手段１６は、キャッシュデータ
装置１１とキャッシュタグ装置１２とが連想メモリ構成
を採る場合にあって、アドレスバッファ手段１４がアク
セス情報を保持する構成を採る場合には、アドレスバッ
ファ手段１４の保持するアクセス情報を選択してキャッ
シュデータ装置１１に与えるか、アドレスバッファ手段
１４への格納対象となるアクセス情報を、アドレスバッ
ファ手段１４をバイパスさせながら選択してキャッシュ
データ装置１１に与える。また、アドレスバッファ手段
１４が発行通番を保持する構成を採る場合には、生成手
段１５の生成するアクセス情報を選択してキャッシュデ
ータ装置１１に与えるか、アドレスバッファ手段１４へ
の格納対象となるアクセス情報を、アドレスバッファ手
段１４をバイパスさせながら選択してキャッシュデータ
装置１１に与える。
【００２５】この第１の出力バッファ手段１７は、単一
構成のバッファで構成されて、選択手段１６がキャッシ
ュデータ装置１１に対してアドレス情報（アクセス情
報）を与えるときに、キャッシュデータ装置１１から読
み出される命令データを受け取って命令実行装置に送出
する。
【００２６】この第２の出力バッファ手段１８は、命令
実行装置に対して命令データが送出されるときに、アド
レスバッファ手段１４の保持するその命令データと対と
なるバリッド情報を読み出して命令実行装置に送出す
る。
【００２７】この書換手段１９は、アドレスバッファ手
段１４の保持情報の指すキャッシュデータ装置１１のメ
モリ域に対して、ムーブインが実行されるときに、アド
レスバッファ手段１４の保持するその保持情報と対とな
るバリッド情報を書き換える。
【００２８】
【作用】ダイレクトマップ構成の例で説明するならば、
本発明では、命令実行装置から命令要求が発行される
と、アドレスバッファ手段１４は、その命令要求の指定
する命令データを読み出すためのアドレス情報をＦＩＦ
Ｏ形式で保持していく。
【００２９】そして、選択手段１６は、命令実行装置が
命令リリース信号を発行するときに、アドレスバッファ
手段１４にアドレス情報が保持されているときには、そ
のアドレス情報を読み出してキャッシュデータ装置１１
に与えることで、キャッシュデータ装置１１からその命
令データを読み出して命令実行装置に送出していくとと
もに、保持されていないときには、アドレスバッファ手
段１４への格納対象となるアドレス情報を、アドレスバ
ッファ手段１４をバイパスさせながら選択してキャッシ
ュデータ装置１１に与えることで、キャッシュデータ装
置１１からその命令データを読み出して命令実行装置に
送出していく。
【００３０】なお、選択手段１６は、第１の出力バッフ
ァ手段１７が空のときには、第１の出力バッファ手段１
７に命令データを保持できるので、命令実行装置が命令
リリース信号を発行していなくても、アドレスバッファ
手段１４への格納対象となるアドレス情報を、アドレス
バッファ手段１４をバイパスさせながら選択してキャッ
シュデータ装置１１に与えることで、第１の出力バッフ
ァ手段１７に命令データを保持していく処理を行う。
【００３１】図２に、本発明の命令供給処理のタイムチ
ャートの一例を図示する。すなわち、命令実行装置が命
令供給要求を発行すると、図中のＴ１サイクルに示すよ
うに、キャッシュタグ装置１２及びアドレスバッファ手
段１４に対して、キャッシュアクセスアドレスが転送さ
れる。
【００３２】続いて、次のＴ２サイクルで、キャッシュ
タグ装置１２がアクセスされ、キャッシュデータ装置１
１に格納される読出対象の命令データが要求のものであ
るのか否かが判断される。そして、このとき、命令実行
装置から命令リリース信号が発行されず、かつ、第１の
出力バッファ手段１７が空のときと、命令リリース信号
が発行され、かつ、アドレスバッファ手段１４が空のと
きには、キャッシュアクセスアドレスは、選択手段１６
の処理に従って、アドレスバッファ手段１４をバイパス
してキャッシュデータ装置１１に転送されることで、キ
ャッシュデータ装置１１から命令データが読み出されて
第１の出力バッファ手段１７に保持され、それ以外のと
き、すなわち、命令リリース信号が発行されず、かつ、
第１の出力バッファ手段１７が空でないときと、命令リ
リース信号が発行され、かつ、アドレスバッファ手段１
４が空でないときには、選択手段１６の処理に従って、
そのままアドレスバッファ手段１４に保持される。な
お、命令リリース信号が発行されているときには、第１
の出力バッファ手段１７に必ずデータが保持されること
になる。
【００３３】このようにしてキャッシュデータ装置１１
から第１の出力バッファ手段１７に命令データが転送さ
れるときに、命令実行装置から命令リリース信号が発行
されると、続いて、次のＴ３サイクルで、第１の出力バ
ッファ手段１７から命令データが読み出されて命令実行
装置に転送されていく。一方、命令リリース信号が発行
されないときには、図中のＴ５／Ｔ６サイクルに示すよ
うに、第１の出力バッファ手段１７に命令データが保持
されたまま、選択手段１６の処理に従って、キャッシュ
アクセスアドレスがアドレスバッファ手段１４にキュー
イングされて保持されていって、命令リリース信号が発
行されると、選択手段１６の処理に従って、図中のＴ７
サイクルに示すように、そのキューイングされるキャッ
シュアクセスアドレスが順番に読み出されてキャッシュ
データ装置１１に転送されていくことで、キャッシュデ
ータ装置１１から命令データが読み出されて命令実行装
置に転送されていく。
【００３４】このように、本発明の命令供給装置１０で
は、キャッシュデータ装置１１にアクセスするための情
報を保持するアドレスバッファ手段１４を設け、キャッ
シュデータ装置１１とキャッシュタグ装置１２とを独立
に動作させることで、従来技術の必要とする命令バッフ
ァ及び命令バッファ制御装置の省略を実現する構成を採
ることから、資源の無駄を省きつつ、簡単な制御処理に
より命令データを供給できるようになる。
【００３５】
【実施例】以下、実施例に従って本発明を詳細に説明す
る。図３に、ダイレクトマップ方式のキャッシュ装置に
適用した本発明の一実施例を図示する。
【００３６】図中、２０はキャッシュデータメモリであ
って、命令データを格納するもの、２１はキャッシュタ
グメモリであって、タグを格納するもの、２２はタグバ
ッファであって、命令要求アドレスの持つタグを保持す
るもの、２３は比較回路であって、キャッシュタグメモ
リ２１から読み出されるタグと、タグバッファ２２の保
持するタグとが一致するのか否かを検出するもの、２４
はバリッドコントロール回路であって、命令実行装置に
送出する命令データのバリッド情報をコントロールする
もの、２５は出力バッファであって、命令実行装置に送
出する命令データのバリッド情報を保持するものであ
る。
【００３７】２６は選択回路であって、命令実行装置に
送出する命令データのバリッド情報を選択制御信号とし
て用いて、キャッシュデータメモリ２０から読み出され
る命令データか、ムーブインされてくる命令データのい
ずれか一方を選択して命令実行装置に送出するもの、２
７は出力バッファであって、命令実行装置に送出する命
令データを保持するもの、２８はアドレスバッファであ
って、命令要求アドレスの持つインデックスをＦＩＦＯ
形式で保持するもの、２９はバリッドバッファであっ
て、アドレスバッファ２８の保持するインデックスの指
す命令データのバリッド情報を保持するものである。
【００３８】３０はバリッドコントロール回路であっ
て、バリッドバッファ２９の保持するバリッド情報をコ
ントロールするもの、３１は選択回路であって、アドレ
スバッファ２８の保持するインデックスを選択してキャ
ッシュデータメモリ２０に与えるか、命令要求アドレス
の持つインデックスをアドレスバッファ２８をバイパス
させながら選択してキャッシュデータメモリ２０に与え
るもの、３２はキャッシュ制御装置であって、全体の制
御処理を実行するものである。なお、図中に示すＩＤ
は、ムーブインされる命令データがどのミスヒットに基
づくものであるのかを示す識別子情報である。
【００３９】このように構成される図３の実施例のキャ
ッシュ装置では、命令実行装置が命令要求アドレスを指
定してプリフェッチ要求を発行すると、アドレスバッフ
ァ２８は、この命令要求アドレスの持つインデックスを
ＦＩＦＯ形式で保持していくとともに、バリッドコント
ロール回路３０は、この命令要求アドレスに応答して比
較回路２３から出力されるヒット・ミスヒット表示のバ
リッド情報を受け取って、それをバリッドバッファ２９
に書き込んでいく。
【００４０】このようにして、アドレスバッファ２８
に、命令要求アドレスの持つインデックスがＦＩＦＯ形
式で保持されるとともに、バリッドバッファ２９に、ア
ドレスバッファ２８の保持するインデックスの指す命令
データのバリッド情報が保持されるときに、命令実行装
置が命令リリース信号を発行すると、選択回路３１は、
アドレスバッファ２８がインデックスを保持していると
きには、その保持されるインデックスを読み出してキャ
ッシュデータメモリ２０に与え、保持していないときに
は、命令要求アドレスの持つインデックスをアドレスバ
ッファ２８をバイパスさせながら選択してキャッシュデ
ータメモリ２０に与える。
【００４１】この選択回路３１からのインデックスを受
けて、キャッシュデータメモリ２０は、そのインデック
スの指す命令データを読み出して、出力バッファ２７を
介して命令実行装置に送出する。このとき、バリッドコ
ントロール回路２４は、選択回路３１がアドレスバッフ
ァ２８のインデックスを選択するときには、バリッドバ
ッファ２９の格納するそのインデックスに対応付けられ
るバリッド情報を読み出して、出力バッファ２５を介し
て命令実行装置に送出していくとともに、選択回路３１
が命令要求アドレスの持つインデックスを選択するとき
には、比較回路２３の出力するバリッド情報を受け取っ
て、出力バッファ２５を介して命令実行装置に送出して
いく。
【００４２】なお、この処理にあって、選択回路３１
は、出力バッファ２７が空のときには、命令リリース信
号の発行に関係なく、命令要求アドレスの持つインデッ
クスをアドレスバッファ２８をバイパスさせながら選択
してキャッシュデータメモリ２０に与えるよう処理する
ことになる。
【００４３】すなわち、命令要求アドレスの持つインデ
ックスが発生するときにあって、命令リリース信号が出
ていないときに、出力バッファ２７が空のときには、ア
ドレスバッファ２８をバイパスしつつキャッシュデータ
メモリ２０がアクセスされて命令データが出力バッファ
２７に格納され、空でないときには、アドレスバッファ
２８にインデックスが格納されていくことになる。そし
て、命令要求アドレスの持つインデックスが発生すると
きにあって、命令リリース信号が出ているとき（必ず出
力バッファ２７に命令データが格納されている）に、ア
ドレスバッファ２８が空のときには、出力バッファ２７
の命令データが命令実行装置に送出されるとともに、ア
ドレスバッファ２８をバイパスしつつキャッシュデータ
メモリ２０がアクセスされて命令データが出力バッファ
２７に格納され、空でないときには、出力バッファ２７
の命令データが命令実行装置に送出されるとともに、ア
ドレスバッファ２８から読み出されるインデックスを用
いてキャッシュデータメモリ２０がアクセスされて命令
データが出力バッファ２７に格納され、新たに発生した
インデックスがアドレスバッファ２８に格納されていく
ことになる。
【００４４】図４に、この図３の実施例の命令供給処理
のタイムチャートの一例を図示する。ここで、このタイ
ムチャートでは、アドレスバッファ２８が、アドレスバ
ッファ0,1,2 という３つのバッファで構成されるととも
に、キャッシュデータメモリ２０の1000番地にAAAA、10
04番地にBBBB、・・・1028番地にHHHHという命令データ
が格納されていることを想定している。
【００４５】すなわち、Ｔ１サイクルで、キャッシュア
クセス要求を受理すると、Ｔ２サイクルで、キャッシュ
タグメモリ２１にアクセスするとともに、アドレスバッ
ファ２８にキャッシュアクセスアドレスを転送する。こ
のとき、アドレスバッファ２８が空で、出力バッファ２
７が空であることから、転送されたキャッシュアクセス
アドレスは、アドレスバッファ２８をバイパスしてキャ
ッシュデータメモリ２０に与えられ、これにより、Ｔ３
サイクルで、命令リリース信号の発行に同期して、命令
データAAAAが命令実行装置に送出される。
【００４６】一方、Ｔ５サイクルで、命令リリース信号
の停止を検出すると、命令データCCCCを出力バッファ２
７に保持させたまま、アドレスバッファ２８への格納処
理に入る。なお、このとき、キャッシュデータメモリ２
０には、命令データDDDDに対応する1012番地が与えられ
ている。続いて、Ｔ６サイクルで、1016番地のアドレス
でキャッシュタグメモリ２０をアクセスすることでヒッ
ト・ミスヒットを判定するとともに、このアドレス1016
番地をアドレスバッファ２８のアドレスバッファ０に保
持させる。続いて、Ｔ７サイクルで、命令リリース信号
の発行を検出すると、アドレスバッファ２８から順番に
キャッシュアクセスアドレスを読み出していくことで、
キャッシュデータメモリ２０から命令データを読み出し
て命令実行装置に送出していく。
【００４７】このようにして、図３の実施例に従うこと
で、ダイレクトマンプ方式のキャッシュ装置にあって、
キャッシュデータメモリ２０の格納する命令データと同
一のものをバッファリングする構成を採らずに命令実行
装置に供給できるようになる。
【００４８】図５に、セットアソシアティブ方式のキャ
ッシュ装置に適用した本発明の一実施例を図示する。図
中、４０はキャッシュデータメモリであって、ウェイ構
成に従って命令データを格納するもの、４１はキャッシ
ュタグメモリであって、ウェイ構成に従ってタグを格納
するもの、４２はタグバッファであって、命令要求アド
レスの持つタグを保持するもの、４３は比較回路であっ
て、ウェイ対応の比較器から構成されて、ウェイ対応
に、キャッシュタグメモリ４１から読み出されるタグ
と、タグバッファ４２の保持するタグとが一致するのか
否かを検出するもの、４４はウェイコントロール回路で
あって、キャッシュデータメモリ４０の必要とするウェ
イ情報をコントロールするものである。
【００４９】４５はバリッドコントロール回路であっ
て、命令実行装置に送出する命令データのバリッド情報
をコントロールするもの、４６は出力バッファであっ
て、命令実行装置に送出する命令データのバリッド情報
を保持するもの、４７は第１の選択回路であって、キャ
ッシュデータメモリ４０から読み出されるウェイ対応の
命令データの中から、ヒットしたウェイの指す命令デー
タを選択して出力するもの、４８は第２の選択回路であ
って、命令実行装置に送出する命令データのバリッド情
報を選択制御信号として用いて、第１の選択回路４７の
出力する命令データか、ムーブインされてくる命令デー
タのいずれか一方を選択して命令実行装置に送出するも
のである。
【００５０】４９は出力バッファであって、命令実行装
置に送出する命令データを保持するもの、５０はアドレ
スバッファであって、命令要求アドレスの持つインデッ
クスをＦＩＦＯ形式で保持するもの、５１はウェイバッ
ファであって、アドレスバッファ５０の保持するインデ
ックスに対応付けられるヒット先ウェイ情報を保持する
もの、５２はバリッドバッファであって、アドレスバッ
ファ５０の保持するインデックスの指す命令データのバ
リッド情報を保持するものである。このバリッドバッフ
ァ５２の保持するバリッド情報は、ウェイにヒットする
ときに有効を表示し、ミスヒットするときに無効を表示
する。
【００５１】５３はバリッドコントロール回路であっ
て、バリッドバッファ５２の保持するバリッド情報をコ
ントロールするもの、５４はインデックス選択回路であ
って、アドレスバッファ５０の保持するインデックスを
選択してキャッシュデータメモリ４０に与えるか、命令
要求アドレスの持つインデックスをアドレスバッファ５
０をバイパスさせながら選択してキャッシュデータメモ
リ４０に与えるもの、５５はウェイ選択回路であって、
ウェイバッファ５１の保持するウェイ情報を選択してキ
ャッシュデータメモリ４０に与えるか、ウェイコントロ
ール回路４４の出力するウェイ情報（比較回路４３の出
力するウェイ情報）をウェイバッファ５１をバイパスさ
せながら選択してキャッシュデータメモリ４０に与える
もの、５６はキャッシュ制御装置であって、全体の制御
処理を実行するものである。なお、図中に示すＩＤは、
ムーブインされる命令データがどのミスヒットに基づく
ものであるのかを示す識別子情報である。
【００５２】このように構成される図５の実施例のキャ
ッシュ装置では、命令実行装置が命令要求アドレスを指
定してプリフェッチ要求を発行すると、アドレスバッフ
ァ５０は、この命令要求アドレスの持つインデックスを
ＦＩＦＯ形式で保持していくとともに、ウェイコントロ
ール回路４４は、この命令要求アドレスに応答して比較
回路４３から出力されるヒット先ウェイ情報を受け取っ
て、それをウェイバッファ５１に書き込み、バリッドコ
ントロール回路５３は、このウェイコントロール回路４
４の出力に応答して、ウェイにヒットするときに有効を
表示し、ミスヒットするときに無効を表示するバリッド
情報を生成して、それをバリッドバッファ５２に書き込
んでいく。
【００５３】このようにして、アドレスバッファ５０
に、命令要求アドレスの持つインデックスがＦＩＦＯ形
式で保持されるとともに、ウェイバッファ５１に、アド
レスバッファ５０の保持するインデックスの指す命令デ
ータのヒット先ウェイ情報が保持され、バリッドバッフ
ァ５２に、アドレスバッファ５０の保持するインデック
スの指す命令データのバリッド情報が保持されるとき
に、命令実行装置が命令リリース信号を発行すると、イ
ンデックス選択回路５４は、アドレスバッファ５０がイ
ンデックスを保持しているときは、その保持されるイン
デックスを読み出してキャッシュデータメモリ４０に与
え、保持していないときには、命令要求アドレスの持つ
インデックスをアドレスバッファ５０をバイパスさせな
がら選択してキャッシュデータメモリ４０に与える。
【００５４】一方、ウェイ選択回路５５は、このインデ
ックス選択回路５４の処理に同期して、アドレスバッフ
ァ５０のインデックスがキャッシュデータメモリ４０に
与えられるときには、それと対となるウェイ情報をウェ
イバッファ５１から読み出して第１の選択回路４７に与
え、命令要求アドレスの持つインデックスがキャッシュ
データメモリ４０に与えられるときには、ウェイコント
ロール回路４４の出力するウェイ情報を選択して第１の
選択回路４７に与える。
【００５５】そして、このインデックス選択回路５４か
らのインデックスを受けて、キャッシュデータメモリ４
０は、そのインデックスの指す命令データを読み出すと
ともに、このウェイ選択回路５５からウェイ情報を受け
て、第１の選択回路４７は、この読み出されるウェイ対
応の命令データの中から、ウェイ選択回路５５の出力す
るウェイ情報の指すヒット先の命令データを選択して、
出力バッファ４９を介して命令実行装置に送出する。
【００５６】このとき、バリッドコントロール回路４５
は、インデックス選択回路５４がアドレスバッファ５０
のインデックスを選択するときには、そのインデックス
に対応付けられるバリッド情報をバリッドバッファ５２
から読み出して、出力バッファ４６を介して命令実行装
置に送出していくとともに、インデックス選択回路５４
が命令要求アドレスの持つインデックスを選択するとき
には、ウェイコントロール回路４４の出力に応答して、
ウェイにヒットするときに有効を表示し、ミスヒットす
るときに無効を表示するバリッド情報を生成して、それ
を出力バッファ４６を介して命令実行装置に送出してい
く。
【００５７】なお、この処理にあって、インデックス選
択回路５４は、出力バッファ４９が空のときには、命令
リリース信号の発行に関係なく、命令要求アドレスの持
つインデックスをアドレスバッファ５０をバイパスさせ
ながら選択してキャッシュデータメモリ４０に与えるよ
う処理するとともに、ウェイ選択回路５５は、このイン
デックス選択回路５４の処理に同期して、命令リリース
信号の発行に関係なく、ウェイコントロール回路４４の
出力するウェイ情報を選択して第１の選択回路４７に与
えるよう処理することになる。
【００５８】すなわち、命令要求アドレスの持つインデ
ックスが発生するときにあって、命令リリース信号が出
ていないときに、出力バッファ４９が空のときには、ア
ドレスバッファ５０をバイパスしつつキャッシュデータ
メモリ４０がアクセスされて命令データが出力バッファ
４９に格納され、空でないときには、アドレスバッファ
５０にインデックスが格納されていくことになる。そし
て、命令要求アドレスの持つインデックスが発生すると
きにあって、命令リリース信号が出ているとき（必ず出
力バッファ４９に命令データが格納されている）に、ア
ドレスバッファ５０が空のときには、出力バッファ４９
の命令データが命令実行装置に送出されるとともに、ア
ドレスバッファ５０をバイパスしつつキャッシュデータ
メモリ４０がアクセスされて命令データが出力バッファ
４９に格納され、空でないときには、出力バッファ４９
の命令データが命令実行装置に送出されるとともに、ア
ドレスバッファ５０から読み出されるインデックスを用
いてキャッシュデータメモリ４０がアクセスされて命令
データが出力バッファ４９に格納され、新たに発生した
インデックスがアドレスバッファ５０に格納されていく
ことになる。
【００５９】図６に、この図５の実施例の命令供給処理
のタイムチャートの一例を図示する。ここで、このタイ
ムチャートでは、アドレスバッファ４０が、アドレスバ
ッファ0,1,2 という３つのバッファで構成されるととも
に、キャッシュデータメモリ４０が２ウェイで構成され
て、その1000番地にAAAA、1004番地にBBBB、・・・1028
番地にHHHHという命令データが格納されていることを想
定している。
【００６０】このタイムチャートは、図４に示したダイ
レクトマップ方式のタイムチャートとほぼ同じ動作をす
るものであり、異なっている点は、要求の命令データが
キャッシュデータメモリ４０のどちらのウェイに格納さ
れているのかを示すウェイセレクトビット０,1を使っ
て、その要求の命令データをキャッシュデータメモリ４
０から読み出していく点である。
【００６１】このようにして、図５の実施例に従うこと
で、セットアソシアティブ方式のキャッシュ装置にあっ
て、キャッシュデータメモリ４０の格納する命令データ
と同一のものをバッファリングする構成を採らずに命令
実行装置に供給できるようになる。
【００６２】図７に、連想メモリ方式のキャッシュ装置
に適用した本発明の一実施例を図示する。図中、６０は
キャッシュデータメモリであって、命令データを格納す
るもの、６１はキャッシュタグメモリであって、キャッ
シュデータメモリ６０の格納する命令データに１対１に
対応付けられるディレクトリデータを格納して、命令要
求アドレスの持つタグ及びインデックスと一致するディ
レクトリデータのエントリーにヒット信号を出力し、不
一致のディレクトリデータのエントリーにミスヒット信
号を出力するもの、６２は入力バッファであって、キャ
ッシュタグメモリ６１に与えることになる命令要求アド
レスの持つタグ及びインデックスを保持するものであ
る。
【００６３】６３はアドレスバッファであって、キャッ
シュタグメモリ６１の出力するヒット・ミスヒット信号
のパターンデータをＦＩＦＯ形式で保持するもの、６４
はバリッドバッファであって、アドレスバッファ６３の
保持するパターンデータの指す命令データのバリッド情
報を保持するものである。このバリッドバッファ６４の
保持するバリッド情報は、パターンデータの中にヒット
信号が存在するときに有効を表示し、存在しないときに
無効を表示する。６５は第１のバリッドコントロール回
路であって、バリッドバッファ６４の保持するバリッド
情報をコントロールするもの、６６は第２のバリッドコ
ントロール回路であって、命令実行装置に送出する命令
データのバリッド情報をコントロールするもの、６７は
出力バッファであって、命令実行装置に送出する命令デ
ータのバリッド情報を保持するもの、６８は選択回路で
あって、命令実行装置に送出する命令データのバリッド
情報を選択制御信号として用いて、キャッシュデータメ
モリ６０の出力する命令データか、ムーブインされてく
る命令データのいずれか一方を選択して命令実行装置に
送出するもの、６９は出力バッファであって、命令実行
装置に送出する命令データを保持するものである。
【００６４】７０はパターンデータ選択回路であって、
アドレスバッファ６３の保持するパターンデータを選択
してキャッシュデータメモリ６０に与えるか、キャッシ
ュタグメモリ６１の出力するパターンデータをアドレス
バッファ６３をバイパスさせながら選択してキャッシュ
データメモリ６０に与えるもの、７１はキャッシュ制御
装置であって、全体の制御処理を実行するものである。
なお、図中に示すＩＤは、ムーブインされる命令データ
がどのミスヒットに基づくものであるのかを示す識別子
情報である。
【００６５】このように構成される図７の実施例のキャ
ッシュ装置では、命令実行装置が命令要求アドレスを指
定してプリフェッチ要求を発行すると、キャッシュタグ
メモリ６１は、命令要求アドレスの持つタグ及びインデ
ックスと一致するディレクトリデータ格納のエントリー
にヒット信号を出力し、不一致のディレクトリデータ格
納のエントリーにミスヒット信号を出力するので、アド
レスバッファ６３は、この出力されるヒット・ミスヒッ
ト信号のパターンデータをＦＩＦＯ形式で保持していく
とともに、第１のバリッドコントロール回路６５は、パ
ターンデータの中にヒット信号が存在するときには有効
を表示し、存在しないときには無効を表示するバリッド
情報を生成して、それをバリッドバッファ６４に書き込
んでいく。
【００６６】このようにして、アドレスバッファ６３
に、ヒット・ミスヒット表示のパターンデータがＦＩＦ
Ｏ形式で保持されるとともに、バリッドバッファ６４
に、アドレスバッファ６３の保持するパターンデータの
指す命令データのバリッド情報が保持されるときに、命
令実行装置が命令リリース信号を発行すると、パターン
データ選択回路７０は、アドレスバッファ６３がパター
ンデータを保持しているときには、その保持されるパタ
ーンデータを読み出してキャッシュデータメモリ６０に
与え、保持していないときには、命令要求アドレスに応
答してキャッシュタグメモリ６１から出力されるパター
ンデータをアドレスバッファ６３をバイパスさせながら
選択してキャッシュデータメモリ６０に与える。
【００６７】このパターンデータ選択回路７０からのパ
ターンデータを受けて、キャッシュデータメモリ６０
は、そのパターンデータの指す命令データを読み出し
て、出力バッファ６９を介して命令実行装置に送出す
る。このとき、第２のバリッドコントロール回路６６
は、パターンデータ選択回路７０がアドレスバッファ６
３のパターンデータを選択するときには、そのパターン
データに対応付けられるバリッド情報をバリッドバッフ
ァ６４から読み出して、出力バッファ６７を介して命令
実行装置に送出していくとともに、パターンデータ選択
回路７０がキャッシュタグメモリ６１の出力するパター
ンデータを選択するときには、そのパターンデータに応
答して、そのパターンデータの中にヒット信号が存在す
るときには有効を表示し、存在しないときには無効を表
示するバリッド情報を生成して、それを出力バッファ６
７を介して命令実行装置に送出していく。
【００６８】なお、この処理にあって、パターンデータ
選択回路７０は、出力バッファ６９が空のときには、命
令リリース信号の発行に関係なく、キャッシュタグメモ
リ６１の出力するパターンデータをアドレスバッファ６
３をバイパスさせながら選択してキャッシュデータメモ
リ６０に与えるよう処理することになる。
【００６９】すなわち、命令要求アドレスに応答してキ
ャッシュタグメモリ６１からパターンデータが出力され
るときにあって、命令リリース信号が出ていないとき
に、出力バッファ６９が空のときには、アドレスバッフ
ァ６３をバイパスしつつキャッシュデータメモリ６０が
アクセスされて命令データが出力バッファ６９に格納さ
れ、空でないときには、アドレスバッファ６３にパター
ンデータが格納されていくことになる。そして、命令要
求アドレスに応答してキャッシュタグメモリ６１からパ
ターンデータが出力されるときにあって、命令リリース
信号が出ているとき（必ず出力バッファ６９に命令デー
タが格納されている）に、アドレスバッファ６３が空の
ときには、出力バッファ６９の命令データが命令実行装
置に送出されるとともに、アドレスバッファ６３をバイ
パスしつつキャッシュデータメモリ６０がアクセスされ
て命令データが出力バッファ６９に格納され、空でない
ときには、出力バッファ６９の命令データが命令実行装
置に送出されるとともに、アドレスバッファ６３から読
み出されるパターンデータを用いてキャッシュデータメ
モリ６０がアクセスされて命令データが出力バッファ６
９に格納され、新たに出力されたパターンデータがアド
レスバッファ６３に格納されていくことになる。
【００７０】図８に、この図７の実施例の命令供給処理
のタイムチャートの一例を図示する。ここで、このタイ
ムチャートでは、アドレスバッファ６３が、アドレスバ
ッファ0,1,2 という３つのバッファで構成されるととも
に、キャッシュデータメモリ７０の1000番地にAAAA、10
04番地にBBBB、・・・1028番地にHHHHという命令データ
が格納されていることを想定している。
【００７１】すなわち、Ｔ１サイクルで、キャッシュア
クセス要求を受理すると、Ｔ２サイクルで、キャッシュ
タグメモリ６１にアクセスすることで、キャッシュタグ
メモリ６１からヒット・ミスヒット表示のパターンデー
タを出力する。このとき、アドレスバッファ６３が空
で、出力バッファ６９が空であることから、出力された
パターンデータは、アドレスバッファ６３をバイパスし
てキャッシュデータメモリ６０に与えられ、これによ
り、Ｔ３サイクルで、命令リリース信号の発行に同期し
て、命令データAAAAが命令実行装置に送出される。
【００７２】一方、Ｔ５サイクルで、命令リリース信号
の停止を検出すると、命令データCCCCを出力バッファ６
９に保持させたまま、アドレスバッファ６３への格納処
理に入る。なお、このとき、キャッシュデータメモリ６
０には、命令データDDDDに対応する1012番地が与えられ
ている。続いて、Ｔ６サイクルで、1016番地のアドレス
でキャッシュタグメモリ２０をアクセスすることでパタ
ーンデータを得るとともに、このパターンデータをアド
レスバッファ６３のアドレスバッファ０に保持させる。
続いて、Ｔ７サイクルで、命令リリース信号の発行を検
出すると、アドレスバッファ６３から順番にキャッシュ
アクセスアドレスを読み出していくことで、キャッシュ
データメモリ６０から命令データを読み出して命令実行
装置に送出していく。
【００７３】このようにして、図７の実施例に従うこと
で、連想メモリ方式のキャッシュ装置にあって、キャッ
シュデータメモリ６０の格納する命令データと同一のも
のをバッファリングする構成を採らずに命令実行装置に
供給できるようになる。
【００７４】図９に、連想メモリ方式のキャッシュ装置
に適用した本発明の他の実施例を図示する。図中、図７
で説明したものと同じものについては同一の記号で示し
てある。
【００７５】８０はアドレスバッファであって、キャッ
シュタグメモリ６１から出力されるパターンデータの持
つヒット信号の発行通番を、キャッシュタグメモリ６１
のエントリーと対応をとりつつ保持するもの、８１はバ
リッドバッファであって、アドレスバッファ８０の保持
する発行通番の指す命令データのバリッド情報を保持す
るものである。このバリッドバッファ８１の保持するバ
リッド情報は、発行通番を持つときに有効を表示し、持
たないときに無効を表示する。
【００７６】８２はメインコントロール回路であって、
アドレスバッファ８０の保持する発行通番をコントロー
ルするとともに、バリッドバッファ８１の保持するバリ
ッド情報をコントロールするもの、８３はパターンデー
タ生成回路であって、アドレスバッファ８０が発行通番
を保持するときに、その発行通番順に、その発行通番を
持つエントリーがヒット信号を示す形態のパターンデー
タを生成するものである。
【００７７】８４はパターンデータ選択回路であって、
パターンデータ生成回路８３の生成するパターンデータ
を選択してキャッシュデータメモリ６０に与えるか、キ
ャッシュタグメモリ６１の出力するパターンデータをア
ドレスバッファ８０をバイパスさせながら選択してキャ
ッシュデータメモリ６０に与えるもの、８５はバリッド
コントロール回路であって、命令実行装置に送出する命
令データのバリッド情報をコントロールするものであ
る。
【００７８】このように構成される図９の実施例のキャ
ッシュ装置では、命令実行装置が命令要求アドレスを指
定してプリフェッチ要求を発行すると、キャッシュタグ
メモリ６１は、命令要求アドレスの持つタグ及びインデ
ックスと一致するディレクトリデータ格納のエントリー
にヒット信号を出力し、不一致のディレクトリデータ格
納のエントリーにミスヒット信号を出力するので、メイ
ンコントロール回路８２は、そのヒット信号の指すアド
レスバッファ８０のエントリーに発行通番を書き込んで
いくとともに、そのヒット信号の指すバリッドバッファ
８１のエントリーに有効である旨のバリッド情報を書き
込んでいく。
【００７９】このようにして、アドレスバッファ８０
に、ヒット信号の発行通番が保持されるとともに、バリ
ッドバッファ８１に、アドレスバッファ８０の保持する
発行通番の指す命令データのバリッド情報が保持される
ときに、命令実行装置が命令リリース信号を発行する
と、パターンデータ生成回路８３は、その発行通番順
に、その発行通番を持つエントリーがヒット信号を示す
形態のパターンデータを生成し、これを受けて、パター
ンデータ選択回路８４は、パターンデータ生成回路８３
によりパターンデータが生成されるときには、その生成
されるパターンデータを選択してキャッシュデータメモ
リ６０に与え、生成されないとき、すなわち、アドレス
バッファ８０に発行通番が保持されないときには、命令
要求アドレスに応答してキャッシュタグメモリ６１から
出力されるパターンデータをアドレスバッファ８０をバ
イパスさせながら選択してキャッシュデータメモリ６０
に与える。
【００８０】このパターンデータ選択回路８４からのパ
ターンデータを受けて、キャッシュデータメモリ６０
は、そのパターンデータの指す命令データを読み出し
て、出力バッファ６９を介して命令実行装置に送出す
る。このとき、バリッドコントロール回路８５は、パタ
ーンデータ選択回路８４がパターンデータ生成回路８３
の生成するパターンデータを選択するときには、そのパ
ターンデータに対応付けられるバリッド情報をバリッド
バッファ８１から読み出して、出力バッファ６７を介し
て命令実行装置に送出していくとともに、パターンデー
タ選択回路７０がキャッシュタグメモリ６１の出力する
パターンデータを選択するときには、そのパターンデー
タに応答して、そのパターンデータの中にヒット信号が
存在するときには有効を表示し、存在しないときには無
効を表示するバリッド情報を生成して、それを出力バッ
ファ６７を介して命令実行装置に送出していく。
【００８１】なお、この処理にあって、パターンデータ
選択回路８４は、出力バッファ６９が空のときには、命
令リリース信号の発行に関係なく、キャッシュタグメモ
リ６１の出力するパターンデータをアドレスバッファ６
３をバイパスさせながら選択してキャッシュデータメモ
リ６０に与えるよう処理することになる。
【００８２】すなわち、命令要求アドレスに応答してキ
ャッシュタグメモリ６１からパターンデータが出力され
るときにあって、命令リリース信号が出ていないとき
に、出力バッファ６９が空のときには、アドレスバッフ
ァ８０をバイパスしつつキャッシュデータメモリ６０が
アクセスされて命令データが出力バッファ６９に格納さ
れ、空でないときには、アドレスバッファ８０に発行通
番が格納されていくことになる。そして、命令要求アド
レスに応答してキャッシュタグメモリ６１からパターン
データが出力されるときにあって、命令リリース信号が
出ているとき（必ず出力バッファ６９に命令データが格
納されている）に、アドレスバッファ８０が発行通番を
保持しないときには、出力バッファ６９の命令データが
命令実行装置に送出されるとともに、アドレスバッファ
８０をバイパスしつつキャッシュデータメモリ６０がア
クセスされて命令データが出力バッファ６９に格納さ
れ、発行通番が保持されるときには、出力バッファ６９
の命令データが命令実行装置に送出されるとともに、パ
ターンデータ生成回路８３の生成するパターンデータを
用いてキャッシュデータメモリ６０がアクセスされて命
令データが出力バッファ６９に格納され、新たに出力さ
れたパターンデータにより決定される発行通番がアドレ
スバッファ８０に格納されていくことになる。
【００８３】このようにして、この実施例のアドレスバ
ッファ８０は、ヒット信号の発行通番を使い、ＦＩＦＯ
形式と等価な形式でキャッシュデータメモリ６０のアク
セスに必要となる情報を管理する構成を採るのである。
【００８４】図１０に、アドレスバッファ８０の保持デ
ータの一例を図示する。この図では、キャッシュタグメ
モリ６１が、命令データAAAAを指す1000番地をエントリ
ー位置“２”に、命令データBBBBを指す1004番地をエン
トリー位置“４”に、命令データCCCCを指す1008番地を
エントリー位置“１”に、命令データDDDDを指す1012番
地をエントリー位置“５”に保持することを想定してい
る。そして、命令供給に応答して、最初に1000番地がヒ
ットし、続いて1004番地がヒットし、続いて1008番地が
ヒットし、続いて1012番地がヒットしたことを想定して
おり、これに対応させて、アドレスバッファ８０が、エ
ントリー位置“２”に発行通番“00”を管理し、エント
リー位置“４”に発行通番“01”を管理し、エントリー
位置“１”に発行通番“02”を管理し、エントリー位置
“５”に発行通番“03”を管理することを想定してい
る。
【００８５】図１１に、アドレスバッファ８０が発行通
番を保持していないときに、命令リリース信号が発行さ
れる場合のタイムチャートを図示する。このタイムチャ
ートに示すように、アドレスバッファ８０が発行通番を
保持していないときに、命令リリース信号が発行され続
けると、キャッシュタグメモリ６１から出力されるヒッ
ト信号は、アドレスバッファ８０をバイパスしてそのま
まキャッシュデータメモリ６０に送られ、これにより、
キャッシュデータメモリ６０から、命令データAAAA、命
令データBBBB、命令データCCCC、命令データDDDDが順番
に読み出されて命令実行装置に送出されていくことにな
る。
【００８６】このタイムチャートでは、Ｔ２サイクルの
ときに、キャッシュデータメモリ６０から命令データが
読み出され、次のＴ３サイクルのときに、命令リリース
信号が発行され始めて命令データの送出が開始されると
いうものを示したが、命令リリース信号がＴ６サイクル
のときに発行され始める場合には、図１２のタイムチャ
ートに示すように、命令データCCCCに対するヒット信号
と、命令データDDDDに対するヒット信号とが発行通番を
使ってアドレスバッファ８０に保持されて、命令リリー
ス信号が発行され始めると、この発行通番により生成さ
れるパターンデータに従って、キャッシュデータメモリ
６０から、命令データAAAA、命令データBBBB、命令デー
タCCCC、命令データDDDDが順番に読み出されて命令実行
装置に送出されていくことになる。
【００８７】このようにして、図９の実施例に従うこと
で、連想メモリ方式のキャッシュ装置にあって、キャッ
シュデータメモリ６０の格納する命令データと同一のも
のをバッファリングする構成を採らずに命令実行装置に
供給できるようになる。
【００８８】以上に説明した実施例では、バリッドバッ
ファ２９，５２，６４，８１の保持するバリッド情報
（アドレスバッファ２８，５０，６３，８０の保持デー
タの指す命令データの有効・無効を表示するもの）の書
き換えについて説明していなかったが、分岐命令等によ
りムーブイン処理が実行されることで、このバリッド情
報に対応付けられる命令データが新たに有効となった
り、新たに無効になったりすることがある。これから、
本発明では、このようなことが発生するときに、バリッ
ドバッファ２９，５２，６４，８１の保持するバリッド
情報の書換処理を実行する回路機構を備える構成を採っ
ている。
【００８９】
【発明の効果】以上説明したように、本発明の命令供給
装置では、キャッシュデータ装置にアクセスするための
情報を保持するアドレスバッファを設け、キャッシュデ
ータ装置とキャッシュタグ装置とを独立に動作させるこ
とで、従来技術の必要とする命令バッファ及び命令バッ
ファ制御装置の省略を実現する構成を採ることから、資
源の無駄を省きつつ、簡単な制御処理により命令データ
を供給できるようになる。
【図面の簡単な説明】
【図１】本発明の原理構成図である。
【図２】本発明の動作説明図である。
【図３】本発明の一実施例である。
【図４】図３の実施例の動作説明図である。
【図５】本発明の一実施例である。
【図６】図５の実施例の動作説明図である。
【図７】本発明の一実施例である。
【図８】図７の実施例の動作説明図である。
【図９】本発明の他の実施例である。
【図１０】アドレスバッファの保持データの説明図であ
る。
【図１１】図９の実施例の動作説明図である。
【図１２】図９の実施例の動作説明図である。
【図１３】従来技術の説明図である。
【図１４】従来技術の説明図である。
【図１５】１次キャッシュ装置の説明図である。
【符号の説明】
１０ 命令供給装置 １１ キャッシュデータ装置 １２ キャッシュタグ装置 １３ キャッシュ制御装置 １４ アドレスバッファ手段 １５ 生成手段 １６ 選択手段 １７ 第１の出力バッファ手段 １８ 第２の出力バッファ手段 １９ 書換手段

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 命令データを格納するダイレクトマップ
    構成のキャッシュデータ装置と、タグデータを格納し
    て、命令データのヒット・ミスヒットを表示するバリッ
    ド情報を出力するダイレクトマップ構成のキャッシュタ
    グ装置とを備えて、該キャッシュデータ装置の出力する
    命令データを命令実行装置に送出する構成を採る命令供
    給装置において、 命令要求で指定されるキャッシュデータ装置に対しての
    アドレス情報をＦＩＦＯ形式で保持するアドレスバッフ
    ァ手段と、 命令データが要求されるときに、上記アドレスバッファ
    手段が空でないときには、上記アドレスバッファ手段の
    保持するアドレス情報を選択してキャッシュデータ装置
    に与え、空のときには、上記アドレスバッファ手段への
    格納対象となるアドレス情報を、上記アドレスバッファ
    手段をバイパスさせながら選択してキャッシュデータ装
    置に与える選択手段とを備えることを、 特徴とする命令供給装置。
  2. 【請求項２】 請求項１記載の命令供給装置において、 アドレスバッファ手段は、アドレス情報と対となる形式
    で、該アドレス情報に対応してキャッシュタグ装置から
    出力されるヒット・ミスヒット表示のバリッド情報を保
    持するよう処理することを、 特徴とする命令供給装置。
  3. 【請求項３】 命令データを格納するセットアソシアテ
    ィブ構成のキャッシュデータ装置と、タグデータを格納
    して、命令データの格納先ウェイ情報を出力するセット
    アソシアティブ構成のキャッシュタグ装置とを備えて、
    該キャッシュデータ装置の出力する命令データを命令実
    行装置に送出する構成を採る命令供給装置において、 命令要求で指定されるキャッシュデータ装置に対しての
    アドレス情報と、該アドレス情報に対応してキャッシュ
    タグ装置から出力されるウェイ情報との対データをＦＩ
    ＦＯ形式で保持するアドレスバッファ手段と、 命令データが要求されるときに、上記アドレスバッファ
    手段が空でないときには、上記アドレスバッファ手段の
    保持するアドレス情報及びウェイ情報を選択してキャッ
    シュデータ装置に与え、空のときには、上記アドレスバ
    ッファ手段への格納対象となるアドレス情報及びウェイ
    情報を、上記アドレスバッファ手段をバイパスさせなが
    ら選択してキャッシュデータ装置に与える選択手段とを
    備えることを、 特徴とする命令供給装置。
  4. 【請求項４】 請求項３記載の命令供給装置において、 アドレスバッファ手段は、アドレス情報及びウェイ情報
    と対となる形式で、該ウェイ情報から特定されるヒット
    ・ミスヒット表示のバリッド情報を保持するよう処理す
    ることを、 特徴とする命令供給装置。
  5. 【請求項５】 命令データを格納する連想メモリ構成の
    キャッシュデータ装置と、ディレクトリデータを格納し
    て、ヒット・ミスヒット信号を使って命令データの格納
    先エントリーを表示するアクセス情報を出力する連想メ
    モリ構成のキャッシュタグ装置とを備えて、該キャッシ
    ュデータ装置の出力する命令データを命令実行装置に送
    出する構成を採る命令供給装置において、 命令要求に応答してキャッシュタグ装置から出力される
    アクセス情報をＦＩＦＯ形式で保持するアドレスバッフ
    ァ手段と、 命令データが要求されるときに、上記アドレスバッファ
    手段が空でないときには、上記アドレスバッファ手段の
    保持するアクセス情報を選択してキャッシュデータ装置
    に与え、空のときには、上記アドレスバッファ手段への
    格納対象となるアクセス情報を、上記アドレスバッファ
    手段をバイパスさせながら選択してキャッシュデータ装
    置に与える選択手段とを備えることを、 特徴とする命令供給装置。
  6. 【請求項６】 請求項５記載の命令供給装置において、 アドレスバッファ手段は、アクセス情報と対となる形式
    で、該アクセス情報が全エントリーのミスヒットを表示
    しているのか否かを示すバリッド情報を保持するよう処
    理することを、 特徴とする命令供給装置。
  7. 【請求項７】 命令データを格納する連想メモリ構成の
    キャッシュデータ装置と、ディレクトリデータを格納し
    て、ヒット・ミスヒット信号を使って命令データの格納
    先エントリーを表示するアクセス情報を出力する連想メ
    モリ構成のキャッシュタグ装置とを備えて、該キャッシ
    ュデータ装置の出力する命令データを命令実行装置に送
    出する構成を採る命令供給装置において、 命令要求に応答してキャッシュタグ装置から出力される
    アクセス情報の示すヒット信号の発行通番を、キャッシ
    ュタグ装置のエントリーと対応をとりつつ保持するアド
    レスバッファ手段と、 上記アドレスバッファ手段の保持する発行通番順に、該
    発行通番を持つエントリーがヒット信号を示す形態のア
    クセス情報を生成する生成手段と、 命令データが要求されるときに、上記アドレスバッファ
    手段が空でないときには、上記生成手段の生成するアク
    セス情報を選択してキャッシュデータ装置に与え、空の
    ときには、上記アドレスバッファ手段への格納対象とな
    るアクセス情報を、上記アドレスバッファ手段をバイパ
    スさせながら選択してキャッシュデータ装置に与える選
    択手段とを備えることを、 特徴とする命令供給装置。
  8. 【請求項８】 請求項７記載の命令供給装置において、 アドレスバッファ手段は、発行通番と対となる形式で、
    発行通番の有無から特定されるヒット・ミスヒット表示
    のバリッド情報を保持するよう処理することを、 特徴とする命令供給装置。
  9. 【請求項９】 請求項２、４、６又は８記載の命令供給
    装置において、 命令データの送出処理に同期させて、アドレスバッファ
    手段の保持する該命令データと対となるバリッド情報を
    読み出して命令実行装置に送出する出力バッファ手段を
    備えることを、 特徴とする命令供給装置。
  10. 【請求項１０】 請求項２、４、６、８又は９記載の命
    令供給装置において、 アドレスバッファ手段の保持情報の指すキャッシュデー
    タ装置のメモリ域に対して、ムーブインが実行されると
    きに、アドレスバッファ手段の保持する該保持情報と対
    となるバリッド情報を書き換える書換手段を備えること
    を、 特徴とする命令供給装置。
JP7178626A 1995-07-14 1995-07-14 命令供給装置 Pending JPH0934786A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7178626A JPH0934786A (ja) 1995-07-14 1995-07-14 命令供給装置
US08/672,485 US6078993A (en) 1995-07-14 1996-06-26 Data supplying apparatus for independently performing hit determination and data access
US09/211,045 US6076145A (en) 1995-07-14 1998-12-15 Data supplying apparatus for independently performing hit determination and data access

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7178626A JPH0934786A (ja) 1995-07-14 1995-07-14 命令供給装置

Publications (1)

Publication Number Publication Date
JPH0934786A true JPH0934786A (ja) 1997-02-07

Family

ID=16051750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7178626A Pending JPH0934786A (ja) 1995-07-14 1995-07-14 命令供給装置

Country Status (2)

Country Link
US (2) US6078993A (ja)
JP (1) JPH0934786A (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW440761B (en) * 1999-05-06 2001-06-16 Ind Tech Res Inst The cache device and method
US6836828B2 (en) * 2002-04-03 2004-12-28 Faraday Technology Corp. Instruction cache apparatus and method capable of increasing a instruction hit rate and improving instruction access efficiency
US20070094432A1 (en) * 2005-10-24 2007-04-26 Silicon Integrated Systems Corp. Request transmission mechanism and method thereof
US20110228674A1 (en) * 2010-03-18 2011-09-22 Alon Pais Packet processing optimization
US9069489B1 (en) 2010-03-29 2015-06-30 Marvell Israel (M.I.S.L) Ltd. Dynamic random access memory front end
US9037810B2 (en) * 2010-03-02 2015-05-19 Marvell Israel (M.I.S.L.) Ltd. Pre-fetching of data packets
US8327047B2 (en) * 2010-03-18 2012-12-04 Marvell World Trade Ltd. Buffer manager and methods for managing memory
US9098203B1 (en) 2011-03-01 2015-08-04 Marvell Israel (M.I.S.L) Ltd. Multi-input memory command prioritization
US9703492B2 (en) 2015-05-19 2017-07-11 International Business Machines Corporation Page replacement algorithms for use with solid-state drives
US10558463B2 (en) 2016-06-03 2020-02-11 Synopsys, Inc. Communication between threads of multi-thread processor
US10318302B2 (en) 2016-06-03 2019-06-11 Synopsys, Inc. Thread switching in microprocessor without full save and restore of register file
US10628320B2 (en) * 2016-06-03 2020-04-21 Synopsys, Inc. Modulization of cache structure utilizing independent tag array and data array in microprocessor
US10552158B2 (en) 2016-08-18 2020-02-04 Synopsys, Inc. Reorder buffer scoreboard having multiple valid bits to indicate a location of data
US10613859B2 (en) 2016-08-18 2020-04-07 Synopsys, Inc. Triple-pass execution using a retire queue having a functional unit to independently execute long latency instructions and dependent instructions

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148536A (en) * 1988-07-25 1992-09-15 Digital Equipment Corporation Pipeline having an integral cache which processes cache misses and loads data in parallel
US5222223A (en) * 1989-02-03 1993-06-22 Digital Equipment Corporation Method and apparatus for ordering and queueing multiple memory requests
EP0795820B1 (en) * 1993-01-21 2000-03-01 Advanced Micro Devices Inc. Combined prefetch buffer and instructions cache memory system and method for providing instructions to a central processing unit utilizing said system.
US5745729A (en) * 1995-02-16 1998-04-28 Sun Microsystems, Inc. Methods and apparatuses for servicing load instructions

Also Published As

Publication number Publication date
US6078993A (en) 2000-06-20
US6076145A (en) 2000-06-13

Similar Documents

Publication Publication Date Title
JP3816586B2 (ja) 先取り命令を生成する方法とシステム
JPH03127147A (ja) 情報処理システム
JPH06243039A (ja) キャッシュメモリシステムおよびマイクロプロセッサ内の命令を操作するための方法
JPH06318177A (ja) キャッシュ・ミス・ペナルティを減少させる方法、装置及びコンピュータ・システム
JPH0934786A (ja) 命令供給装置
US5524225A (en) Cache system and method for providing software controlled writeback
US5813030A (en) Cache memory system with simultaneous access of cache and main memories
US5838946A (en) Method and apparatus for accomplishing processor read of selected information through a cache memory
JPH0628239A (ja) メモリアクセス時間を短縮したコンピュータシステム及びメモリアクセス時間を短縮する方法
JP2004326175A (ja) プロセッサ、キャッシュシステム及びキャッシュメモリ
JP2004318877A (ja) 知的な待ち方法
JP2004240616A (ja) メモリコントローラ及びメモリアクセス制御方法
JP3132566B2 (ja) 命令先行制御装置
US5926840A (en) Out-of-order fetching
JP4037806B2 (ja) キャッシュメモリ装置
JP2864548B2 (ja) 命令キャッシュ装置
JP3260566B2 (ja) 情報処理システムにおける記憶制御方法および記憶制御装置
JP2778623B2 (ja) プリフェッチ制御装置
JP2001229074A (ja) メモリ制御装置と情報処理装置及びメモリ制御チップ
US7840757B2 (en) Method and apparatus for providing high speed memory for a processing unit
JPH10207773A (ja) バス接続装置
JPH0421044A (ja) １チップキャッシュメモリ
JP2762797B2 (ja) 命令キャッシュを有するパイプライン構成の情報処理装置
JPH07141174A (ja) レジスタ装置
JPH0535589A (ja) キヤツシユメモリ装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010403