JPH09331057A - 固体撮像装置の製造方法 - Google Patents
固体撮像装置の製造方法Info
- Publication number
- JPH09331057A JPH09331057A JP8150800A JP15080096A JPH09331057A JP H09331057 A JPH09331057 A JP H09331057A JP 8150800 A JP8150800 A JP 8150800A JP 15080096 A JP15080096 A JP 15080096A JP H09331057 A JPH09331057 A JP H09331057A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- oxide film
- gate
- gate oxide
- peripheral transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
する固体撮像装置の特性の劣化を生じることがない固体
撮像装置の製造方法を提供する。 【解決手段】 半導体基板上に、該半導体基板との間に
第1のゲート酸化膜を介在させて、第1のゲート電極と
第2のゲート電極とを有する電荷転送部と周辺トランジ
スタ部とが形成されている固体撮像装置の製造方法であ
って、第1のゲート酸化膜上に電荷転送部の第1のゲー
ト電極と周辺トランジスタ部のゲート電極とを多結晶シ
リコンを用いて形成し、次に、周辺トランジスタ部のソ
ース・ドレインを形成し、周辺トランジスタ部の領域に
おいてソース、ドレインを形成した後に、電荷転送部の
第1のゲート電極上に第2のゲート酸化膜を形成し、第
1のゲート電極との間に第2のゲート酸化膜を介在させ
て、当該電荷転送部の第2のゲート電極を高融点金属シ
リサイドを用いて形成する。
Description
造方法に関する。
極を高融点金属またはそのシリサイド層で形成し、遮光
膜として使用する提案がなされている。この提案に基づ
く発明として、例えば特開昭59−159564号公報
や、特開昭61−49465号公報に記載された固体撮
像装置がある。
従来例の構造を説明するための図で、図4はインターラ
インCCDのセル部の第1のゲート電極および第2のゲ
ート電極の平面図であり、図5は図4のA−A’断面の
断面図である。
電極を構成し、第1層である第1のゲート電極7および
第2層である第2のゲート電極8は高融点金属のシリサ
イド層、例えばタングステンシリサイド層で形成され
る。
ル層2とは逆バイアスされている。このようなP型ウェ
ル構造のCCDセルにおいては、通常、受光部N型拡散
層3の下のP型ウェル層2bは、CCDの下のP型ウェ
ル層2aに比べて濃度が薄く拡散長も短いので、N型半
導体基板1とP型ウェル層2との間の逆バイアス電圧と
して、ある値以上の電圧が加えられているときには、P
型ウェル層2bのより深いところで発生した電荷はN型
半導体基板1へ吸収される。その結果、光信号によって
発生した信号電荷(光電子)がCCD埋込み拡散層5に
流れ込むことが阻止される。このようにして、上記のP
型ウェル構造を持つCCDセルにおいては、他の構造の
CCDセルに比べてスミアを低減させることができる。
は電荷の転送路を制限する。CCD埋込み拡散層5は電
荷の転送路を構成する。ゲート酸化膜6はN型半導体基
板1と第1、第2のゲート電極7、8との間を絶縁す
る。第1のゲート電極7および第2のゲート電極8はタ
ングステンシリサイド層電極で電荷転送用クロック信号
が印加される。保護絶縁膜9は半導体基板表面上に形成
されたゲート電極等の素子を外界に対して電気的、化学
的、機械的に保護する。また、図示されていないアルミ
ニウム膜が配線として周辺回路に使われている。
の、第1のゲート電極7および第2のゲート電極8形成
時のプロセスフロー断面図である。図6の図(a)、
(b)、(c)、(d)、(e)の左側にはCCDセル
部が、右側にはCCDセルと同時に周辺に形成されるト
ランジスタの断面図が示されている。
N型半導体基板1上にP型ウェル層2を形成する。受光
部N型拡散層3の下のP型ウェル層2bは、CCDの下
のP型ウェル層2aに比べて厚さを薄くして、低い不純
物濃度で形成される。次に、チャンネルストッパ領域
4、CCD埋込み拡散層5およびゲート酸化膜6を形成
する。ゲート酸化膜6は例えば1000Åの膜厚で形成
される。
ウェル層2を形成するとき、同時に周辺のトランジスタ
のN型半導体基板上にP型ウェル層を形成する。また、
CCDセル部にゲート酸化膜6を形成するとき、同時に
周辺のトランジスタにゲート酸化膜を形成する。
CCDセル部の第1のゲート電極7および周辺トランジ
スタのゲート電極となるタングステンシリサイド層を全
面に形成し、フォトエッチング工程を経て、反応性イオ
ンエッチ装置等でエッチングして当該CCDセル部の第
1のゲート電極7および周辺トランジスタのゲート電極
を形成する。
処理によって、図6(c)に示されているように、CC
Dセル部の第2のゲート酸化膜として1000Åの膜厚
の酸化膜を形成する。この酸化膜は、第1のゲート電極
7と第2のゲート電極との間の絶縁膜として働く。な
お、図6(c)の工程では、同時に周辺トランジスタの
ゲート電極上にも酸化膜が形成される。次に、図6
(d)に示されているように、第2のゲート電極8とな
るタングステンシリサイド層を形成し、フォトエッチン
グ工程を経て、反応性イオンエッチ装置等でエッチング
して第2のゲート電極8を形成する。
ンを形成する。そのために、まず、周辺トランジスタの
ソース、ドレインとなる領域の酸化膜(すなわち、第
1、第2のゲート酸化膜の2層分の酸化膜)をフッ酸等
により除去し、例えば300Å程度の酸化膜を付け、ソ
ース・ドレイン領域13にイオン注入によって不純物と
してリンを導入し、アニーリングを行う。その後、図6
(e)に示されているように、保護絶縁膜を10000
Åの厚さに形成し、さらに周辺部で配線として使用する
アルミニウム膜を形成して固体撮像装置を完成する。
像装置の製造方法では以下に示す欠点がある。
は、第1のゲート電極形成(図6(b))後に、第2の
ゲート酸化膜および第1、第2のゲート電極間酸化膜を
形成する(図6(c))ための熱酸化工程を追加してい
る。しかし、タングステンシリサイド等の高融点金属を
含むゲート電極は、熱酸化時の加熱による高融点金属シ
リサイドの剥がれや熱酸化により安定な絶縁膜の形成が
困難であるという問題がある。また、これを回避する策
として、酸化膜をCVD(化学的気相成長)によって形
成する場合には、形成された酸化膜は、熱酸化によって
形成された絶縁膜に比べて絶縁膜としての特性が劣る。
図6(c)、(d)から明らかなように、この絶縁膜は
第2のゲート電極下のゲート絶縁膜となるので、この絶
縁膜の絶縁特性の劣化は固体撮像装置の暗電流特性等の
劣化を招くという問題がある。
トランジスタを形成するために、SD(ソースドレイ
ン)をリンまたは砒素のイオン注入によって形成する必
要がある。このとき、通常の100KeVのイオン注入
エネルギーでSDの不純物領域を形成するには300Å
以下の酸化膜厚が必要である。しかし、周辺トランジス
タ領域には第1、第2のゲート酸化膜の2層分の酸化膜
があるのでこのゲート酸化膜の除去のエッチングが必要
となる。このエッチングの時に、エッチング液に露出さ
れたタングステンシリサイドからタングステンが溶け出
たり、タングステンシリサイドが剥がれたりして、固体
撮像装置の特性悪化を引き起こす。
た2層構造のゲート電極を使用する固体撮像装置の従来
の製造プロセスにおいては、高融点金属シリサイド電極
形成以後に酸化工程を実行し、および高融点金属シリサ
イドを露出した状態でエッチング工程を実行するので、
これらの酸化工程およびエッチング工程が固体撮像装置
の特性劣化の原因になっている。
少なくとも1層のゲート電極が高融点金属またはそのシ
リサイド層を含む固体撮像装置を用いて形成される固体
撮像装置の製造プロセスにおいて、高融点金属シリサイ
ドゲート電極形成以後には、酸化工程を追加する必要が
なく、かつ、高融点金属シリサイドゲート電極を直接ウ
ェットエッチングに曝す必要がない固体撮像装置の製造
方法を提供することにある。
製造方法は、半導体基板上に、該半導体基板との間に第
1のゲート酸化膜を介在させて、第1のゲート電極と第
2のゲート電極とを有する電荷転送部と周辺トランジス
タ部とが形成されている固体撮像装置の製造方法であっ
て、第1のゲート酸化膜上に電荷転送部の第1のゲート
電極と周辺トランジスタ部のゲート電極とを多結晶シリ
コンを用いて同一の工程で形成し、この工程が終了後
に、周辺トランジスタ部のソース・ドレインを形成し、
周辺トランジスタ部の領域においてソース、ドレインを
形成した後に、電荷転送部の第1のゲート電極上に第2
のゲート酸化膜を形成し、第1のゲート電極との間に第
2のゲート酸化膜を介在させて、当該電荷転送部の第2
のゲート電極を高融点金属シリサイドを用いて形成す
る。
ゲート電極が最後に形成されるので、高融点金属シリサ
イドが露出した状態で、周辺トランジスタのソース・ド
レインを形成するための処理に曝されたり、第2のゲー
ト酸化膜の形成のための処理に曝されたりすることがな
くなり、安定な高融点金属シリサイドゲート電極を形成
することができる。
タ部のソース・ドレインを形成する工程が、フッ酸によ
るエッチングによって当該ソース・ドレイン領域の第1
のゲート酸化膜を除去する工程を含むことができる。本
発明の方法においては、周辺トランジスタ部のソース・
ドレインの形成は、多結晶シリコンゲート電極の形成以
後、高融点金属シリサイドゲート電極の形成以前に行わ
れる。したがって、周辺トランジスタ部の領域のソー
ス、ドレインを形成するとき、当該ソース・ドレイン領
域の第1のゲート酸化膜を除去するために、フッ酸によ
るエッチング処理を行っても、それによって、第1、第
2のゲート電極のいずれかの特性が劣化することはな
い。
1のゲート電極上に第2のゲート酸化膜を形成する工程
が熱酸化処理を含むことができる。熱酸化処理によって
第2のゲート酸化膜を形成する工程も高融点金属シリサ
イドゲート電極の形成以前に行われる。したがって、こ
の熱酸化処理によって高融点金属シリサイドゲート電極
の特性の劣化が生じることはない。
シリサイドを使用することが望ましい。それによって、
従来のCCDの安定な高速駆動を、本発明の固体撮像装
置によっても実現することができる。
て図面を参照して説明する。
構造を説明するための図で、図1は本発明の固体撮像装
置の平面模式図であり、図2は図1のB−B’断面の断
面図である。本実施形態の固体撮像装置は2層ゲート電
極を持ち、第1層は多結晶シリコン層で形成され、第2
層は高融点金属のシリサイド層、例えばタングステンシ
リサイド層で形成される。
ゲート電極12と遮光用アルミニウム膜(以下、遮光膜
と記述する)10が示されている。図2の断面図におい
て、前掲の従来の固体撮像装置と同様に、N型半導体基
板1とP型ウェル層2とは逆バイアスされている。ま
た、受光部N型拡散層3はP型ウェル層2と共にフォト
ダイオードを構成する。チャンネルストッパ領域4は信
号電荷の転送路を限定する。CCD埋込み拡散層5はゲ
ート電極に印加されたクロック信号に応答して信号電荷
を転送する伝送路を提供する。CCD埋込み拡散層5上
には、ゲート酸化膜6を介して第1のゲート電極11と
第2のゲート電極12とが形成されている。第1のゲー
ト電極11は多結晶シリコン層より成り、第2のゲート
電極12は、タングステンシリサイド層より成る。第1
のゲート電極11と第2のゲート電極12とは絶縁膜を
介在させて形成されている。CCDセル部の全表面は保
護絶縁膜9によって被覆され、さらに、第1、第2のゲ
ート電極11、12上には遮光膜10が形成されてい
る。
装置の第1のゲート電極11および第2のゲート電極1
2の形成過程を説明するプロセスフロー断面図で、図3
(a)、(b)、(c)、(d)、(e)はゲート電極
形成の各段階を示す図である。図において、左にCCD
セル部の断面図を、右に周辺に作成するトランジスタの
断面図を示す。
体基板上1にP型ウェル層2が形成される。受光部N型
拡散層3の下のP型ウェル層2bは、CCDの下のP型
ウェル層2aに比べて不純物濃度を薄くして形成され
る。また、チャンネルストッパ領域4、CCD埋込み拡
散層5、ゲート酸化膜6も図6の従来技術と同様に形成
される(図3(a)参照)。
よび周辺トランジスタのゲートの形成段階が示されてい
る。この段階においては、第1のゲート電極11および
周辺トランジスタのゲート電極となる多結晶シリコン層
をゲート酸化膜6上に全面に形成し、その多結晶シリコ
ン層を、フォトエッチング工程を経て反応性イオンエッ
チ装置等でエッチングして第1のゲート電極11を形成
する。
インとなる領域のゲート酸化膜をフッ酸によるエッチン
グ処理で除去し、例えば300Å程度の酸化を行う。図
3(c)において周辺トランジスタのソースドレイン領
域上の被覆は300Å程度の酸化膜である。また、同図
において、第1のゲート電極11および周辺トランジス
タのゲート電極上に描かれている被覆も当該300Å程
度の酸化膜である。次に、図3(d)に示されているよ
うに、ソース・ドレイン領域13をリンあるいは砒素の
イオン注入で形成する。次に、熱酸化処理によって、第
2のゲート酸化膜および第1のゲート電極11と第2の
ゲート電極との間の絶縁膜を形成する。次に、図3
(e)に示されている第2のゲート電極12を形成する
ためにタングステンシリサイド層を形成する。このタン
グステンシリサイド層は、フォトエッチング工程を経
て、反応性イオンエッチ装置等でエッチングされ、それ
によって第2のゲート電極12が形成される。その後、
保護膜および遮光用アルミニウム膜を形成して固体撮像
装置を完成する。
ステンシリサイド層を形成して以降、酸化工程は必要が
なく、またタングステンシリサイド層が直接フッ酸等の
液に触れることによる特性劣化も回避され、良好な特性
を持つ固体撮像装置を実現することができる。
化が可能な高融点金属のシリサイドを使用することによ
って、従来のCCDセルに劣らない安定な高速駆動を、
本発明の固体撮像装置においても実現することができ
る。
属のシリサイドを第2のゲート電極として使用すること
により、熱酸化処理およびウェットエッチングに起因す
る固体撮像装置の特性の劣化を生じることなく、従来の
固体撮像装置に劣らない特性を持つ固体撮像装置を容易
に実現することができる効果を有する。
断面図
断面図
Claims (4)
- 【請求項1】 半導体基板上に、該半導体基板との間に
第1のゲート酸化膜を介在させて、第1のゲート電極と
第2のゲート電極とを有する電荷転送部と周辺トランジ
スタ部とが形成されている固体撮像装置の製造方法にお
いて、 第1のゲート酸化膜上に電荷転送部の第1のゲート電極
と周辺トランジスタ部のゲート電極とを多結晶シリコン
を用いて形成し、 前記周辺トランジスタ部のソース・ドレインを形成し、 周辺トランジスタ部の領域においてソース、ドレインを
形成した後に、電荷転送部の第1のゲート電極上に第2
のゲート酸化膜を形成し、第1のゲート電極との間に第
2のゲート酸化膜を介在させて、当該電荷転送部の第2
のゲート電極を高融点金属シリサイドを用いて形成する
ことを特徴とする、固体撮像装置の製造方法。 - 【請求項2】 前記周辺トランジスタ部のソース・ドレ
インを形成する工程が、当該ソース・ドレイン領域の第
1のゲート酸化膜をフッ酸によるエッチングによって除
去する工程を含んでいる、請求項1に記載の固体撮像装
置の製造方法。 - 【請求項3】 前記電荷転送部の第1のゲート電極上に
第2のゲート酸化膜を形成する工程が熱酸化処理を含ん
でいる、請求項1に記載の固体撮像装置の製造方法。 - 【請求項4】 前記高融点金属シリサイドがタングステ
ンシリサイドである、請求項1に記載の固体撮像装置の
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8150800A JP2773739B2 (ja) | 1996-06-12 | 1996-06-12 | 固体撮像装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8150800A JP2773739B2 (ja) | 1996-06-12 | 1996-06-12 | 固体撮像装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09331057A true JPH09331057A (ja) | 1997-12-22 |
JP2773739B2 JP2773739B2 (ja) | 1998-07-09 |
Family
ID=15504711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8150800A Expired - Fee Related JP2773739B2 (ja) | 1996-06-12 | 1996-06-12 | 固体撮像装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2773739B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003078126A (ja) * | 2001-09-06 | 2003-03-14 | Sony Corp | 固体撮像素子及びその製造方法 |
CN100440526C (zh) * | 2002-12-25 | 2008-12-03 | 索尼株式会社 | 固态成像器件、在该固态成像器件中转移电荷的方法、以及制造该固态成像器件的方法 |
-
1996
- 1996-06-12 JP JP8150800A patent/JP2773739B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003078126A (ja) * | 2001-09-06 | 2003-03-14 | Sony Corp | 固体撮像素子及びその製造方法 |
CN100440526C (zh) * | 2002-12-25 | 2008-12-03 | 索尼株式会社 | 固态成像器件、在该固态成像器件中转移电荷的方法、以及制造该固态成像器件的方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2773739B2 (ja) | 1998-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7638352B2 (en) | Method of manufacturing photoelectric conversion device | |
JP5963449B2 (ja) | 光電変換装置の製造方法 | |
JP3060979B2 (ja) | 半導体装置およびその製造方法 | |
JPH11330448A (ja) | 固体撮像装置及びその製造方法 | |
JP3107199B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2921567B1 (ja) | 固体撮像装置およびその製造方法 | |
US20030132367A1 (en) | Solid state image pickup device with polysilicon transfer electrodes | |
US20070069259A1 (en) | CMOS image sensor and method of manufacturing the same | |
JP2773739B2 (ja) | 固体撮像装置の製造方法 | |
US6143585A (en) | Method of manufacturing solid state image sensing device | |
US20040118993A1 (en) | Solid-state image pickup device and method for manufacturing the same | |
US7598135B2 (en) | Method for fabricating CMOS image sensor | |
JP2006351759A (ja) | 固体撮像素子およびその製造方法 | |
JP3399250B2 (ja) | 固体撮像素子の製造方法 | |
JP2004335804A (ja) | 固体撮像素子およびその製造方法 | |
JP4225836B2 (ja) | 固体撮像素子の製造方法 | |
JP4705791B2 (ja) | 固体撮像素子の製造方法 | |
JP2877656B2 (ja) | 固体撮像素子の製造方法 | |
JP4500508B2 (ja) | 固体撮像素子およびその製造方法 | |
JP3278917B2 (ja) | 固体撮像装置の製造方法 | |
JP2002190587A (ja) | 固体撮像装置の製造方法 | |
JP2867469B2 (ja) | 電荷転送装置及びその製造方法 | |
JP2004335800A (ja) | 固体撮像素子の製造方法 | |
KR100596419B1 (ko) | 이미지 센서 및 그 제조방법 | |
JPH06196679A (ja) | 固体撮像装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080424 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090424 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100424 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110424 Year of fee payment: 13 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110424 Year of fee payment: 13 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 15 |
|
LAPS | Cancellation because of no payment of annual fees |