JPH09325825A

JPH09325825A - 電圧平滑化回路

Info

Publication number: JPH09325825A
Application number: JP8166814A
Authority: JP
Inventors: Yuji Teramae; 裕司寺前; Jun Honda; 潤本田
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1996-06-06
Filing date: 1996-06-06
Publication date: 1997-12-16
Also published as: EP0811901A2; US5933337A; EP0811901A3

Abstract

(57)【要約】【課題】交流電圧を一定の直流電圧に変換する安定化
電源回路に用いられる電圧平滑化回路に関する。【解決手段】入力された交流電圧を整流して整流電圧
に変換する整流回路に、所定電圧以上の電圧を出力しな
いように制御する電圧制御回路を接続し、電圧制御回路
の出力側に電圧平滑化回路を設けたので、電圧制御回路
の消費電力を少なくすることが可能となる。

Description

【発明の詳細な説明】

【０００１】

【０００２】

【産業上の利用分野】本発明は、交流電圧を一定の直流
電圧に変換する安定化電源回路に用いられる電圧平滑化
回路に関する。

【０００３】

【０００２】

【０００４】

【従来の技術】図３は、交流電圧を直流電圧に変換する
一般的な安定化電源回路のブロック図である。また、図
４は安定化電源回路の各部分の電圧波形を示している。
この安定化電源回路は、トランス１０、両波整流回路２
０、電圧平滑化回路３０及びレギュレータ回路４０等で
構成されている。先ず、トランス１０の一次巻線Ｔ１の
入力端子に交流信号が供給され、トランス１０の二次巻
線Ｔ２には図４（ａ）に示すような、例えば最大振幅電
圧が±２４Ｖの交流信号が発生し、両波整流回路２０の
入力端子Ａ（＋）、Ｂ（−）に供給されている。両波整
流回路２０には、４本のダイオード２１〜２４が図のよ
うに接続されているので、両波整流回路２０に負荷（コ
ンデンサ３１）が接続されていない場合には、図４
（ａ）の交流信号が両波整流され、図４（ｂ）に示すよ
うに正極側だけの振幅が得られる両波整流電圧が出力さ
れる。ここで、両波整流回路２０の出力端子の一方をＡ
（＋）端子に、他方をＢ（−）端子（アース）と呼ぶこ
とにする。

【０００５】

【０００３】この両波整流回路２０のＡ（＋）端子−Ｂ
（−）端子間にコンデンサ３１で構成される平滑化回路
３０が接続されると、両波整流電圧によって、コンデン
サ３１が充電されると共に、レギュレータ回路４０等の
負荷によるコンデンサの放電が行われ、図４（ｃ）に示
すような、振幅変動を含む直流電圧が発生する。

【０００６】そして、この直流電圧（ｃ）は、次段のレ
ギュレータ回路４０に供給される。このレギュレータ回
路４０のＡ（＋）端子側には、ＰチャネルＭＯＳ型ＦＥ
Ｔ４１（以下ＦＥＴと略す）のソ−ス端子が接続され、
ドレイン端子はレギュレータ回路４０の出力であるＣ
（＋）端子に接続されている。また、ＦＥＴ４１のソー
ス・ゲート端子間には、バイアス用の抵抗４２が接続さ
れ、ゲート端子は、オペアンプ４３の出力端子に接続さ
れている。

【０００７】

【０００４】また、オペアンプ４３の反転入力端子
（−）とアース端子間には、ツェナーダイオード４５と
コンデンサ４６が並列接続され、ツェナーダイオード４
５のカソード端子には、ＦＥＴ４１のソース端子から抵
抗４４を介してバイアス電流が供給されているので、ツ
ェナーダイオード４５の安定した降服電圧（例えば６
Ｖ）により、オペアンプ４３の反転入力端子（−）に６
Ｖの基準電圧として供給される。また、オペアンプ４３
の非反転入力端子（＋）には、ＦＥＴ４１のドレイン端
子とアース端子間に直列に接続された抵抗４７と抵抗４
８の接続点が接続されている。

【０００８】

【０００５】では、ここで図３及び図４を用いて、安定
化電源回路の動作を説明する。

【０００９】先ず、両波整流回路２０のＡ（＋）端子側
に生じた振幅変動を含む直流電圧（図４（ｃ）に示す電
圧であり略２４Ｖと仮定する）は、ＦＥＴ４１のソース
端子に供給される。この時、ソース・ゲート端子間に抵
抗４２が接続されているので、ＦＥＴ４１はＯＦＦ（遮
断）状態になり、ドレイン端子側は０Ｖである。

【００１０】また、ＦＥＴ４１のソース端子に印加され
た電圧は、抵抗４４を経てツェナーダイオード４５に流
入するので、ツェナーダイオード４５の降服電圧である
６Ｖの電圧が発生し、オペアンプ４３の反転入力端子
（−）に供給される。

【００１１】一方、ドレイン端子とアース間に直列に接
続された抵抗４７、４８の接続点から供給されている、
オペアンプ４３の非反転入力端子（＋）の電圧は、ドレ
イン端子側が０Ｖであるため、０Ｖが供給されている。

【００１２】

【０００６】このため、オペアンプ４３の出力端子の電
圧は一瞬低電圧（略０Ｖ）になり、ＦＥＴ４１のゲート
端子の電圧を０Ｖの方向に低下させる。この結果、ＦＥ
Ｔ４１のソース端子の電圧よりもゲート端子の電圧の方
が低くなり、ＦＥＴ４１はＯＮ（導通）状態になる。そ
して、ドレイン端子側に一瞬図４（ｃ）に示す立上がり
電圧が出力される。このドレイン端子に発生した電圧
は、抵抗４７と抵抗４８により分割され、オペアンプ４
３の非反転入力端子（＋）に供給されるが、例えば、抵
抗４７と抵抗４８の値を同一値に設定したとすれば、ド
レイン端子に発生した電圧の略半分（約１２Ｖ）が、オ
ペアンプ４３の非反転入力端子（＋）に供給される。ま
た、上述したようにオペアンプ４３の反転入力端子
（−）側には、６Ｖの基準電圧が供給されている。

【００１３】

【０００７】オペアンプ４３は、非反転入力端子（＋）
の電圧と反転入力端子（−）の電圧の差の電圧を利得倍
して出力するように動作するので、オペアンプ４３の出
力電位は、高い電圧に変化し、オペアンプ４３の非反転
入力端子（＋）に略６Ｖが供給された状態、即ち、ドレ
イン端子の電位が略１２Ｖになった時点で、オペアンプ
４３の出力端子、ＦＥＴ４１のゲート端子、ドレイン端
子及びオペアンプ４３の非反転入力端子（＋）から構成
されるレギュレータ回路４０の制御系が安定する。この
結果、レギュレータ回路４０の出力電圧は、略１２Ｖ
（図４（ｄ）に示す波形）に固定された直流電圧を得る
ことが出来る。また、交流信号の最大振幅値が変動し
て、例えば±２４Ｖよりも高くなった場合は、ＦＥＴ４
１のソース端子電圧が高くなり、ドレイン電圧も高くな
るため、オペアンプ４３の非反転入力端子（＋）の電圧
が反転入力端子（−）の電圧よりも高くなり、再びオペ
アンプ４３の出力電圧が高められ、出力電圧が１２Ｖに
なると安定する。即ち、安定化電源回路は、交流信号を
直流に変換すると共に、交流信号の変動に対して、ほぼ
一定の直流電圧を得るための回路である。

【００１４】

【０００８】

【００１５】

【発明が解決しようとする課題】ところで、レギュレー
タ回路４０に用いられるＦＥＴ４１の消費電力は、ソー
ス端子電圧とドレイン端子電圧の差の電圧（図４（ｅ）
に示す、斜線（イ）部分）に、ドレイン電流（負荷電
流）を掛合わせて得られる。即ち、本方式のレギュレー
タ回路４０の場合は、ソース電圧が略２４Ｖであり、ド
レイン電圧が略１２Ｖであるから、レギュレータ回路４
０のＣ（＋）端子に負荷を接続した場合のドレイン電流
をＩｄとすれば、ＦＥＴ４１の消費電力（Ｗａ）は、次
式で示される。

【００１６】Ｗａ＝（２４Ｖ−１２Ｖ）×Ｉｄ

【００１７】

【０００９】レギュレータ回路４０の消費電力の大部分
は、ＦＥＴ４１による消費電力で占めるため、ＦＥＴ４
１に大きな放熱器を設け、ＦＥＴ４１からの発熱を放出
すると共に、ＦＥＴ４１の消費電力を小さくするにはド
レイン・ソース端子間電圧を小さく設定すればよいが、
供給される交流電圧や必要とする直流電圧が規定されて
いる機器の場合は、設計に自由度がない。

【００１８】そこで、本発明は、上述した問題点に鑑み
て成されたもので、小形で効率が良く、且つコスト低下
が計れる安定化電源回路を提供することにある。

【００１９】

【００１０】

【００２０】

【課題を解決するための手段】本発明は、上述した課題
を解決するために、入力された交流電圧を整流して整流
電圧に変換する整流手段と、整流電圧が入力され、所定
電圧以上の電圧を出力しないように制御する電圧制御手
段と、電圧制御手段の出力電圧を平滑化する平滑手段と
を備えたことを特徴とする。

【００２１】

【００１１】

【００２２】

【作用】本発明は、入力された交流電圧を整流して整流
電圧に変換する整流回路に、所定電圧以上の電圧を出力
しないように制御する電圧制御回路を接続し、電圧制御
回路の出力側に電圧平滑化回路を設けたので、電圧制御
回路の消費電力を少なくすることが可能となる。

【００２３】

【００１２】

【００２４】

【実施例】図１は、本発明の実施例による安定化電源回
路のブロック図を示した。また、安定化電源回路の各部
分の電圧波形を図２に示した。図１に示すように、一般
に交流信号はトランス１０の一次巻線と二次巻線によっ
て電圧変換され、両波整流回路２０に供給される。この
トランス１０の二次側から供給される交流信号は、図２
（ｆ）に示すように最大振幅電圧が例えば±２４Ｖとす
ると、両波整流回路２０に供給される交流信号（ｆ）の
正極振幅側の半波成分は、両波整流回路２０のＡ（＋）
端子側に入力され、ダイオード２１、図示せぬ負荷低坑
（例えばＡ（＋）端子とＢ（−）端子間に負荷低坑を接
続したものとして説明する）及びダイオード２４を経て
トランス１０に戻る経路で電流が供給される。この時、
ダイオード２２及び２３は、ＯＦＦ（遮断）している。

【００２５】

【００１３】また、交流信号（ｆ）の負極振幅側の半波
成分は、両波整流回路２０の他方のＢ（−）端子側に入
力され、ダイオード２２、負荷低坑及びダイオード２４
を経てトランス１０に戻る経路で電流を供給する。この
時、ダイオード２１及び２４は、ＯＦＦ（遮断）してい
る。この時、トランス１０から供給される交流信号
（ｆ）の正極振幅側の半波成分が負荷抵抗に流入する方
向と、負極振幅側の半波成分が負荷抵抗に流入する方向
とは同一方向であるため、Ａ（＋）端子には、図２
（ｇ）に示すように正極側だけの約２４Ｖの両波整流電
圧が得られる。

【００２６】このＡ（＋）端子の両波整流電圧は、レギ
ュレータ回路４０のＦＥＴ４１のソース端子にそのまま
供給される。ソース・ゲート端子間に抵抗４２が接続さ
れているので、ソース・ゲート端子間電圧が同電圧とな
りＦＥＴ４１はＯＦＦ（遮断）状態になり、ドレイン端
子側は０Ｖである。

【００２７】

【００１４】また、Ａ（＋）端子の両波整流電圧は、抵
抗４４を介してツェナーダイオード４５に供給され、ツ
ェナーダイオード４５の降服電圧によって、＋６Ｖに固
定されると共に、コンデンサ４６により平滑され、＋６
Ｖの直流基準電圧としてオペアンプ４３の反転入力端子
（−）に供給される。このオペアンプ４３の反転入力端
子（−）には＋６Ｖの直流基準電圧が供給され、非反転
入力端子（＋）は０Ｖであるから、オペアンプ４３の出
力電位は一瞬低下し、ＦＥＴ４１のゲート端子を低電圧
側に引張る。この結果、ＦＥＴ４１はＯＮ（導通）状態
になり、ドレイン端子側に電圧が供給される。このドレ
イン端子電圧は抵抗４７と抵抗４８により分割され、オ
ペアンプ４３の非反転入力端子（＋）に供給される。

【００２８】

【００１５】上述したように、２つの入力端子を有する
オペアンプ４３は、２つの端子間電圧の差の電圧をオペ
アンプ４３が有する利得量で増幅し、非反転入力端子
（＋）よりも反転入力端子（−）電圧が高い場合は、オ
ペアンプ４３の出力電圧は低い電圧（略０Ｖ）側に出力
され、また、非反転入力端子（＋）よりも反転入力端子
（−）電圧が低い場合は、出力電圧は高い電圧（略２４
Ｖ）側に出力される。

【００２９】本発明の実施例において、反転入力端子
（−）は６Ｖの基準電圧に固定されているので、ドレイ
ン端子側に供給された電圧が抵抗４７と抵抗４８により
分割され、非反転入力端子（＋）の電位が略６Ｖになる
まで、上記の動作を繰り返す。

【００３０】

【００１６】即ち、ドレイン端子の電位が略１２Ｖにな
った時点で、オペアンプ４３の出力端子、ＦＥＴ４１の
ゲート端子、ドレイン端子及びオペアンプ４３の非反転
入力端子（＋）から構成されるレギュレータ回路４０の
制御系が安定する。この結果、レギュレータ回路４０の
出力端子に電圧平滑化回路３０が接続されてない場合
は、図２（ｈ）に示すように両波整流電圧の最大振幅電
圧が１２Ｖに抑えられた出力電圧となる。そして、レギ
ュレータ回路４０の出力端子に電圧平滑化回路３０が接
続されると、コンデンサ３１によって平滑され、図２
（ｉ）に示すような直流電圧が出力端子であるＣ（＋）
端子に得られる。尚、図２（ｉ）に示す電圧波形は、若
干の変動を伴うが、コンデンサ３１の容量を十分大きく
設定することにより、変動量は小さく抑えられるのでほ
ぼ直流電圧になる。このため、本発明による安定化電源
回路は、一般的な回路用の安定化電源として十分使用可
能である。

【００３１】

【００１７】ところで、レギュレータ回路４０が正常に
動作している時のソース端子電圧は、図２（ｇ）に示す
＋２４Ｖの両波整流電圧であり、ドレイン端子は、図２
（ｉ）に示す＋１２Ｖの直流電圧である。上述したよう
にＦＥＴ４１の消費電力は、ドレイン・ソース端子間電
圧にドレイン電流を掛合わせた値であるから、図２
（ｊ）に示すように、図中斜線（ロ）部の範囲だけがＦ
ＥＴ４１の消費電力となる。即ち、従来例におけるＦＥ
Ｔ４１の消費電力は、図４（ｅ）に示す図中斜線（イ）
部分であったのに対して、本発明の実施例による消費電
力は図２（ｊ）に示す図中斜線（ロ）部分であるから、
図４（ｅ）と図２（ｊ）を比較すると、図４（ｋ）に示
す図中斜線（ハ）部分が本発明の実施例による消費電力
の改善部分となる。

【００３２】

【００１８】尚、本発明の実施例を説明するに当たり、
レギュレータ回路４０の制御回路をＰチャネルＭＯＳ型
ＦＥＴやオペアンプ等を用いて構成したが、Ｐチャネル
ＭＯＳ型ＦＥＴの代りにＮチャネルＭＯＳ型ＦＥＴで構
成しても良いし、ＦＥＴの代りにトランジスタで構成し
ても良い。また、オペアンプに代えて他の増幅器で構成
しても良い。

【００３３】また、整流回路に両波整流回路２０を用い
たが、半波整流回路を用いて構成しても良いし、トラン
スの二次側にタップを設けて構成する形式の整流回路を
用いても同一の効果が得られることは勿論である。

【００３４】

【００１９】

【００３５】

【発明の効果】本発明によれば、入力された交流電圧を
整流して整流電圧に変換する整流回路に、所定電圧以上
の電圧を出力しないように制御する電圧制御回路を接続
し、電圧制御回路の出力側に電圧平滑化回路を設けたの
で、電圧制御回路の消費電力を少なくすることが可能と
なり、電圧制御回路に用いられる部品の放熱器が小形軽
量化されると共に、電圧平滑化回路に用いられるコンデ
ンサの耐圧が低くて良く、小形で且つ低価格の部品で構
成することが可能となる。更に、トランスの容量の低減
も計れる。

【図面の簡単な説明】

【図１】本発明の実施例に用いられる安定化電源回路の
ブロック図。

【図２】本発明の実施例に用いられる安定化電源回路の
各部分の電圧波形を示す図。

【図３】従来例の実施例に用いられる安定化電源回路の
ブロック図。

【図４】従来例の安定化電源回路の各部分の電圧波形を
示す図。

【符号の説明】

１０・・・トランス２０・・・両波整流回路２１、２２、２３、、２４・・・ダイオード３０・・・電圧平滑化回路３１、４６・・・コンデンサ４０・・・レギュレータ回路４１・・・ＰチャネルＭＯＳ型ＦＥＴ４２、４４、４７、４８・・・抵抗４３・・・オペアンプ４５・・・ツェナーダイオード

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成９年３月２４日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】発明の詳細な説明

【補正方法】変更

【補正内容】

【発明の詳細な説明】

【０００１】

【０００２】

【０００３】この両波整流回路２０のＡ（＋）端子−Ｂ
（−）端子間にコンデンサ３１で構成される平滑化回路
３０が接続されると、両波整流電圧によって、コンデン
サ３１が充電されると共に、レギュレータ回路４０等の
負荷によるコンデンサの放電が行われ、図４（ｃ）に示
すような、振幅変動を含む直流電圧が発生する。そし
て、この直流電圧（ｃ）は、次段のレギュレータ回路４
０に供給される。このレギュレータ回路４０のＡ（＋）
端子側には、ＰチャネルＭＯＳ型ＦＥＴ４１（以下ＦＥ
Ｔと略す）のソース端子が接続され、ドレイン端子はレ
ギュレータ回路４０の出力であるＣ（＋）端子に接続さ
れている。また、ＦＥＴ４１のソース・ゲート端子間に
は、バイアス用の抵抗４２が接続され、ゲート端子は、
オペアンプ４３の出力端子に接続されている。

【０００５】では、ここで図３及び図４を用いて、安定
化電源回路の動作を説明する。先ず、両波整流回路２０
のＡ（＋）端子側に生じた振幅変動を含む直流電圧（図
４（ｃ）に示す電圧であり略２４Ｖと仮定する）は、Ｆ
ＥＴ４１のソース端子に供給される。この時、ソース・
ゲート端子間に抵抗４２が接続されているので、ＦＥＴ
４１はＯＦＦ（遮断）状態になり、ドレイン端子側は０
Ｖである。また、ＦＥＴ４１のソース端子に印加された
電圧は、抵抗４４を経てツェナーダイオード４５に流入
するので、ツェナーダイオード４５の降服電圧である６
Ｖの電圧が発生し、オペアンプ４３の反転入力端子
（−）に供給される。一方、ドレイン端子とアース間に
直列に接続された抵抗４７、４８の接続点から供給され
ている、オペアンプ４３の非反転入力端子（＋）の電圧
は、ドレイン端子側が０Ｖであるため、０Ｖが供給され
ている。

【０００８】

【発明が解決しようとする課題】ところで、レギュレー
タ回路４０に用いられるＦＥＴ４１の消費電力は、ソー
ス端子電圧とドレイン端子電圧の差の電圧（図４（ｅ）
に示す、斜線（イ）部分）に、ドレイン電流（負荷電
流）を掛合わせて得られる。即ち、本方式のレギュレー
タ回路４０の場合は、ソース電圧が略２４Ｖであり、ド
レイン電圧が略１２Ｖであるから、レギュレータ回路４
０のＣ（＋）端子に負荷を接続した場合のドレイン電流
をＩｄとすれば、ＦＥＴ４１の消費電力（Ｗａ）は、次
式で示される。Ｗａ＝（２４Ｖ−１２Ｖ）×Ｉｄ

【０００９】レギュレータ回路４０の消費電力の大部分
は、ＦＥＴ４１による消費電力で占めるため、ＦＥＴ４
１に大きな放熱器を設け、ＦＥＴ４１からの発熱を放出
すると共に、ＦＥＴ４１の消費電力を小さくするにはド
レイン・ソース端子間電圧を小さく設定すればよいが、
供給される交流電圧や必要とする直流電圧が規定されて
いる機器の場合は、設計に自由度がない。そこで、本発
明は、上述した問題点に鑑みて成されたもので、小形で
効率が良く、且つコスト低下が計れる安定化電源回路を
提供することにある。

【００１０】

【００１１】

【００１２】

【００１３】また、交流信号（ｆ）の負極振幅側の半波
成分は、両波整流回路２０の他方のＢ（−）端子側に入
力され、ダイオード２２、負荷低坑及びダイオード２４
を経てトランス１０に戻る経路で電流を供給する。この
時、ダイオード２１及び２４は、ＯＦＦ（遮断）してい
る。この時、トランス１０から供給される交流信号
（ｆ）の正極振幅側の半波成分が負荷抵抗に流入する方
向と、負極振幅側の半波成分が負荷抵抗に流入する方向
とは同一方向であるため、Ａ（＋）端子には、図２
（ｇ）に示すように正極側だけの約２４Ｖの両波整流電
圧が得られる。このＡ（＋）端子の両波整流電圧は、レ
ギュレータ回路４０のＦＥＴ４１のソース端子にそのま
ま供給される。ソース・ゲート端子間に抵抗４２が接続
されているので、ソース・ゲート端子間電圧が同電圧と
なりＦＥＴ４１はＯＦＦ（遮断）状態になり、ドレイン
端子側は０Ｖである。

【００１５】上述したように、２つの入力端子を有する
オペアンプ４３は、２つの端子間電圧の差の電圧をオペ
アンプ４３が有する利得量で増幅し、非反転入力端子
（＋）よりも反転入力端子（−）電圧が高い場合は、オ
ペアンプ４３の出力電圧は低い電圧（略０Ｖ）側に出力
され、また、非反転入力端子（＋）よりも反転入力端子
（−）電圧が低い場合は、出力電圧は高い電圧（略２４
Ｖ）側に出力される。本発明の実施例において、反転入
力端子（−）は６Ｖの基準電圧に固定されているので、
ドレイン端子側に供給された電圧が抵抗４７と抵抗４８
により分割され、非反転入力端子（＋）の電位が略６Ｖ
になるまで、上記の動作を繰り返す。

【００１６】即ち、ドレイン端子の電位が略１２Ｖにな
った時点で、オペアンプ４３の出力端子、ＦＥＴ４１の
ゲート端子、ドレイン端子及びオペアンプ４３の非反転
入力端子（＋）から構成されるレギュレータ回路４０の
制御系が安定する。この結果、レギユレータ回路４０の
出力端子に電圧平滑化回路３０が接続されてない場合
は、図２（ｈ）に示すように両波整流電圧の最大振幅電
圧が１２Ｖに抑えられた出力電圧となる。そして、レギ
ュレータ回路４０の出力端子に電圧平滑化回路３０が接
続されると、コンデンサ３１によって平滑され、図２
（ｉ）に示すような直流電圧が出力端子であるＣ（＋）
端子に得られる。尚、図２（ｉ）に示す電圧波形は、若
干の変動を伴うが、コンデンサ３１の容量を十分大きく
設定することにより、変動量は小さく抑えられるのでほ
ぼ直流電圧になる。このため、本発明による安定化電源
回路は、一般的な回路用の安定化電源として十分使用可
能である。

【００１８】尚、本発明の実施例を説明するに当たり、
レギュレータ回路４０の制御回路をＰチャネルＭＯＳ型
ＦＥＴやオペアンプ等を用いて構成したが、Ｐチャネル
ＭＯＳ型ＦＥＴの代りにＮチャネルＭＯＳ型ＦＥＴで構
成しても良いし、ＦＥＴの代りにトランジスタで構成し
ても良い。また、オペアンプに代えて他の増幅器で構成
しても良い。また、整流回路に両波整流回路２０を用い
たが、半波整流回路を用いて構成しても良いし、トラン
スの二次側にタップを設けて構成する形式の整流回路を
用いても同一の効果が得られることは勿論である。

【００１９】

Claims

【特許請求の範囲】

【請求項１】入力された交流電圧を整流して整流電圧
に変換する整流手段と、前記整流電圧が入力され、所定電圧以上の電圧を出力し
ないように制御する電圧制御手段と、前記電圧制御手段の出力電圧を平滑化する平滑手段とを
備えたことを特徴とする電圧平滑化回路。