JPH09322543A - Control method and control circuit for step-up type 3-phase full-wave rectifier - Google Patents
Control method and control circuit for step-up type 3-phase full-wave rectifierInfo
- Publication number
- JPH09322543A JPH09322543A JP15602996A JP15602996A JPH09322543A JP H09322543 A JPH09322543 A JP H09322543A JP 15602996 A JP15602996 A JP 15602996A JP 15602996 A JP15602996 A JP 15602996A JP H09322543 A JPH09322543 A JP H09322543A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- switching semiconductor
- switching
- voltage
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Rectifiers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、３相ブリッジ構成に接
続してなるスイッチング半導体素子を高周波スイッチン
グさせて昇圧された直流出力電圧を負荷に供給する昇圧
形３相全波整流装置の制御方法及び制御回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control method for a boosting type three-phase full-wave rectifier which supplies a load with a boosted DC output voltage by high-frequency switching a switching semiconductor element connected in a three-phase bridge configuration. And a control circuit.
【０００２】[0002]
【従来の技術】３相交流入力電力を受電してその３相交
流電圧よりも高い直流電圧を負荷に供給する従来の装置
として、図５に示すようなものがある。図５により従来
装置を説明すると、１Ｕ，１Ｖ，１Ｗはそれぞれ３相交
流電力を受電する３相交流入力端子、２Ｕ，２Ｖ，２Ｗ
は３相交流入力端子１Ｕ，１Ｖ，１Ｗにそれぞれ接続さ
れた相ライン、３はこれら相ラインに接続された回路遮
断器、４は各相ラインを流れる電流を検出する変流器４
Ｕ，４Ｖ，４Ｗなどからなる電流検出器、５Ｕ，５Ｖ，
５Ｗは相ライン２Ｕ，２Ｖ，２Ｗにそれぞれ接続された
昇圧用インダクタ、Ｃ１，Ｃ２，Ｃ３は相ライン間に接
続されたコンデンサ、６は３相ブリッジに接続されたＩ
ＧＢＴ、あるいはトランジスタ、又はバイポーラ静電誘
導トランジスタ（ＢーＳＩＴ）のようなスイッチング半
導体素子Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６、及びこ
れらのそれぞれに逆並列に備えられたダイオードＤ１，
Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６からなる３相全波整流回
路、７は平滑用コンデンサ、８は負荷、９は前記スイッ
チング半導体素子Ｑ１〜Ｑ６をあらかじめ決められたシ
ーケンスに従ってスイッチング動作させる制御回路、１
０は制御回路９からの制御信号により駆動信号ａ〜ｆを
前記スイッチング半導体素子Ｑ１〜Ｑ６に供給する駆動
回路である。2. Description of the Related Art A conventional device shown in FIG. 5 receives a three-phase AC input power and supplies a DC voltage higher than the three-phase AC voltage to a load. A conventional device will be described with reference to FIG. 5. 1U, 1V, and 1W are three-phase AC input terminals for receiving three-phase AC power, 2U, 2V, and 2W, respectively.
Is a phase line connected to each of the three-phase AC input terminals 1U, 1V, 1W, 3 is a circuit breaker connected to these phase lines, and 4 is a current transformer 4 for detecting a current flowing through each phase line.
Current detector consisting of U, 4V, 4W etc., 5U, 5V,
5W is a boosting inductor connected to each of the phase lines 2U, 2V, 2W, C1, C2, C3 are capacitors connected between the phase lines, and 6 is an I connected to a three-phase bridge.
A switching semiconductor element Q1, Q2, Q3, Q4, Q5, Q6 such as a GBT, a transistor, or a bipolar static induction transistor (B-SIT), and a diode D1, provided in anti-parallel with each of them.
A three-phase full-wave rectifier circuit including D2, D3, D4, D5 and D6, 7 is a smoothing capacitor, 8 is a load, 9 is a control circuit for switching the switching semiconductor elements Q1 to Q6 according to a predetermined sequence, 1
Reference numeral 0 is a drive circuit that supplies drive signals a to f to the switching semiconductor elements Q1 to Q6 in accordance with a control signal from the control circuit 9.
【０００３】次に動作説明を簡単に行うと、スイッチン
グ半導体素子Ｑ１〜Ｑ６は３相交流入力の周波数に比べ
て十分に高い周波数、例えば可聴音領域を越えた２０ｋ
Ｈｚでそれぞれパルス幅制御、つまり時比率制御され
る。これらスイッチング半導体素子Ｑ１〜Ｑ６は、各相
の３個のスイッチング半導体素子が同時にオンし、各相
ライン２Ｕ，２Ｖ，２Ｗを流れる電流と直流出力電圧と
に依存してオフ時点が制御される。各組の３個のスイッ
チング半導体素子が高周波のパルス幅制御信号で制御さ
れる期間は、電源周期の１／６、つまり６０°であり、
次の６０°では次の組の３個のスイッチング半導体素子
が高周波パルス幅制御信号で制御されるというように、
順次６０°の期間づつ高周波パルス幅制御信号で制御さ
れる。The operation will be briefly described below. The switching semiconductor elements Q1 to Q6 have a frequency sufficiently higher than the frequency of the three-phase AC input, for example, 20 k beyond the audible sound range.
The pulse width is controlled in Hz, that is, the duty ratio is controlled. In these switching semiconductor elements Q1 to Q6, the three switching semiconductor elements of each phase are simultaneously turned on, and the off time is controlled depending on the currents flowing through the phase lines 2U, 2V, 2W and the DC output voltage. The period in which the three switching semiconductor elements of each set are controlled by the high-frequency pulse width control signal is 1/6 of the power supply cycle, that is, 60 °,
At the next 60 °, the next set of three switching semiconductor elements are controlled by the high frequency pulse width control signal.
It is controlled by the high frequency pulse width control signal for each 60 ° period.
【０００４】例えば、駆動回路１０からスイッチング半
導体素子Ｑ２、Ｑ３、Ｑ６にオン駆動信号が与えられた
とすると、Ｕ相入力電流は相ライン２Ｕから昇圧用イン
ダクタ５Ｕ→スイッチング半導体素子Ｑ２→平滑用コン
デンサ７→スイッチング半導体素子Ｑ３→昇圧用インダ
クタ５Ｖ→相ライン２Ｖに流れ、Ｗ相入力電流は相ライ
ン２Ｗから昇圧用インダクタ５Ｗ→スイッチング半導体
素子Ｑ６→平滑用コンデンサ７→スイッチング半導体素
子Ｑ３→昇圧用インダクタ５Ｖ→相ライン２Ｖに流れ
る。また，Ｖ相入力電流は、Ｕ相入力電流とＷ相入力電
流との和となる。このように昇圧用インダクタにエネル
ギーを蓄積するとき，出力電圧も印加されるので，エネ
ルギーの循環が起こる。そして各相ラインを流れる電流
は、各相電圧に位相が一致する正弦波となるよう制御さ
れる。For example, if an on-drive signal is applied from the drive circuit 10 to the switching semiconductor elements Q2, Q3, Q6, the U-phase input current will flow from the phase line 2U to the boosting inductor 5U → switching semiconductor element Q2 → smoothing capacitor 7. → Switching semiconductor element Q3 → Boosting inductor 5V → Phase line 2V, W-phase input current from phase line 2W boosting inductor 5W → Switching semiconductor element Q6 → Smoothing capacitor 7 → Switching semiconductor element Q3 → Boosting inductor 5V → It flows to the phase line 2V. Further, the V-phase input current is the sum of the U-phase input current and the W-phase input current. In this way, when energy is stored in the boost inductor, the output voltage is also applied, so energy circulation occurs. The current flowing through each phase line is controlled to be a sine wave whose phase matches the phase voltage.
【０００５】そしてＵ相入力電流がその基準値に達する
と、スイッチング半導体素子Ｑ２がターンオフするが、
電流は昇圧用インダクタ５Ｕ→ダイオードＤ１→スイッ
チング半導体素子Ｑ３→昇圧用インダクタ５Ｖ→相ライ
ン２Ｖ→相ライン２Ｕに流れ、エネルギー供給源が入力
電圧だけとなるが、依然としてエネルギーの蓄積が続行
される。また、Ｗ相入力電流がその基準値に達すると、
スイッチング半導体素子Ｑ６がターンオフするが、電流
は昇圧用インダクタ５Ｗ→ダイオードＤ５→スイッチン
グ半導体素子Ｑ３→昇圧用インダクタ５Ｖ→相ライン２
Ｖ→相ライン２Ｗに流れ、エネルギー供給源が入力電圧
だけとなるが、依然としてエネルギーの蓄積が続行され
る。。さらにまた、Ｖ相入力電流がその基準値に達する
と、スイッチング半導体素子Ｑ３がターンオフし、すで
にスイッチング半導体素子Ｑ２又はＱ６がオフしていれ
ば、昇圧用インダクタ５Ｖ、５Ｕ、５Ｗに蓄えられたエ
ネルギーは昇圧用インダクタ５Ｖから相ライン２Ｖ→相
ライン２Ｕ（又は２Ｗ）→昇圧用インダクタ５Ｕ（又は
５Ｗ）→ダイオードＤ１（又はＤ５）→平滑用コンデン
サ７又は負荷８→ダイオードＤ４→昇圧用インダクタ５
Ｖに流れ、負荷側に放出される。When the U-phase input current reaches its reference value, the switching semiconductor element Q2 turns off.
The current flows through the boosting inductor 5U → diode D1 → switching semiconductor element Q3 → boosting inductor 5V → phase line 2V → phase line 2U, and the energy supply source is only the input voltage, but the energy is still accumulated. Also, when the W-phase input current reaches its reference value,
The switching semiconductor element Q6 turns off, but the current is boosted inductor 5W → diode D5 → switching semiconductor element Q3 → boost inductor 5V → phase line 2
It flows to the V → phase line 2W, and the energy supply source is only the input voltage, but the accumulation of energy is still continued. . Furthermore, when the V-phase input current reaches its reference value, the switching semiconductor element Q3 is turned off, and if the switching semiconductor element Q2 or Q6 has already been turned off, the energy stored in the boosting inductors 5V, 5U, 5W. Is from the boosting inductor 5V to the phase line 2V → the phase line 2U (or 2W) → the boosting inductor 5U (or 5W) → the diode D1 (or D5) → the smoothing capacitor 7 or the load 8 → the diode D4 → the boosting inductor 5
It flows to V and is discharged to the load side.
【０００６】前述したように、スイッチング半導体素子
Ｑ３がターンオフするとき、すでにスイッチング半導体
素子Ｑ２又はＱ６がオフしていれば、昇圧用インダクタ
５Ｖ、５Ｕ、５Ｗに蓄えられたエネルギーは負荷側に放
出されるが、例えば、スイッチング半導体素子Ｑ３がタ
ーンオフするとき、まだスイッチング半導体素子Ｑ２が
オンしているとすれば、電流は昇圧用インダクタ５Ｖか
ら相ライン２Ｖ→相ライン２Ｕ→昇圧用インダクタ５Ｕ
→スイッチング半導体素子Ｑ２→ダイオードＤ４に流
れ、エネルギー供給源が入力電圧だけとなるが、依然と
してエネルギー蓄積モードは続き、循環電流が流れる。As described above, when the switching semiconductor element Q3 is turned off, if the switching semiconductor element Q2 or Q6 is already turned off, the energy stored in the boosting inductors 5V, 5U, 5W is released to the load side. However, for example, if the switching semiconductor element Q2 is still turned on when the switching semiconductor element Q3 is turned off, the current flows from the step-up inductor 5V to the phase line 2V → phase line 2U → step-up inductor 5U.
→ Switching semiconductor element Q2 → It flows to diode D4, the energy supply source is only the input voltage, but the energy storage mode still continues, and the circulating current flows.
【０００７】また、例えばスイッチング半導体素子Ｑ
２、Ｑ３、Ｑ６が電源周波数の６０°の期間、高周波パ
ルス幅制御信号でオンとオフを繰り返すが、これらスイ
ッチング半導体素子Ｑ２、Ｑ３、Ｑ６がターンオンする
とき、それぞれに並列接続されているダイオードＤ２，
Ｄ３，Ｄ６はいずれも導通していないので、スイッチン
グ半導体素子Ｑ２、Ｑ３、Ｑ６がターンオンするときに
はそれらには電源電圧程度の電圧が印加されている。ま
た、スイッチング半導体素子Ｑ２、Ｑ３、Ｑ６がターン
オフするときも、それぞれに並列接続されているダイオ
ードＤ２，Ｄ３，Ｄ６はいずれも導通していないので、
スイッチング半導体素子Ｑ２、Ｑ３、Ｑ６がターンオフ
するときにはそれらには電源電圧程度の電圧が印加され
ている。これらのことは他の全てのスイッチング半導体
素子にも当てはまる。Further, for example, the switching semiconductor element Q
2, Q3 and Q6 are repeatedly turned on and off by the high frequency pulse width control signal during the period of 60 ° of the power supply frequency. When these switching semiconductor elements Q2, Q3 and Q6 are turned on, the diode D2 connected in parallel with each of them is turned on. ，
Since neither D3 nor D6 is conducting, when the switching semiconductor elements Q2, Q3, and Q6 are turned on, a voltage about the power supply voltage is applied to them. Further, when the switching semiconductor elements Q2, Q3, Q6 are turned off, none of the diodes D2, D3, D6 connected in parallel are conducting,
When the switching semiconductor elements Q2, Q3, Q6 are turned off, a voltage of about the power supply voltage is applied to them. These also apply to all other switching semiconductor devices.
【０００８】[0008]
【発明が解決しようとする課題】このような従来装置及
び制御方法にあっては上述説明から明らかなように、 （１）昇圧用インダクタ５Ｕ、５Ｖ、５Ｗにエネルギー
を蓄えるとき、負荷側から入力側に戻る循環電流が流れ
るので、電力損失が大きいという欠点がある。 （２）各スイッチング半導体素子は、両端に大きな電圧
が印加された状態でターンオンするので、各スイッチン
グ半導体素子のターンオン時の電力損失が大きく、ま
た、各スイッチング半導体素子をゼロ電圧状態でターン
オフさせるためのコンデンサが各スイッチング半導体素
子に並列接続されていないので、十分なゼロ電圧状態で
ターンオフさせることができず、各スイッチング半導体
素子のターンオフ時の電力損失も大きく、またノイズが
発生する。As is apparent from the above description, in such a conventional device and control method, (1) when energy is stored in the boosting inductors 5U, 5V, 5W, the input from the load side is performed. Since the circulating current returning to the side flows, there is a drawback that the power loss is large. (2) Since each switching semiconductor element is turned on with a large voltage applied to both ends, there is a large power loss when each switching semiconductor element is turned on, and each switching semiconductor element is turned off in the zero voltage state. Since the capacitor is not connected in parallel to each switching semiconductor element, it cannot be turned off in a sufficient zero voltage state, power loss at the time of turning off each switching semiconductor element is large, and noise is generated.
【０００９】本発明はこのような従来の問題点を解決
し，特に昇圧用インダクタの電力損失、及び循環電流に
よる電力損失を低減することを主目的としている。The main object of the present invention is to solve such conventional problems, and particularly to reduce the power loss of the boosting inductor and the power loss due to the circulating current.
【００１０】[0010]
【課題を解決するための手段】第１の発明は、前記課題
を解決するために、３相交流ラインのそれぞれを流れる
相電流を検出する電流検出器、各相ラインに設けられた
昇圧用インダクタ、スイッチング半導体素子を３相ブリ
ッジ構成に接続してなる３相全波整流回路、及び前記ス
イッチング半導体素子をあらかじめ決められたシーケン
スで高周波スイッチングさせる制御回路を備えると共
に、前記３相全波整流回路の出力端に跨がってインダク
タンス素子を介して互いに直列接続された一対のスイッ
チング半導体素子を備え、これら一対のスイッチング半
導体素子と前記平滑用コンデンサとの間に逆流防止用素
子を接続した昇圧形３相全波整流装置の制御方法であっ
て、入力電圧の周波数の各周期におけるいずれの区間で
も３相の内の適切な２相の前記スイッチング半導体素子
だけを高周波スイッチング動作させることを特徴とする
昇圧形３相全波整流装置の制御方法を提供するものであ
る。In order to solve the above-mentioned problems, a first invention is a current detector for detecting a phase current flowing through each of three-phase AC lines, and a boosting inductor provided in each phase line. A three-phase full-wave rectifier circuit in which switching semiconductor elements are connected in a three-phase bridge configuration, and a control circuit for high-frequency switching the switching semiconductor elements in a predetermined sequence. Step-up type 3 having a pair of switching semiconductor elements connected in series across an output terminal via an inductance element, and connecting a backflow prevention element between the pair of switching semiconductor elements and the smoothing capacitor. A method for controlling a full-wave full-wave rectification device, wherein an appropriate one of the three phases is used in any section in each cycle of the frequency of the input voltage. Only the switching semiconductor elements of the phases is to provide a control method of the boost form the three-phase full-wave rectifier, characterized in that to high-frequency switching operation.
【００１１】第２の発明は、前記課題を解決するため
に、各相の前記スイッチング半導体素子を各相電圧の半
周期（π期間）のほぼ２／３に等しい期間だけ高周波ス
イッチング動作させ、残りの期間は休止させるように制
御することを特徴とする請求項２に記載の昇圧形３相全
波整流装置の制御方法を提供するものである。In order to solve the above-mentioned problems, the second invention causes the switching semiconductor element of each phase to perform high-frequency switching operation for a period equal to approximately 2/3 of a half cycle (π period) of the voltage of each phase, and the rest is left. The control method of the step-up type three-phase full-wave rectifier according to claim 2, wherein the control is performed so that the period is stopped.
【００１２】第３の発明は、前記課題を解決するため
に、前記スイッチング半導体素子の高周波スイッチング
動作を、前記スイッチング半導体素子のスイッチング損
失が小さくなるように各相電圧の１周期（２π）のπ／
３〜２π／３、及び４π／３〜５π／３の期間で休止さ
せ，該休止期間以外の期間で制御することを特徴とする
請求項１又は請求項２のいずれかに記載の昇圧形３相全
波整流装置の制御方法を提供するものである。In order to solve the above-mentioned problems, a third aspect of the present invention performs high-frequency switching operation of the switching semiconductor element by π of one cycle (2π) of each phase voltage so that switching loss of the switching semiconductor element becomes small. /
3. The boosting type 3 according to claim 1, wherein the boosting type 3 is stopped during periods of 3 to 2π / 3 and 4π / 3 to 5π / 3, and is controlled in a period other than the pause period. A method of controlling a phase full-wave rectifier is provided.
【００１３】第４の発明は、前記課題を解決するため
に、前記３相全波整流回路の前記スイッチング半導体素
子がすべてオフの期間に前記一対のスイッチング半導体
素子をオンさせて、前記逆流防止用素子を流れている電
流を前記インダクタンス素子に移行させ、該インダクタ
ンス素子と前記３相全波整流回路における対応するコン
デンサとによる共振で該コンデンサのエネルギーを前記
インダクタンス素子に移行させた後、前記３相全波整流
回路の所定の前記スイッチング半導体素子をオンさせる
ことを特徴とする請求項１ないし請求項３のいずれかに
記載の昇圧形３相全波整流装置の制御方法及び制御回路
を提供するものである。In order to solve the above-mentioned problems, a fourth invention is to prevent the backflow by turning on the pair of switching semiconductor elements while the switching semiconductor elements of the three-phase full-wave rectifier circuit are all off. The current flowing through the element is transferred to the inductance element, and the energy of the capacitor is transferred to the inductance element by resonance of the inductance element and the corresponding capacitor in the three-phase full-wave rectifier circuit, and then the three-phase 4. A control method and a control circuit for a step-up three-phase full-wave rectifier according to claim 1, wherein a predetermined switching semiconductor element of the full-wave rectifier circuit is turned on. Is.
【００１４】第５の発明は、前記課題を解決するため
に、３相交流ラインのそれぞれを流れる相電流を検出す
る電流検出器、各相ラインに設けられた昇圧用インダク
タ、スイッチング半導体素子を３相ブリッジ構成に接続
してなる３相全波整流回路、及び前記スイッチング半導
体素子をあらかじめ決められたシーケンスで高周波スイ
ッチングさせる制御回路を備えると共に、前記３相全波
整流回路の出力端に跨がってインダクタンス素子を介し
て互いに直列接続された一対のスイッチング半導体素子
を備え、これら一対のスイッチング半導体素子と前記平
滑用コンデンサとの間に逆流防止用素子を接続した昇圧
形３相全波整流装置であって、前記制御回路は、前記３
相交流ラインの相間電圧を相電圧に変換する相間電圧ー
相電圧変換器を備えると共に、該相間電圧ー相電圧変換
器からの各相の相電圧信号を受け、各相電圧の１サイク
ルの０〜π及びπ〜２πの各期間で前記３相全波整流回
路におけるスイッチング半導体素子の内の一対を順次１
／３ずつ休止させて、その区間だけ制御回路から制御信
号が出力されるのを禁止する休止設定・論理回路を備え
たことを特徴とする昇圧形３相全波整流装置の制御回路
を提供するものである。In order to solve the above-mentioned problems, a fifth invention comprises a current detector for detecting a phase current flowing in each of the three-phase AC lines, a boosting inductor provided in each phase line, and a switching semiconductor element. A three-phase full-wave rectification circuit connected in a phase bridge configuration and a control circuit for high-frequency switching the switching semiconductor element in a predetermined sequence are provided, and the output terminal of the three-phase full-wave rectification circuit is provided. And a pair of switching semiconductor elements connected in series with each other via an inductance element, and a backflow prevention element is connected between the pair of switching semiconductor elements and the smoothing capacitor. The control circuit is
The interphase voltage-phase voltage converter for converting the interphase voltage of the phase alternating current line into the phase voltage is provided, and the phase voltage signal of each phase is received from the interphase voltage-phase voltage converter and 0 of one cycle of each phase voltage is provided. ˜π and π˜2π, the pair of switching semiconductor elements in the three-phase full-wave rectifier circuit is sequentially set to 1 in each period.
Provided is a control circuit for a boosting type three-phase full-wave rectifying device, which is provided with a pause setting / logic circuit which makes the control circuit output a control signal from the control circuit only in that period by suspending every 3/3. It is a thing.
【００１５】[0015]
【発明を実施するための形態及び実施例】図１ないし図
３により本発明を実施するための形態について説明を行
う。図５で示した記号と同一の記号は相当する部材を示
すものとする。先ず、３相全波整流回路６におけるＭＯ
ＳＦＥＴ又はＩＧＢＴのようなスイッチング半導体素子
Ｑ１〜Ｑ６それぞれに並列接続されたコンデンサＣ４〜
Ｃ９は、スイッチング半導体素子Ｑ１〜Ｑ６のターンオ
フ時にそれらに印加される電圧の位相をずらして電圧ゼ
ロスイッチング（ＺＶＳ）を可能にするものであり、ス
イッチング半導体素子Ｑ１〜Ｑ６のターンオフ時の電力
損失を大幅に低減する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments for carrying out the present invention will be described with reference to FIGS. 1 to 3. The same symbols as those shown in FIG. 5 indicate corresponding members. First, the MO in the three-phase full-wave rectifier circuit 6
Capacitor C4 connected in parallel to each of the switching semiconductor elements Q1 to Q6 such as SFET or IGBT
C9 enables voltage zero switching (ZVS) by shifting the phase of the voltage applied to the switching semiconductor elements Q1 to Q6 when they are turned off, and reduces the power loss when the switching semiconductor elements Q1 to Q6 are turned off. Greatly reduced.
【００１６】しかし、コンデンサＣ４〜Ｃ９は、スイッ
チング半導体素子Ｑ１〜Ｑ６のターンオン時にそれらの
ターンオン損失を増大させるよう作用するので、この実
施例では、コンデンサＣ４〜Ｃ９のいずれかの組と共振
するインダクタンス素子１１を負荷側に設け、コンデン
サＣ４〜Ｃ９とインダクタンス素子１１とで共振させ
て、スイッチング半導体素子と並列接続のコンデンサに
充電されたエネルギーをインダクタンス素子１１に移行
させてから、ゼロ電圧でスイッチング半導体素子をター
ンオンさせる。However, since the capacitors C4 to C9 act to increase their turn-on losses when the switching semiconductor devices Q1 to Q6 are turned on, in this embodiment, an inductance that resonates with any one of the capacitors C4 to C9. The element 11 is provided on the load side, the capacitors C4 to C9 and the inductance element 11 resonate, the energy charged in the capacitor connected in parallel with the switching semiconductor element is transferred to the inductance element 11, and then the switching semiconductor is operated at zero voltage. Turn on the device.
【００１７】前述のようなＺＶＳを達成するため、この
昇圧形３相全波整流装置では３相全波整流回路６の正の
共通ライン６Ａと負の共通ライン６Ｂとの間に跨がっ
て、互いに直列接続されたスイッチング半導体素子Ｑ７
とインダクタンス素子１１とスイッチング半導体素子Ｑ
８を新たに付加している。この他に、スイッチング半導
体素子Ｑ７に逆並列に接続したダイオードＤ７、スイッ
チング半導体素子Ｑ８に逆並列に接続したダイオードＤ
８とそれに並列接続されたコンデンサＣ１０、及び平滑
用コンデンサ７と前記回路との間に接続された逆流防止
用ダイオードＤ０も備える。ここでスイッチング半導体
素子Ｑ７はキャパシタンスが小さく、高周波スイッチン
グを行うＩＧＢＴのような半導体デバイスが好ましい。In order to achieve the ZVS as described above, in this step-up type three-phase full-wave rectifier, the positive common line 6A and the negative common line 6B of the three-phase full-wave rectifier circuit 6 are straddled. , Switching semiconductor devices Q7 connected in series with each other
And inductance element 11 and switching semiconductor element Q
8 is newly added. In addition, a diode D7 connected in anti-parallel to the switching semiconductor element Q7 and a diode D connected in anti-parallel to the switching semiconductor element Q8
8 and a capacitor C10 connected in parallel thereto, and a backflow prevention diode D0 connected between the smoothing capacitor 7 and the circuit. Here, the switching semiconductor element Q7 is preferably a semiconductor device such as an IGBT that has a small capacitance and performs high frequency switching.
【００１８】この発明では、スイッチング半導体素子Ｑ
１〜Ｑ６のそれぞれが、対応する相電圧の半周期（π）
の内のほぼ２π／３の期間のみで高周波スイッチングを
行い、他のほぼπ／３の期間は休止するよう制御する。
つまり、入力電圧の周波数の１周期におけるいずれの区
間においても３相の内の適切な２相のスイッチング半導
体素子だけを高周波でスイッチング動作させることによ
り、昇圧用インダクタ５にエネルギーを蓄えるとき、従
来制御方法の場合には出力側から３相交流入力電源側に
戻る循環電流が流れたので回路の電力損失が大きかった
が、この発明では昇圧用インダクタ５にエネルギーを蓄
えるときに出力側から３相交流入力電源側に戻る循環電
流が流れないので、回路の電力損失を低減できることを
特徴にしている。In the present invention, the switching semiconductor element Q
Each of 1 to Q6 is the half cycle (π) of the corresponding phase voltage.
The high frequency switching is performed only during the period of about 2π / 3 of the above, and the rest is controlled during the period of about other π / 3.
In other words, when energy is stored in the boosting inductor 5 by performing switching operation at a high frequency only in a suitable two-phase switching semiconductor element among three phases in any section in one cycle of the frequency of the input voltage, conventional control is performed. In the case of the method, a circulating current flowing back from the output side to the three-phase AC input power source side caused a large power loss in the circuit, but in the present invention, when energy is stored in the boosting inductor 5, the three-phase AC from the output side is stored. Since the circulating current returning to the input power source side does not flow, the power loss of the circuit can be reduced.
【００１９】次に制御回路９について説明すると、誤差
増幅器９Ａは平滑用コンデンサ７の両端の電圧、つまり
直流出力電圧と基準値との差を増幅してなる誤差信号を
出力する。相間電圧ー相電圧変換器９Ｂはそれぞれの相
間電圧を対応する相電圧信号に変換する。Ｕ相電圧は、
図２（ａ），（ｄ）で示すようにＵーＶ相間電圧を３０
度遅延した正弦波電圧となる。Ｖ相電圧信号及びＷ相電
圧信号も図２（ｂ）と（ｅ）、図２（ｃ）と（ｆ）で示
すように、ＶーＷ相間電圧，ＷーＵ相間電圧をそれぞれ
３０度遅延した正弦波電圧となる。相間電圧ー相電圧変
換器９Ｂからの各相電圧信号は、乗算器９Ｃにおいて誤
差増幅器９Ａからの誤差信号と掛け算されると共に、休
止設定・論理回路９Ｄに送られる。Explaining the control circuit 9, the error amplifier 9A outputs an error signal obtained by amplifying the voltage across the smoothing capacitor 7, that is, the difference between the DC output voltage and the reference value. The interphase voltage-phase voltage converter 9B converts each interphase voltage into a corresponding phase voltage signal. U phase voltage is
As shown in FIGS. 2 (a) and 2 (d), the U-V phase voltage is set to 30
The sine wave voltage is delayed by 4 degrees. As shown in FIGS. 2 (b) and (e), and FIGS. 2 (c) and (f), the V-phase voltage signal and the W-phase voltage signal also delay the V-W phase voltage and the W-U phase voltage by 30 degrees, respectively. It becomes the sine wave voltage. Each phase voltage signal from the interphase voltage-phase voltage converter 9B is multiplied by the error signal from the error amplifier 9A in the multiplier 9C, and is sent to the pause setting / logic circuit 9D.
【００２０】基準パルス発生器９Ｅは、３相全波整流回
路６のスイッチング半導体素子Ｑ１〜Ｑ６のオン時点を
決める基準パルスを発生する。その基準パルスの周波数
は、例えば２０ｋＨｚである。比較回路９Ｆは、電流検
出回路４からの各相ラインを流れる電流に対応する各電
流検出信号と乗算器９Ｃからの各相の信号とを比較し、
３相全波整流回路６のスイッチング半導体素子Ｑ１〜Ｑ
６のターンオフ時点を決め、制御されたオンパルス幅を
持つ信号を休止設定・論理回路９Ｄに与える。この休止
設定・論理回路９Ｄは、あらかじめ決められたシーケン
スに従ってスイッチング半導体素子Ｑ１〜Ｑ６をオン、
オフさせる制御信号を駆動回路１０に与える。The reference pulse generator 9E generates a reference pulse that determines the ON time of the switching semiconductor elements Q1 to Q6 of the three-phase full-wave rectifier circuit 6. The frequency of the reference pulse is, for example, 20 kHz. The comparison circuit 9F compares each current detection signal corresponding to the current flowing through each phase line from the current detection circuit 4 with each phase signal from the multiplier 9C,
Switching semiconductor elements Q1 to Q of the three-phase full-wave rectifier circuit 6
The turn-off time point of 6 is determined, and a signal having a controlled on-pulse width is given to the pause setting / logic circuit 9D. The pause setting / logic circuit 9D turns on the switching semiconductor elements Q1 to Q6 according to a predetermined sequence.
A control signal for turning off is given to the drive circuit 10.
【００２１】一方、休止設定・論理回路９Ｄは相間電圧
ー相電圧変換器９Ｂからの各相電圧信号を受けて、各相
電圧の１サイクルの０〜π及びπ〜２πの各期間におい
て各相のスイッチング半導体素子を順次１／３ずつ休
止、つまりその区間だけ制御回路９から駆動回路１０へ
制御信号が送出されるのを禁止し、３相の内２つの相の
スイッチング半導体素子のみがスイッチング動作を行う
ように制御を行う。また、好ましい実施例では、休止設
定・論理回路９Ｄは各相電圧の１サイクルの０〜π期間
でπ／３〜２π／３、π〜２π期間で４π／３〜５π／
３の区間、つまり各相電圧のピークの両側の６０度区
間、各相のスイッチング半導体素子を順次休止させ、そ
の他の区間で時比率制御を行う。On the other hand, the pause setting / logic circuit 9D receives each phase voltage signal from the interphase voltage-phase voltage converter 9B and receives each phase in each period of 0 to π and π to 2π of one cycle of each phase voltage. The switching semiconductor elements are sequentially stopped by ⅓, that is, the control signal is prohibited from being sent from the control circuit 9 to the driving circuit 10 only in that section, and only the switching semiconductor elements of two phases of the three phases perform the switching operation. Control to do. Further, in the preferred embodiment, the pause setting / logic circuit 9D is π / 3 to 2π / 3 in the 0 to π period of one cycle of each phase voltage, and 4π / 3 to 5π / in the π to 2π period.
3, the switching semiconductor element of each phase is sequentially stopped in a 60 degree section on both sides of the peak of each phase voltage, and duty ratio control is performed in the other sections.
【００２２】次にこの回路における１周期Ｔの動作説明
を行う。先ずその概略を説明すると、３相交流入力の周
波数（５０／６０Ｈｚ）に比べて十分に高い周波数、例
えば２０ｋＨｚの駆動信号ａ，ｂ，ｃ，ｄ，ｅ，ｆは、
図２（ｇ）〜（ｌ）の高レベルで示されるほぼ６０°に
相当する制御すべき各期間において、駆動回路１０から
それぞれスイッチング半導体素子Ｑ１〜Ｑ６の制御端子
に印加される。したがって、スイッチング半導体素子Ｑ
１〜Ｑ６は図２（ｇ）〜（ｌ）の高レベルで示される制
御すべき各期間において高周波でスイッチング動作を行
う。Next, the operation of one cycle T in this circuit will be described. First, the outline thereof will be described. The drive signals a, b, c, d, e, f of a frequency sufficiently higher than the frequency of the three-phase AC input (50/60 Hz), for example, 20 kHz are
In each period to be controlled, which corresponds to approximately 60 ° shown by the high level in FIGS. 2G to 2L, the voltage is applied from the drive circuit 10 to the control terminals of the switching semiconductor elements Q1 to Q6, respectively. Therefore, the switching semiconductor element Q
1 to Q6 perform switching operation at high frequency in each period to be controlled, which is shown by the high level in FIGS. 2 (g) to (l).
【００２３】この実施例では、各相電圧が正極性のとき
スイッチング半導体素子Ｑ２、Ｑ４、Ｑ６が対応する相
電圧のほぼ０〜６０度及び１２０〜１８０度の範囲で高
周波スイッチング動作を行い、また各相電圧が負極性の
ときスイッチング半導体素子Ｑ１、Ｑ３、Ｑ５が対応す
る相電圧のほぼ１８０〜２４０度及び３００〜３６０度
の範囲で高周波スイッチング動作を行う。したがって、
スイッチング半導体素子Ｑ１〜Ｑ６は相電圧のピーク値
を中心に両側にほぼ３０度だけ高周波スイッチング動作
を休止する。時刻ｔ０直前では各相の昇圧用インダクタ
４Ｕ，４Ｖ，４Ｗを流れる電流の値は、それぞれゼロ、
−Ｉ，＋Ｉであるものとするまた、各相の電流は従来と
同様に各相電圧と同相になるよう制御される。In this embodiment, when each phase voltage has a positive polarity, the switching semiconductor elements Q2, Q4, and Q6 perform high-frequency switching operation within a range of approximately 0 to 60 degrees and 120 to 180 degrees of the corresponding phase voltage. When each phase voltage has a negative polarity, the switching semiconductor elements Q1, Q3, and Q5 perform high-frequency switching operation within a range of approximately 180 to 240 degrees and 300 to 360 degrees of the corresponding phase voltage. Therefore,
The switching semiconductor elements Q1 to Q6 suspend the high frequency switching operation for about 30 degrees on both sides of the peak value of the phase voltage. Immediately before time t0, the values of the currents flowing through the boosting inductors 4U, 4V, 4W of the respective phases are zero,
The current of each phase is controlled to be in phase with the voltage of each phase, as in the conventional case.
【００２４】付加されたスイッチング半導体素子Ｑ７と
Ｑ８は、スイッチング半導体素子Ｑ１〜Ｑ６のパルス幅
制御信号と同一の周波数で、連続してスイッチング動作
を行う。例えば、スイッチング半導体素子Ｑ７はスイッ
チング半導体素子Ｑ１〜Ｑ６のオン直前にオンし、あら
かじめ決められた時間、例えば１／１０程度以下のデュ
ーティサイクルに相当する時間（２０ｋＨｚの駆動信号
の場合、４〜５μｓ程度以下の時間幅）オンする。スイ
ッチング半導体素子Ｑ８はスイッチング半導体素子Ｑ１
〜Ｑ６のオン時点と同期してオフし、あらかじめ決めら
れた時間、例えば１／２０程度のデューティサイクルに
相当する時間後に再度オンする。The added switching semiconductor elements Q7 and Q8 continuously perform switching operation at the same frequency as the pulse width control signals of the switching semiconductor elements Q1 to Q6. For example, the switching semiconductor element Q7 is turned on immediately before the switching semiconductor elements Q1 to Q6 are turned on, and a predetermined time, for example, a time corresponding to a duty cycle of about 1/10 or less (for a drive signal of 20 kHz, 4 to 5 μs). Turn on for less than a time period. The switching semiconductor element Q8 is the switching semiconductor element Q1.
˜Q6 is turned off in synchronism with the on time, and turned on again after a predetermined time, for example, a time corresponding to a duty cycle of about 1/20.
【００２５】次に図２の時刻ｔ０〜ｔ１の期間における
高周波スイッチングの１周期について説明する。その１
周期の開始点でスイッチング半導体素子Ｑ１〜Ｑ７はオ
フ状態、スイッチング半導体素子Ｑ８だけがオン状態に
あり、電流はＵ相の相ライン２Ｕ→昇圧用インダクタン
ス５Ｕ→ダイオードＤ１→ダイオードＤ０→コンデンサ
７→ダイオードＤ４→昇圧用インダクタ５Ｖ→Ｖ相の相
ライン２Ｖと、Ｗ相の相ライン２Ｗ→昇圧用インダクタ
５Ｗ→ダイオードＤ５→ダイオードＤ０→コンデンサ７
→ダイオードＤ４→昇圧用インダクタ５Ｖ→Ｖ相の相ラ
イン２Ｖのループで流れ、負荷へエネルギーを供給して
いるとする。Next, one cycle of high frequency switching in the period from time t0 to t1 in FIG. 2 will be described. Part 1
At the start point of the cycle, the switching semiconductor elements Q1 to Q7 are in the off state, only the switching semiconductor element Q8 is in the on state, and the current is the U-phase phase line 2U → boosting inductance 5U → diode D1 → diode D0 → capacitor 7 → diode. D4 → Boosting inductor 5V → V-phase phase line 2V and W-phase phase line 2W → Boosting inductor 5W → Diode D5 → Diode D0 → Capacitor 7
→ Diode D4 → Step-up inductor 5V → Flow in the loop of V-phase line 2V to supply energy to the load.
【００２６】次に先ずスイッチング半導体素子Ｑ７をオ
ンさせ、ダイオードＤ０を流れている電流ｉをインダク
タンス素子１１に移行させる。図３に高周波スイッチン
グの１周期の一部分の波形図を示すように、その時間幅
Ｔ１は、インダクタンス素子１１のインダクタンスをＬ
11とすると、Ｔ１＝Ｌ11・ｉ／Ｖout となる。そしてダ
イオードＤ０を流れていた電流がゼロになると、インダ
クタンス素子１１と導通していないダイオードと並列の
コンデンサのキャパシタンス３Ｃとの共振が始まり、そ
のキャパシタンス３Ｃのエネルギーがインダクタンス素
子１１へ移行する。その共振の開始からエネルギーの移
行完了までの時間幅Ｔ２は、Ｔ２＝２π（Ｌ11・３Ｃ）
1/2 ／４となる。ここでキャパシタンス３Ｃについて述
べると、前述からダイオードＤ２，Ｄ３，Ｄ６は導通し
ていないから、それらの並列接続されたコンデンサＣ
５、Ｃ６、Ｃ９は有効であり、同じ値のキャパシタンス
Ｃをもつとすると、これらはインダクタンス素子１１か
ら見て３個並列に接続された形になっていることが分か
る。なお、Ｃ４、Ｃ７、Ｃ８のキャパシタンスもＣとす
る。First, the switching semiconductor element Q7 is turned on, and the current i flowing through the diode D0 is transferred to the inductance element 11. As shown in the waveform diagram of a part of one cycle of high frequency switching in FIG. 3, the time width T1 is equal to the inductance of the inductance element 11 by L
If it is 11 , T1 = L 11 · i / V out . When the current flowing through the diode D0 becomes zero, resonance occurs between the diode that is not electrically connected to the inductance element 11 and the capacitance 3C of the parallel capacitor, and the energy of the capacitance 3C is transferred to the inductance element 11. The time width T2 from the start of the resonance to the completion of the energy transfer is T2 = 2π (L 11 · 3C)
It becomes 1/2/4 . Here, the capacitance 3C will be described. Since the diodes D2, D3 and D6 are not conducting from the above, the capacitor C connected in parallel with them is described.
5, C6 and C9 are effective, and if they have the same capacitance C, it can be seen that they are connected in parallel as seen from the inductance element 11. The capacitance of C4, C7, and C8 is also C.
【００２７】コンデンサＣ５、Ｃ６、Ｃ９のエネルギー
をインダクタンス素子１１へ移行した後、つまり時間
（Ｔ１＋Ｔ２＋α）の経過後に、スイッチング半導体素
子Ｑ２とＱ６をオンさせると共に、スイッチング半導体
素子Ｑ８をオフさせる。この際、コンデンサＣ５とＣ９
の電圧はほぼゼロ、つまりスイッチング半導体素子Ｑ２
とＱ６の両端の電圧はほぼゼロであるので、ターンオン
時の電力損失は非常に小さい。このαの期間、インダク
タンス素子１１の電流ｉは、インダクタンス素子１１→
スイッチング半導体素子Ｑ８→ダイオードＤ１〜Ｄ６→
スイッチング半導体素子Ｑ７→インダクタンス素子１１
の閉ループで流れる。After the energy of the capacitors C5, C6 and C9 is transferred to the inductance element 11, that is, after a lapse of time (T1 + T2 + α), the switching semiconductor elements Q2 and Q6 are turned on and the switching semiconductor element Q8 is turned off. At this time, capacitors C5 and C9
Is almost zero, that is, the switching semiconductor element Q2
Since the voltage across Q6 and Q6 is almost zero, the power loss at turn-on is very small. During the period of α, the current i of the inductance element 11 is
Switching semiconductor element Q8 → diodes D1 to D6 →
Switching semiconductor element Q7 → inductance element 11
Flows in a closed loop.
【００２８】スイッチング半導体素子Ｑ２とＱ６のター
ンオンにより、電流は相ライン２Ｕから昇圧用インダク
タ５Ｕ→スイッチング半導体素子Ｑ２→ダイオードＤ４
→昇圧用インダクタ５Ｖ→相ライン２Ｖに流れて増加す
る。また、Ｗ相入力電流は相ライン２Ｗから昇圧用イン
ダクタ５Ｗ→スイッチング半導体素子Ｑ６→ダイオード
Ｄ４→昇圧用インダクタ５Ｖ→相ライン２Ｖに流れる。
このときインダクタンス素子１１の電流は、インダクタ
ンス素子１１のインダクタンスＬ11とコンデンサＣ１０
のキャパシタンスＣ10による共振で、エネルギーをコン
デンサＣ１０へ移行させる。その時間幅Ｔ３は、Ｔ３＝
２π（Ｌ11・Ｃ10）1/2 ／４となる。When the switching semiconductor elements Q2 and Q6 are turned on, current flows from the phase line 2U to the boosting inductor 5U → switching semiconductor element Q2 → diode D4.
→ Inductor 5V for boosting → Flows to phase line 2V and increases. The W-phase input current flows from the phase line 2W to the boost inductor 5W → switching semiconductor element Q6 → diode D4 → boost inductor 5V → phase line 2V.
At this time, the current of the inductance element 11 is the inductance L 11 of the inductance element 11 and the capacitor C10.
At resonance by the capacitance C 10, and shifts the energy to the capacitor C10. The time width T3 is T3 =
It becomes 2π (L 11 · C 10 ) 1/2 / 4.
【００２９】次にインダクタンス素子１１を流れる電流
ｉ11は極性が反転して、インダクタンス素子１１のイン
ダクタンスＬ11と、コンデンサＣ１０と前記３つの並列
コンデンサとの直列キャパシタンスとの共振を行い、コ
ンデンサＣ１０のエネルギーをインダクタンス素子１１
を介して前記３つの並列コンデンサへ移行する。その時
間幅Ｔ４は、Ｔ４＝２π｛Ｌ11・Ｃ10・３Ｃ／（Ｃ10＋
３Ｃ）｝1/2 ／４となる。時間幅Ｔ４の間にスイッチン
グ半導体素子Ｑ７をターンオフさせる。時間幅Ｔ４の終
わりでコンデンサＣ１０の放電が完了し、ダイオード８
が導通してモードが切り替わり、時間幅Ｔ５に入る。時
間幅Ｔ５でインダクタンスＬ11とキャパシタンス３Ｃと
の共振が行われ、インダクタンスＬ11のエネルギーがキ
ャパシタンス３Ｃに移行する。時間幅Ｔ５は、Ｔ５＝２
π（Ｌ11・３Ｃ）1/2 ／４となる。Next, the polarity of the current i 11 flowing through the inductance element 11 is reversed, and the inductance L 11 of the inductance element 11 resonates with the series capacitance of the capacitor C10 and the three parallel capacitors to cause the resonance of the capacitor C10. Energy to the inductance element 11
Via the three parallel capacitors. The time width T4 is T4 = 2π {L 11 · C 10 · 3C / (C 10 +
3C)} 1/2/4 . The switching semiconductor device Q7 is turned off during the time width T4. At the end of the time width T4, the discharge of the capacitor C10 is completed and the diode 8
Becomes conductive, the mode is switched, and the time width T5 is entered. The resonance of the inductance L 11 and the capacitance 3C is performed in the time width T5, and the energy of the inductance L 11 is transferred to the capacitance 3C. The time width T5 is T5 = 2
It becomes π (L 11 · 3C) 1/2 / 4.
【００３０】そしてＵ相入力電流が乗算器９Ｃで決めら
れた基準値に達すると、スイッチング半導体素子Ｑ２が
ターンオフし、昇圧用インダクタ５Ｕに蓄えられたエネ
ルギーは相ライン２Ｕ→昇圧用インダクタ５Ｕ→ダイオ
ードＤ１→平滑用コンデンサ７又は負荷８→ダイオード
Ｄ４→昇圧用インダクタ５Ｖ→相ライン２Ｖ→相ライン
２Ｕに流れて減少して行く。ここでスイッチング半導体
素子Ｑ２のターンオフ時には、そのキャパシタンスを含
む並列のコンデンサＣ５がスイッチング半導体素子Ｑ２
に印加される電圧の位相をずらすように作用して、ゼロ
電圧スイッチング（ＺＶＳ）を可能にする。When the U-phase input current reaches the reference value determined by the multiplier 9C, the switching semiconductor element Q2 is turned off and the energy stored in the boosting inductor 5U is phase line 2U → boosting inductor 5U → diode. D1 → smoothing capacitor 7 or load 8 → diode D4 → boosting inductor 5V → phase line 2V → phase line 2U and then decreases. Here, when the switching semiconductor element Q2 is turned off, the parallel capacitor C5 including the capacitance is switched to the switching semiconductor element Q2.
It acts to shift the phase of the voltage applied to the two, enabling zero voltage switching (ZVS).
【００３１】次にＷ相入力電流が基準値に達すると、ス
イッチング半導体素子Ｑ６がターンオフし、昇圧用イン
ダクタ５Ｗに蓄えられたエネルギーは昇圧用インダクタ
５Ｗ→ダイオードＤ５→平滑用コンデンサ７又は負荷８
→ダイオードＤ４→昇圧用インダクタ５Ｖ→相ライン２
Ｖ→相ライン２Ｗに流れ、負荷側に放出されて減少して
行く。以後時刻ｔ１までこの動作モードでスイッチング
動作が行われ、Ｕ相電流は正弦波状に増加し、Ｗ相電流
は正弦波状に減少する。ここでスイッチング半導体素子
Ｑ６のターンオフ時には、そのキャパシタンスを含む並
列のコンデンサＣ９がスイッチング半導体素子Ｑ６に印
加される電圧の位相をずらすように作用して、ゼロ電圧
スイッチング（ＺＶＳ）を可能にする。Next, when the W-phase input current reaches the reference value, the switching semiconductor element Q6 is turned off, and the energy stored in the boosting inductor 5W is boosted by the boosting inductor 5W → diode D5 → smoothing capacitor 7 or load 8.
→ diode D4 → boost inductor 5V → phase line 2
V → flows to phase line 2W, is discharged to the load side and decreases. Thereafter, the switching operation is performed in this operation mode until time t1, the U-phase current increases sinusoidally, and the W-phase current decreases sinusoidally. Here, when the switching semiconductor element Q6 is turned off, the parallel capacitor C9 including the capacitance acts to shift the phase of the voltage applied to the switching semiconductor element Q6, thereby enabling zero voltage switching (ZVS).
【００３２】図２に示すように、時刻ｔ１でＵ相電流は
Ｉ，Ｖ相電流は−Ｉ、Ｗ相電流はゼロとなり、前述のよ
うにスイッチング半導体素子Ｑ７とＱ８とが動作すると
共に、スイッチング半導体素子Ｑ３、Ｑ５が高周波スイ
ッチング動作を開始する。これらの動作は前述と同じな
ので省略する。As shown in FIG. 2, at time t1, the U-phase current becomes I, the V-phase current becomes -I, and the W-phase current becomes zero. As described above, the switching semiconductor elements Q7 and Q8 operate and switching occurs. The semiconductor elements Q3 and Q5 start high frequency switching operation. Since these operations are the same as those described above, description thereof will be omitted.
【００３３】時刻ｔ２でＵ相電流はＩ，Ｖ相電流はゼ
ロ、Ｗ相電流は−Ｉとなり、前述のようにスイッチング
半導体素子Ｑ７とＱ８とが動作すると共に、スイッチン
グ半導体素子Ｑ２、Ｑ４が高周波スイッチング動作を開
始する。これらの動作は前述と同じなので省略する。At time t2, the U-phase current is I, the V-phase current is zero, and the W-phase current is -I. As described above, the switching semiconductor elements Q7 and Q8 operate and the switching semiconductor elements Q2 and Q4 have a high frequency. Start switching operation. Since these operations are the same as those described above, description thereof will be omitted.
【００３４】時刻ｔ３でＵ相電流はゼロ，Ｖ相電流は
Ｉ、Ｗ相電流は−Ｉとなり、前述のようにスイッチング
半導体素子Ｑ７とＱ８とが動作すると共に、スイッチン
グ半導体素子Ｑ１、Ｑ５が高周波スイッチング動作を開
始する。これらの動作は前述と同じなので省略する。At time t3, the U-phase current is zero, the V-phase current is I, and the W-phase current is -I. As described above, the switching semiconductor elements Q7 and Q8 operate and the switching semiconductor elements Q1 and Q5 have high frequencies. Start switching operation. Since these operations are the same as those described above, description thereof will be omitted.
【００３５】時刻ｔ４でＵ相電流は−Ｉ，Ｖ相電流は
Ｉ、Ｗ相電流はゼロとなり、前述のようにスイッチング
半導体素子Ｑ７とＱ８とが動作すると共に、スイッチン
グ半導体素子Ｑ４、Ｑ６が高周波スイッチング動作を開
始する。これらの動作は前述と同じなので省略する。At time t4, the U-phase current becomes -I, the V-phase current becomes I, and the W-phase current becomes zero. As described above, the switching semiconductor elements Q7 and Q8 operate and the switching semiconductor elements Q4 and Q6 have high frequency. Start switching operation. Since these operations are the same as those described above, description thereof will be omitted.
【００３６】時刻ｔ５でＵ相電流は−Ｉ，Ｖ相電流はゼ
ロ、Ｗ相電流はＩとなり、前述のようにスイッチング半
導体素子Ｑ７とＱ８とが動作すると共に、スイッチング
半導体素子Ｑ１、Ｑ３が高周波スイッチング動作を開始
する。これらの動作は前述と同じなので省略する。At time t5, the U-phase current becomes -I, the V-phase current becomes zero, and the W-phase current becomes I. As described above, the switching semiconductor elements Q7 and Q8 operate and the switching semiconductor elements Q1 and Q3 have a high frequency. Start switching operation. Since these operations are the same as those described above, description thereof will be omitted.
【００３７】時刻ｔ６で最初に戻り、スイッチング半導
体素子Ｑ２とＱ６が前述のようにスイッチングを行う周
期となる。Returning to the beginning at time t6, the switching semiconductor elements Q2 and Q6 enter the switching cycle as described above.
【００３８】次に図４により本発明の第２の実施例を説
明すると、図１で示した記号と同じ記号は相当する部材
を示す。この実施例はコンデンサＣ１０の電圧を電源電
圧に制限するダイオードＤ９、及びスイッチング半導体
素子Ｑ７に関連して並列に存在するキャパシタンス、コ
ンデンサＣ１０とインダクタンス素子１１との振動を防
ぐためのダイオードＤ１０と抵抗Ｒ１を備えたことを特
徴としている。Next, referring to FIG. 4, a second embodiment of the present invention will be described. The same symbols as those shown in FIG. 1 indicate corresponding members. In this embodiment, a diode D9 for limiting the voltage of the capacitor C10 to the power supply voltage, a capacitance existing in parallel with the switching semiconductor element Q7, a diode D10 for preventing vibration of the capacitor C10 and the inductance element 11, and a resistor R1. It is characterized by having.
【００３９】主な動作は図１の実施例と同じであるので
説明を省略し、ダイオードＤ９とダイオードＤ１０に関
連する説明を行う。図３からも分かるように、高周波ス
イッチングの１周期内においてスイッチング半導体素子
Ｑ７がオンしていて、スイッチング半導体素子Ｑ８がオ
フしている期間があるが、この期間ではスイッチング半
導体素子Ｑ７を流れる電流はインダクタンス素子１１及
びスイッチング半導体素子Ｑ８と並列のコンデンサＣ１
０を通して流れ、コンデンサＣ１０を充電する。コンデ
ンサＣ１０の充電電圧が平滑用コンデンサ７の電圧、つ
まり負荷電圧を越えると、ダイオードＤ９が導通するの
で、コンデンサＣ１０の電圧はほぼ負荷電圧に制限され
る。このダイオードＤ９が無ければ、コンデンサＣ１０
の電圧が負荷電圧よりもかなり高くなる場合がある。Since the main operation is the same as that of the embodiment shown in FIG. 1, the description thereof will be omitted and the description relating to the diode D9 and the diode D10 will be given. As can be seen from FIG. 3, there is a period in which the switching semiconductor element Q7 is on and the switching semiconductor element Q8 is off in one cycle of high frequency switching. In this period, the current flowing through the switching semiconductor element Q7 is A capacitor C1 in parallel with the inductance element 11 and the switching semiconductor element Q8
Flow through 0 to charge capacitor C10. When the charging voltage of the capacitor C10 exceeds the voltage of the smoothing capacitor 7, that is, the load voltage, the diode D9 conducts, so that the voltage of the capacitor C10 is limited to substantially the load voltage. Without this diode D9, the capacitor C10
Can be significantly higher than the load voltage.
【００４０】一方、図３からも分かるように、高周波ス
イッチングの１周期内においてスイッチング半導体素子
Ｑ７がオフで、スイッチング半導体素子Ｑ８がオンする
期間があるが、この期間ではスイッチング半導体素子Ｑ
７に関連して並列に存在するキャパシタンスを通してイ
ンダクタンス素子１１に電流が流れると共に、ダイオー
ドＤ７のリカバリータイムではダイオードＤ７の逆方向
を通してインダクタンス素子１１に電流が流れ、インダ
クタンス素子１１にエネルギーを蓄える。しかし、イン
ダクタンス素子１１のエネルギーはオンしているスイッ
チング半導体素子Ｑ８を通して抵抗Ｒ１とダイオードＤ
１０を通して循環し、その閉ループで消費される。した
がって、スイッチング半導体素子Ｑ７に関連して並列に
存在するキャパシタンスとインダクタンス素子１１との
振動を抑制することができ、スイッチング半導体素子Ｑ
８にサージ電圧が印加されるのを防止できる。On the other hand, as can be seen from FIG. 3, there is a period in which the switching semiconductor element Q7 is off and the switching semiconductor element Q8 is on within one cycle of high frequency switching.
The current flows through the inductance element 11 through the capacitances existing in parallel in relation to the circuit 7, and at the recovery time of the diode D7, the current flows through the inductance element 11 through the reverse direction of the diode D7 and stores energy in the inductance element 11. However, the energy of the inductance element 11 passes through the switching semiconductor element Q8 which is turned on, and the resistance R1 and the diode D
It circulates through 10 and is consumed in its closed loop. Therefore, it is possible to suppress the vibration between the inductance element 11 and the capacitance existing in parallel with the switching semiconductor element Q7, and the switching semiconductor element Q7.
It is possible to prevent the surge voltage from being applied to 8.
【００４１】前記制御方法で、特に好ましい実施例で
は、スイッチング半導体素子Ｑ１〜Ｑ６を相電圧のピー
ク値を中心に両側にほぼ３０度だけ高周波スイッチング
動作を休止する。したがって、各昇圧用インダクタ５を
流れる電流はほぼ６０〜１２０度（π／３〜２π／３）
と２４０〜３００度（４π／３〜５π／３）の範囲でほ
ぼフラットとなり、鉄損を含めその電力損失の減少は更
に改善されると同時に、スイッチング半導体素子Ｑ１〜
Ｑ６は流れる電流のピーク値近辺で休止するので、スイ
ッチング電力損失がより低減できる。また、この実施例
ではスイッチング半導体素子Ｑ１〜Ｑ６を休止するのに
もかかわらず、前述のとおり各相の電流はほぼ正弦波と
なり、力率がほぼ１に近い値になるので、高調波による
問題を起こすおそれはない。In the above control method, in a particularly preferred embodiment, the switching semiconductor elements Q1 to Q6 are suspended from the high frequency switching operation by about 30 degrees on both sides of the peak value of the phase voltage. Therefore, the current flowing through each boosting inductor 5 is approximately 60 to 120 degrees (π / 3 to 2π / 3).
And becomes substantially flat in the range of 240 to 300 degrees (4π / 3 to 5π / 3), the reduction of the power loss including iron loss is further improved, and at the same time, the switching semiconductor elements Q1 to Q1
Since Q6 pauses near the peak value of the flowing current, switching power loss can be further reduced. Further, in this embodiment, although the switching semiconductor elements Q1 to Q6 are stopped, the currents of the respective phases are substantially sinusoidal and the power factor is close to 1 as described above. There is no danger of causing.
【００４２】また、前述のようにスイッチング半導体素
子Ｑ１〜Ｑ６のそれぞれは、対応する相電圧の半周期
（π）の内のほぼ２π／３の期間のみで高周波スイッチ
ングを行い、他のほぼπ／３の期間は休止している。つ
まり、入力電圧の周波数の１周期におけるいずれの区間
においても３相の内の適切な２相のスイッチング半導体
素子だけを高周波でスイッチング動作させるので、昇圧
用インダクタ５にエネルギーを蓄えるとき、従来制御方
法の場合には出力側から３相交流入力電源側に戻る循環
電流が流れたので回路の電力損失が大きかったが、この
発明では昇圧用インダクタ５にエネルギーを蓄えるとき
に出力側から３相交流入力電源側に戻る循環電流が流れ
ないので、回路の電力損失を低減できる。Further, as described above, each of the switching semiconductor elements Q1 to Q6 carries out high-frequency switching only in a period of approximately 2π / 3 of the half cycle (π) of the corresponding phase voltage, and other approximately π /. It is dormant for the period of 3. That is, in any section of one cycle of the frequency of the input voltage, only suitable two-phase switching semiconductor elements of the three phases are switched at high frequencies, so that when the energy is stored in the boosting inductor 5, the conventional control method is used. In the case of, since the circulating current returning from the output side to the three-phase AC input power supply side was large, the power loss of the circuit was large. However, in the present invention, when energy is stored in the boosting inductor 5, the three-phase AC input is input from the output side. Since the circulating current returning to the power supply side does not flow, the power loss of the circuit can be reduced.
【００４３】なお、以上述べた実施例において、スイッ
チング半導体素子Ｑ１〜Ｑ８としてＭＯＳＦＥＴを用い
た場合には、ダイオードＤ１〜Ｄ８を別途接続すること
なく、それぞれのＭＯＳＦＥＴのボディダイオードを使
用することができ、また、各コンデンサＣ４〜Ｃ９、Ｃ
１０に代えてそれぞれのＭＯＳＦＥＴの接合容量を用い
ることもできるが、それぞれのＭＯＳＦＥＴの接合容量
では必要とするキャパシタンスが得られない場合には、
その不足するキャパシタンスとほぼ等しいキャパシタン
スを有するコンデンサをそれぞれ別途接続すれば良い。When MOSFETs are used as the switching semiconductor elements Q1 to Q8 in the above-described embodiments, the body diode of each MOSFET can be used without separately connecting the diodes D1 to D8. , The capacitors C4 to C9, C
Although the junction capacitance of each MOSFET can be used instead of 10, if the required capacitance cannot be obtained by the junction capacitance of each MOSFET,
Capacitors having a capacitance substantially equal to the lacking capacitance may be separately connected.
【００４４】[0044]
【発明の効果】以上述べたように本発明によれば、循環
電流による電力損失を低減することができる。さらにＬ
Ｃ振動を防ぐことができると共に、コンデンサの電圧を
制限できるという効果も奏する。また、３相全波整流回
路を構成するスイッチング半導体素子のゼロ電圧スイッ
チングが可能になり、スイッチング電力損失を低減でき
る。さらにまた、好ましい制御方法ではさらに一層電力
損失を低減することが可能である。As described above, according to the present invention, the power loss due to the circulating current can be reduced. Further L
The C vibration can be prevented and the voltage of the capacitor can be limited. Further, it is possible to perform zero voltage switching of the switching semiconductor element that constitutes the three-phase full-wave rectifier circuit, and it is possible to reduce switching power loss. Furthermore, it is possible to further reduce power loss with the preferred control method.
【図１】本発明の一実施例を説明するための図である。FIG. 1 is a diagram for explaining an embodiment of the present invention.
【図２】本発明の一実施例を説明するための各部の波形
を示す図である。FIG. 2 is a diagram showing a waveform of each part for explaining an embodiment of the present invention.
【図３】本発明の一実施例を説明するための高周波スイ
ッチングの波形の一部分を示す本発明の一実施例を説明
するための各部の波形を示す図である。FIG. 3 is a diagram showing a waveform of each part for explaining an embodiment of the present invention, which shows a part of a waveform of high-frequency switching for explaining an embodiment of the present invention.
【図４】本発明の他の一実施例を説明するための図であ
る。FIG. 4 is a diagram for explaining another embodiment of the present invention.
【図５】従来の技術を説明するための図である。FIG. 5 is a diagram for explaining a conventional technique.
１・・・３相交流入力電源 ２・・・
相ライン ３・・・回路遮断器 ４・・・
電流検出回路 ５・・・昇圧用インダクタ ６・・・
３相全波整流回路 ７・・・平滑用コンデンサ ８・・・
負荷 ９・・・制御回路 ９Ａ・・
・誤差増幅器 ９Ｂ・・・相間電圧ー相電圧変換器 ９Ｃ・・
・乗算器 ９Ｄ・・・休止設定・論理回路 ９Ｅ・・
・基準パルス発生器 ９Ｆ・・・比較回路 １０・・
・駆動回路 １１・・・・インダクタンス素子 Ｑ１〜Ｑ８・・・スイッチング半導体素子 Ｄ０・・・逆流防止用素子1 ... 3-phase AC input power supply 2 ...
Phase line 3 ... Circuit breaker 4 ...
Current detection circuit 5 ・ ・ ・ Boost inductor 6 ・ ・ ・
Three-phase full-wave rectifier circuit 7 ... Smoothing capacitor 8 ...
Load 9 ... Control circuit 9A ...
.Error amplifier 9B ... Phase-to-phase voltage-phase voltage converter 9C ...
・ Multiplier 9D ・ ・ ・ Pause setting ・ Logic circuit 9E ・ ・
・ Reference pulse generator 9F ・ ・ ・ Comparison circuit 10 ・ ・
・ Drive circuit 11 ・ ・ ・ ・ Inductance element Q1 to Q8 ・ ・ ・ Switching semiconductor element D0 ・ ・ ・ Backflow prevention element
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大津 智 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 鍬田 豊 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 室山 誠一 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Satoshi Otsu 3-19-2 Nishishinjuku, Shinjuku-ku, Tokyo Nippon Telegraph and Telephone Corporation (72) Inventor Yutaka Umeda 3-19-2 Nishishinjuku, Shinjuku-ku, Tokyo No. Nippon Telegraph and Telephone Corp. (72) Inventor Seiichi Muroyama 3-19-2 Nishishinjuku, Shinjuku-ku, Tokyo Within Nippon Telegraph and Telephone Corp.
Claims (5)
流を検出する電流検出器、各相ラインに設けられた昇圧
用インダクタ、スイッチング半導体素子を３相ブリッジ
構成に接続してなる３相全波整流回路、及び前記スイッ
チング半導体素子をあらかじめ決められたシーケンスで
高周波スイッチングさせる制御回路を備えると共に、前
記３相全波整流回路の出力端に跨がってインダクタンス
素子を介して互いに直列接続された一対のスイッチング
半導体素子を備え、これら一対のスイッチング半導体素
子と前記平滑用コンデンサとの間に逆流防止用素子を接
続した昇圧形３相全波整流装置の制御方法であって、 入力電圧の周波数の各周期におけるいずれの区間でも３
相の内の適切な２相の前記スイッチング半導体素子だけ
を高周波スイッチング動作させることを特徴とする昇圧
形３相全波整流装置の制御方法。1. A current detector for detecting a phase current flowing through each of the three-phase alternating current lines, a boosting inductor provided in each phase line, and a three-phase full wave formed by connecting a switching semiconductor element in a three-phase bridge configuration. A pair of rectifier circuits and a control circuit for high-frequency switching the switching semiconductor elements in a predetermined sequence, connected in series via an inductance element across the output terminals of the three-phase full-wave rectifier circuit. And a switching semiconductor element, and a backflow prevention element is connected between the pair of switching semiconductor elements and the smoothing capacitor. 3 in any section of the cycle
A method for controlling a boosting type three-phase full-wave rectifying device, characterized in that only the appropriate two-phase switching semiconductor elements of the phases are subjected to high-frequency switching operation.
相電圧の半周期（π期間）のほぼ２／３に等しい期間だ
け高周波スイッチング動作させ、残りの期間は休止させ
るように制御することを特徴とする請求項２に記載の昇
圧形３相全波整流装置の制御方法。2. The switching semiconductor element of each phase is controlled so as to perform a high frequency switching operation for a period equal to approximately ⅔ of a half cycle (π period) of each phase voltage, and to rest for the remaining period. The method for controlling a boosting type three-phase full-wave rectifier according to claim 2.
イッチング動作を、前記スイッチング半導体素子のスイ
ッチング損失が小さくなるように各相電圧の１周期（２
π）のπ／３〜２π／３、及び４π／３〜５π／３の期
間で休止させ，該休止期間以外の期間で制御することを
特徴とする請求項１又は請求項２のいずれかに記載の昇
圧形３相全波整流装置の制御方法。3. A high frequency switching operation of the switching semiconductor element is performed for one cycle (2) of each phase voltage so that a switching loss of the switching semiconductor element is reduced.
3. The method according to claim 1 or claim 2, characterized in that the operation is paused in a period of π / 3 to 2π / 3 and 4π / 3 to 5π / 3 of π), and is controlled in a period other than the rest period. A method for controlling the step-up type three-phase full-wave rectifier described.
グ半導体素子がすべてオフの期間に前記一対のスイッチ
ング半導体素子をオンさせて、前記逆流防止用素子を流
れている電流を前記インダクタンス素子に移行させ、該
インダクタンス素子と前記３相全波整流回路における対
応するコンデンサとによる共振で該コンデンサのエネル
ギーを前記インダクタンス素子に移行させた後、前記３
相全波整流回路の所定の前記スイッチング半導体素子を
オンさせることを特徴とする請求項１ないし請求項３の
いずれかに記載の昇圧形３相全波整流装置の制御方法。4. The pair of switching semiconductor elements are turned on while all the switching semiconductor elements of the three-phase full-wave rectifier circuit are off, and the current flowing through the backflow prevention element is transferred to the inductance element. After the energy of the capacitor is transferred to the inductance element by resonance caused by the inductance element and the corresponding capacitor in the three-phase full-wave rectification circuit,
4. A method of controlling a step-up type three-phase full-wave rectifier according to claim 1, wherein a predetermined switching semiconductor element of the phase full-wave rectifier circuit is turned on.
流を検出する電流検出器、各相ラインに設けられた昇圧
用インダクタ、スイッチング半導体素子を３相ブリッジ
構成に接続してなる３相全波整流回路、及び前記スイッ
チング半導体素子をあらかじめ決められたシーケンスで
高周波スイッチングさせる制御回路を備えると共に、前
記３相全波整流回路の出力端に跨がってインダクタンス
素子を介して互いに直列接続された一対のスイッチング
半導体素子を備え、これら一対のスイッチング半導体素
子と前記平滑用コンデンサとの間に逆流防止用素子を接
続した昇圧形３相全波整流装置であって、 前記制御回路は、前記３相交流ラインの相間電圧を相電
圧に変換する相間電圧ー相電圧変換器を備えると共に、
該相間電圧ー相電圧変換器からの各相の相電圧信号を受
け、各相電圧の１サイクルの０〜π及びπ〜２πの各期
間で前記３相全波整流回路における前記スイッチング半
導体素子の内の一対を順次１／３ずつ休止させて、その
区間だけ制御回路から制御信号が出力されるのを禁止す
る休止設定・論理回路を備えたことを特徴とする昇圧形
３相全波整流装置の制御回路。5. A current detector for detecting a phase current flowing in each of the three-phase alternating current lines, a boosting inductor provided in each phase line, and a three-phase full wave formed by connecting switching semiconductor elements in a three-phase bridge configuration. A pair of rectifier circuits and a control circuit for high-frequency switching the switching semiconductor elements in a predetermined sequence, connected in series via an inductance element across the output terminals of the three-phase full-wave rectifier circuit. Is a step-up type three-phase full-wave rectifier having a switching semiconductor element, and a backflow prevention element is connected between the pair of switching semiconductor elements and the smoothing capacitor. With the interphase voltage-phase voltage converter that converts the interphase voltage of the line to the phase voltage,
The phase voltage signal of each phase is received from the interphase voltage-phase voltage converter, and the switching semiconductor element of the switching semiconductor element in the three-phase full-wave rectification circuit is in each period of 0 to π and π to 2π of one cycle of each phase voltage. Booster type three-phase full-wave rectifier, characterized in that it has a pause setting / logic circuit that sequentially suspends one pair of each of the above-mentioned one-third and prohibits the control circuit from outputting a control signal only in that section. Control circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15602996A JP3315592B2 (en) | 1996-05-28 | 1996-05-28 | Control method and control circuit of boost type three-phase full-wave rectifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15602996A JP3315592B2 (en) | 1996-05-28 | 1996-05-28 | Control method and control circuit of boost type three-phase full-wave rectifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09322543A true JPH09322543A (en) | 1997-12-12 |
| JP3315592B2 JP3315592B2 (en) | 2002-08-19 |
Family
ID=15618762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15602996A Expired - Fee Related JP3315592B2 (en) | 1996-05-28 | 1996-05-28 | Control method and control circuit of boost type three-phase full-wave rectifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3315592B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1081841A2 (en) * | 1999-09-03 | 2001-03-07 | EWM Hightec Welding GmbH | Circuit arrangement for a rectifier |
| WO2017028617A1 (en) * | 2015-08-17 | 2017-02-23 | 珠海格力节能环保制冷技术研究中心有限公司 | Phase angle acquisition method and system |
| JP2019193411A (en) * | 2018-04-24 | 2019-10-31 | 新電元工業株式会社 | Three-phase power factor improving circuit, control method, and control circuit |
-
1996
- 1996-05-28 JP JP15602996A patent/JP3315592B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1081841A2 (en) * | 1999-09-03 | 2001-03-07 | EWM Hightec Welding GmbH | Circuit arrangement for a rectifier |
| EP1081841A3 (en) * | 1999-09-03 | 2004-12-08 | EWM Hightec Welding GmbH | Circuit arrangement for a rectifier |
| WO2017028617A1 (en) * | 2015-08-17 | 2017-02-23 | 珠海格力节能环保制冷技术研究中心有限公司 | Phase angle acquisition method and system |
| JP2019193411A (en) * | 2018-04-24 | 2019-10-31 | 新電元工業株式会社 | Three-phase power factor improving circuit, control method, and control circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3315592B2 (en) | 2002-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109247081B (en) | Half-bridge resonant converter, circuit using same, and corresponding control method | |
| JP4534007B2 (en) | Soft switching power converter | |
| TWI643439B (en) | Power conversion device and three-phase AC power supply device | |
| JP5928647B2 (en) | Power converter | |
| JPH10341575A (en) | Partial resonance series converter with improved waveform factor and reduced electromagnetic interference | |
| JP2002238257A (en) | Control method for resonance dc-dc converter | |
| JP3681596B2 (en) | DC power supply | |
| JP7121971B2 (en) | Three-phase AC-DC converter | |
| CN110546874B (en) | Power conversion system | |
| JP2000262070A (en) | Power converter | |
| JP3315592B2 (en) | Control method and control circuit of boost type three-phase full-wave rectifier | |
| KR20110077801A (en) | Apparatus and method for supplying dc power source | |
| JP3315591B2 (en) | Boost type three-phase full-wave rectifier and control method thereof | |
| JP3240032B2 (en) | Control method of boost type three-phase full-wave rectifier | |
| Gao et al. | Topological and modulation design of a buck-boost three-level dual inverter | |
| JP4488130B2 (en) | Power converter | |
| JP3296424B2 (en) | Power converter | |
| JP4468933B2 (en) | Power converter | |
| JP3246584B2 (en) | AC / DC converter | |
| Singh et al. | Three-phase electric drive with modified electronic smoothing inductor | |
| JP7489039B2 (en) | Power conversion device control device | |
| US20240178739A1 (en) | Control apparatus for an arcp inverter | |
| JP3315586B2 (en) | Boost type three-phase full-wave rectifier and control method thereof | |
| JP4306234B2 (en) | Switching power supply | |
| JP2023004452A (en) | Electric power conversion apparatus and uninterruptible power supply apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020528 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100607 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |