JPH09321142A - 半導体集積回路装置の設計装置 - Google Patents
半導体集積回路装置の設計装置Info
- Publication number
- JPH09321142A JPH09321142A JP13375096A JP13375096A JPH09321142A JP H09321142 A JPH09321142 A JP H09321142A JP 13375096 A JP13375096 A JP 13375096A JP 13375096 A JP13375096 A JP 13375096A JP H09321142 A JPH09321142 A JP H09321142A
- Authority
- JP
- Japan
- Prior art keywords
- input
- information
- cell
- island
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
することができる半導体集積回路装置の設計装置を提供
する。 【解決手段】セル配置部21は論理結線情報及びサイト
情報に基づいて複数の入出力セルの配置位置を決定す
る。島情報抽出部22は配置された複数の入出力セルの
サイズに基づいて、同一のサイズの入出力セルのみを含
む島の情報を抽出する。セル配置部23は論理結線情報
にない入出力セルとして、島を構成する入出力セルのサ
イズと同一のサイズの入出力セルを選択して配置する。
セル電源配線部24は各島の範囲内において、各島を構
成する入出力セル上を通過する電源配線を決定する。境
界情報抽出部25は島情報に基づいて入出力セル領域と
内部セル領域との境界情報を抽出する。内部電源配線部
26は境界情報に基づいて境界に沿うように内部セル領
域のための電源配線を決定する。
Description
及びその設計装置に係り、詳しくは所定の機能、例えば
RAM(ランダムアクセスメモリ)セル、ROM(リー
ドオンリメモリ)セル等のマクロセル(特定セル)を搭
載したマクロ埋め込み型セルアレイ(エンベデッドアレ
イ)の作成において、任意のサイズの入出力セル(以
下、I/Oセルという)を搭載可能とする設計装置に関
する。
縮できることから種々の電子機器に使用されるが、顧客
要求の多様化に対応するために、様々な機能/特性を持
つI/Oセルをそれぞれのセルを構成するために必要な
数の素子を備えたサイズで作成し、それを用いて半導体
集積回路装置を設計することができる半導体集積回路装
置の設計装置が必要とされる。
るI/Oセルを配置するための配置領域(以下、サイト
という)は、一定のサイズの領域がI/Oセルの配置領
域の最小単位として決定されており、複数のサイトが半
導体チップの周辺に規則正しく配置される。サイトはI
/Oセルを構成する素子のバルク層のパターンも定義さ
れている。
のサイトのサイズに基づいて作成されている。従って、
サイトに配置すべきすべてのI/Oセルは、サイトの整
数倍のサイズで作成しなければならなかった。また、I
/Oセル内の電源配線や内部領域の周辺の電源配線も固
定化して処理していた。
Oセルを作成する際、実際には1つ又は複数のサイト
(バルク層)の領域のすべてを使用しなくても必要な機
能を実現することができる。
いるため、I/Oセルがそのサイトの一部分しか使用し
ていなくても、バルク層がウェルで分離されているた
め、そのサイトは別のI/Oセルを構成するために使用
することができない。
れたものであって、その目的は、種々のサイズのI/O
セルを、チップ上に搭載することができる半導体集積回
路装置の設計装置を提供することにある。
め、請求項1の発明は、半導体チップの辺に平行に複数
の入出力セルが配置され、複数の入出力セルの駆動能力
は異なりかつ少なくとも半導体チップの辺と直交する方
向におけるサイズが異なる半導体集積回路装置を製造す
るためのデータを作成するようにした半導体集積回路装
置の設計装置であって、半導体チップにおける入出力セ
ルの配置を定義した複数のサイトの情報を記憶した第1
の記憶手段と、複数のサイトに配置するための入出力セ
ルに関してセルサイズ及び該入出力セルのバルク情報を
記憶した第2の記憶手段と、半導体集積回路装置の論理
結線情報を記憶した第3の記憶手段と、論理結線情報及
びサイト情報に基づいて複数の入出力セルの配置位置を
決定する第1のセル配置部とを備える。
力セルのサイズに基づいて、同一のサイズの入出力セル
のみを含む島の情報を抽出する島情報抽出部と、論理結
線情報にない入出力セルとして、島を構成する入出力セ
ルのサイズと同一のサイズの入出力セルを選択して配置
する第2のセル配置部とを備える。
において、各島を構成する入出力セル上を通過する電源
配線を決定するセル電源配線部を備える。請求項4の発
明は、島情報に基づいて入出力セル領域と内部セル領域
との境界情報を抽出する境界情報抽出部と、抽出された
境界情報に基づいてその境界に沿うように内部セル領域
のための電源配線を決定する内部電源配線部とを備え
る。
してサイズの異なる種々の入出力セルが配置され、配置
された入出力セルに合うバルク層が後で埋め込まれるこ
とにより、サイズの異なる入出力セルの配置が可能とな
る。
論理結線情報にない入出力セルもその島の論理結線情報
に存在する入出力セルと同じサイズのセルを配置するこ
とにより、同じサイズを持った入出力セル領域を凹凸の
ない連続した領域とすることができる。そのため、入出
力セルへの電源供給確保及び内部セル領域周辺の電源配
線処理の容易化が可能になる。
有の電源配線は、その島の間だけ配線することにより、
それぞれの入出力セルに必要な電源を確保することが可
能になる。
力セルが配置されたことにより凹凸となった入出力セル
領域と内部セル領域との境界情報を抽出し、その境界に
沿うように内部電源配線を行うことにより、内部セル領
域をより有効に利用することが可能になる。
面に従って説明する。図1は本実施例における半導体集
積回路装置の設計装置10を示す。この設計装置10
は、半導体集積回路装置としてのエンベデッドアレイを
製造するために使用されるチップマスターデータの作成
を行う。
セッシングユニットとしての中央処理装置(以下、CP
Uという)11、主記憶としての半導体メモリ12、磁
気ディスク装置13、キーボード14、表示器15及び
プリンタ16を備える。CPU11、半導体メモリ1
2、磁気ディスク装置13、キーボード14、表示器1
5及びプリンタ16はシステムバス17によって互いに
接続されている。
るプログラムとその実行に必要な各種データが予め記憶
されるとともに、当該プログラムデータに基づくCPU
11の処理結果等が一時記憶される。キーボード14に
は図示しないマウスが接続されており、キーボード14
又はマウスは、半導体メモリ12に記憶されているプロ
グラムの実行時に必要なデータを入力したり、磁気ディ
スク装置13、表示器15及びプリンタ16に処理結果
等の出力命令を入力するために用いられる。
に、第1の記憶手段としてのバルクライブラリ29、第
2の記憶手段としてのセルライブラリ27、パッケージ
ライブラリ28、及び第3の記憶手段としてのレイアウ
トデータベース30を備える。
に関して、パッケージピンとボンディングパッドとの対
応情報を記憶している。このパッケージピンとボンディ
ングパッドとの対応情報には、入出力信号用のパッケー
ジピンとボンディングパッドとの対応情報、電源用のパ
ッケージピンとボンディングパッドとの対応情報等が含
まれる。
イト情報(I/Oセルや内部セルを配置するための配置
位置の情報)を記憶するとともに、図6に示すチップの
コーナー部58のバルク情報(フィギュア)等を記憶し
ている。図3(a)はI/Oセルを配置するためのサイ
ト31を示している。各サイト31はI/Oセルを配置
するための原点33(▲で示す)の情報のみを備えてお
り、バルク情報は備えていない。
置される各I/Oセルに関して、I/Oセルのサイズや
電源配線の座標、I/Oセルのバルク情報等を記憶する
とともに、各サイト31に対応するボンディングパッド
32(図3(a)に示す)のサイズの情報を記憶してい
る。図3(b)はサイズが異なるI/Oセル34,3
6,38を示しており、各I/Oセル34,36,38
は該I/Oセルの原点35,37,39(▲で示す)の
情報を含む。また、各I/Oセル34,36,38のサ
イズは矩形状のフレームの4つの頂点の座標で定義され
ている。図5(a)は各I/Oセル34,36,38上
の電源配線41,42,43,44,45,46を示し
ている。
集積回路の論理結線情報及びピンアサイン情報等を記憶
している。論理結線情報は半導体集積回路を構成する種
々のセル及びI/Oセルの情報と、これらのセル及びI
/Oセルの入出力端子を接続するネットの情報とを含
む。ピンアサイン情報は各ボンディングパッドにどのI
/Oセルを接続すべきかを示す情報である。また、レイ
アウトデータベース30には各サイズのI/Oセルで形
成する島領域情報、I/Oセル領域と内部セル領域との
境界情報、各セルの配置情報等が記憶される。
た所定のプログラムデータに基づいて動作し、図2に示
すように、第1のセル配置部21、島情報抽出部22、
第2のセル配置部23、セル電源配線部24、境界情報
抽出部25、及び内部電源配線部26として動作する。
リ29から図3(a)に示すサイト情報を読み込むとと
もに、パッケージライブラリ28から使用するパッケー
ジの情報を読み込む。また、セル配置部21は、レイア
ウトデータベース30から論理結線情報とピンアサイン
情報とを読み込むとともに、バルクライブラリ29から
サイト情報を読み込む。そして、セル配置部21はパッ
ケージ情報とピンアサイン情報とに基づいて図4(a)
に示すように、電源VDD,VSS用の電源セル51,52
を配置すべきサイトの位置を決定する。また、セル配置
部21はセルライブラリ27からボンディングパッド3
2の詳細情報を読み込むとともに、論理結線情報に存在
するI/Oセル34,36,38等の詳細情報を読み込
む。そして、セル配置部21は、論理結線情報に存在す
るI/Oセル34,36,38を配線経路を考慮しなが
ら図4(b)に示すように斜線で示す位置のサイト31
に配置する。この際、図3(c)に示すように、サイト
31の原点32と各I/Oセル34,36,38の原点
35,37,39とが重なるようにI/Oセル34,3
6,38を配置する。
51,52の配置位置の情報及び論理結線情報に存在す
るI/Oセル34,36,38の配置情報をレイアウト
データベース30に設定する。
ース30からI/Oセルの配置結果の情報を読み込み、
セルライブラリ27から配置した各I/Oセル34,3
6,38の詳細情報を読み込み、さらに、バルクライブ
ラリ29からサイト情報を入力する。そして、島情報抽
出部22は、図4(b)に示すように、配置された各I
/Oセル34,36,38のサイズ毎に島1,2,3の
範囲を抽出し、島1,2,3の範囲の情報をレイアウト
データベース30に設定する。
タベース30から島の範囲情報を読み込み、セルライブ
ラリ27からI/Oセルの詳細情報を読み込み、さら
に、バルクライブラリ29からサイト情報を読み込む。
セル配置部23は、配置された島の範囲情報に基づい
て、図4(c)に示すように、各島の中に配置すべき論
理結線情報にないI/Oセルのサイズが、論理結線情報
に存在するI/Oセルのサイズと一致するようにI/O
セルを選択しそれを配置するとともに、電源セル51,
52のサイズが、論理結線情報に存在するI/Oセルの
サイズと一致するように電源セル51,52を選択す
る。そして、セル配置部23は電源セル51,52の配
置情報及び論理結線情報にないI/Oセル34,36,
38の配置情報をレイアウトデータベース30に設定す
る。
ベース30から配置されたI/Oセルの情報(論理結線
情報に存在するI/Oセル、論理結線情報にないI/O
セル及び電源セル)及び各島の範囲情報を読み込み、セ
ルライブラリ27からI/Oセルの詳細情報を読み込
み、さらに、バルクライブラリ29からサイト情報を読
み込む。セル電源配線部24は、図5(b)に示すよう
に配置されたすべてのセル上の電源配線41,43,4
5を接続するとともに、電源配線42,44,46を接
続することによって、複数の島1〜3に共通の電源配線
53,54を決定する。また、セル電源配線部24は、
島1における電源配線55を決定するとともに、島3に
おける電源配線56,57を決定する。また、図6に示
すように、半導体チップのコーナー部58はI/Oセル
内の固定化した配線パターンで接続することができない
ため、セル電源配線部24はコーナー部58の電源配線
59,60を自動配線する。
〜3に共通の電源配線53,54の情報、電源配線5
5,56,57の情報及び電源配線59,60の情報を
レイアウトデータベース30に設定する。
ベース30から配置されたI/Oセルの情報(論理結線
情報に存在するI/Oセル、論理結線情報にないI/O
セル及び電源セル)を読み込み、セルライブラリ27か
らI/Oセルの詳細情報を読み込み、さらに、バルクラ
イブラリ29からサイト情報を読み込む。境界情報抽出
部25は、配置されたI/Oセルの情報に基づいて、I
/Oセル配置領域と内部セル領域との境界情報を抽出す
る。これは、図7(a)に示すように、内部セル領域の
周囲に直線状の内部電源配線61,62が形成される
と、内部セル領域にデッドスペースDSが生じるのを防
止するためである。境界情報抽出部25は、抽出した境
界情報をレイアウトデータベース30に設定する。
ベース30からI/Oセル配置領域と内部セル領域との
境界情報を読み込み、図7(b)に示すようにこの境界
に沿うように内部電源配線63,64を決定する。内部
電源配線部26は内部電源配線63,64の情報をレイ
アウトデータベース30に設定する。
れた半導体チップ70のイメージ図である。さて、本実
施の形態は、以下の効果がある。
位置を定義するサイト31は、I/Oセル34のサイズ
を並べておき、I/Oセル34,36,38を、サイト
31の原点32とI/Oセル34,36,38の原点3
5,37,39とを重ねるように作成している。そし
て、サイト31と配置するI/Oセルとは原点位置と回
転コードによる対応をとるのみで、サイト31のサイズ
(長さ)とI/Oセル34,36,38のサイト(長
さ)の一致をとらないようにする。また、I/Oセル3
4,36,38がバルク層の情報を持っている。従っ
て、サイト31に対してサイズの異なる種々の入出力セ
ル34,36,38が配置され、配置された入出力セル
に合うバルク層が後で埋め込まれることにより、サイズ
の異なる入出力セルの配置が可能となる。
ない入出力セルもその島の他のI/Oセル34,36,
38と同じサイズのセルを配置することにより、同じサ
イズを持った入出力セル領域を凹凸のない連続した領域
とすることができる。そのため、入出力セル34,3
6,38への電源供給確保及び内部セル領域周辺の電源
配線処理の容易化が可能になる。
の電源配線は、その島の間だけ配線することにより、そ
れぞれの入出力セル34,38に必要な電源を確保する
ことが可能になる。
6,38が配置されたことにより凹凸となった入出力セ
ル領域と内部セル領域との境界情報を抽出し、その境界
に沿うように内部電源配線63,64を行うことによ
り、内部セル領域をより有効に利用することが可能にな
る。
4,36,38の配置位置を定義するサイト31は、I
/Oセル36のサイズ(最小サイズ)を並べておいても
よい。
は、サイズの異なる入出力セルの配置を行うことができ
る。
出力セル領域を凹凸のない連続した領域とすることがで
き、入出力セルへの電源供給確保及び内部セル領域周辺
の電源配線処理の容易化が可能になる。
有の電源を確保することが可能になる。請求項4の発明
は、内部セル領域をより有効に利用することが可能にな
る。
図
示す説明図
図
Claims (4)
- 【請求項1】 半導体チップの辺に平行に複数の入出力
セルが配置され、複数の入出力セルの駆動能力は異なり
かつ少なくとも半導体チップの辺と直交する方向におけ
るサイズが異なる半導体集積回路装置を製造するための
データを作成するようにした半導体集積回路装置の設計
装置であって、 半導体チップにおける入出力セルの配置を定義した複数
のサイトの情報を記憶した第1の記憶手段と、 複数のサイトに配置するための入出力セルに関してセル
サイズ及び該入出力セルのバルク情報を記憶した第2の
記憶手段と、 半導体集積回路装置の論理結線情報を記憶した第3の記
憶手段と、 前記論理結線情報及びサイト情報に基づいて複数の入出
力セルの配置位置を決定する第1のセル配置部とを備え
る半導体集積回路装置の設計装置。 - 【請求項2】 配置された複数の入出力セルのサイズに
基づいて、同一のサイズの入出力セルのみを含む島の情
報を抽出する島情報抽出部と、 前記論理結線情報にない入出力セルとして、島を構成す
る入出力セルのサイズと同一のサイズの入出力セルを選
択して配置する第2のセル配置部とを備える請求項1に
記載の半導体集積回路装置の設計装置。 - 【請求項3】 連続した各島の範囲内において、各島を
構成する入出力セル上を通過する電源配線を決定するセ
ル電源配線部を備える請求項2に記載の半導体集積回路
装置の設計装置。 - 【請求項4】 前記島情報に基づいて入出力セル領域と
内部セル領域との境界情報を抽出する境界情報抽出部
と、 抽出された境界情報に基づいてその境界に沿うように内
部セル領域のための電源配線を決定する内部電源配線部
とを備える請求項2又は3に記載の半導体集積回路装置
の設計装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13375096A JP3556767B2 (ja) | 1996-05-28 | 1996-05-28 | 半導体集積回路装置の設計装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13375096A JP3556767B2 (ja) | 1996-05-28 | 1996-05-28 | 半導体集積回路装置の設計装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09321142A true JPH09321142A (ja) | 1997-12-12 |
JP3556767B2 JP3556767B2 (ja) | 2004-08-25 |
Family
ID=15112070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13375096A Expired - Fee Related JP3556767B2 (ja) | 1996-05-28 | 1996-05-28 | 半導体集積回路装置の設計装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3556767B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6584596B2 (en) | 2001-09-24 | 2003-06-24 | International Business Machines Corporation | Method of designing a voltage partitioned solder-bump package |
US7266789B2 (en) | 2005-04-04 | 2007-09-04 | International Business Machines Corporation | Method and apparatus of optimizing the IO collar of a peripheral image |
JP2008098353A (ja) * | 2006-10-11 | 2008-04-24 | Nec Electronics Corp | 半導体集積回路 |
JP2013110419A (ja) * | 2012-12-10 | 2013-06-06 | Renesas Electronics Corp | 半導体集積回路の製造方法 |
-
1996
- 1996-05-28 JP JP13375096A patent/JP3556767B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6584596B2 (en) | 2001-09-24 | 2003-06-24 | International Business Machines Corporation | Method of designing a voltage partitioned solder-bump package |
US7266789B2 (en) | 2005-04-04 | 2007-09-04 | International Business Machines Corporation | Method and apparatus of optimizing the IO collar of a peripheral image |
JP2008098353A (ja) * | 2006-10-11 | 2008-04-24 | Nec Electronics Corp | 半導体集積回路 |
JP2013110419A (ja) * | 2012-12-10 | 2013-06-06 | Renesas Electronics Corp | 半導体集積回路の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3556767B2 (ja) | 2004-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2742735B2 (ja) | 半導体集積回路装置およびそのレイアウト設計方法 | |
JP2003256489A (ja) | 半導体集積回路素子の設計システム、プログラム、記録媒体、及び、半導体集積回路素子の設計方法 | |
US6308143B1 (en) | Layout input apparatus, layout input method, layout verification apparatus, and layout verification method | |
JP2001237317A (ja) | 半導体集積回路装置、その設計方法、及びi/oセルライブラリが記録されたコンピュータ読み取り可能な記録媒体 | |
JP3556767B2 (ja) | 半導体集積回路装置の設計装置 | |
JP3174523B2 (ja) | レイアウト入力装置および方法、ならびにレイアウト検証装置および方法 | |
US5340767A (en) | Method of forming and selectively coupling a plurality of modules on an integrated circuit chip | |
JP2001044284A (ja) | 半導体装置の設計方法 | |
JPH1167923A (ja) | 半導体集積回路とその配線配置方法、および該方法を記録した記録媒体 | |
JP3071617B2 (ja) | 半導体設計方法及び半導体設計装置 | |
JPH0794587A (ja) | 半導体装置、半導体設計方法及びその設計装置 | |
JP2910734B2 (ja) | レイアウト方法 | |
JP4451629B2 (ja) | 半導体集積回路のレイアウト装置および方法ならびこれらを使用して製造された半導体装置 | |
JP2001223273A (ja) | 半導体集積回路の配線パターン作成方法及びその装置、記録媒体、半導体集積回路装置 | |
JP3502311B2 (ja) | 集積回路レイアウトシステム、レイアウト方法及び記録媒体 | |
JPH11233636A (ja) | 半導体集積回路装置及びそのレイアウト設計方法 | |
JP2943282B2 (ja) | 集積回路設計装置 | |
JP3398710B2 (ja) | 汎用メモリマクロ化処理装置及び汎用メモリマクロ化処理方法 | |
JPH096826A (ja) | 半導体集積回路の設計方法 | |
JP2002151594A (ja) | 半導体集積回路の設計方法及び半導体集積回路の設計支援装置 | |
JP3337614B2 (ja) | 半導体集積回路のレイアウトコンパクション方法 | |
JPH08316328A (ja) | 半導体装置の設計方法及び設計装置 | |
JPH0575019A (ja) | 半導体集積回路及びその設計方法 | |
JPH09153549A (ja) | 半導体装置の配線配置方法 | |
JP2003216675A (ja) | 半導体集積回路のレイアウト設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040513 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 10 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |