JPH09312349A - Thin film semiconductor device and manufacture of ic card - Google Patents

Thin film semiconductor device and manufacture of ic card

Info

Publication number
JPH09312349A
JPH09312349A JP8234479A JP23447996A JPH09312349A JP H09312349 A JPH09312349 A JP H09312349A JP 8234479 A JP8234479 A JP 8234479A JP 23447996 A JP23447996 A JP 23447996A JP H09312349 A JPH09312349 A JP H09312349A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
substrate
porous layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8234479A
Other languages
Japanese (ja)
Other versions
JP3893645B2 (en
Inventor
Hiroshi Inakanaka
博士 田舎中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP23447996A priority Critical patent/JP3893645B2/en
Publication of JPH09312349A publication Critical patent/JPH09312349A/en
Application granted granted Critical
Publication of JP3893645B2 publication Critical patent/JP3893645B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To manufacture easily, steadily and mass-productively a thin film semiconductor device and an IC card by separating a semiconductor film having circuit elements and integrated circuits from a semiconductor substrate through a porous film. SOLUTION: A porous layer 12 forming step forms a low-porosity surface layer and high-porosity layer at the side of a semiconductor substrate 11, i.e., inner side. A semiconductor film is epitaxially grown on the surface of this layer 12, circuit elements or integrated circuits are formed thereon. The epitaxial semiconductor layer on the semiconductor substrate 11 is separated from it, together with its support sheet through the porous layer 12 formed on the substrate 11 after the support sheet e.g. flexible resin sheet is adhered to the semiconductor film to integrate it with the epitaxial semiconductor film.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、薄膜半導体装置お
よびＩＣカードすなわちＩＣ（集積回路）を内蔵するカ
ード）の製造方法に係わる。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a thin film semiconductor device and an IC card, that is, a card containing an IC (integrated circuit).

【０００２】[0002]

【従来の技術】近年、マイクロプロセッサとＩＣメモリ
を内蔵するＩＣカードが注目されている。ＩＣカード
は、磁気カードに比較してきわめて大きな記憶容量を有
し、高度なセキュリティ機能を有することが特徴であ
る。2. Description of the Related Art In recent years, an IC card containing a microprocessor and an IC memory has been drawing attention. The IC card has an extremely large storage capacity as compared with a magnetic card and is characterized by having a high security function.

【０００３】このＩＣカードは、通常札入れなどに入れ
て携帯されることが多く、衣服のポケットなどに収容さ
れた場合、携帯者の動きによりカードに曲げの力が加わ
る。カードが曲げられた際の曲げ力により、ＩＣチップ
を埋設したプラスチック基板が変形し、ＩＣチップに力
が加わってしまう。This IC card is usually carried in a wallet or the like, and when it is stored in a pocket of clothes or the like, a bending force is applied to the card by the movement of the carrier. Due to the bending force when the card is bent, the plastic substrate in which the IC chip is embedded is deformed, and a force is applied to the IC chip.

【０００４】ところが、従来通常のＩＣチップ、すなわ
ち半導体チップ自体にはフレキシブル性がなく、しか
も、比較的脆弱であることから、上述したＩＣチップに
外力が与えられると、このＩＣチップが破損するおそれ
がある。このようなＩＣチップの破損防止のために、曲
げに対する機械的強度の向上や、ＩＣチップ実装部分と
その他の境界部分を軟質化することにより曲げ応力を吸
収する等、種々の提案がなされている。However, since a conventional IC chip, that is, a semiconductor chip itself is not flexible and is relatively fragile, the IC chip may be damaged when an external force is applied to the IC chip. There is. In order to prevent such damage of the IC chip, various proposals have been made such as improving mechanical strength against bending and absorbing bending stress by softening the IC chip mounting portion and other boundary portions. .

【０００５】[0005]

【発明が解決しようとする課題】しかしながら、実際に
は、ＩＣチップ自体が、剛性（堅い）状態すなわちフレ
キシブルでないままで、その破損を確実に回避するよう
に外力を吸収させる構造とすることは困難である。そこ
で、このような、ＩＣカードをはじめとして、ＩＣチッ
プを有してなる半導体装置においては、このＩＣチップ
すなわち半導体チップ自体が、フレキシブルであって、
曲げ応力を吸収できるように構成することが望ましい。However, in practice, it is difficult to make the IC chip itself have a structure that absorbs an external force so as to surely avoid breakage thereof while the IC chip itself remains rigid (rigid), that is, not flexible. Is. Therefore, in such a semiconductor device including an IC chip including an IC card, the IC chip, that is, the semiconductor chip itself is flexible,
It is desirable to configure so that bending stress can be absorbed.

【０００６】また、この半導体チップとしては、アモル
ファス半導体や多結晶半導体であるより、単結晶半導体
である方が、電気的特性にすぐれていることから、この
種のＩＣチップ等の半導体装置においても単結晶半導体
によって構成することが望ましい。Further, as the semiconductor chip, a single crystal semiconductor is superior to an amorphous semiconductor or a polycrystalline semiconductor in electrical characteristics, and therefore, even in a semiconductor device such as an IC chip of this type. It is desirable to use a single crystal semiconductor.

【０００７】本発明製造方法においては、容易、確実、
量産的に、薄膜半導体装置およびＩＣカードを製造する
ことができ、また、これらをフレキシブルにも構成でき
るようにするものである。In the manufacturing method of the present invention,
The thin film semiconductor device and the IC card can be mass-produced, and these can be configured flexibly.

【０００８】また、本発明においては、薄膜半導体装置
あるいはＩＣカードにおいて、その少なくとも半導体チ
ップを覆って保護樹脂膜を形成することによってパッケ
ージングを行い、このパッケージングを含めて、全体と
して充分に薄膜構成とすることができ、またフレキシブ
ル化をはかることができるようにして、ＩＣチップの破
損を効果的に回避することができるようにし、半導体装
置あるいはＩＣカードを容易、確実、量産的に、したが
って、低価格をもって製造することができるようにす
る。Further, according to the present invention, in a thin film semiconductor device or an IC card, packaging is performed by forming a protective resin film covering at least the semiconductor chip, and the entire thin film including this packaging is sufficiently thin. The structure of the semiconductor device or the IC card can be easily, surely, and mass-produced, and the breakage of the IC chip can be effectively avoided. , To be able to manufacture at a low price.

【０００９】[0009]

【課題を解決するための手段】本発明による薄膜半導体
装置の製造方法は、半導体基体表面を多孔質層に変化さ
せる工程と、この多孔質層に半導体膜を形成する工程
と、この半導体膜上に回路素子もしくは集積回路を形成
する工程と、この回路素子もしくは集積回路を形成した
半導体膜を多孔質層を介して半導体基体から剥離する工
程と採って目的とする薄膜半導体装置を製造する。A method of manufacturing a thin film semiconductor device according to the present invention comprises a step of converting a surface of a semiconductor substrate into a porous layer, a step of forming a semiconductor film on the porous layer, and a step of forming a semiconductor film on the semiconductor layer. A target thin film semiconductor device is manufactured by taking a step of forming a circuit element or an integrated circuit on the substrate and a step of peeling the semiconductor film on which the circuit element or the integrated circuit is formed from the semiconductor substrate through the porous layer.

【００１０】また、本発明によるＩＣカードの製造方法
は、半導体基体表面を多孔質層に変化させる工程と、こ
の多孔質層に半導体膜を形成する工程と、半導体膜上に
回路素子もしくは集積回路を形成する工程と、この回路
素子もしくは集積回路を形成した半導体膜に、ＩＣカー
ドを構成する基板を貼り合わせて、この半導体膜と基板
とを一体化する工程と、これら半導体膜と基板とを一体
として半導体基体から剥離する工程とを採って目的とす
るＩＣカードを製造する。Further, in the method of manufacturing an IC card according to the present invention, the step of changing the surface of the semiconductor substrate into a porous layer, the step of forming a semiconductor film on this porous layer, the circuit element or the integrated circuit on the semiconductor film. The step of forming the semiconductor film and the semiconductor film on which the circuit element or the integrated circuit is formed, the substrate forming an IC card is bonded to the semiconductor film, and the semiconductor film and the substrate are integrated. The target IC card is manufactured by integrally removing the semiconductor substrate from the semiconductor substrate.

【００１１】また、本発明による製造方法においては、
半導体基体表面を多孔質層に変化させる工程と、この多
孔質層に半導体膜を形成する工程と、半導体膜に集積回
路を形成する工程と、この集積回路が形成された半導体
膜上に、剛性を有する保持基板を接合する工程と、保持
基板が接合された状態で、半導体膜を上記多孔質層を介
して半導体基体から剥離する工程と、保持基板にダイシ
ング用フィルムを接合する工程と、半導体膜をチップ化
するダイシングを、半導体膜から保持基板に差し渡って
行うダイシング工程と、ダイシングによってチップ化さ
れた保持基板を有する半導体チップを、支持基板に接合
する工程と、保持基板を除去する工程と、少なくとも半
導体チップを覆って保護樹脂膜を被着形成してパッキン
グを行う工程とを採って目的とする薄膜半導体装置を製
造する。Further, in the manufacturing method according to the present invention,
The step of changing the surface of the semiconductor substrate into a porous layer, the step of forming a semiconductor film on the porous layer, the step of forming an integrated circuit on the semiconductor film, and the step of forming a rigid film on the semiconductor film on which the integrated circuit is formed A step of joining the holding substrate having the step of, a step of peeling the semiconductor film from the semiconductor substrate through the porous layer in the state where the holding substrate is joined, a step of joining the dicing film to the holding substrate, and a semiconductor A dicing step of dicing the film into chips from the semiconductor film over the holding substrate, a step of bonding a semiconductor chip having a holding substrate chipped by dicing to a supporting substrate, and a step of removing the holding substrate Then, a step of covering at least the semiconductor chip and forming a protective resin film on the semiconductor chip for packing is performed to manufacture the target thin film semiconductor device.

【００１２】上述の本発明製造方法によれば、半導体基
体表面自体を変化させて多孔質層を形成し、これの上に
半導体膜を形成し、この半導体膜に、半導体集積回路を
形成し、この半導体膜を多孔質層におけるあるいは多孔
質層との界面における破断によって半導体基体から剥離
して、半導体チップを構成するので、この半導体膜すな
わち半導体チップは回路素子を形成できる程度に充分薄
く、容易、確実に形成することができる。According to the above-described manufacturing method of the present invention, the surface itself of the semiconductor substrate is changed to form the porous layer, the semiconductor film is formed on the porous layer, and the semiconductor integrated circuit is formed on the semiconductor film. This semiconductor film is peeled from the semiconductor substrate by breakage in the porous layer or at the interface with the porous layer to form a semiconductor chip. Therefore, this semiconductor film, that is, the semiconductor chip, is thin enough to form a circuit element, and is easily formed. Can be reliably formed.

【００１３】したがって、本発明製造方法によれば、フ
レキシブルな半導体チップとして構成することができ、
薄膜半導体装置、ＩＣカードにおいて、半導体チップを
含めて全体としてフレキシブルに構成することができる
ことによって、これらの外力による破損を効果的に回避
できる。Therefore, according to the manufacturing method of the present invention, a flexible semiconductor chip can be constructed,
Since the thin film semiconductor device and the IC card can be configured flexibly as a whole including the semiconductor chip, damages due to these external forces can be effectively avoided.

【００１４】また、本発明製造方法によれば、ＩＣカー
ドを構成する基板すなわち支持基板自体に半導体膜を接
合し、その後この半導体膜を、これを形成した半導体基
板から剥離する方法によることができるので、薄膜半導
体を取り扱うにもかかわらず、ハンドリング良く容易に
ＩＣカードを製造することができる。Further, according to the manufacturing method of the present invention, the semiconductor film can be bonded to the substrate constituting the IC card, that is, the supporting substrate itself, and then the semiconductor film can be peeled off from the semiconductor substrate on which the semiconductor film is formed. Therefore, despite handling the thin film semiconductor, the IC card can be easily manufactured with good handling.

【００１５】また、本発明においては、パッケージング
を、保護樹脂膜の被覆によって行うものであるが、この
場合においても、その全体の厚さを充分に小さくできる
ものであることから、パッケージングを行うにもかかわ
らず、全体としてフレキシブルに構成することができ
る。Further, in the present invention, the packaging is performed by coating the protective resin film, but in this case as well, the entire thickness can be made sufficiently small, so the packaging is performed. Despite this, it can be configured flexibly as a whole.

【００１６】また、本発明製造方法における多孔質層上
に形成する半導体膜は結晶性にすぐれたいわゆるエピタ
キシャル半導体膜としても形成することができる。The semiconductor film formed on the porous layer in the manufacturing method of the present invention can be formed as a so-called epitaxial semiconductor film having excellent crystallinity.

【００１７】[0017]

【発明の実施の形態】本発明の実施の形態を説明する。
本発明においては、半導体基体表面を例えば陽極化成に
よって変化させて、互いに多孔率（ポロシティ）が異な
る２層以上の層からなる多孔質層を形成する。そして、
この多孔質層の表面に半導体膜をエピタキシャル成長
し、これに回路素子もしくは集積回路を形成する。その
後このエピタキシャル半導体膜を多孔質層を介して、半
導体基体から剥離して目的とする薄膜半導体装置を製造
する。Embodiments of the present invention will be described.
In the present invention, the surface of the semiconductor substrate is changed, for example, by anodization to form a porous layer composed of two or more layers having different porosity (porosity). And
A semiconductor film is epitaxially grown on the surface of this porous layer to form a circuit element or an integrated circuit. Thereafter, the epitaxial semiconductor film is peeled off from the semiconductor substrate via the porous layer to manufacture a target thin film semiconductor device.

【００１８】一方、残された半導体基体は、再び上述し
た薄膜半導体の製造に繰り返して使用される。また、こ
の繰り返し使用されて薄くなった半導体基体は、これ自
体を薄膜半導体として用いることができる。On the other hand, the remaining semiconductor substrate is repeatedly used again for manufacturing the above-mentioned thin film semiconductor. Further, the semiconductor substrate thinned by repeated use can itself be used as a thin film semiconductor.

【００１９】多孔質層の形成工程においては、その表面
に面して多孔率が低い層を形成し、多孔質化がされない
半導体基体に近い側すなわち内部側に多孔率が高い層を
形成する。In the step of forming the porous layer, a layer having a low porosity is formed facing the surface of the porous layer, and a layer having a high porosity is formed on the side close to the non-porous semiconductor substrate, that is, on the inner side.

【００２０】また、多孔質層形成工程において、例えば
多孔率が低い表面層と、この表面層と半導体基体との間
に形成され、多孔率が表面層のそれより高い中間多孔率
層と、この中間多孔率層内もしくはこの中間多孔率層の
下層すなわち多孔質化がなされていない半導体基体との
界面に形成され、中間多孔率層より高い多孔率を有する
高多孔率層とを形成することができる。In the step of forming the porous layer, for example, a surface layer having a low porosity, an intermediate porosity layer formed between the surface layer and the semiconductor substrate and having a porosity higher than that of the surface layer, It is possible to form a high porosity layer having a higher porosity than that of the intermediate porosity layer, which is formed in the intermediate porosity layer or in the lower layer of the intermediate porosity layer, that is, at the interface with the semiconductor substrate which has not been made porous. it can.

【００２１】多孔質層を形成する陽極化成においては、
半導体基体表面を低電流密度で陽極化成する工程と、そ
の後、高電流密度で陽極化成する工程とをとる。In the anodization for forming the porous layer,
The step of anodizing the surface of the semiconductor substrate at a low current density is followed by the step of anodizing at a high current density.

【００２２】また、陽極化成において、半導体基体表面
を低電流密度で陽極化成する工程と、更にこの低電流密
度よりも少し高い中間低電流密度で陽極化成する工程
と、更にこれより高電流密度で陽極化成する工程とをと
ることができる。In the anodization, a step of anodizing the surface of the semiconductor substrate at a low current density, a step of anodizing at an intermediate low current density slightly higher than the low current density, and a step of further increasing the current density. The process of anodizing can be taken.

【００２３】また、陽極化成において、その高電流密度
での陽極化成は、高電流密度の通電を間欠的に行うよう
にすることができる。Further, in the anodization, the anodization at the high current density can be performed by intermittently energizing at the high current density.

【００２４】また、多孔質層を形成する陽極化成におけ
る、中間低電流密度での陽極化成において、その電流密
度を漸次大きくすることができる。Further, in the anodization for forming the porous layer, the current density can be gradually increased in the anodization at an intermediate low current density.

【００２５】陽極化成は、フッ化水素とエタノールを含
有する電解溶液中、あるいはフッ化水素とメタノールを
含有する電解溶液中で行うことができる。The anodization can be performed in an electrolytic solution containing hydrogen fluoride and ethanol or in an electrolytic solution containing hydrogen fluoride and methanol.

【００２６】また、陽極化成工程において、電流密度を
変更するに際して、電解溶液の組成も変更することがで
きる。In changing the current density in the anodizing step, the composition of the electrolytic solution can also be changed.

【００２７】多孔質層を形成した後は、水素ガス雰囲気
中で加熱することが好ましい。また、多孔質層を形成し
た後の、水素ガス雰囲気中での加熱工程の前に、多孔質
層を熱酸化することが好ましい。After forming the porous layer, it is preferable to heat in a hydrogen gas atmosphere. Further, it is preferable to thermally oxidize the porous layer after the porous layer is formed and before the heating step in a hydrogen gas atmosphere.

【００２８】半導体基体は、シリコンＳｉ単結晶体、或
る場合はＳｉ多結晶体、あるいはＧａＡｓ単結晶等の化
合物半導体など種々の半導体材料基体によって構成する
ことができるが、Ｓｉ単結晶薄膜を形成する場合におい
ては、Ｓｉ単結晶基体を用いることが好ましい。The semiconductor substrate can be made of various semiconductor material substrates such as a silicon Si single crystal body, a Si polycrystal body in some cases, or a compound semiconductor such as GaAs single crystal, but a Si single crystal thin film is formed. In that case, it is preferable to use a Si single crystal substrate.

【００２９】半導体基体の形状は、種々の構成を採るこ
ができる。例えばウェファ状すなわち円板状、あるいは
基体表面が曲面を有する単結晶引上げによる円柱体状イ
ンゴットによるなど、種々の形状とすることができる。The semiconductor substrate may have various shapes. For example, various shapes such as a wafer shape, a disk shape, or a columnar ingot obtained by pulling a single crystal having a curved base surface can be used.

【００３０】また、半導体基体は、ｎ型もしくはｐ型の
不純物がドープされた半導体基体あるいは、不純物を含
まない半導体基体によって構成することができる。しか
し、陽極化成を行う場合は、ｐ型の不純物が高濃度にド
ープされた低比抵抗の半導体基体いわゆるｐ+ のＳｉ基
体を用いることが好ましい。この半導体基体としてｐ +
型Ｓｉ基体を用いるときは、ｐ型不純物の例えばボロン
Ｂが、約１０19atoms/cm3 程度にドープされ、その抵抗
が０．０１〜０．０２Ωｃｍ程度のＳｉ基板を用いるこ
とが望ましい。そして、このｐ+ 型Ｓｉ基体を陽極化成
すると、基板表面とほぼ垂直方向に細長く伸びた微細孔
が形成され、結晶性を維持したまま多孔質するため、望
ましい多孔質層が形成される。The semiconductor substrate is of n-type or p-type.
A semiconductor substrate doped with impurities, or
And a semiconductor substrate. Only
However, when performing anodization, p-type impurities are doped at a high concentration.
So-called "p"+Si group
It is preferable to use the body. As this semiconductor substrate, p +
When a p-type impurity is used, for example, boron
B is about 1019atoms / cmThreeDoped to the extent that its resistance
Use a Si substrate having a thickness of about 0.01 to 0.02 Ωcm.
Is desirable. And this p+Anodizing of Si substrate
Then, a fine hole elongated in a direction almost perpendicular to the substrate surface
Is formed and becomes porous while maintaining the crystallinity.
A better porous layer is formed.

【００３１】このように結晶性を維持したまま多孔質さ
れた多孔質層上に、半導体膜をエピタキシャル成長す
る。この半導体膜は、単層のエピタキシャル成長による
半導体膜によって構成することもできるし、２層以上の
複層半導体膜とすることができる。A semiconductor film is epitaxially grown on the porous layer which is made porous while maintaining its crystallinity. This semiconductor film can be formed of a semiconductor film formed by epitaxial growth of a single layer, or can be a multilayer semiconductor film of two or more layers.

【００３２】このように、半導体基体上にエピタキシャ
ル成長した半導体膜は、半導体基体から剥離するが、こ
の剥離に先立って例えば半導体膜上に、フレキシブル樹
脂シート等による支持基板を接合してこの支持基板とエ
ピタキシャル半導体膜とを一体化した後、エピタキシャ
ル半導体膜を支持基板と共に、半導体基体から、この半
導体基体に形成した多孔質層を介して剥離することがで
きる。As described above, the semiconductor film epitaxially grown on the semiconductor substrate is peeled off from the semiconductor substrate. Prior to this peeling, for example, a supporting substrate such as a flexible resin sheet is bonded onto the semiconductor film and the supporting substrate is joined to the supporting substrate. After the integration with the epitaxial semiconductor film, the epitaxial semiconductor film can be separated from the semiconductor substrate together with the supporting substrate via the porous layer formed on the semiconductor substrate.

【００３３】この支持基板は、フレキシブルシートに限
られるものでなくガラス基板、樹脂基板あるいは例えば
所要のプリント配線がなされたフレキシブル、もしくは
剛性いわゆる堅い（リジッド）透明プリント基板によっ
て構成することもできるものである。The supporting substrate is not limited to the flexible sheet, but may be a glass substrate, a resin substrate, or a flexible or rigid so-called rigid transparent printed substrate provided with required printed wiring. is there.

【００３４】半導体基体表面には、多孔率を異にする２
層以上からなる多孔質層を形成するものであるが、最表
面の多孔質層は、その多孔率が比較的小さく緻密な多孔
質層として形成し、この多孔質層上に良好にエピタキシ
ャル半導体膜を成長させることができるようにし、また
この表面層より内側すなわち下層側においては比較的多
孔率の高い多孔質層を基体面に沿って形成することによ
ってこれ自体の高多孔率化による機械的強度の低下、あ
るいはこの多孔質層と他との格子定数の相違に基く歪み
によって脆弱化し、この層においてエピタキシャル半導
体膜の剥離、すなわち分離を容易に行うことができる。
例えば、超音波印加によって分離させることができる程
度に弱い多孔質層を形成することも可能となる。The surface of the semiconductor substrate has different porosities.
A porous layer composed of at least two layers is formed, and the outermost porous layer is formed as a dense porous layer having a relatively small porosity, and an excellent epitaxial semiconductor film is formed on this porous layer. And the mechanical strength by increasing the porosity of itself by forming a porous layer having a relatively high porosity inside the surface layer, that is, on the lower layer side, along the substrate surface. Of the epitaxial semiconductor film is weakened due to a decrease in the film thickness or strain caused by the difference in the lattice constant between this porous layer and the others, and the epitaxial semiconductor film can be easily peeled off in this layer, that is, separated.
For example, it is possible to form a porous layer that is weak enough to be separated by application of ultrasonic waves.

【００３５】多孔質層の表面より内側に形成する多孔率
を大きくした層は、その多孔率が大きいほど上述の剥離
が容易になるが、この多孔率が余り大きいと、上述した
エピタキシャル半導体膜の剥離処理前に、剥離を発生さ
せたり、多孔質層に破損を来すおそれがあることから、
この多孔率の大なる層における多孔率は、４０％以上７
０％以下とする。The layer having a higher porosity formed on the inner side of the surface of the porous layer is easier to peel as described above as the porosity is higher. Before the peeling process, peeling may occur or the porous layer may be damaged,
The porosity of the layer having a large porosity is 40% or more 7
It is 0% or less.

【００３６】また、多孔質層に多孔率の大なる層を形成
する場合、その多孔率が大きくなるにつれ歪みが大きく
なり、この歪の影響が多孔質層の表面層にまで及ぶと、
表面層に亀裂を発生させるおそれが生じてくる。また、
このように多孔質層の表面にまで歪の影響が生じると、
これの上にエピタキシャル成長させる半導体膜に結晶欠
陥を発生させる。そこで、多孔質層には、その多孔率が
高い層と多孔率の低い表面層との間に、歪みを緩和する
バッファ層として、表面層よりは多孔率が高く、かつ高
多孔率層に比しては多孔率が低い中間多孔率を有する中
間多孔率層を形成する。このようにすることにより、高
多孔率層の多孔率を、上述のエピタキシャル半導体膜の
剥離を確実に行うことができる程度に大きくし、しかも
結晶性にすぐれたエピタキシャル半導体膜の形成を可能
にする。When a layer having a high porosity is formed on the porous layer, the strain increases as the porosity increases, and the influence of this strain extends to the surface layer of the porous layer.
This may cause cracks in the surface layer. Also,
In this way, when the influence of strain occurs up to the surface of the porous layer,
Crystal defects are generated in a semiconductor film epitaxially grown thereon. Therefore, the porous layer has a higher porosity than the surface layer and a buffer layer between the high porosity layer and the low porosity surface layer. As a result, an intermediate porosity layer having a low porosity and an intermediate porosity is formed. By doing so, the porosity of the high porosity layer is increased to such an extent that the above-mentioned epitaxial semiconductor film can be reliably separated, and an epitaxial semiconductor film having excellent crystallinity can be formed. .

【００３７】上述した半導体基体表面の多孔質化の陽極
化成は、公知の方法、例えば伊藤らによる表面技術Ｖｏ
ｌ．４６，Ｎｏ．５，ｐｐ．８〜１３，１９９５〔多孔
質Ｓｉの陽極化成〕に示された方法によることができ
る。すなわち、例えば図１にその概略構成図を示す２重
セル法で行うことができる。この方法は、第１および第
２の槽１Ａおよび１Ｂを有する２槽構造の電解溶液槽１
が用いられる。そして、両槽１Ａおよび１Ｂ間に多孔質
層を形成すべき半導体基体１１を配置し、両槽１Ａおよ
び１Ｂ内に、直流電源２が接続された対の白金電極３Ａ
および３Ｂの各一方が配置される。電解溶液槽１の第１
および第２の槽１Ａおよび１Ｂ内には、それぞれ例えば
フッ化水素ＨＦとエタノールＣ2 Ｈ5 ＯＨとを含有する
電解溶液４、あるいはフッ化水素ＨＦとメタノールＣＨ
3 ＯＨとを含有する電解溶液４が収容され、第１および
第２の槽１Ａおよび１Ｂにおいて電解溶液４に半導体基
体１１の両面が接触するように配置され、かつ両電極３
Ａおよび３Ｂが電解溶液４に浸漬配置される。そして、
半導体基体１１の多孔質層を形成すべき表面側の槽１Ａ
内の電解溶液４に浸漬されている電極３Ａ側を負極側と
して、直流電源２が接続されて両電極３Ａおよび３Ｂ間
に通電がなされる。このようにすると、半導体基体１１
側を陽極側、電極３Ａを陰極側とする給電がなされ、こ
れにより、半導体基板の電極３Ａ側に対向する表面が侵
蝕されて多孔質化する。The above-mentioned anodization for making the surface of the semiconductor substrate porous is a known method, for example, the surface technique Vo by Ito et al.
l. 46, no. 5, pp. 8 to 13, 1995 [Anodic formation of porous Si]. That is, for example, it can be performed by the double cell method whose schematic configuration is shown in FIG. In this method, a two-tank structure electrolytic solution tank 1 having first and second tanks 1A and 1B is used.
Is used. Then, a semiconductor substrate 11 on which a porous layer is to be formed is placed between both tanks 1A and 1B, and a pair of platinum electrodes 3A to which a DC power supply 2 is connected in both tanks 1A and 1B.
And 3B are arranged. First of electrolytic solution tank 1
In the second tanks 1A and 1B, for example, an electrolytic solution 4 containing hydrogen fluoride HF and ethanol C 2 H 5 OH, or hydrogen fluoride HF and methanol CH, respectively.
An electrolytic solution 4 containing 3 OH is contained, and the electrolytic solution 4 is arranged in the first and second tanks 1A and 1B so that both surfaces of the semiconductor substrate 11 are in contact with each other, and both electrodes 3
A and 3B are immersed in the electrolytic solution 4. And
Surface side tank 1A on which a porous layer of semiconductor substrate 11 is to be formed
With the electrode 3A side immersed in the electrolytic solution 4 inside as the negative electrode side, the DC power supply 2 is connected and the electrodes 3A and 3B are energized. In this way, the semiconductor substrate 11
Power is supplied with the side facing the anode and the electrode 3A facing the cathode, whereby the surface of the semiconductor substrate facing the electrode 3A is eroded and becomes porous.

【００３８】この２槽セル法によるときは、オーミック
電極を半導体基体に被着形成することが不要となり、こ
のオーミック電極から不純物が半導体基体に導入するこ
とが回避される。In the two-tank cell method, it is not necessary to deposit the ohmic electrode on the semiconductor substrate, and it is possible to avoid introducing impurities from the ohmic electrode into the semiconductor substrate.

【００３９】そしてこの陽極化成における条件の選定に
より、形成される多孔質層の構造が変化するものであ
り、これによってこれの上に形成する半導体膜の結晶性
および剥離性が変化する。The structure of the porous layer to be formed changes depending on the selection of the conditions for this anodization, which changes the crystallinity and peelability of the semiconductor film formed thereon.

【００４０】本発明方法においては、前述したように、
多孔率を異にする２層以上の層からなる多孔質層を形成
するものであり、この場合、陽極化成処理において、電
流密度が異なる２段階以上の多段階陽極化成法を採用す
る。具体的には、表面に多孔率が低いすなわち口径の小
さい微細孔による比較的緻密な低多孔率の多孔質層を作
製するため、まず、低電流密度で第１陽極化成を施す。
多孔質層の膜厚は時間に比例するので、所望する膜厚に
なるような時間で陽極化成を行う。その後、かなり高い
電流密度で第２陽極化成を行えば、最初に形成された低
多孔率の多孔質層の下側に多孔率の大きい高多孔率の多
孔層が形成される。すなわち、少くとも多孔率の低い低
多孔率質層と、多孔率の高い高多孔率層を有する多孔質
層が形成される。In the method of the present invention, as described above,
A porous layer composed of two or more layers having different porosity is formed. In this case, in the anodizing treatment, a multi-step anodizing method of two or more steps having different current densities is employed. Specifically, first anodization is performed at a low current density in order to produce a relatively dense porous layer having a low porosity on the surface, that is, a fine pore having small pores.
Since the thickness of the porous layer is proportional to the time, the anodization is performed for such a time that the desired thickness is obtained. Thereafter, when the second anodization is performed at a considerably high current density, a high porosity high porous layer is formed below the low porosity porous layer formed first. That is, a porous layer having at least a low porosity layer having a low porosity and a high porosity layer having a high porosity is formed.

【００４１】そして、この場合、低多孔率の多孔質層
と、高多孔率の多孔質層との界面付近には、両者の格子
定数の違いにより大きな歪みが生じる。この歪みがある
値以上になると、多孔質層は２つに分離する。したがっ
て、この歪みによる分離あるいは、多孔率による機械的
強度の低下による分離が生じるか、生じないかという境
界条件付近の陽極化成条件で多孔質層を形成すれば、こ
の多孔質層上に成長させた半導体膜、例えばエピタキシ
ャル半導体膜は、この多孔質層を介して容易に分離する
ことができる。In this case, a large strain is generated in the vicinity of the interface between the low-porosity porous layer and the high-porosity porous layer due to the difference in lattice constant between the two. When this strain exceeds a certain value, the porous layer separates into two. Therefore, if the porous layer is formed under anodizing conditions near the boundary condition of whether separation due to this strain or separation due to decrease in mechanical strength due to porosity occurs or not, growth on this porous layer A semiconductor film, for example, an epitaxial semiconductor film, can be easily separated via the porous layer.

【００４２】この場合の、低電流密度の第１陽極化成
は、例えば０．０１〜０．０２Ωｃｍのｐ型シリコン単
結晶基体を用い、ＨＦ：Ｃ2 Ｈ5 ＯＨ＝１：１（ＨＦが
４９％溶液、Ｃ2 Ｈ5 ＯＨが９５％溶液での体積比）
（以下同様）のとき、０．５〜１０ｍＡ／ｃｍ2 程度の
低電流密度で数分間から数十分間行う。また、高電流密
度の第２陽極化成は、例えば４０〜３００ｍＡ／ｃｍ2
程度の電流密度で、１〜１０秒間、好ましくは３秒間前
後の時間で行う。In this case, the first anodization of low current density uses, for example, a p-type silicon single crystal substrate of 0.01 to 0.02 Ωcm, and HF: C 2 H 5 OH = 1: 1 (HF is 49 % Solution, C 2 H 5 OH is 95% solution by volume)
In the case of (the same applies hereinafter), the treatment is performed at a low current density of about 0.5 to 10 mA / cm 2 for several minutes to several tens minutes. The second anodization with a high current density is performed, for example, at 40 to 300 mA / cm 2.
It is performed at a current density of about 1 to 10 seconds, preferably about 3 seconds.

【００４３】上述した第１および第２の２段階の陽極化
成では、多孔質層内部の高多孔質層で発生する歪みがか
なり大きくなるため、多孔質層の表面までこの歪みの影
響が及び、この場合、前述したように、亀裂の発生や、
これの上に形成するエピタキシャル半導体膜に結晶欠陥
を発生させるおそれが生じる。そこで、多孔質層におい
て、低多孔率の表面層と高多孔率層との間に、これらに
よって発生する歪みを緩和するバッファー層として、表
面層よりは多孔率が高く、かつ高多孔率層に比しては多
孔率が低い中間多孔率層を形成する。具体的には、最初
に低電流密度の第１陽極化成を行い、次いで第１陽極化
成よりもやや高い電流密度の第２陽極化成を行って、そ
の後それらよりもかなり高い電流密度で第３陽極化成を
行う。第１陽極化成の条件は、特に制限されないが、例
えば０．０１〜０．０２Ωｃｍのｐ型シリコン単結晶基
体を用い、電解溶液としてＨＦ：Ｃ2 Ｈ5 ＯＨ＝１：１
を用いるとき、０．５〜３ｍＡ／ｃｍ2 未満程度、第２
陽極化成の電流密度は例えば３〜２０ｍＡ／ｃｍ2 程
度、第３陽極化成の電流密度は、例えば４０〜３００ｍ
Ａ／ｃｍ2 程度で行うことが好ましい。例えば１ｍＡ／
ｃｍ2 の電流密度で陽極化成を行うと、多孔率は約１６
％程度、７ｍＡ／ｃｍ2 の電流密度で陽極化成を行う
と、多孔率は約２６％、２００ｍＡ／ｃｍ2 の電流密度
で陽極化成を行うと、多孔率は約６０〜７０％程度にな
る。このような陽極化成を行った多孔質層上にエピタキ
シャル成長を行うと、結晶性のよいエピタキシャル半導
体膜が成膜できる。In the above-described first and second two-step anodization, the strain generated in the highly porous layer inside the porous layer becomes considerably large, so that the influence of this strain reaches the surface of the porous layer. In this case, as described above, the occurrence of cracks,
There is a risk that crystal defects may occur in the epitaxial semiconductor film formed thereon. Therefore, in the porous layer, between the low porosity surface layer and the high porosity layer, as a buffer layer for relaxing the strain generated by these, the porosity is higher than the surface layer, and the high porosity layer An intermediate porosity layer having a relatively low porosity is formed. Specifically, a first anodization at a low current density is first performed, a second anodization at a current density slightly higher than the first anodization is performed, and then the third anode is formed at a much higher current density than those. Perform chemical conversion. The conditions for the first anodization are not particularly limited. For example, a p-type silicon single crystal substrate of 0.01 to 0.02 Ωcm is used, and HF: C 2 H 5 OH = 1: 1 as an electrolytic solution.
When using, about 0.5 to less than 3 mA / cm 2 , the second
The current density of the anodization is, for example, about 3 to 20 mA / cm 2 , and the current density of the third anodization is, for example, 40 to 300 m
It is preferable to carry out at about A / cm 2 . For example, 1 mA /
When anodizing is performed at a current density of 2 cm 2 , the porosity is about 16
% Of, when the anodization at a current density of 7 mA / cm 2, a porosity of about 26%, when the anodization at a current density of 200 mA / cm 2, the porosity becomes about 60% to 70%. When epitaxial growth is performed on such an anodized porous layer, an epitaxial semiconductor film having good crystallinity can be formed.

【００４４】また、上述したように電流密度を３段階と
する陽極化成を行う場合、第１陽極化成で形成される多
孔率が低い表面層はそのまま低い多孔率を保ち、第２陽
極化成で形成される多孔率がやや高い中間多孔率層、す
なわちバッファー層は、表面層より内側、すなわち表面
層と多孔質化がされていない半導体基体との界面に形成
されて、多孔質層は表面層と中間多孔率層との２層構造
となる。また、上述の第３陽極化成で形成される多孔率
の高い高多孔率層は、原理は不明であるが、その電流密
度を９０ｍＡ／ｃｍ2 程度以上とすると、第２陽極化成
で形成した中間多孔率層内にすなわち中間多孔質層の厚
さ方向の中間部に形成される。Further, as described above, when performing anodization with a current density of three stages, the surface layer having a low porosity formed by the first anodization maintains the low porosity as it is and is formed by the second anodization. The intermediate porosity layer having a slightly higher porosity, that is, the buffer layer, is formed inside the surface layer, that is, at the interface between the surface layer and the non-porous semiconductor substrate, and the porous layer forms the surface layer. It has a two-layer structure with an intermediate porosity layer. The principle of the high porosity layer having a high porosity formed by the third anodization is not known, but if the current density is about 90 mA / cm 2 or more, the intermediate layer formed by the second anodization may be used. It is formed in the porosity layer, that is, at an intermediate portion in the thickness direction of the intermediate porous layer.

【００４５】また中間多孔率層の形成において、この中
間多孔率層を形成する陽極酸化を多段階例えば４ｍＡ／
ｃｍ2 で数分間、１０ｍＡ／ｃｍ2 で数分間もしくは漸
次例えば通電電流密度を１ｍＡ／ｃｍ2 から１０ｍＡ／
ｃｍ2 へと変化する条件下で行うことによって、低多孔
率表面層と、高多孔率層との間に階段的にもしくは傾斜
的にその多孔率を、表面層から高多孔率層側に向かって
高めた中間多孔率層を形成する。このようにすれば、表
面層と高多孔率層との間の歪みは、より緩和されて、さ
らに確実に結晶性のよい半導体膜をエピタキシャル成長
することができる。In the formation of the intermediate porosity layer, the anodic oxidation for forming the intermediate porosity layer is performed in multiple steps, for example, 4 mA /
cm 2 for several minutes, 10 mA / cm 2 for several minutes or gradually, for example, the applied current density is 1 mA / cm 2 to 10 mA /
By carrying out under the condition of changing to cm 2 , the porosity between the low porosity surface layer and the high porosity layer is changed stepwise or gradually from the surface layer to the high porosity layer side. To form an elevated intermediate porosity layer. By doing so, the strain between the surface layer and the high porosity layer is further reduced, and a semiconductor film having good crystallinity can be more reliably epitaxially grown.

【００４６】ところで、分離面は、最後に行う多孔率の
大きい多孔質層とその直前に行う多孔率の小さいバッフ
ァー層との界面で格子定数の違いによる歪みが大きくか
かることによって形成することができるが、この最後の
陽極化成を行うときに工夫をすると、分離面がより分離
しやすくなる。それは、最後の高電流密度の陽極化成
で、例えば時間を３秒間一定に通電するのではなく、１
秒間の通電の後陽極化成を停止し、所要時間経過後、例
えば１分程度放置した後、同じまたは異なる高電流密度
でまた１分間通電してその後陽極化成を停止し、また所
要時間経過後、例えば１分程度放置した後、再度同じま
たは異なる高電流密度で１秒間通電して陽極化成を停止
するという間欠的に通電する方法である。この方法を使
用して適当な陽極化成条件を選ぶと、剥離層（分離層）
が半導体基板との界面すなわち多孔質層の最下面に形成
され、分離面は上記のような中間多孔質層すなわちバッ
ファー層の内部ではなく、多孔質層の半導体基板との界
面で分離される。そして半導体基体側表面は電解研磨さ
れる。By the way, the separation surface can be formed by causing a large strain due to a difference in lattice constant at the interface between the porous layer having a large porosity and the buffer layer having a small porosity which is performed immediately before. However, if a device is devised when performing this final anodization, the separation surface will become easier to separate. In the last high current density anodization, for example, instead of applying a constant current for 3 seconds,
After the energization for 2 seconds, the anodization is stopped, and after the required time elapses, for example, after standing for about 1 minute, the same or different high current density is energized for another minute to stop the anodization, and after the required time elapses, For example, it is a method of intermittently energizing after leaving it for about 1 minute and then again energizing at the same or different high current density for 1 second to stop the anodization. If appropriate anodizing conditions are selected using this method, the release layer (separation layer)
Is formed at the interface with the semiconductor substrate, that is, the lowermost surface of the porous layer, and the separation surface is separated not at the inside of the intermediate porous layer, that is, the buffer layer as described above, but at the interface of the porous layer with the semiconductor substrate. Then, the semiconductor substrate side surface is electropolished.

【００４７】この場合、多孔質層における歪みが生じる
高多孔質層と表面とが最大限に離間し、中間多孔率層に
よるバッファー効果が最大限に発揮されることになり、
良好な結晶性を有するエピタキシャル半導体膜を形成す
ることができる。また、このように中間多孔質層が表面
側にのみ形成されるので多孔質層の全体の厚さを小さく
することができ、この多孔質層を形成するための半導体
基板の消耗厚さを減らすことができて、この半導体基体
の繰り返し使用回数を大とすることができる。In this case, the highly porous layer where distortion occurs in the porous layer and the surface are maximally separated from each other, and the buffer effect by the intermediate porosity layer is maximized.
An epitaxial semiconductor film having good crystallinity can be formed. In addition, since the intermediate porous layer is formed only on the surface side, the overall thickness of the porous layer can be reduced, and the consumption thickness of the semiconductor substrate for forming the porous layer is reduced. This makes it possible to increase the number of times the semiconductor substrate is repeatedly used.

【００４８】このように、陽極化成条件の選定により、
分離面においては、歪が大きく掛かるようにし、しかも
この歪みの影響が半導体膜のエピタキシャル成長面に与
えられないようにすることができる。Thus, by selecting the anodizing conditions,
On the separation surface, a large strain can be applied, and the influence of the strain can be prevented from being exerted on the epitaxial growth surface of the semiconductor film.

【００４９】また、多孔質層上に、結晶性良く半導体の
エピタキシャル成長を行うには、多孔質層の表面層の結
晶成長の種となる微細孔を小さくすることが望まれる。
このように表面層の微細孔を小さくする手段の一つとし
ては、陽極化成にあたって電解液中のＨＦ濃度を濃くす
る方法がある。すなわち、この場合、まず表面層を形成
する低電流陽極化成では、ＨＦ濃度の濃い電解溶液を使
用する。次にバッファー層となる中間多孔率層を形成
し、その後、電解溶液のＨＦ濃度を下げてから、最後に
高電流密度の陽極化成を行う。このようにすることによ
って、表面層の微細孔の微細化をはかることができるこ
とによって、これの上に結晶性の良いエピタキシャル半
導体膜を形成することができるものであり、しかも高多
孔率層においては、多孔率を必要充分に高くできるの
で、エピタキシャル半導体膜の剥離は良好に行うことが
できる。In order to epitaxially grow a semiconductor on the porous layer with good crystallinity, it is desired to reduce the size of the fine pores which are seeds for crystal growth in the surface layer of the porous layer.
As one of means for reducing the fine pores in the surface layer, there is a method of increasing the HF concentration in the electrolytic solution during anodization. That is, in this case, in the low current anodization for forming the surface layer, an electrolytic solution having a high HF concentration is used. Next, an intermediate porosity layer serving as a buffer layer is formed. After that, the HF concentration of the electrolytic solution is reduced, and finally anodization with a high current density is performed. By doing so, the fine pores in the surface layer can be reduced, so that an epitaxial semiconductor film with good crystallinity can be formed thereon, and in the high porosity layer, Since the porosity can be made sufficiently high, the epitaxial semiconductor film can be satisfactorily peeled off.

【００５０】この多孔質層の陽極化成における電解溶液
の変更は、例えば表面層の形成においては、電解溶液と
して、例えばＨＦ：Ｃ2 Ｈ5 ＯＨ＝２：１による電解溶
液を使用した陽極化成を行い、バッファー層としての中
間多孔率層の形成においては、やや薄いＨＦ濃度の電解
溶液、例えばＨＦ：Ｃ2 Ｈ5 ＯＨ＝１：１による電解溶
液を使用した陽極化成を行い、さらに高多孔率層を形成
においては、電解溶液は、さらにＨＦ濃度を薄くして、
例えばＨＦ：Ｃ2 Ｈ5 ＯＨ＝１：１〜１：２の電解溶液
を用いた高電流密度の陽極化成を行う。The change of the electrolytic solution in the anodization of the porous layer is, for example, in the formation of the surface layer, anodization using an electrolytic solution of HF: C 2 H 5 OH = 2: 1 as the electrolytic solution. In the formation of the intermediate porosity layer as the buffer layer, anodization using an electrolytic solution having a slightly low HF concentration, for example, an electrolytic solution with HF: C 2 H 5 OH = 1: 1 was performed to obtain a higher porosity. In forming the layer, the electrolytic solution further dilutes the HF concentration,
For example, high current density anodization is performed using an electrolytic solution of HF: C 2 H 5 OH = 1: 1 to 1: 2.

【００５１】なお、上述した多孔質層の形成において、
表面層の形成から中間多孔率層の形成にかけて、電流密
度を変化させるとき、一旦陽極化成を停止してから、次
の陽極化成を行う通電を開始する手順によることもでき
るし、一旦陽極化成を停止することなくすなわち通電を
停止することなく、連続して電流密度を変化させて行う
こともできる。In forming the above-mentioned porous layer,
When changing the current density from the formation of the surface layer to the formation of the intermediate porosity layer, it is possible to temporarily stop the anodization and then start the energization for the next anodization, or to perform the anodization once. The current density can be continuously changed without stopping, that is, without stopping energization.

【００５２】また、陽極化成を行う際は、光を遮断した
暗所で行うことが好ましい。これは、光を照射すると、
多孔質層の表面に凹凸が多くなり、結晶性の良好なエピ
タキシャル半導体膜を得ることが困難になることによ
る。Further, it is preferable to carry out the anodization in a dark place where light is shielded. This is when irradiated with light
This is because irregularities increase on the surface of the porous layer, and it becomes difficult to obtain an epitaxial semiconductor film having good crystallinity.

【００５３】なお、陽極化成されたシリコンの多孔質層
は、可視発光素子として利用できる。この場合、上記と
逆に光を照射しながら陽極化成することが好ましく、こ
れにより発光効率が上昇する。更に、酸化させると、波
長にブルーシフトが起こる。また、半導体基体は、ｐ型
でもｎ型でもよいが、不純物を導入しない高抵抗のもの
の方が好ましい。The anodized porous layer of silicon can be used as a visible light emitting device. In this case, it is preferable to perform anodization while irradiating light, contrary to the above, thereby increasing luminous efficiency. Further, when oxidized, a blue shift occurs in the wavelength. The semiconductor substrate may be p-type or n-type, but is preferably a high-resistance semiconductor with no impurity introduced.

【００５４】以上の工程により、表面（片面または両
面）に多孔質層が形成された半導体基板を得ることがで
きる。なお、多孔質層全体の膜厚は、特に制限されない
が、１〜５０μｍ、好ましくは３〜１５μｍ、通常８μ
ｍ程度の厚さとすることができる。多孔質層全体の厚さ
は、半導体基板をできる限り繰り返し使用できるように
するためにできるだけ薄くすることが好ましい。Through the above steps, a semiconductor substrate having a porous layer formed on the surface (one side or both sides) can be obtained. The thickness of the entire porous layer is not particularly limited, but is 1 to 50 μm, preferably 3 to 15 μm, usually 8 μm.
m. It is preferable that the thickness of the entire porous layer be as small as possible so that the semiconductor substrate can be used as repeatedly as possible.

【００５５】また、多孔質層上に、半導体膜を成膜する
に先立って、多孔質層をのアニールを行うことが好まし
い。このアニールは、水素ガス雰囲気中での熱処理、す
なわち水素アニールを挙げることができる。この水素ア
ニールを行うときは、多孔質層の表面に形成された自然
酸化膜の完全な除去、および多孔質層中の酸素原子を極
力除去することができ、多孔質層の表面が滑らかにな
り、良好な結晶性を有するエピタキシャル半導体膜を形
成することができる。同時にこの前処理によって、高多
孔率層と中間多孔率層との界面の強度を一層弱めること
ができて、エピタキシャル半導体膜の基板からの分離を
より容易に行うことができる。この場合の水素アニール
は、例えば９５０℃〜１１５０℃程度の温度範囲で行
う。Further, it is preferable to anneal the porous layer before forming the semiconductor film on the porous layer. The annealing may be a heat treatment in a hydrogen gas atmosphere, that is, a hydrogen annealing. When performing this hydrogen annealing, the natural oxide film formed on the surface of the porous layer can be completely removed, and oxygen atoms in the porous layer can be removed as much as possible, so that the surface of the porous layer becomes smooth. Thus, an epitaxial semiconductor film having good crystallinity can be formed. At the same time, the strength of the interface between the high porosity layer and the intermediate porosity layer can be further reduced by this pretreatment, and the epitaxial semiconductor film can be more easily separated from the substrate. The hydrogen annealing in this case is performed in a temperature range of about 950 ° C. to 1150 ° C., for example.

【００５６】また、水素アニールの前に、多孔質層を低
温酸化させると、多孔質層の内部は酸化されるので、水
素ガス雰囲気中での熱アニールを施しても多孔質層には
大きな構造変化が生じない。つまり、多孔質層の表面へ
の剥離層からの歪みが伝わりにくくなり、良質な結晶性
のエピタキシャル半導体膜を成膜することができる。こ
の場合の低温酸化は、例えばドライ酸化雰囲気中で４０
０℃で１時間程度で行うことができる。Further, if the porous layer is oxidized at a low temperature before the hydrogen annealing, the inside of the porous layer is oxidized. Therefore, even if the thermal annealing is carried out in a hydrogen gas atmosphere, the porous layer has a large structure. No change occurs. That is, strain from the peeling layer is less likely to be transmitted to the surface of the porous layer, and a high-quality crystalline epitaxial semiconductor film can be formed. The low temperature oxidation in this case is performed, for example, in a dry oxidizing atmosphere at
It can be performed at 0 ° C. for about 1 hour.

【００５７】そして、上述したように多孔質層表面に半
導体のエピタキシャル成長を行う。この半導体のエピタ
キシャル成長は、単結晶半導体基板の表面に形成された
多孔質層は、多孔質ながら結晶性を保っていることか
ら、この多孔質層上へのエピタキシャル成長は可能であ
る。この多孔質層表面へのエピタキシャル成長は、例え
ばＣＶＤ法により、例えば７００℃〜１１００℃の温度
で行うことができる。Then, as described above, the semiconductor is epitaxially grown on the surface of the porous layer. In the epitaxial growth of this semiconductor, since the porous layer formed on the surface of the single crystal semiconductor substrate maintains the crystallinity while being porous, the epitaxial growth on the porous layer is possible. The epitaxial growth on the surface of the porous layer can be performed by, for example, a CVD method at a temperature of, for example, 700C to 1100C.

【００５８】また、上述した水素アニール、および半導
体のエピタキシャル成長のいずれにおいても、半導体基
体を所定の基体温度に加熱する方法としては、いわゆる
サセプタ加熱方式によることもできるし、半導体基体自
体に直接電流を流して加熱する通電加熱方式等を採るこ
とができる。Further, in both the hydrogen annealing and the epitaxial growth of the semiconductor described above, a method of heating the semiconductor substrate to a predetermined substrate temperature can be a so-called susceptor heating method, or a current can be directly applied to the semiconductor substrate itself. An electric heating method of flowing and heating can be adopted.

【００５９】多孔質層上に成長させる半導体膜は、前述
したように、単層半導体膜とすることも複数の半導体層
の積層による複層半導体膜とすることができる。また、
この半導体膜は半導体基体と同じ物質でもよいし、異な
る物質でもよい。例えば、単結晶Ｓｉ半導体基体を用
い、その表面に形成した多孔質層にＳｉ、あるいはＧａ
Ａｓ等の化合物半導体、またはシリコン化合物、例えば
Ｓｉ1-y Ｇｅy をエピタキシャル成長するとか、これら
を適宜組み合わせ積層する等、種々のエピタキシャル成
長を行うことができる。The semiconductor film grown on the porous layer may be a single-layer semiconductor film or a multi-layer semiconductor film formed by laminating a plurality of semiconductor layers, as described above. Also,
This semiconductor film may be the same substance as the semiconductor substrate or may be a different substance. For example, a single crystal Si semiconductor substrate is used, and a porous layer formed on the surface thereof is made of Si or Ga.
Various kinds of epitaxial growth can be performed by epitaxially growing a compound semiconductor such as As or a silicon compound, for example, Si 1-y Ge y , or stacking them in an appropriate combination.

【００６０】一方、化合物半導体による薄膜半導体を形
成する場合においては、半導体基体として化合物半導体
基体を用いることができ、この場合においてもこれに陽
極化成を行えば、同様に表面に多孔質層を有する半導体
基体を構成することができる。そして、その多孔質層上
に化合物半導体をエピタキシャル成長させれば、例えば
Ｓｉ半導体基体上に化合物半導体をエピタキシャル成長
させる場合よりも格子不整合を小さくすることができる
ことから良好な結晶性をもつ薄膜化合物半導体を形成す
ることができる。On the other hand, in the case of forming a thin film semiconductor of a compound semiconductor, a compound semiconductor substrate can be used as a semiconductor substrate, and in this case also, if anodization is performed on this, a porous layer is similarly formed on the surface. A semiconductor substrate can be constructed. When a compound semiconductor is epitaxially grown on the porous layer, a lattice mismatch can be reduced as compared with, for example, the case where the compound semiconductor is epitaxially grown on a Si semiconductor substrate. Therefore, a thin film compound semiconductor having good crystallinity can be obtained. Can be formed.

【００６１】また、半導体膜には、その成長に際してｎ
型もしくはｐ型の不純物を導入することができる。ある
いは、半導体膜の成膜後に、イオン注入、拡散等によっ
て不純物の導入を全面もしくは選択的に行うこともでき
る。この場合、その使用目的に応じて、導電型、不純物
の濃度、種類の選択がなされる。In addition, the semiconductor film has n
Type or p-type impurities can be introduced. Alternatively, after the semiconductor film is formed, the introduction of impurities can be performed entirely or selectively by ion implantation, diffusion, or the like. In this case, the conductivity type, impurity concentration, and type are selected according to the purpose of use.

【００６２】また、半導体膜の厚さも、薄膜半導体の用
途に応じて適宜選択することができる。例えば、半導体
集積回路を薄膜半導体に形成する場合、半導体素子の動
作層は数μｍ程度の厚さであるので、例えば５μｍ程度
の厚さに形成することができる。Also, the thickness of the semiconductor film can be appropriately selected according to the application of the thin film semiconductor. For example, when a semiconductor integrated circuit is formed on a thin film semiconductor, the operating layer of the semiconductor element has a thickness of about several μm, and thus can be formed to a thickness of about 5 μm, for example.

【００６３】上述のようにして得られたエピタキシャル
半導体膜の表面には、やや凹凸があり、このエピタキシ
ャル半導体膜に対する回路素子もしくは集積回路の形成
工程で行われる例えばフォトリソグラフィ工程における
フォトレジストに対する露光処理での露光装置のマスク
合わせの精度が低下するなどの不都合が生じる場合は、
エピタキシャル半導体膜表面を研磨することが好まし
い。この場合、多孔質層が脆く、弱くなっているので、
この多孔質層に負担がかからない弱い研磨を行う。The surface of the epitaxial semiconductor film obtained as described above has some irregularities, and the photoresist is exposed in a photolithography process, for example, which is performed in the process of forming a circuit element or an integrated circuit for the epitaxial semiconductor film. In case of inconvenience such as decrease of accuracy of mask alignment of exposure equipment in
It is preferable to polish the surface of the epitaxial semiconductor film. In this case, since the porous layer is brittle and weak,
Weak polishing is performed so as not to burden the porous layer.

【００６４】次に、回路素子もしくは集積回路を、エピ
タキシャル半導体膜に形成する。例えばＤＲＡＭ（Dyna
mic Random Access Memory）や、ＣＭＯＳ（Complement
aryMatal Oxide Semiconductor ）など、半導体素子、
あるいはこれらの素子を組み合わせた集積回路を形成す
る。これら回路素子もしくは集積回路は、通常一般の半
導体製造技術によることができる。その製造は、例えば
拡散炉、イオン注入装置、露光装置、ＣＶＤ（化学的気
相成長）装置、スパッタ装置、洗浄装置、ドライエッチ
ング装置、エピタキシャル成長装置等を使用して半導体
基体に形成できる全ての回路素子もしくは集積回路に適
用できる。また、回路素子もしくは集積回路としては例
えば、ダイオードなどの個別半導体、デジタルまたはア
ナログＩＣ、フラッシュメモリ等その種類を問わない。Next, a circuit element or an integrated circuit is formed on the epitaxial semiconductor film. For example, DRAM (Dyna
mic Random Access Memory) and CMOS (Complement
aryMatal Oxide Semiconductor)
Alternatively, an integrated circuit in which these elements are combined is formed. These circuit elements or integrated circuits can be generally formed by general semiconductor manufacturing techniques. For its manufacture, for example, all circuits that can be formed on a semiconductor substrate using a diffusion furnace, an ion implantation apparatus, an exposure apparatus, a CVD (chemical vapor deposition) apparatus, a sputtering apparatus, a cleaning apparatus, a dry etching apparatus, an epitaxial growth apparatus, etc. It can be applied to devices or integrated circuits. The circuit element or integrated circuit may be of any type such as an individual semiconductor such as a diode, a digital or analog IC, or a flash memory.

【００６５】このように、半導体膜に回路素子もしくは
集積回路が形成された薄膜半導体装置は、その全体を絶
縁層によって被覆しておくことが好ましい。As described above, it is preferable that the whole thin film semiconductor device in which the circuit element or the integrated circuit is formed on the semiconductor film is covered with the insulating layer.

【００６６】このように、回路素子もしくは集積回路を
形成して後、この半導体膜、すなわち薄膜半導体装置
に、支持基板を接合する。この支持基板は、例えば樹脂
基板、ガラス基板、金属基板、セラミック基板などその
種類に制限はない。例えば、ＩＣカードを構成するフレ
キシブル基板やカバーシートなどに貼り付け、ＩＣカー
ドを構成するようにしてもよい。また、支持基板にも、
回路素子もしくは集積回路を形成することもできるもの
であり、プリント基板等によって構成することができ
る。この支持基板の接合方法は、例えば接着剤、半田、
粘着材等による接合によることができ、その接合強度
は、後に行う多孔質層を介しての剥離強度以上の接合強
度、すなわち剥離に要する力で接合が破壊することのな
い程度の接合強度とされ、この支持基板と半導体膜とが
一体化して、半導体基体から半導体膜を剥がすことがで
きる程度の接着強度を示す接合剤が用いられる。After forming the circuit element or the integrated circuit as described above, the supporting substrate is bonded to the semiconductor film, that is, the thin film semiconductor device. The type of the support substrate is not limited, such as a resin substrate, a glass substrate, a metal substrate, and a ceramic substrate. For example, the IC card may be configured by being attached to a flexible substrate, a cover sheet, or the like that configures the IC card. Also on the support substrate,
A circuit element or an integrated circuit can also be formed, and can be constituted by a printed board or the like. The method of bonding the support substrate includes, for example, an adhesive, solder,
Bonding with an adhesive material or the like can be performed, and the bonding strength is a bonding strength equal to or higher than the peeling strength through the porous layer performed later, that is, a bonding strength that does not break the bonding by the force required for peeling. A bonding agent is used which has such an adhesive strength that the supporting substrate and the semiconductor film are integrated and the semiconductor film can be peeled off from the semiconductor substrate.

【００６７】このようにして、支持基板と半導体膜とを
一体化させた後、これを半導体基体から多孔質層を介し
て、すなわち多孔質層内部での破壊、半導体基体の界面
（本発明でいう半導体基体の界面とは、半導体基体の多
孔質化された部分とされていない半導体基体）との界面
での破壊によって剥離させる。この剥離は、高多孔質層
を有する多孔質層においては、その高多孔質層で容易に
分離する。In this way, after the supporting substrate and the semiconductor film are integrated, this is broken from the semiconductor substrate through the porous layer, that is, inside the porous layer, at the interface of the semiconductor substrate (in the present invention). The interface of the semiconductor substrate is peeled off by destruction at the interface between the porous portion of the semiconductor substrate and the semiconductor substrate which is not formed. In the porous layer having the highly porous layer, this peeling is easily separated at the highly porous layer.

【００６８】このようにして剥離のなされた半導体膜
の、半導体基体からの剥離面には、多孔質層が残存して
いる場合があり、この多孔質層は、必要により、研磨、
エッチングなどでこれを除去する。また、除去せずにそ
のままでもよい。あるいは、剥離面の保護のために、保
護膜を被着するとか、保護基板例えば樹脂基板を貼り合
わせてもよい。A porous layer may remain on the surface of the semiconductor film thus peeled off from the semiconductor substrate. This porous layer may be polished or, if necessary,
This is removed by etching or the like. Further, it may be as it is without being removed. Alternatively, a protective film may be attached or a protective substrate such as a resin substrate may be bonded to protect the peeled surface.

【００６９】以上のように製造された薄膜半導体装置
は、極めて薄い半導体膜による薄膜半導体に回路素子も
しくは集積回路が形成されたもので、フレキシブルで、
かつ薄いという特性を利用して、例えばＩＣカードをは
じめとして、携帯機器等の電子機器に応用が可能であ
り、近年の軽薄短小に適応したものである。The thin-film semiconductor device manufactured as described above is a thin-film semiconductor having an extremely thin semiconductor film on which circuit elements or integrated circuits are formed, and is flexible and
Moreover, by utilizing the characteristic of being thin, it can be applied to electronic devices such as portable devices such as IC cards, and is adapted to the recent light, thin, short and small sizes.

【００７０】一方、分離された半導体基体は、その表面
を研磨して再び使用可能である。例えば１回の薄膜半導
体装置の製作に消費される基板の厚さは約３〜２０μｍ
程度であるため、１０回の繰り返し使用でも消費される
厚さは約３０〜２００μｍである。そのため、高価な単
結晶の半導体基体を繰り返し使用できるので、本発明方
法は、極めて低コスト、かつ低エネルギーで薄膜半導体
装置を製造することができる。なお、半導体基体表面に
消費した分のエピタキシャル成長を行えば、永久に同一
の半導体基体を用いることができ、更に低コスト、低エ
ネルギーで薄膜半導体装置を製造することができる。On the other hand, the separated semiconductor substrate can be reused after polishing its surface. For example, the thickness of the substrate consumed for manufacturing a thin film semiconductor device once is about 3 to 20 μm.
The thickness consumed is about 30 to 200 μm even after repeated use 10 times. Therefore, since an expensive single crystal semiconductor substrate can be repeatedly used, the method of the present invention can manufacture a thin film semiconductor device with extremely low cost and low energy. If epitaxial growth is performed on the surface of the semiconductor substrate, the same semiconductor substrate can be used forever, and a thin-film semiconductor device can be manufactured at lower cost and lower energy.

【００７１】次に、本発明の実施例を挙げて説明する。
しかしながら、本発明は、この実施例に限定されるもの
ではない。Next, examples of the present invention will be described.
However, the invention is not limited to this embodiment.

【００７２】〔実施例１〕図２および図３はこの実施例
の工程図を示す。先ず、高濃度にボロンがドープされ
て、比抵抗が例えば０．０１〜０．０２Ωｃｍ）とされ
た単結晶Ｓｉによるウエファ状の半導体基体１１を用意
した（図２Ａ）。。そして、この半導体基体１１の表面
を陽極化成して半導体基体１１の表面に多孔質層を形成
した。この実施例においては、図１で説明した２槽構造
の陽極化成装置を用いて陽極化成を行った。すなわち、
第１および第２の各槽１Ａおよび１Ｂ間に単結晶Ｓｉに
よる半導体基体１１を配置し、両槽１Ａおよび１Ｂに
は、共にＨＦ：Ｃ2 Ｈ5 ＯＨ＝１：１を注入した。そし
て、これら各電解溶液槽１Ａおよび１Ｂの電解溶液４中
に浸漬配置したＰｔ電極３Ａおよび３Ｂ間に直流電源２
によって電流を流した。[Embodiment 1] FIGS. 2 and 3 are process diagrams of this embodiment. First, a wafer-shaped semiconductor substrate 11 made of single crystal Si doped with high concentration boron and having a specific resistance of, for example, 0.01 to 0.02 Ωcm was prepared (FIG. 2A). . Then, the surface of the semiconductor substrate 11 was anodized to form a porous layer on the surface of the semiconductor substrate 11. In this example, anodization was performed using the anodizing apparatus having the two-tank structure described with reference to FIG. That is,
A semiconductor substrate 11 made of single crystal Si was placed between the first and second tanks 1A and 1B, and HF: C 2 H 5 OH = 1: 1 was injected into both tanks 1A and 1B. A DC power source 2 is connected between the Pt electrodes 3A and 3B immersed in the electrolytic solution 4 of the electrolytic solution tanks 1A and 1B.
Caused the current to flow.

【００７３】まず、電流密度を、１ｍＡ／ｃｍ2 の低電
流として、これを８分間通電させた。これにより、口径
が小さい微細孔を有し、緻密な多孔率が１６％で厚さが
１．７μｍの多孔質層を構成する表面層１２Ｓが形成さ
れた（図２Ｂ）。多孔質層の表面における微細孔が小さ
いと、後に行うＨ2 アニールによって多孔質層の表面が
より平坦で滑らかになり、後にこれの上にエピタキシャ
ル成長するＳｉエピタキシャル半導体膜の結晶性がより
向上するという効果がある。その後、一旦通電を停止す
る。次に、電流密度を７ｍＡ／ｃｍ2 として、８分間の
通電を行った。このようにすると、表面層１２Ｓ下に、
この表面層に比し多孔率が大きい、多孔率２６％で厚さ
６．３μｍの中間多孔率層１２Ｍが形成された（図２
Ｃ）。その後、再び通電を停止する。次に、電流密度を
２００ｍＡ／ｃｍ2 に上げて３秒間の通電を行った。こ
のようにすると、中間多孔率層１２Ｍの内部に、すなわ
ち中間多孔率層１２Ｍによって上下から挟み込まれるよ
うに、表面層１２Ｓおよび中間多孔率層１２Ｍに比して
高い多孔率約６０％で厚さ約０．０５μｍの高多孔率層
１２Ｈが形成される（図２Ｄ）。このようにして、表面
層１２Ｓと、中間多孔率層１２Ｍと、高多孔率層１２Ｈ
とによる多孔質層１２が形成される。First, the current density was set to a low current of 1 mA / cm 2 , and this was energized for 8 minutes. As a result, a surface layer 12S having fine pores with a small diameter, a dense porosity of 16% and a thickness of 1.7 μm, which constitutes a porous layer, was formed (FIG. 2B). If the micropores on the surface of the porous layer are small, the surface of the porous layer becomes flatter and smoother by the H 2 annealing performed later, and the crystallinity of the Si epitaxial semiconductor film epitaxially grown later on the porous layer is further improved. effective. Thereafter, the energization is temporarily stopped. Next, the current density was set to 7 mA / cm 2 and energization was performed for 8 minutes. By doing this, under the surface layer 12S,
An intermediate porosity layer 12M having a porosity of 26% and a thickness of 6.3 μm having a porosity larger than that of the surface layer was formed (FIG. 2).
C). Thereafter, the energization is stopped again. Next, the current density was increased to 200 mA / cm 2 , and energization was performed for 3 seconds. By doing so, the thickness of the inner surface of the intermediate porosity layer 12M is about 60%, which is higher than that of the surface layer 12S and the intermediate porosity layer 12M so as to be sandwiched between the intermediate porosity layer 12M from above and below. A high porosity layer 12H of about 0.05 μm is formed (FIG. 2D). Thus, the surface layer 12S, the intermediate porosity layer 12M, and the high porosity layer 12H
To form the porous layer 12.

【００７４】このように形成された多孔質層１２は、中
間多孔率層１２Ｍと高多孔率層１２Ｈとの多孔率が大き
く相違するので、これら界面および界面近傍に大きな歪
が生じ、この付近の強度が極端に弱くなる。しかしなが
ら、この歪は、高多孔率層１２Ｈと表面層１２Ｓとの間
に中間多孔率層１２Ｍが存在することによって、これが
バッファーとして作用し、この歪みにより影響を大きく
受けやすい多孔質層の表面への歪みの影響を緩和するこ
とができる。したがって、この歪みによって、後に多孔
質層上に行うエピタキシャル成長の結晶性への影響を効
果的に回避できる。In the porous layer 12 thus formed, the porosities of the intermediate porosity layer 12M and the high porosity layer 12H are largely different from each other, so that a large strain is generated at the interface and in the vicinity of the interface. The strength becomes extremely weak. However, this distortion is caused by the presence of the intermediate porosity layer 12M between the high porosity layer 12H and the surface layer 12S, which acts as a buffer and causes the surface of the porous layer to be greatly affected by the distortion. Can be reduced. Therefore, the influence of the strain on the crystallinity of the epitaxial growth performed later on the porous layer can be effectively avoided.

【００７５】その後、後に行うエピタキシャル成長がな
される常圧Ｓｉエピタキシャル成長装置において、多孔
質層１２を有する半導体基体１１を、Ｈ2 雰囲気中で１
１００℃の加熱すなわちアニール処理を行った。このア
ニールは、室温から１１００℃まで約２０分掛けて昇温
し、１１００℃で約３０分間のアニールを行った。この
Ｈ2 アニールにより、口径の小さい微細孔による表面層
が平坦で滑らかになる。同時に、多孔質層１２の内部で
は、中間多孔率層１２Ｍと、高多孔率層１２Ｈの界面付
近において、分離強度が、よりいっそう弱くなった。Then, in a normal pressure Si epitaxial growth apparatus for performing epitaxial growth which will be performed later, the semiconductor substrate 11 having the porous layer 12 is set to 1 in H 2 atmosphere.
Heating at 100 ° C., ie, annealing was performed. In this annealing, the temperature was raised from room temperature to 1100 ° C. over about 20 minutes, and annealing was performed at 1100 ° C. for about 30 minutes. By the H 2 annealing, the surface layer formed by the small holes having a small diameter becomes flat and smooth. At the same time, inside the porous layer 12, the separation strength was further reduced near the interface between the intermediate porosity layer 12M and the high porosity layer 12H.

【００７６】その後、Ｈ2 アニールを行った常圧Ｓｉエ
ピタキシャル成長装置において、多孔質層１２上すなわ
ち表面層１２Ｓ上にＳｉのエピタキシャル成長を行って
Ｓｉ半導体膜１３を形成した（図３Ｅ）。このエピタキ
シャル成長は、先のＨ2 雰囲気中アニール温度の１１０
０℃から１０３０℃まで降温して、ＳｉＨ4 ガスを用い
たＳｉエピタキシャル成長を１７分間行った。これより
多孔質層１２上に結晶性に優れた、厚さ約５μｍのＳｉ
エピタキシャル半導体膜１３が形成された。Then, Si was epitaxially grown on the porous layer 12, that is, the surface layer 12S, in the atmospheric pressure Si epitaxial growth apparatus subjected to H 2 annealing to form the Si semiconductor film 13 (FIG. 3E). This epitaxial growth is performed at the annealing temperature of 110 in the H 2 atmosphere.
The temperature was lowered from 0 ° C. to 1030 ° C., and Si epitaxial growth using SiH 4 gas was performed for 17 minutes. Thus, the Si layer having excellent crystallinity and a thickness of about 5 μm is formed on the porous layer 12.
The epitaxial semiconductor film 13 was formed.

【００７７】このとき、Ｓｉエピタキシャル半導体膜１
３表面に、凹凸があるときは、この表面を研磨する。高
多孔率層１２Ｈは、上述した歪と、これが高多孔率をも
っていわば霜柱状とされて脆弱化されて分離強度が非常
に弱くなっているので、これを破損することがないよう
に、弱い力での研磨を行った。これによって、エピタキ
シャル半導体膜１３の表面はより平坦になった。このよ
うにしたことによって、例えば露光装置のマスク合わせ
において、より高精度に行うことができる。At this time, the Si epitaxial semiconductor film 1
3 If the surface has irregularities, this surface is polished. The high porosity layer 12H has the above-described strain and a weak force to prevent the porosity of the layer from becoming frost columnar and weakened with a high porosity so that the separation strength is very weak. Was polished. Thereby, the surface of the epitaxial semiconductor film 13 became flatter. By doing so, for example, mask alignment of the exposure apparatus can be performed with higher accuracy.

【００７８】このようにしてエピタキシャル成長された
エピタキシャル半導体膜１３に、通常の半導体製造プロ
セスによって、回路素子もしくは集積回路を形成して、
集積回路の構成体１００を得る（図３Ｆ）。図示の例で
は、ＭＯＳ−ＦＥＴ（絶縁ゲート電界効果型トランジス
タ）によるＣＭＯＳ（Complementary ＭＯＳ) を有する
集積回路を形成した場合で、この場合、エピタキシャル
半導体膜１３の素子間分離を行うべき部分に、局部的酸
化いわゆる LOCOS（Local Oxidation of Silicon）によ
って分離絶縁層５１を形成した。そして、ＭＯＳ−ＦＥ
Ｔの形成部に例えばエピタキシャル半導体膜１３の表面
熱酸化によってゲート絶縁膜５２を形成し、これの上に
ゲート電極５３を形成する。このゲート電極５３の形成
は、例えばＣＶＤ（化学的気相成長）法によって多結晶
Ｓｉを全面的に形成し、フォトリソグラフィによるパタ
ーンエッチングによってこれを所要のパターンとしてゲ
ート電極５３を形成する。次に、半導体膜１３のゲート
電極５３下の両側に、このゲート電極５３をマスクとし
て比較的低濃度にｐ型もしくはｎ型の不純物をイオン注
入して低濃度のソースおよびドレイン領域を形成する。
その後、ゲート電極５３の側面に例えばＳｉＯ2 による
サイドウオール５４を周知の方法で形成する。そして、
このサイドウオール５４を含んでゲート電極５３をマス
クにその両側に同様のｐ型もしくはｎ型の不純物を高濃
度にイオン注入して、これによって形成した高濃度のソ
ースおよびドレイン領域と、先に形成した低濃度のソー
スおよびドレイン領域とによって、ソースおよびドレイ
ン領域とする半導体領域５５を形成する。このようにし
てＬＤＤ（Lightly Doped Drain)型ＭＯＳ−ＦＥＴを形
成する。On the epitaxial semiconductor film 13 thus epitaxially grown, a circuit element or an integrated circuit is formed by an ordinary semiconductor manufacturing process,
An integrated circuit structure 100 is obtained (FIG. 3F). In the illustrated example, an integrated circuit having a CMOS (Complementary MOS) by a MOS-FET (insulated gate field effect transistor) is formed. In this case, a portion of the epitaxial semiconductor film 13 to be subjected to element isolation is locally formed. The isolation insulating layer 51 was formed by so-called LOCOS (Local Oxidation of Silicon). And MOS-FE
A gate insulating film 52 is formed in the T formation portion by, for example, surface thermal oxidation of the epitaxial semiconductor film 13, and a gate electrode 53 is formed thereon. The gate electrode 53 is formed by forming polycrystalline Si on the entire surface by, for example, a CVD (Chemical Vapor Deposition) method, and performing pattern etching by photolithography to form the gate electrode 53 into a desired pattern. Then, on both sides of the semiconductor film 13 below the gate electrode 53, p-type or n-type impurities are ion-implanted at a relatively low concentration using the gate electrode 53 as a mask to form low-concentration source and drain regions.
Thereafter, a sidewall 54 of, for example, SiO 2 is formed on the side surface of the gate electrode 53 by a known method. And
Using the gate electrode 53 as a mask including the sidewall 54, similar p-type or n-type impurities are ion-implanted at high concentration on both sides thereof, and the high-concentration source and drain regions formed by this are formed first. The low-concentration source and drain regions thus formed form a semiconductor region 55 serving as a source and drain region. In this way, an LDD (Lightly Doped Drain) type MOS-FET is formed.

【００７９】その後、全面的に例えばＳｉＯ2 による第
１の層間絶縁層５６を堆積し、平坦化した後、これの上
に第１の配線層５７を形成する。この第１の配線層５７
は、第１の層間絶縁層５６に穿設したコンタクトホール
を通じて、回路素子の所定の半導体領域５５に電気的に
コンタクトする。さらに、全面的に、例えばＳｉＯ2に
よる第２の層間絶縁層５８を形成し、これの上に第２の
配線層５９を形成する。この第２の配線層５９は、第２
の層間絶縁層５８に穿設したコンタクトホールを通じ
て、例えば下層の第１の配線層の所定部に電気的にコン
タクトする。After that, a first interlayer insulating layer 56 made of, for example, SiO 2 is deposited on the entire surface and planarized, and then a first wiring layer 57 is formed thereon. This first wiring layer 57
Electrically contact a predetermined semiconductor region 55 of the circuit element through a contact hole formed in the first interlayer insulating layer 56. Further, a second interlayer insulating layer 58 of, for example, SiO 2 is formed on the entire surface, and a second wiring layer 59 is formed thereon. This second wiring layer 59 is
Through a contact hole formed in the interlayer insulating layer 58, for example, a predetermined portion of the lower first wiring layer is electrically contacted.

【００８０】このように、半導体膜１３に形成した集積
回路を、半導体基体１１から分離する。まず、接着剤６
０を介して例えばフレキシブル樹脂基板よりなる支持基
板６１を集積回路が形成された半導体膜１３上、したが
って、第２の配線層５９が形成された第２の層間絶縁層
５８上に接合すなわち貼着する（図３Ｇ）。このときの
支持基板６１の接着強度は、多孔質層１２による半導体
基体１１からの分離強度よりも強い強度、すなわち分離
に際して支持基板６１に剥離が生じない程度の接着強度
とする。Thus, the integrated circuit formed on the semiconductor film 13 is separated from the semiconductor substrate 11. First, the adhesive 6
A support substrate 61 made of, for example, a flexible resin substrate is bonded or adhered to the semiconductor film 13 on which the integrated circuit is formed, that is, on the second interlayer insulating layer 58 on which the second wiring layer 59 is formed via (Fig. 3G). The adhesive strength of the supporting substrate 61 at this time is stronger than the separating strength of the porous layer 12 from the semiconductor substrate 11, that is, the adhesive strength to the extent that the supporting substrate 61 is not peeled during the separation.

【００８１】次に、半導体基体１１と支持基板６１との
間に両者を引き離す方向の外力を与える。このようにす
ると、前述したように弱い強度とされた多孔質層１２の
高多孔率層１２Ｈもしくはその近傍で分離が生じ、半導
体基体１１から支持基板６１とともに集積回路が形成さ
れた半導体膜１３が剥離する（図４Ｈ）。Next, an external force is applied between the semiconductor substrate 11 and the support substrate 61 in a direction separating them. By doing so, separation occurs in the high-porosity layer 12H of the porous layer 12 having weak strength as described above or in the vicinity thereof, and the semiconductor film 13 on which the integrated circuit is formed from the semiconductor substrate 11 together with the supporting substrate 61. It is peeled off (FIG. 4H).

【００８２】この場合の、半導体膜１３と、半導体基体
１１との分離面は、多孔質層１２が残存するが、この面
に樹脂膜を塗布することによって裏面の保護を行う保護
膜６２を形成する（図４Ｉ）。In this case, the porous layer 12 remains on the separation surface between the semiconductor film 13 and the semiconductor substrate 11, and a protective film 62 for protecting the back surface is formed by applying a resin film to this surface. (Fig. 4I).

【００８３】このようにすると、フレキシブルな基板６
１に、薄膜に形成されたことによってフレキシブルなエ
ピタキシャル半導体膜１３による単結晶Ｓｉ集積回路が
形成され、全体としてフレキシブルな目的とする薄膜半
導体装置この例では薄膜半導体集積回路を得ることがで
きた。In this way, the flexible substrate 6
1, the single crystal Si integrated circuit is formed by the flexible epitaxial semiconductor film 13 by being formed into a thin film, and the thin film semiconductor device which is flexible as a whole can obtain the thin film semiconductor integrated circuit in this example.

【００８４】分離して残された単結晶Ｓｉ半導体基体１
１は、再び上述したと同様な方法を採って薄膜半導体装
置を得るための半導体基体として用いることができる。
あるいは、この薄膜半導体装置の繰り返し製造によって
半導体基体１１の厚さが薄くなった場合には、これ自体
に回路素子もしくは集積回路を形成する薄膜半導体とし
て用いることができる。Single crystal Si semiconductor substrate 1 left after separation
1 can be used as a semiconductor substrate for obtaining a thin film semiconductor device by adopting the same method as described above.
Alternatively, when the thickness of the semiconductor substrate 11 is reduced by repeated manufacturing of this thin film semiconductor device, it can be used as a thin film semiconductor for forming a circuit element or an integrated circuit on itself.

【００８５】〔実施例２〕この実施例においては、図５
にその概略斜視図を示すように、光透過性樹脂によるＩ
Ｃカードを構成する支持基板７０上に、それぞれ薄膜半
導体による薄膜集積回路７１と薄膜太陽電池７２とが形
成されてなるＩＣカードを製造する場合である。[Embodiment 2] In this embodiment, FIG.
As shown in the schematic perspective view in FIG.
This is a case of manufacturing an IC card in which a thin film integrated circuit 71 made of a thin film semiconductor and a thin film solar cell 72 are respectively formed on a support substrate 70 which constitutes a C card.

【００８６】この場合、先ず薄膜半導体集積回路装置７
０を構成する集積回路の構成体と、太陽電池７２を構成
する太陽電池の構成体とを作製する。集積回路の構成体
は、図３Ｆで示した集積回路の構成体１００によって構
成することができる。すなわち、この構成体１００の製
造方法は、実施例１において図２〜図３Ｆで説明したと
同様の方法によって得ることができるので重複説明を省
略する。しかしながら、この実施例のＩＣカードにおい
ては、集積回路の構成体１００は、そのエピタキシャル
半導体膜１３には、実施例１で説明したＣＭＯＳによる
集積回路に代えてＩＣカード用の集積回路、フラッシュ
メモリなどの回路が形成される。In this case, first, the thin film semiconductor integrated circuit device 7
The integrated circuit structure that constitutes the 0 and the solar cell structure that constitutes the solar cell 72 are produced. The integrated circuit structure can be formed by the integrated circuit structure 100 shown in FIG. 3F. That is, the manufacturing method of the structural body 100 can be obtained by the same method as that described in Example 1 with reference to FIGS. However, in the IC card of this embodiment, in the integrated circuit structure 100, the epitaxial semiconductor film 13 has an integrated circuit for IC card, a flash memory, etc. instead of the CMOS integrated circuit described in the first embodiment. Circuit is formed.

【００８７】一方、太陽電池の構成体の製造方法を、図
６〜図８の工程図を参照して説明する。この場合におい
ても、高濃度にボロンＢがドープされて、比抵抗が例え
ば０．０１〜０．０２Ωｃｍとされた単結晶Ｓｉによる
ウエファ状の半導体基体１１を用意した。On the other hand, a method of manufacturing a solar cell structure will be described with reference to the process diagrams of FIGS. Also in this case, a wafer-shaped semiconductor substrate 11 made of single crystal Si doped with boron B at a high concentration and having a specific resistance of 0.01 to 0.02 Ωcm was prepared.

【００８８】そして、この場合においても、図１で説明
した２槽構造の陽極化成装置を用いて、第１および第２
の槽１Ａおよび１Ｂに共にＨＦ：Ｃ2 Ｈ5 ＯＨ＝１：１
の電解溶液４を注入し、各電解溶液槽１Ａおよび１Ｂの
電解溶液４中に浸漬配置したＰｔ電極３Ａおよび３Ｂ間
に直流電源２によって電流を流した。Also in this case, the first and second anodizing devices having the two-chamber structure described in FIG. 1 are used.
HF: C 2 H 5 OH = 1: 1 in both tanks 1A and 1B
Of the electrolytic solution 4 was injected, and a current was passed by the DC power supply 2 between the Pt electrodes 3A and 3B which were immersed in the electrolytic solution 4 of the electrolytic solution tanks 1A and 1B.

【００８９】先ず、電流密度１ｍＡ／ｃｍ2 で８分間通
電して表面層１２Ｓを形成した（図６Ａ）。一旦通電を
停止して後、電流密度７ｍＡ／ｃｍ2 で８分間通電して
中間多孔率層１２Ｍを形成した（図６Ｂ）。更に、一旦
通電を停止して後、２００ｍＡ／ｃｍ2 を３秒間通電し
た。このようにすると、中間多孔率層１２Ｍ内に高多孔
率層１２Ｈが形成された（図６Ｃ）。このようにして、
表面層１２Ｓと、中間多孔率層１２Ｍと、高多孔率層１
２Ｈとによる多孔質層１２が形成される。First, the surface layer 12S was formed by applying current at a current density of 1 mA / cm 2 for 8 minutes (FIG. 6A). After the current supply was stopped once, the current supply was carried out at a current density of 7 mA / cm 2 for 8 minutes to form an intermediate porosity layer 12M (FIG. 6B). Further, the current supply was stopped once, and then 200 mA / cm 2 was supplied for 3 seconds. In this way, the high porosity layer 12H was formed in the intermediate porosity layer 12M (FIG. 6C). In this way,
Surface layer 12S, intermediate porosity layer 12M, and high porosity layer 1
The porous layer 12 is formed by 2H.

【００９０】この多孔質層１２の形成後、実施例２で説
明したと同様の方法によって、常圧Ｓｉエピタキシャル
成長装置内でＨ2 雰囲気中でのアニールを行う。このよ
うにすると、多孔質層１２の表面層１２Ｓを滑らかとさ
れ、また、多孔質層１２内部の中間多孔率層１２Ｍと、
高多孔率層１２Ｈとの界面付近における強度の脆弱化が
なされる。After the formation of this porous layer 12, annealing is carried out in a H 2 atmosphere in an atmospheric pressure Si epitaxial growth apparatus by the same method as described in Example 2. By doing so, the surface layer 12S of the porous layer 12 is made smooth, and the intermediate porosity layer 12M inside the porous layer 12 is
Strength is weakened near the interface with the high porosity layer 12H.

【００９１】図１７および図１８は、この実施例におけ
る多孔質層の中間多孔質層１２Ｍと高多孔質層１２Ｈと
に渡る断面の上述のＨ2 の雰囲気中のアニールを行う前
と、行った後の各１０万倍の顕微鏡写真に基く模式図
で、これらを比較して明らかなようにＨ2 中アニールに
よって結晶粒の成長が生じ、特に高多孔質層１２Ｈにお
いては孔部の拡大成長が著しく生じて、霜柱状（図１８
では柱が存在しない部分での断面を示している）の極め
て粗なる層を形成し、この部分における脆弱性が著しく
なる。FIG. 17 and FIG. 18 were performed before and after annealing in the above-described atmosphere of H 2 of the cross section of the porous layer in this example, which crossed over the intermediate porous layer 12M and the highly porous layer 12H. In the schematic diagrams based on the subsequent 100,000-times micrographs, it is clear from comparison between them that crystal grain growth occurs due to annealing in H 2 , and especially in the highly porous layer 12H, enlarged growth of pores occurs. Significantly, the frost column (Fig. 18
Shows a cross section at a portion where no pillar exists), and an extremely rough layer is formed, and the brittleness becomes remarkable at this portion.

【００９２】その後、アニールを行った常圧Ｓｉエピタ
キシャル成長装置に、ＳｉＨ4 ガスとＢ2 Ｈ6 ガスとを
用いたエピタキシャル成長を２分間行って、厚さ０．５
μｍの、ボロンＢが１０19atoms/cm3 にドープされたｐ
+ Ｓｉによる第１のエピタキシャル成長による第１の半
導体層１３１を形成し、次に、Ｂ2 Ｈ6 ガスの流量を変
更して、Ｓｉエピタキシャル成長を１７分間行って、厚
さ５μｍの、ボロンＢが１０16atoms/cm3 にドープされ
た低濃度のｐ- Ｓｉによる第２のエピタキシャル成長に
よる第２の半導体層１３２を形成し、更にＢ2 Ｈ6 ガス
に換えてＰＨ3ガスを供給して、エピタキシャル成長を
２分間行って、ｐ- エピタキシャル半導体層１３２上
に、リンＰが１０19atoms/cm3 の高濃度にドープされた
ｎ+ Ｓｉによる第３のエピタキシャル成長による第３の
半導体層１３３を形成して、第１〜第３の半導体層１３
１〜１３３よりなるｐ+ −ｐ- −ｎ+ 構造の半導体膜１
３を形成した（図７Ｄ）。Thereafter, the annealed atmospheric pressure Si epitaxial growth apparatus was used for epitaxial growth using SiH 4 gas and B 2 H 6 gas for 2 minutes to obtain a thickness of 0.5.
μm of p doped with boron 19 to 10 19 atoms / cm 3
The first semiconductor layer 131 is formed by the first epitaxial growth of + Si, then the flow rate of the B 2 H 6 gas is changed, and the Si epitaxial growth is performed for 17 minutes. The second semiconductor layer 132 is formed by the second epitaxial growth using low-concentration p − Si doped to 16 atoms / cm 3 , and PH 3 gas is supplied instead of B 2 H 6 gas to perform epitaxial growth. Performed for 2 minutes to form a third semiconductor layer 133 on the p − epitaxial semiconductor layer 132 by the third epitaxial growth of n + Si doped with phosphorus P at a high concentration of 10 19 atoms / cm 3 , First to third semiconductor layers 13
A semiconductor film 1 having a p + -p -- n + structure of 1 to 133
3 was formed (FIG. 7D).

【００９３】次に、この実施例においては、半導体膜１
３上に表面熱酸化によってＳｉＯ2膜すなわち透明の絶
縁膜１６を形成し、フォトリソグラフィによるパターン
エッチングを行って電極ないしは配線とのコンタクトを
行う開口１６Ｗを形成する（図７Ｅ）。この開口１６Ｗ
は、所要の間隔を保持して図においては紙面と直交する
方向に延長するストライプ状に平行配列して形成するこ
とができる。このように形成したＳｉＯ2 膜により、界
面でのキャリア発生や再結合を極力少なくすることが可
能である。Next, in this embodiment, the semiconductor film 1
A SiO 2 film, that is, a transparent insulating film 16 is formed on the surface 3 by surface thermal oxidation, and pattern etching is performed by photolithography to form an opening 16W for making contact with an electrode or a wiring (FIG. 7E). This opening 16W
Can be formed in parallel with each other in the form of stripes extending in a direction perpendicular to the plane of the drawing while maintaining a required interval. With the SiO 2 film thus formed, it is possible to minimize carrier generation and recombination at the interface.

【００９４】そして、全面的に金属膜の蒸着を行い、フ
ォトリソグラフィによるパターンエッチングを行って受
光面側の電極ないしは配線１７を、ストライプ状開口１
６Ｗに沿って形成する（図８）。この電極ないしは配線
１７を形成する金属膜は、例えば厚さ３０ｎｍのＴｉ
膜、厚さ５０ｎｍのＰｄ、厚さ１００ｎｍのＡｇを順次
蒸着し、さらにこれの上にＡｇメッキを行うことによっ
て形成した多層構造膜によって構成し得る。その後４０
０℃で２０〜３０分間のアニールを行った。このように
して、太陽電池の構成体２００を得た。Then, a metal film is vapor-deposited on the entire surface, and pattern etching is performed by photolithography to form electrodes or wirings 17 on the light-receiving surface side in the stripe-shaped openings 1.
It is formed along 6 W (FIG. 8). The metal film forming the electrode or the wiring 17 is, for example, a 30 nm thick Ti film.
It can be constituted by a multilayer structure film formed by sequentially depositing a film, Pd having a thickness of 50 nm, and Ag having a thickness of 100 nm, and further performing Ag plating thereon. Then 40
Annealing was performed at 0 ° C. for 20 to 30 minutes. Thus, the solar cell assembly 200 was obtained.

【００９５】このようにして用意された前述の集積回路
の構成体１００と、太陽電池の構成体２００とを、支持
基板、この例ではＩＣカードを構成する所要のプリント
配線が形成された透明樹脂のフレキシブル支持基板に接
着剤によって、各エピタキシャル半導体膜側を、支持基
板側として接合する。The above-prepared integrated circuit structure 100 and the solar cell structure 200 prepared in this manner are used as a support substrate, and in this example, a transparent resin on which the required printed wiring that constitutes an IC card is formed. Each of the epitaxial semiconductor film sides is bonded to the flexible supporting substrate as the supporting substrate side with an adhesive.

【００９６】図９は、集積回路の構成体１００と、太陽
電池の構成体２００のフレキシブル支持基板７０に対す
る接合の工程図を示す。この接合に当たっては、集積回
路の構成体１００と、太陽電池の構成体２００の各配線
層もしくは電極を、プリント配線７３の対応する所定部
に半田づけ等によって電気的に接続させて接着剤６０に
よる接合を行う（図９Ａ）。FIG. 9 is a process diagram of bonding the integrated circuit structure 100 and the solar cell structure 200 to the flexible support substrate 70. In this bonding, the integrated circuit structure 100 and each wiring layer or electrode of the solar cell structure 200 are electrically connected to a corresponding predetermined portion of the printed wiring 73 by soldering or the like and the adhesive 60 is used. Bonding is performed (FIG. 9A).

【００９７】次に、各集積回路の構成体１００および太
陽電池の構成体２００から、半導体基体１１をそれぞれ
剥離する（図９Ｂ）。この剥離は、図４Ｈの工程で説明
したように、半導体基体１１の表面の多孔質層１２にお
いてなされる。Next, the semiconductor substrate 11 is peeled off from each integrated circuit structure 100 and solar cell structure 200 (FIG. 9B). This peeling is performed in the porous layer 12 on the surface of the semiconductor substrate 11 as described in the step of FIG. 4H.

【００９８】このようにすると、フレキシブル基板７０
上に、それぞれ集積回路の構成体１００および太陽電池
の構成体２００から剥離された薄膜半導体集積回路装置
７１と薄膜太陽電池７２とが所定部に形成され、目的と
するフレキシブルＩＣカードが形成される（図５および
図９Ｃ）。この場合、構成体１００および２００の半導
体基体１１の剥離面には、必要に応じて多孔質層の除去
および電極の形成がなされる。By doing so, the flexible substrate 70 is formed.
The thin-film semiconductor integrated circuit device 71 and the thin-film solar cell 72, which are separated from the integrated circuit structure 100 and the solar cell structure 200, are formed in predetermined portions on the upper part, and a desired flexible IC card is formed. (FIGS. 5 and 9C). In this case, the porous layer is removed and electrodes are formed on the peeled surface of the semiconductor substrate 11 of the structures 100 and 200, if necessary.

【００９９】その後、図９Ｃで示すように、薄膜半導体
集積回路装置７１、薄膜太陽電池７２等を覆って樹脂膜
等の保護膜７４を被着形成する。After that, as shown in FIG. 9C, a protective film 74 such as a resin film is formed to cover the thin film semiconductor integrated circuit device 71, the thin film solar cell 72 and the like.

【０１００】このようにして形成されたＩＣカードに内
蔵された薄膜半導体集積回路装置７１および薄膜太陽電
池７２は、共に極めて薄く、フレキシブルであり、ＩＣ
カードの曲げ応力に充分耐えることができる。The thin film semiconductor integrated circuit device 71 and the thin film solar cell 72 built in the IC card thus formed are both extremely thin and flexible.
Can withstand bending stress of card.

【０１０１】尚、この実施例では、集積回路と太陽電池
を一体化させるＩＣカードを作るため、ＩＣカードの支
持基板７０を光透過性としたが、例えば集積回路のみ、
あるいは集積回路と液晶素子を形成させる場合等は、他
の絶縁物基板による保持基板を用いて、ＩＣカードを形
成できることは言うまでもない。In this embodiment, the IC card supporting substrate 70 is made light transmissive in order to make an IC card in which the integrated circuit and the solar cell are integrated. However, for example, only the integrated circuit is used.
Alternatively, when forming an integrated circuit and a liquid crystal element, it goes without saying that an IC card can be formed using a holding substrate made of another insulating substrate.

【０１０２】〔実施例３〕この実施例においては、パッ
ケージングがなされた薄膜半導体集積回路装置を構成す
る場合で、この場合を図２〜図３Ｆおよび図１０〜図１
６を参照して説明する。[Embodiment 3] In this embodiment, a packaged thin film semiconductor integrated circuit device is constructed. In this case, FIG. 2 to FIG. 3F and FIG. 10 to FIG.
This will be described with reference to FIG.

【０１０３】すなわち、この実施例においても、先ず、
高濃度にボロンがドープされて、比抵抗が例えば０．０
１〜０．０２Ωｃｍとされた単結晶Ｓｉによるウエファ
状の半導体基体１１を用意した（図２Ａ）。。そして、
この半導体基体１１の表面の陽極化成して半導体基体１
１の表面に多孔質層を形成した。こおの実施例において
は、図１で説明した２槽構造の陽極化成装置を用いて陽
極化成を行った。すなわち、第１および第２の各槽１Ａ
および１Ｂ間に単結晶Ｓｉによる半導体基体１１を配置
し、両槽１Ａおよび１Ｂには、共にＨＦ：Ｃ2 Ｈ5 ＯＨ
＝１：１を注入した。そして、これら各電解溶液槽１Ａ
および１Ｂの電解溶液４中に浸漬配置したＰｔ電極３Ａ
および３Ｂ間に直流電源２によって電流を流した。That is, also in this embodiment, first,
Boron is doped at a high concentration and the specific resistance is, for example, 0.0
A wafer-shaped semiconductor substrate 11 made of single crystal Si having a thickness of 1 to 0.02 Ωcm was prepared (FIG. 2A). . And
The surface of the semiconductor substrate 11 is anodized to form the semiconductor substrate 1.
A porous layer was formed on the surface of 1. In this example, anodization was performed using the two-tank anodizing apparatus described in FIG. That is, the first and second tanks 1A
And a semiconductor substrate 11 made of single-crystal Si are placed between 1B and HF: C 2 H 5 OH in both tanks 1A and 1B.
= 1: 1 was injected. And each of these electrolytic solution tanks 1A
And Pt electrode 3A immersed in electrolytic solution 4 of 1B
An electric current was applied by the DC power supply 2 between and 3B.

【０１０４】まず、電流密度を、１ｍＡ／ｃｍ2 の低電
流として、これを８分間通電させた。これにより、口径
が小さい微細孔を有し、緻密な表面層１２Ｓが形成され
た（図２Ｂ）。その後、一旦通電を停止する。次に、電
流密度を５ｍＡ／ｃｍ2 として、１０分間の通電を行っ
た。このようにすると、表面層１２Ｓ下に、この表面層
に比し多孔率が大きい、中間多孔率層１２Ｍが形成され
た（図２Ｃ）。その後、再び通電を停止する。次に、電
流密度を１００ｍＡ／ｃｍ2 に上げて３秒間の通電を行
った。この場合においても、中間多孔率層１２Ｍの内部
に、すなわち中間多孔率層１２Ｍによって上下から挟み
込まれるように、表面層１２Ｓおよび中間多孔率層１２
Ｍに比し、多孔率が高い高多孔率層１２Ｈが形成される
（図２Ｄ）。このようにして、表面層１２Ｓと、中間多
孔率層１２Ｍと、高多孔率層１２Ｈとによる多孔質層１
２が形成される。First, the current density was set to a low current of 1 mA / cm 2 , and this was energized for 8 minutes. As a result, a dense surface layer 12S having fine pores with a small diameter was formed (FIG. 2B). Thereafter, the energization is temporarily stopped. Next, the current density was set to 5 mA / cm 2 , and electricity was supplied for 10 minutes. By doing so, an intermediate porosity layer 12M having a larger porosity than that of the surface layer was formed below the surface layer 12S (FIG. 2C). Thereafter, the energization is stopped again. Next, the current density was raised to 100 mA / cm 2 and electricity was supplied for 3 seconds. Also in this case, the surface layer 12S and the intermediate porosity layer 12 are disposed inside the intermediate porosity layer 12M, that is, so as to be sandwiched by the intermediate porosity layer 12M from above and below.
A high porosity layer 12H having a higher porosity than that of M is formed (FIG. 2D). Thus, the porous layer 1 including the surface layer 12S, the intermediate porosity layer 12M, and the high porosity layer 12H.
2 is formed.

【０１０５】この多孔質層１２においても、中間多孔率
層１２Ｍと高多孔率層１２Ｈとの多孔率が大きく相違す
るので、これら界面および界面近傍に大きな歪が生じ、
この付近の強度が極端に弱くなる。しかしながら、この
場合においても、この歪は、高多孔率層１２Ｈと表面層
１２Ｓとの間に中間多孔率層１２Ｍが存在することによ
って、これがバッファーとして作用し、この歪みにより
影響を大きく受けやすい多孔質層の表面への歪みの影響
を緩和することができる。したがって、この歪みによっ
て、後に多孔質層上に行うエピタキシャル成長の結晶性
への影響を効果的に回避できる。Also in this porous layer 12, since the porosities of the intermediate porosity layer 12M and the high porosity layer 12H are greatly different, a large strain is generated at the interface and in the vicinity of the interface,
The strength around this becomes extremely weak. However, even in this case, this strain acts as a buffer due to the presence of the intermediate porosity layer 12M between the high porosity layer 12H and the surface layer 12S, and the strain is easily affected by this strain. The influence of strain on the surface of the texture layer can be mitigated. Therefore, the influence of the strain on the crystallinity of the epitaxial growth performed later on the porous layer can be effectively avoided.

【０１０６】その後、後に行うエピタキシャル成長がな
される常圧Ｓｉエピタキシャル成長装置において、多孔
質層１２を有する半導体基体１１を、Ｈ2 雰囲気中で１
１００℃の加熱すなわちアニール処理を行った。このア
ニールは、室温から１１００℃まで約２０分掛けて昇温
し、１１００℃で約３０分間のアニールを行った。この
Ｈ2 アニールにより、口径の小さい微細孔による表面層
が平坦で滑らかになる。同時に、多孔質層１２の内部で
は、中間多孔率層１２Ｍと、高多孔率層１２Ｈの界面付
近において、分離強度が、よりいっそう弱くなった。Then, in a normal pressure Si epitaxial growth apparatus for performing epitaxial growth which will be performed later, the semiconductor substrate 11 having the porous layer 12 is set to 1 in H 2 atmosphere.
Heating at 100 ° C., ie, annealing was performed. In this annealing, the temperature was raised from room temperature to 1100 ° C. over about 20 minutes, and annealing was performed at 1100 ° C. for about 30 minutes. By the H 2 annealing, the surface layer formed by the small holes having a small diameter becomes flat and smooth. At the same time, inside the porous layer 12, the separation strength was further reduced near the interface between the intermediate porosity layer 12M and the high porosity layer 12H.

【０１０７】その後、Ｈ2 アニールを行った常圧Ｓｉエ
ピタキシャル成長装置において、多孔質層１２上すなわ
ち表面層１２Ｓ上にＳｉのエピタキシャル成長を行って
エピタキシャル半導体膜１３を形成した（図３Ｅ）。こ
のエピタキシャル成長は、先のＨ2 雰囲気中アニール温
度の１１００℃から１０３０℃まで降温して、ＳｉＨ 4
ガスを用いたＳｉエピタキシャル成長を１７分間行っ
た。これより多孔質層１２上に結晶性に優れた、厚さ約
５μｍのＳｉエピタキシャル半導体膜１３が形成され
た。After that, HTwo Normal pressure Si annealed
In the epitaxial growth apparatus, the
Then, epitaxially grow Si on the surface layer 12S.
The epitaxial semiconductor film 13 was formed (FIG. 3E). This
The epitaxial growth ofTwo Annealing temperature in atmosphere
Temperature from 1100 ℃ to 1030 ℃, SiH Four
Si epitaxial growth using gas for 17 minutes
Was. The thickness of the porous layer 12 is superior in crystallinity,
5 μm Si epitaxial semiconductor film 13 is formed
Was.

【０１０８】このとき、Ｓｉエピタキシャル半導体膜１
３表面に、凹凸があるときは、この表面を研磨する。高
多孔率層１２Ｈは、上述した歪と、これが高多孔率をも
っていわば霜柱状とされて脆弱化されて分離強度が非常
に弱くなっているので、これを破損することがないよう
に、弱い力での研磨を行った。これによって、エピタキ
シャル半導体膜１３の表面はより平坦になった。このよ
うにしたことによって、例えば露光装置のマスク合わせ
において、より高精度に行うことができる。At this time, the Si epitaxial semiconductor film 1
3 If the surface has irregularities, this surface is polished. The high porosity layer 12H has the above-described strain and a weak force to prevent the porosity of the layer from becoming frost columnar and weakened with a high porosity so that the separation strength is very weak. Was polished. Thereby, the surface of the epitaxial semiconductor film 13 became flatter. By doing so, for example, mask alignment of the exposure apparatus can be performed with higher accuracy.

【０１０９】このようにしてエピタキシャル成長された
半導体膜１３に、通常の半導体製造プロセスによって、
回路素子もしくは集積回路を形成して、集積回路の構成
体１００を得る（図３Ｆ）。図示の例では、ＭＯＳ−Ｆ
ＥＴによるＣＭＯＳからそれぞれなり、最終的に互いに
分離チップ化される複数の集積回路を形成した場合で、
この場合、エピタキシャル半導体膜１３の素子間分離を
行うべき部分に、ＬＯＣＯＳによって素子分離絶縁層５
１を形成した。そして、ＭＯＳ−ＦＥＴの形成部に例え
ば半導体膜１３を表面熱酸化することによってゲート絶
縁膜５２を形成し、これの上にゲート電極５３を、例え
ばＣＶＤ法によって多結晶Ｓｉを全面的に形成し、フォ
トリソグラフィによるパターンエッチングによって所要
のパターンとしてゲート電極５３を形成する。次に、こ
のゲート電極５３の両側に、このゲート電極５３をマス
クとして比較的低濃度にｐ型もしくはｎ型の不純物をイ
オン注入して低濃度のソースおよびドレイン領域を形成
し、その後、ゲート電極５３の側面に例えばＳｉＯ2 に
よるサイドウオール５４を形成する。そして、このサイ
ドウオール５４を含んでゲート電極５３をマスクにその
両側にｐ型もしくはｎ型の不純物を高濃度にイオン注入
して、これによって形成した低濃度のソースおよびドレ
イン領域と、先に形成した低濃度のソースおよびドレイ
ン領域とによって、ソースおよびドレイン領域とする半
導体領域５５を形成する。このようにしてＬＤＤ型ＭＯ
Ｓ−ＦＥＴを形成する。The semiconductor film 13 thus epitaxially grown is subjected to a normal semiconductor manufacturing process.
A circuit element or an integrated circuit is formed to obtain a structure 100 of the integrated circuit (FIG. 3F). In the illustrated example, MOS-F
In the case of forming a plurality of integrated circuits each of which is composed of CMOS by ET and is finally separated into chips,
In this case, the element isolation insulating layer 5 is formed on the portion of the epitaxial semiconductor film 13 where the element isolation is to be performed by LOCOS.
1 was formed. Then, a gate insulating film 52 is formed on the formation portion of the MOS-FET by, for example, surface thermal oxidation of the semiconductor film 13, and a gate electrode 53 is formed on the entire surface of the gate insulating film 52, for example, polycrystalline Si by a CVD method. The gate electrode 53 is formed into a desired pattern by pattern etching by photolithography. Next, on both sides of the gate electrode 53, p-type or n-type impurities are ion-implanted at a relatively low concentration using the gate electrode 53 as a mask to form low-concentration source and drain regions. A side wall 54 made of, for example, SiO 2 is formed on the side surface of 53. Then, p-type or n-type impurities are ion-implanted at a high concentration on both sides of the gate electrode 53 including the side wall 54 as a mask, thereby forming the low-concentration source and drain regions and the first formed region. The low-concentration source and drain regions thus formed form a semiconductor region 55 serving as a source and drain region. In this way, LDD type MO
Form an S-FET.

【０１１０】その後、全面的に例えばＳｉＯ2 による第
１の層間絶縁層５６を堆積し、平坦化した後、これの上
に第１の配線層５７を形成する。この第１の配線層５７
は、第１の層間絶縁層５６に穿設したコンタクトホール
を通じて、回路素子の所定の半導体領域５５に電気的に
コンタクトする。さらに、全面的に、例えばＳｉＯ2に
よる第２の層間絶縁層５８を形成し、これの上に第２の
配線層５９を形成する。この第２の配線層５９は、第２
の層間絶縁層５８に穿設したコンタクトホールを通じ
て、例えば下層の第１の配線層の所定部に電気的にコン
タクトする。After that, a first interlayer insulating layer 56 made of, for example, SiO 2 is deposited on the entire surface and planarized, and then a first wiring layer 57 is formed thereon. This first wiring layer 57
Electrically contact a predetermined semiconductor region 55 of the circuit element through a contact hole formed in the first interlayer insulating layer 56. Further, a second interlayer insulating layer 58 of, for example, SiO 2 is formed on the entire surface, and a second wiring layer 59 is formed thereon. This second wiring layer 59 is
Through a contact hole formed in the interlayer insulating layer 58, for example, a predetermined portion of the lower first wiring layer is electrically contacted.

【０１１１】次に、接着剤１６０を介してこの実施例に
おいては、光透過性を有し、比較的剛性に富んだ、すな
わち伸縮性や可撓性（フレキシブル）を殆ど示さない樹
脂基板あるいはガラス基板等よりなる保持基板１６１
を、集積回路が形成されたエピタキシャル半導体膜１３
上、したがって、第２の配線層５９が形成された第２の
層間絶縁層５８上に接合すなわち貼着する（図１０
Ａ）。このときの保持基板１６１の接着強度は、多孔質
層１２による半導体基体１１からの分離強度よりも強い
強度、すなわち分離に際して保持基板１６１に剥離が生
じない程度の接着強度とする。Next, in this embodiment, the resin substrate or the glass, which is light-transmissive and relatively rich in rigidity, that is, exhibits almost no stretchability or flexibility, is provided through the adhesive 160. Holding substrate 161 composed of a substrate or the like
To the epitaxial semiconductor film 13 on which the integrated circuit is formed.
Therefore, it is bonded or adhered on the second interlayer insulating layer 58 on which the second wiring layer 59 is formed (FIG. 10).
A). The adhesive strength of the holding substrate 161 at this time is stronger than the separating strength of the porous layer 12 from the semiconductor substrate 11, that is, the adhesive strength is such that the holding substrate 161 does not peel during the separation.

【０１１２】この実施例においては、接着剤１６０とし
ては、上述した接着強度を示すものの、紫外線照射によ
ってその接着性が低下して容易に剥離が可能となる接着
剤によって構成した。In this embodiment, the adhesive 160 is made of an adhesive which has the above-mentioned adhesive strength but whose adhesiveness is lowered by irradiation of ultraviolet rays and which can be easily peeled off.

【０１１３】次に、半導体基体１１と保持基板１６１と
の間に両者を引き離す方向の外力を与えるこのようにす
ると、前述したように弱い強度とされた多孔質層１２の
高多孔率層１２Ｈもしくはその近傍で分離が生じ、半導
体基体１１から保持基板１６１とともに集積回路が形成
されたエピタキシャル半導体膜１３が剥離する（図１０
Ｂ）。Next, when an external force is applied between the semiconductor substrate 11 and the holding substrate 161 in the direction of separating them from each other, the high porosity layer 12H of the porous layer 12 of weak strength as described above or Separation occurs in the vicinity thereof, and the epitaxial semiconductor film 13 on which the integrated circuit is formed is separated from the semiconductor substrate 11 together with the holding substrate 161 (FIG. 10).
B).

【０１１４】この場合においても、分離して残された単
結晶Ｓｉ半導体基体１１は、再び上述したと同様な方法
を採って薄膜半導体装置を得るための半導体基体として
用いることができる。あるいは、この薄膜半導体装置の
繰り返し製造によって半導体基体１１の厚さが薄くなっ
た場合には、これ自体に回路素子もしくは集積回路を形
成する薄膜半導体として用いることができる。Also in this case, the single crystal Si semiconductor substrate 11 left after separation can be used again as a semiconductor substrate for obtaining a thin film semiconductor device by adopting the same method as described above. Alternatively, when the thickness of the semiconductor substrate 11 is reduced by repeated manufacturing of this thin film semiconductor device, it can be used as a thin film semiconductor for forming a circuit element or an integrated circuit on itself.

【０１１５】次に、剛性を有する保持基板１６１側に、
面方向の引っ張りによって延伸するダイシング用フィル
ム８０を接着剤（図示せず）によって接合する（図１０
Ｃ）。Next, on the holding substrate 161 side having rigidity,
The dicing film 80, which is stretched by pulling in the surface direction, is joined with an adhesive (not shown) (FIG. 10).
C).

【０１１６】そして、ダイヤモンドカッター等のダイシ
ング装置によって、エピタキシャル半導体膜１３に形成
された複数の互いに分離してチップ化されるべき回路素
子もしくは集積回路間を、エピタキシャル半導体膜１３
側から保持基板１６１を全厚さもしくは殆ど全厚さに渡
って切り込んだ切り込み溝１６２を形成し、図において
は各ＣＭＯＳ毎に分断して複数のチップ化するダイシン
グ作業を行う。Then, by means of a dicing device such as a diamond cutter, the epitaxial semiconductor film 13 is formed between a plurality of circuit elements or integrated circuits formed on the epitaxial semiconductor film 13 which are to be separated into chips.
A holding groove 161 is formed by cutting the holding substrate 161 from the side to the entire thickness or almost the entire thickness, and in the figure, a dicing operation is performed to divide each CMOS into a plurality of chips.

【０１１７】その後、ダイシング用フィルム８０を、そ
の面方向に引き延ばして先に分断されたチップ８１を相
互に離間させ（図１１Ｄ）、ダイシング用フィルムを剥
がす（図１１Ｅ）。After that, the dicing film 80 is stretched in the surface direction, the previously divided chips 81 are separated from each other (FIG. 11D), and the dicing film is peeled off (FIG. 11E).

【０１１８】その後もしくはその前に、保持基板１６１
に接合されたチップ８１に関して、それぞれ形状による
不良品のチェックを行って良品に関してのみ、チップ８
１の裏面に、チップ８１より大きい面積の支持基板８
２、この実施例では、フレキシブルポリイミド樹脂フィ
ルムによる支持基板８２を接着強度が充分大きいポリイ
ミド接着剤によって接着した（図１１Ｆ）。この場合、
支持基板８２の接着に先立って例えば光遮断フィルム
（図示せず）を貼着して置くこともできる。そして、こ
の支持基板８２として、充分面積の大なる基板を用いる
ときは、これ以降の洗浄等の作業工程においていわゆる
バッチ処理を行うことができる。After that or before that, the holding substrate 161 is formed.
With respect to the chip 81 joined to the
On the back surface of 1, the supporting substrate 8 having an area larger than the chip 81
2. In this example, the supporting substrate 82 made of a flexible polyimide resin film was adhered by a polyimide adhesive having a sufficiently large adhesive strength (FIG. 11F). in this case,
For example, a light blocking film (not shown) may be attached and placed prior to the adhesion of the support substrate 82. When a substrate having a sufficiently large area is used as the supporting substrate 82, so-called batch processing can be performed in the subsequent work steps such as cleaning.

【０１１９】保持基板１６１側から紫外線照射を行っ
て、接着剤１６０の接着強度を低下させて保持基板１６
１を取り除く（図１２Ｇ）。Ultraviolet irradiation is performed from the holding substrate 161 side to reduce the adhesive strength of the adhesive 160 and the holding substrate 16 is reduced.
Remove 1 (FIG. 12G).

【０１２０】その後、チップ８１を洗浄して紫外線照射
によって接着強度が低下した接着剤を化学的に洗浄除去
して集積回路の配線層、図示の例では第２の配線層５９
の表面を清浄化する（図１２Ｈ）。Thereafter, the chip 81 is washed, and the adhesive agent whose adhesive strength is lowered by the irradiation of ultraviolet rays is chemically washed away to remove the wiring layer of the integrated circuit, that is, the second wiring layer 59 in the illustrated example.
The surface is cleaned (FIG. 12H).

【０１２１】基板８２上に、チップ８１の表面を覆って
絶縁性樹脂、ＳｉＯ2 、ＳｉＮ等の絶縁層８３、この実
施例ではポリイミド樹脂を塗布した（図１２Ｉ）。この
ポリイミド樹脂を硬化させるため、１３０℃で１分間の
ベーキングを行った。On the substrate 82, an insulating layer 83 made of an insulating resin, SiO 2 , SiN or the like, which is a polyimide resin in this embodiment, is applied to cover the surface of the chip 81 (FIG. 12I). In order to cure this polyimide resin, baking was performed at 130 ° C. for 1 minute.

【０１２２】このポリイミド樹脂による絶縁層８３に、
フォトリソグラフィによるパターンエッチングを行って
配線層５９に対する外部配線のコンタクト部に、コンタ
クト窓８３Ｗを形成する（図１３Ｊ）。このフォトリソ
グラフィ工程は、先ず全面的にフォトレジスト（図示せ
ず）を塗布し、１１０℃で１分間のベーキングを行っ
て、その後パターン露光を行い、アルカリ液によるフォ
トレジストの現像を行って露光部の除去を行うが、この
場合これと同時に、この除去部を通じて露呈したポリイ
ミド樹脂による絶縁層８３のエッチングされコンタクト
窓８３Ｗが穿設される。その後、ポリイミド樹脂を硬化
させるために、２００℃で６０分間の熱処理と、３５０
℃で８０分間の熱処理を行った。On the insulating layer 83 made of this polyimide resin,
A pattern window is formed by photolithography to form a contact window 83W at the contact portion of the external wiring with respect to the wiring layer 59 (FIG. 13J). In this photolithography process, first, a photoresist (not shown) is applied over the entire surface, baking is performed at 110 ° C. for 1 minute, pattern exposure is performed, and then the photoresist is developed with an alkaline solution to expose the exposed portion. In this case, at the same time, the insulating layer 83 made of polyimide resin exposed through the removed portion is etched to form a contact window 83W. Then, in order to cure the polyimide resin, heat treatment at 200 ° C. for 60 minutes and 350
Heat treatment was performed at 80 ° C. for 80 minutes.

【０１２３】絶縁層８３上に全面的にＡｌ導電層を、そ
のコンタクト窓８３Ｗを通じて外部に露呈する配線層５
９にオーミックコンタクトさせて被着し、これをフォト
リソグラフィによるパターンエッチングによって所要の
パターンの外部配線８４を形成する（図１３Ｋ）。尚、
この外部配線８４を構成する導電層は、Ａｌに限られる
ものではなく、例えばＴｉ、Ｎｉ、Ａｕ、Ａｇ、Ｃｕ等
によって構成することもできるし、金属層に限られる物
ではなく導電性樹脂等によって構成することもできる。The wiring layer 5 having an Al conductive layer entirely exposed on the insulating layer 83 and exposed to the outside through the contact window 83W.
9 is ohmic-contacted and adhered, and the external wiring 84 having a desired pattern is formed by pattern etching by photolithography (FIG. 13K). still,
The conductive layer forming the external wiring 84 is not limited to Al, but may be formed of, for example, Ti, Ni, Au, Ag, Cu, or the like, and the conductive layer is not limited to the metal layer. It can also be configured by.

【０１２４】その後全面的に遮光性樹脂等の遮光性絶縁
層８５を塗布し（図１３Ｌ）、フォトリソグラフィによ
るパターンエッチングを行って支持基板８２上に差し渡
って形成された外部配線８４の端子導出部上にコンタク
ト窓８５Ｗを形成し（図１４Ｍ）、更に全面的にすなわ
ち少なくとも半導体チップ８１の形成部表面を覆ってポ
リイミド樹脂による保護樹脂膜８６を塗布する（図１４
Ｎ）。更に前述したと同様のフォトリソグラフィによっ
てポリイミド樹脂による保護樹脂膜８６にコンタクト窓
８５Ｗ上において、コンタクト窓８６Ｗを穿設する（図
１５Ｏ）。このコンタクト窓８６Ｗおよび８５Ｗを通じ
て外部配線８４の端子導出部上に半田を塗布して金属バ
ンプ８７を形成する（図１５Ｐ）。Thereafter, a light-shielding insulating layer 85 of light-shielding resin or the like is applied over the entire surface (FIG. 13L), pattern etching is performed by photolithography, and terminals of the external wiring 84 formed across the support substrate 82 are led out. A contact window 85W is formed on the portion (FIG. 14M), and a protective resin film 86 made of polyimide resin is applied over the entire surface, that is, at least the surface of the portion where the semiconductor chip 81 is formed (FIG. 14M).
N). Further, a contact window 86W is formed in the protective resin film 86 made of a polyimide resin on the contact window 85W by the same photolithography as described above (FIG. 15O). Solder is applied to the terminal lead-out portions of the external wiring 84 through the contact windows 86W and 85W to form metal bumps 87 (FIG. 15P).

【０１２５】このようにして、半導体チップ８１は、保
護樹脂膜８６によってパッケージングがなされる。そし
て、この場合、このパッケージ部全体を含んでその全体
の高さ（厚さ）は、１ｍｍ以下とすることができるもの
であって、したがって、金属バンプ８７の高さはこれよ
り突出する高さとすることができる。このようにして、
パッケージングがなされた目的とするフィルム状の半導
体集積回路装置が構成される。図１６はこのようにして
形成されたフィルム状の半導体集積回路装置の概略斜視
図を示す。図１６において、図１５Ｐと対応する部分に
は同一符号を付し、重複説明を省略する。In this way, the semiconductor chip 81 is packaged by the protective resin film 86. In this case, the height (thickness) of the entire package including the entire package can be set to 1 mm or less. Therefore, the height of the metal bump 87 is higher than that of the metal bump 87. can do. In this way,
A desired film-shaped semiconductor integrated circuit device packaged is constructed. FIG. 16 is a schematic perspective view of the film-shaped semiconductor integrated circuit device thus formed. 16, parts corresponding to those in FIG. 15P are denoted by the same reference numerals, and redundant description will be omitted.

【０１２６】この実施例による半導体集積回路装置は、
パッケージングが施されているにも係わらず全体の厚さ
は充分に薄く１ｍｍ以下とすることができることから、
各種電子機器に適用して、短小軽薄に構成することがで
きる。また、薄膜半導体による半導体チップともども全
体としてもフレキシブルに構成することができることか
ら、電子機器への適用において、その組み立て配置の自
由度が大きい。また、他の外部配線例えばプリント配線
への接続において、その接続端子部に、半導体集積回路
本体、すなわち半導体チップの配置部より高く金属バン
プ８７を構成できることから、この外部配線への接続を
金属バンプを介して直接的に例えばフェースダウンボン
ディングによって接続することができるので、この接続
による電子機器の組み立て製造の簡易化、自動化を容易
に行うことができる。The semiconductor integrated circuit device according to this embodiment is
Despite being packaged, the overall thickness can be made sufficiently thin and less than 1 mm,
It can be applied to various electronic devices and can be made short, small, light and thin. In addition, since the semiconductor chip made of the thin film semiconductor can be flexibly configured as a whole, the degree of freedom in assembling and disposing the electronic chip is large in application to electronic equipment. Further, when connecting to another external wiring, for example, a printed wiring, the metal bump 87 can be formed at the connection terminal portion higher than the semiconductor integrated circuit body, that is, the semiconductor chip disposition portion. Since the connection can be made directly by, for example, face-down bonding, the electronic device can be easily assembled and manufactured by this connection.

【０１２７】しかしながら、この実施例におけるよう
に、支持基板８２を、フレキシブル基板によって構成す
る場合に限らず、フレキシブルであることを必要としな
い半導体装置に本発明を適用する場合においては、支持
基板８２としては、剛性すなわち堅い例えばセラミック
基板、ガラス基板等によって構成することもできる。ま
た、上述の例では、絶縁層８３をポリイミド樹脂とした
場合であるが、そのほかＳｉＯ2 、ＳｉＮ等によって構
成することもできる。However, as in this embodiment, the support substrate 82 is not limited to the case where the support substrate 82 is made of a flexible substrate, but when the present invention is applied to a semiconductor device that does not need to be flexible, the support substrate 82 is used. For example, it may be made of a rigid or rigid ceramic substrate, glass substrate, or the like. Further, in the above example, the insulating layer 83 is made of polyimide resin, but it may be made of SiO 2 , SiN or the like.

【０１２８】また、前述した各例においては、エピタキ
シャル半導体膜１３が、単層エピタキシャル半導体膜で
ある場合を示したが、複数のエピタキシャル半導体層を
積層した複層構造とすることもできなど上述した例に限
られず種々の構成とするができる。Further, in each of the above-mentioned examples, the case where the epitaxial semiconductor film 13 is a single-layer epitaxial semiconductor film is shown, but it is also possible to have a multilayer structure in which a plurality of epitaxial semiconductor layers are laminated. The configuration is not limited to the example, and various configurations are possible.

【０１２９】尚、上述した各例においてはエピタキシャ
ル半導体膜の半導体基体１１からの剥離を、互いに引き
離す外力を与えて剥離した場合であるが、或る場合は超
音波振動によって剥離することができる。In each of the above-described examples, the peeling of the epitaxial semiconductor film from the semiconductor substrate 11 is performed by applying an external force that pulls it away from each other, but in some cases it can be peeled off by ultrasonic vibration.

【０１３０】上述した各例において陽極化成において、
電流密度が大きい場合や、長時間通電によって半導体例
えばＳｉの剥離が発生してこれによるＳｉくずが発生し
て装置内例えば電解溶液槽等に付着した場合は、半導体
基板１１を取り出して後電解液に換えて槽内にフッ硝酸
を注入することによって不要なＳｉの付着物を溶解除去
することができる。また、陽極化成を行う装置として
は、図２の例に限らず、単槽構造において半導体基体を
浸漬させる装置を用いることができる。In the anodization in each of the above examples,
When the current density is large, or when the semiconductor such as Si is peeled off due to the energization for a long time and Si scraps are generated and adhered to the inside of the apparatus such as the electrolytic solution tank, the semiconductor substrate 11 is taken out and the post electrolytic solution is removed. Alternatively, by injecting hydrofluoric nitric acid into the bath, unnecessary deposits of Si can be dissolved and removed. Further, the apparatus for performing anodization is not limited to the example of FIG. 2, and an apparatus for dipping a semiconductor substrate in a single tank structure can be used.

【０１３１】上述した本発明製造方法によれば、半導体
基体は、表面に多孔質層を形成し、これの上に半導体の
エピタキシャル成長を行って、これを剥離するので半導
体基体は多孔質化された厚さだけが消耗されるものであ
るが、上述した半導体膜の形成および剥離の後は、半導
体基体表面を研磨することによって、再び多孔質層の形
成、半導体膜の形成、剥離を繰り返すことができ、その
繰り返し使用が可能であることから、安価に製造でき
る。また、半導体基体の繰り返し使用によって、これが
薄くなった場合には、この半導体基体自体によって薄膜
半導体として用いることができるので、半導体基体は、
最終的に無効となることなく、殆ど無駄なく使用ができ
ることから、これによってもコストの低減化をはかるこ
とができる。According to the above-described manufacturing method of the present invention, the semiconductor substrate has a porous layer formed on the surface thereof, the semiconductor is epitaxially grown on the porous layer, and the semiconductor layer is peeled off. Therefore, the semiconductor substrate is made porous. Although only the thickness is consumed, after the formation and peeling of the semiconductor film described above, the formation of the porous layer, the formation of the semiconductor film, and the peeling can be repeated by polishing the surface of the semiconductor substrate. Since it is possible and can be used repeatedly, it can be manufactured at low cost. Further, when the semiconductor substrate becomes thin due to repeated use, it can be used as a thin film semiconductor by the semiconductor substrate itself.
Finally, it can be used with almost no waste without being invalidated, so that it is possible to reduce the cost.

【０１３２】また、半導体基板１１は、その繰返し利用
によって厚さが減少するが、この減少した厚さに見合っ
た厚さの半導体を基板１１にエピタキシャル成長するこ
とによって、上述したＩＣカードを始めとして半導体装
置の製造を繰返し行うことができる。このようにすると
きは、永久的に同一の半導体基体の使用が可能となるの
で、更に低コスト、低エネルギーで太陽電池を製造する
ことができる。The thickness of the semiconductor substrate 11 is reduced by repeated use thereof. By epitaxially growing a semiconductor having a thickness corresponding to the reduced thickness on the substrate 11, the semiconductor card 11 and other semiconductors can be manufactured. The manufacture of the device can be repeated. In this case, the same semiconductor substrate can be used permanently, so that the solar cell can be manufactured at lower cost and lower energy.

【０１３３】また、本発明製造方法によれば、エピタキ
シャル成長による半導体膜上にプリント基板などの支持
基板を接合して基板と半導体膜とを一体化させた後、基
板を半導体膜と共に、半導体基体から剥離する方法を採
ることができるので、この基板の種類には制限はなく、
金属板、セラミック、ガラス、樹脂等の堅い基板、ある
いはフレキシブル基板など、従来からの半導体技術の常
識では到底考えられなかったような基板上に薄膜単結晶
を形成することができる。このように単結晶半導体によ
って半導体装置やＩＣカードを製造するので、すぐれた
特性のものを構成できる。Further, according to the manufacturing method of the present invention, after a supporting substrate such as a printed substrate is bonded onto the semiconductor film formed by epitaxial growth to integrate the substrate and the semiconductor film, the substrate is removed from the semiconductor substrate together with the semiconductor film. Since the method of peeling can be adopted, the type of this substrate is not limited,
The thin film single crystal can be formed on a substrate such as a hard substrate made of a metal plate, ceramics, glass, resin or the like, or a flexible substrate which has not been considered by conventional common sense of semiconductor technology. Since the semiconductor device and the IC card are manufactured by using the single crystal semiconductor as described above, those having excellent characteristics can be configured.

【０１３４】また、単に単一多孔率を有する多孔質層上
に半導体膜をエピタキシャル成長させる方法による場合
は、その半導体膜の結晶性を良好にするには、結晶成長
の核となる多孔質層の多孔率を小さくする必要があるこ
とから、陽極化成に当たってち、電流密度を低くして、
電解溶液のＨＦ混合比を多くする必要がある。ところ
が、このように、多孔率を低くすると、多孔質層が硬く
なり、エピタキシャル半導体膜の分離が難しくなる。そ
こで、分離強度を弱くするために多孔率を上げようと、
例えば陽極化成の条件のうち、電流密度を高くして、電
解溶液のＨＦ混合比を少なくすると、この場合は分離は
容易になるが、エピタキシャル半導体膜の結晶性が極端
に悪くなる。これに対し、前述したように、多孔質層の
表面部分の多孔率を小さくして、多孔質層内部の多孔率
が大きいという２面性の性質をもつ多孔質層を形成する
場合は、多孔質層上にエピタキシャル半導体膜を良好に
形成でき、しかも、エピタキシャル半導体膜を容易に分
離できる。例えば、超音波により容易に分離させること
ができる程度の弱い多孔質層を形成することも可能であ
る。In the case where the semiconductor film is simply epitaxially grown on the porous layer having a single porosity, in order to improve the crystallinity of the semiconductor film, the porous layer serving as the nucleus of crystal growth is used. Since it is necessary to reduce the porosity of, the current density is lowered during anodization,
It is necessary to increase the HF mixture ratio of the electrolytic solution. However, when the porosity is reduced as described above, the porous layer becomes hard, and it becomes difficult to separate the epitaxial semiconductor film. So, in order to increase the porosity to weaken the separation strength,
For example, if the current density is made high and the HF mixing ratio of the electrolytic solution is made low among the conditions of the anodization, in this case, the separation becomes easy, but the crystallinity of the epitaxial semiconductor film becomes extremely poor. On the other hand, as described above, when the porosity of the surface portion of the porous layer is reduced to form a porous layer having a two-sided property that the porosity inside the porous layer is large, The epitaxial semiconductor film can be satisfactorily formed on the quality layer, and the epitaxial semiconductor film can be easily separated. For example, it is also possible to form a weak porous layer that can be easily separated by ultrasonic waves.

【０１３５】また、多孔質層に形成する高多孔率層は、
多孔率が大きいほど剥離が容易になるが、歪みが大き
く、その影響が多孔質層の表面層にまで及ぼしてしま
う。このため、表面層に亀裂が生じることもある。ま
た、エピタキシャル成長を行う際、エピタキシャル半導
体膜に欠陥を生じさせる原因となる。これに対し、前述
したように、多孔率の非常に高い層と多孔率の低い表面
層との間に、これらの層から発生する歪みを緩和するバ
ッファー層として、表面層よりやや多孔率の高い中間多
孔率層を形成することにより、剥離が容易で良質のエピ
タキシャル半導体膜を形成できる。Further, the high porosity layer formed on the porous layer is
The larger the porosity, the easier the peeling is, but the larger the strain, and the influence is exerted on the surface layer of the porous layer. For this reason, cracks may occur in the surface layer. In addition, when performing epitaxial growth, it causes defects in the epitaxial semiconductor film. In contrast, as described above, between the very high porosity layer and the low porosity surface layer, as a buffer layer to alleviate the strain generated from these layers, a slightly higher porosity than the surface layer By forming the intermediate porosity layer, a high-quality epitaxial semiconductor film that can be easily peeled off can be formed.

【０１３６】また、本発明によれば高電流密度での陽極
化成において、電流を間欠的に流すことにより、多孔質
層に高多孔率層を半導体基板側界面またはその近傍に形
成することができるため、表面と剥離層となる高多孔質
層とを最大限に離間させることができ、そのためバッフ
ァー層を薄くでき、その分多孔質層の厚さを減らし、半
導体基体の厚さ減方向の消費を少なくすることができ、
コストを更に低下させることが可能となる。Further, according to the present invention, in the anodization at a high current density, the high porosity layer can be formed in the porous layer at or near the semiconductor substrate side interface by intermittently passing a current. Therefore, the surface can be separated from the highly porous layer serving as the peeling layer to the maximum extent, so that the buffer layer can be thinned and the thickness of the porous layer can be reduced accordingly, and the consumption in the direction of decreasing the thickness of the semiconductor substrate can be reduced. Can be reduced,
The cost can be further reduced.

【０１３７】また、本発明方法において、低電流密度で
の陽極化成において、電流を漸次増大させることによ
り、多孔質層の表面層と剥離層との間のバッファー層の
多孔率を内部に行くに従い漸次増大させるように形成す
るときは、バッファー層の機能を更に良好にすることが
できる。In the method of the present invention, in the anodization at a low current density, by gradually increasing the current, the porosity of the buffer layer between the surface layer of the porous layer and the peeling layer is gradually increased toward the inside. When forming so as to increase gradually, the function of the buffer layer can be further improved.

【０１３８】また、陽極化成を、フッ化水素とエタノー
ルを含有する電解溶液、あるいは、フッ化水素とメタノ
ールの混合液中で行うことにより、多孔質層を容易に形
成することができる。この場合、陽極化成の電流密度を
変える際に、この電解溶液の組成も変えることにより、
多孔率の調整範囲が更に大きくなる。The porous layer can be easily formed by performing anodization in an electrolytic solution containing hydrogen fluoride and ethanol or a mixed solution of hydrogen fluoride and methanol. In this case, when changing the current density of anodization, by changing the composition of this electrolytic solution,
The adjustment range of the porosity is further increased.

【０１３９】また、陽極化成中に光を照射することによ
る、多孔質層の表面の凹凸の発生が著しくなり、エピタ
キシャル半導体膜の結晶性が悪くなるが本発明において
は、陽極化成を暗所で行うことにより、この凹凸を軽減
ないしは回避できて、良好な結晶性を有するエピタキシ
ャル半導体膜を形成することができる。Further, when the light is irradiated during the anodization, irregularities on the surface of the porous layer are remarkably generated and the crystallinity of the epitaxial semiconductor film is deteriorated. However, in the present invention, the anodization is performed in a dark place. By doing so, this unevenness can be reduced or avoided, and an epitaxial semiconductor film having good crystallinity can be formed.

【０１４０】また、多孔質層を形成した後、水素ガス雰
囲気中で加熱することにより、多孔質層の表面層の表面
はなめらかになり、良好な結晶性を有するエピタキシャ
ル半導体膜を形成することができた。また、多孔質層を
形成した後、水素ガス雰囲気中での加熱工程の前に、多
孔質層を熱酸化することにより、多孔質層の内部が酸化
されるので、次工程の水素中アニールを施しても、多孔
質層には大きな構造変化が生じ難くなり、多孔質層の表
面に内部からの歪みが伝わり難くなるため、結晶性の良
好なエピタキシャル半導体膜を形成することができる。After forming the porous layer, heating in a hydrogen gas atmosphere smoothes the surface of the surface layer of the porous layer to form an epitaxial semiconductor film having good crystallinity. did it. Also, after the porous layer is formed, before the heating step in a hydrogen gas atmosphere, the inside of the porous layer is oxidized by thermally oxidizing the porous layer. Even if it is applied, since a large structural change hardly occurs in the porous layer and distortion from inside is hardly transmitted to the surface of the porous layer, an epitaxial semiconductor film having good crystallinity can be formed.

【０１４１】更に、半導体基体として、ホウ素を高濃度
にドープしたものは、陽極化成時に、結晶状態を維持し
たまま多孔質化がなされるので、良質のエピタキシャル
半導体膜を形成できる。Further, a semiconductor substrate doped with boron at a high concentration is made porous while maintaining the crystalline state during anodization, so that a good-quality epitaxial semiconductor film can be formed.

【０１４２】また、本発明方法によれば、支持基板をプ
リント基板とすることにより、プリント基板に直接的に
半導体装置、ＩＣカードを構成できるなど製造の簡素化
をはかることができる。Further, according to the method of the present invention, by using the printed circuit board as the support substrate, the semiconductor device and the IC card can be directly constructed on the printed circuit board, thereby simplifying the manufacturing.

【０１４３】また、本発明によれば半導体装置を、容
易、確実に保護樹脂膜によってパッケージングすること
ができ、また全体の厚さを充分小さくできることから、
端子導出のための金属バンプの高さを装置の高さ程度も
しくはこれより以上とすることができ他部との電気的接
続を容易に行なうことができる。Further, according to the present invention, the semiconductor device can be easily and surely packaged by the protective resin film, and the total thickness can be made sufficiently small.
The height of the metal bump for leading out the terminal can be set to about the height of the device or more, and electrical connection with other parts can be easily performed.

【０１４４】[0144]

【発明の効果】上述した本発明の製造方法によれば、薄
膜単結晶上に各種回路素子、集積回路等を容易に形成す
ることができる。また、本発明のＩＣカードの製造方法
によれば、フレキシブルな薄膜半導体装置を簡単な工程
で内蔵することができる。また、本発明によればパッケ
ージングも簡単にできる。According to the manufacturing method of the present invention described above, various circuit elements, integrated circuits, etc. can be easily formed on a thin film single crystal. Further, according to the method of manufacturing an IC card of the present invention, a flexible thin film semiconductor device can be incorporated in a simple process. Further, according to the present invention, packaging can be easily performed.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明方法を実施する陽極化成装置の一例の構
成図である。FIG. 1 is a configuration diagram of an example of an anodizing apparatus for performing a method of the present invention.

【図２】本発明方法の一実施例の工程図（その１）であ
る。Ａ〜Ｄは、その各工程の断面図である。FIG. 2 is a process diagram (1) of an embodiment of the method of the present invention. A to D are cross-sectional views of the respective steps.

【図３】本発明方法の一実施例の工程図（その２）であ
る。Ｅ〜Ｇは、その各工程の断面図である。FIG. 3 is a process diagram (part 2) of one embodiment of the method of the present invention. EG are sectional views of the respective steps.

【図４】本発明方法の一実施例の工程図（その３）であ
る。ＨおよびＩは、その各工程の断面図である。FIG. 4 is a process diagram (part 3) of one embodiment of the method of the present invention. H and I are cross-sectional views of each step.

【図５】ＩＣカードの構成を示す斜視図である。FIG. 5 is a perspective view showing a configuration of an IC card.

【図６】本発明方法の他の一実施例の工程図（その１）
である。Ａ〜Ｃは、その各工程の断面図である。FIG. 6 is a process drawing (1) of another embodiment of the method of the present invention.
It is. A to C are cross-sectional views of the respective steps.

【図７】本発明方法の他の一実施例の工程図（その２）
である。ＤおよびＥは、その各工程の断面図である。FIG. 7 is a process drawing (2) of another embodiment of the method of the present invention.
It is. D and E are cross-sectional views of the respective steps.

【図８】本発明方法の他の一実施例の工程図（その３）
である。FIG. 8 is a process diagram (3) of another embodiment of the method of the present invention.
It is.

【図９】本発明によるＩＣカードの製造方法の一例の工
程図である。Ａ〜Ｃは、その各工程の断面図である。FIG. 9 is a process drawing of an example of a method for manufacturing an IC card according to the present invention. A to C are cross-sectional views of the respective steps.

【図１０】本発明方法の他の一実施例の工程図（その
１）である。Ａ〜Ｃは、その各工程の断面図である。FIG. 10 is a process drawing (1) of another embodiment of the method of the present invention. A to C are cross-sectional views of the respective steps.

【図１１】本発明方法の他の一実施例の工程図（その
２）である。Ｄ〜Ｆは、その各工程の断面図である。FIG. 11 is a process drawing (2) of another embodiment of the method of the present invention. DF is a sectional view of each process.

【図１２】本発明方法の他の一実施例の工程図（その
３）である。Ｇ〜Ｉは、その各工程の断面図である。FIG. 12 is a process drawing (3) of another embodiment of the method of the present invention. GI is sectional drawing of each process.

【図１３】本発明方法の他の一実施例の工程図（その
４）である。Ｊ〜Ｌは、その各工程の断面図である。FIG. 13 is a process drawing (4) of another embodiment of the method of the present invention. JL are sectional views of the respective steps.

【図１４】本発明方法の他の一実施例の工程図（その
５）である。ＭおよびＮは、その各工程の断面図であ
る。FIG. 14 is a process drawing (5) of another embodiment of the method of the present invention. M and N are cross-sectional views of the respective steps.

【図１５】本発明方法の他の一実施例の工程図（その
６）である。ＯおよびＰは、その各工程の断面図であ
る。FIG. 15 is a process drawing (6) of another embodiment of the method of the present invention. O and P are sectional views of the respective steps.

【図１６】図１０〜図１５の本発明方法で製造した装置
の一概略斜視図である。16 is a schematic perspective view of an apparatus manufactured by the method of the present invention shown in FIGS. 10 to 15. FIG.

【図１７】本発明方法における多孔質層の加熱処理前の
要部の顕微鏡写真の模式図である。FIG. 17 is a schematic diagram of a micrograph of a main part of the porous layer before heat treatment in the method of the present invention.

【図１８】本発明方法における多孔質層の加熱処理後の
要部の顕微鏡写真の模式図である。FIG. 18 is a schematic diagram of a micrograph of a main part of a porous layer after heat treatment in the method of the present invention.

【符号の説明】[Explanation of symbols]

１１ 半導体基体、１２ 多孔質層、１２Ｍ 中間多孔
率層、１２Ｈ 高多孔率層、１３ エピタキシャル半導
体膜、１３１ 第１のエピタキシャル半導体膜、１３２
第２のエピタキシャル半導体膜、１３３ 第３のエピ
タキシャル半導体膜、１００ 集積回路の構成体、 ２
００ 太陽電池の構成体、５１ 分離絶縁層、５２ ゲ
ート絶縁膜、５３ゲート電極、５４ サイドウオール、
５５ 半導体領域、５６ 第１の層間絶縁層、５７ 第
１の配線層、５８ 第２の層間絶縁層、 ５９ 第２の
配線層、６０ 接着剤、６１ 支持基板、７０ 支持基
板、７１ 薄膜半導体集積回路装置、 ７２ 薄膜太陽
電池、８０ ダイシング用フィルム、８１ チップ、８
２ 支持基板、８３ 絶縁層、８３Ｗ コンタクト窓、
８４ 外部配線、８５ 遮光性絶縁層、８６ 保護樹脂
膜、８７ 金属バンプ、１６１ 保持基板11 semiconductor substrate, 12 porous layer, 12M intermediate porosity layer, 12H high porosity layer, 13 epitaxial semiconductor film, 131 first epitaxial semiconductor film, 132
Second epitaxial semiconductor film, 133 third epitaxial semiconductor film, 100 integrated circuit structure, 2
00 solar cell constituent, 51 isolation insulating layer, 52 gate insulating film, 53 gate electrode, 54 sidewall,
55 semiconductor region, 56 first interlayer insulating layer, 57 first wiring layer, 58 second interlayer insulating layer, 59 second wiring layer, 60 adhesive, 61 supporting substrate, 70 supporting substrate, 71 thin film semiconductor integrated Circuit device, 72 thin-film solar cell, 80 dicing film, 81 chip, 8
2 support substrate, 83 insulating layer, 83W contact window,
84 external wiring, 85 light-shielding insulating layer, 86 protective resin film, 87 metal bumps, 161 holding substrate

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１３Ｂ 21/336 ６１８Ａ // Ｈ０１Ｌ 21/316 ６２６Ｃ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical indication H01L 29/786 H01L 29/78 613B 21/336 618A // H01L 21/316 626C

Claims (26)

【特許請求の範囲】[Claims] 【請求項１】 半導体基体表面を多孔質層に変化させる
工程と、 該多孔質層に半導体膜を形成する工程と、 該半導体膜上に回路素子もしくは集積回路を形成する工
程と、 該回路素子もしくは集積回路を形成した半導体膜を上記
多孔質層を介して上記半導体基体から剥離する工程とを
有することを特徴とする薄膜半導体装置の製造方法。1. A step of converting the surface of a semiconductor substrate into a porous layer, a step of forming a semiconductor film on the porous layer, a step of forming a circuit element or an integrated circuit on the semiconductor film, and the circuit element. Or a step of peeling the semiconductor film on which the integrated circuit is formed from the semiconductor substrate through the porous layer, the method for manufacturing a thin film semiconductor device. 【請求項２】 上記多孔質層に形成する半導体膜がエピ
タキシャル半導体膜であることを特徴とする請求項１に
記載の薄膜半導体装置の製造方法。2. The method for manufacturing a thin film semiconductor device according to claim 1, wherein the semiconductor film formed on the porous layer is an epitaxial semiconductor film. 【請求項３】 上記多孔質層の形成工程において、 表面に多孔率が低い層を形成し、内部側に多孔率が高い
層を形成することを特徴とする請求項１に記載の薄膜半
導体装置の製造方法。3. The thin film semiconductor device according to claim 1, wherein in the step of forming the porous layer, a layer having a low porosity is formed on the surface and a layer having a high porosity is formed on the inner side. Manufacturing method. 【請求項４】 上記多孔質層の形成工程において、 表面に多孔率が低い表面層を形成し、該表面層より内部
側に上記表面層より高い多孔率を有する中間多孔率層を
形成し、該中間多孔率層内または該中間多孔率層と半導
体基体との界面に上記中間多孔率層より高い多孔率を有
する高多孔率層を形成することを特徴とする請求項１に
記載の薄膜半導体装置の製造方法。4. In the step of forming the porous layer, a surface layer having a low porosity is formed on the surface, and an intermediate porosity layer having a higher porosity than the surface layer is formed on the inner side of the surface layer, The thin film semiconductor according to claim 1, wherein a high porosity layer having a higher porosity than the intermediate porosity layer is formed in the intermediate porosity layer or at an interface between the intermediate porosity layer and a semiconductor substrate. Device manufacturing method. 【請求項５】 上記多孔質層の形成工程が、 上記半導体基体表面を陽極化成することによって上記多
孔質層を形成する陽極化成工程であることを特徴とする
請求項１に記載の薄膜半導体装置の製造方法。5. The thin film semiconductor device according to claim 1, wherein the step of forming the porous layer is an anodization step of forming the porous layer by anodizing the surface of the semiconductor substrate. Manufacturing method. 【請求項６】 上記多孔質層の形成工程が、 上記半導体基体表面を低電流密度で陽極化成する工程
と、 その後、高電流密度で陽極化成する工程とによることを
特徴とする請求項１に記載の薄膜半導体装置の製造方
法。6. The method according to claim 1, wherein the step of forming the porous layer includes a step of anodizing the surface of the semiconductor substrate at a low current density and a step of anodizing the surface of the semiconductor substrate at a high current density thereafter. A method for manufacturing a thin film semiconductor device according to claim 1. 【請求項７】 上記多孔質層の形成工程は、 上記半導体基体表面を低電流密度で陽極化成する工程
と、 該低電流密度よりも高い中間低電流密度で陽極化成する
工程と、 高電流密度で陽極化成する工程とによることを特徴とす
る請求項１に記載の薄膜半導体装置の製造方法。7. The step of forming the porous layer comprises a step of anodizing the surface of the semiconductor substrate at a low current density, a step of anodizing at an intermediate low current density higher than the low current density, and a high current density. The method of manufacturing a thin film semiconductor device according to claim 1, wherein the step of anodizing is performed. 【請求項８】 上記多孔質層の形成工程における上記高
電流密度での陽極化成において、 電流を間欠的に流すことを特徴とする請求項６に記載の
薄膜半導体装置の製造方法。8. The method for manufacturing a thin film semiconductor device according to claim 6, wherein an electric current is intermittently supplied in the anodization at the high current density in the step of forming the porous layer. 【請求項９】 上記多孔質層の形成工程における上記中
間低電流密度での陽極化成において、 電流密度を漸次増大させることを特徴とする請求項７に
記載の薄膜半導体装置の製造方法。9. The method of manufacturing a thin film semiconductor device according to claim 7, wherein the current density is gradually increased in the anodization at the intermediate low current density in the step of forming the porous layer. 【請求項１０】 上記多孔質層の形成工程における陽極
化成を、 フッ化水素とエタノール、またはフッ化水素とメタノー
ルを含有する電解溶液中で行うことを特徴とする請求項
５に記載の薄膜半導体装置の製造方法。10. The thin film semiconductor according to claim 5, wherein anodization in the step of forming the porous layer is performed in an electrolytic solution containing hydrogen fluoride and ethanol, or hydrogen fluoride and methanol. Device manufacturing method. 【請求項１１】 上記多孔質層の形成工程における上記
陽極化成の電流密度を変更し、かつ電解溶液の組成を変
更することを特徴とする請求項５に記載の薄膜半導体装
置の製造方法。11. The method for producing a thin film semiconductor device according to claim 5, wherein the current density of the anodization in the step of forming the porous layer is changed, and the composition of the electrolytic solution is changed. 【請求項１２】 上記多孔質層の形成における陽極化成
を、暗所で行うことを特徴とする請求項５に記載の薄膜
半導体装置の製造方法。12. The method for manufacturing a thin film semiconductor device according to claim 5, wherein anodization in forming the porous layer is performed in a dark place. 【請求項１３】 上記多孔質層の形成工程後に、 水素ガス雰囲気中で加熱する工程を有することを特徴と
する請求項１記載の薄膜半導体装置の製造方法。13. The method for manufacturing a thin film semiconductor device according to claim 1, further comprising a step of heating in a hydrogen gas atmosphere after the step of forming the porous layer. 【請求項１４】 上記多孔質層の形成工程と、上記水素
ガス雰囲気中での加熱工程との間に、 上記多孔質層を熱酸化する工程を有することを特徴とす
る請求項１３に記載の薄膜半導体装置の製造方法。14. The method according to claim 13, further comprising a step of thermally oxidizing the porous layer between the step of forming the porous layer and the heating step in the hydrogen gas atmosphere. Method of manufacturing thin film semiconductor device. 【請求項１５】 上記半導体基体がシリコンの単結晶で
ある請求項１記載の薄膜半導体装置の製造方法。15. The method of manufacturing a thin film semiconductor device according to claim 1, wherein the semiconductor substrate is a single crystal of silicon. 【請求項１６】 半導体基体がボロンを高濃度にドープ
した半導体基体であることを特徴とする請求項１に記載
の薄膜半導体装置の製造方法。16. The method of manufacturing a thin film semiconductor device according to claim 1, wherein the semiconductor substrate is a semiconductor substrate doped with boron at a high concentration. 【請求項１７】 上記回路素子もしくは集積回路を形成
した半導体膜上に支持基板を接合して、上記半導体膜と
上記支持基板とを一体化する工程と、 上記半導体膜と上記支持基板とを一体として上記半導体
基体から剥離する工程とを有することを特徴とする請求
項１に記載の薄膜半導体装置の製造方法。17. A step of joining a supporting substrate on a semiconductor film having the circuit element or the integrated circuit formed thereon to integrate the semiconductor film and the supporting substrate, and integrating the semiconductor film and the supporting substrate. 2. The method for manufacturing a thin film semiconductor device according to claim 1, further comprising the step of peeling from the semiconductor substrate. 【請求項１８】 半導体基体表面を多孔質層に変化させ
る工程と、 該多孔質層に半導体膜を形成する工程と、 該半導体膜上に回路素子もしくは集積回路を形成する工
程と、 該回路素子もしくは集積回路を形成した半導体膜に、Ｉ
Ｃカードを構成する支持基板を貼り合わせて、該半導体
膜と該支持基板とを一体化する工程と、 該一体化した半導体膜と基板とを一体として半導体基体
から剥離する工程とを有することを特徴とするＩＣカー
ドの製造方法。18. A step of converting the surface of a semiconductor substrate into a porous layer, a step of forming a semiconductor film on the porous layer, a step of forming a circuit element or an integrated circuit on the semiconductor film, and the circuit element. Alternatively, the semiconductor film on which the integrated circuit is formed may have I
And a step of adhering a support substrate that constitutes the C card to integrate the semiconductor film and the support substrate, and a step of separating the integrated semiconductor film and the substrate as an integral body from a semiconductor substrate. A method of manufacturing a characteristic IC card. 【請求項１９】 上記多孔質層に形成する半導体膜がエ
ピタキシャル半導体膜であることを特徴とする請求項１
８に記載のＩＣカードの製造方法。19. The semiconductor film formed on the porous layer is an epitaxial semiconductor film.
8. The method for manufacturing an IC card according to item 8. 【請求項２０】 上記半導体膜を形成した後、該半導体
膜表面を研磨する工程を有することを特徴とする請求項
１８に記載のＩＣカードの製造方法。20. The method of manufacturing an IC card according to claim 18, further comprising the step of polishing the surface of the semiconductor film after forming the semiconductor film. 【請求項２１】 上記半導体膜を半導体基体から剥離し
た後、この剥離面に保護膜もしくは保持基板を被着する
工程を有することを特徴とする請求項１８に記載のＩＣ
カードの製造方法。21. The IC according to claim 18, further comprising a step of, after peeling the semiconductor film from the semiconductor substrate, depositing a protective film or a holding substrate on the peeled surface.
Card manufacturing method. 【請求項２２】 半導体基体表面を多孔質層に変化させ
る工程と、 該多孔質層に半導体膜を形成する工程と、 該半導体膜に回路素子もしくは集積回路を形成する工程
と、 該半導体膜上に、剛性を有する保持基板を接合する工程
と、 該保持基板が接合された状態で、上記半導体膜を上記多
孔質層を介して上記半導体基体から剥離する工程と、 上記保持基板にダイシング用フィルムを接合する工程
と、 上記半導体膜をチップ化するダイシングを、上記半導体
膜から上記保持基板に差し渡って行うダイシング工程
と、 該ダイシングによってチップ化された保持基板を有する
半導体チップを、支持基板に接合する工程と、 上記保持基板を除去する工程と、 上記支持基板上の少なくとも半導体チップを覆って保護
樹脂膜を被着形成する工程とを有することを特徴とする
薄膜半導体装置の製造方法。22. A step of converting the surface of a semiconductor substrate into a porous layer; a step of forming a semiconductor film on the porous layer; a step of forming a circuit element or an integrated circuit on the semiconductor film; A step of joining a rigid holding substrate, a step of peeling the semiconductor film from the semiconductor substrate through the porous layer with the holding substrate joined, and a dicing film on the holding substrate. And a dicing step of performing dicing for chipping the semiconductor film across the holding film from the semiconductor film, and a semiconductor chip having a holding substrate chipped by the dicing on a supporting substrate. A bonding step, a step of removing the holding substrate, and a step of forming a protective resin film by covering at least the semiconductor chip on the supporting substrate. A method of manufacturing a thin film semiconductor device, comprising: 【請求項２３】 上記多孔質層に形成する半導体膜がエ
ピタキシャル半導体膜であることを特徴とする請求項２
２に記載の薄膜半導体装置の製造方法。23. The semiconductor film formed on the porous layer is an epitaxial semiconductor film.
2. The method for manufacturing a thin film semiconductor device according to item 2. 【請求項２４】 上記保持基板を除去する工程の後に、
上記支持基板に接合された上記半導体膜チップ上に絶縁
層を被着形成する工程と、 該絶縁層に形成したコンタクト窓を通じて上記回路素子
もしくは集積回路の所定部に配線層をコンタクトさせて
形成する配線層の形成工程と、 その後に上記保持基板を除去する工程と、 上記支持基板上の少なくとも半導体チップを覆って保護
樹脂膜を被着形成する工程とを有することを特徴とする
請求項２２に記載の薄膜半導体装置の製造方法。24. After the step of removing the holding substrate,
Forming by depositing an insulating layer on the semiconductor film chip bonded to the supporting substrate, and contacting a wiring layer with a predetermined portion of the circuit element or integrated circuit through a contact window formed in the insulating layer 23. The method according to claim 22, further comprising a step of forming a wiring layer, a step of removing the holding substrate after that, and a step of depositing a protective resin film to cover at least the semiconductor chip on the supporting substrate. A method for manufacturing a thin film semiconductor device according to claim 1. 【請求項２５】 上記配線層の所定部に金属バンプを形
成する工程を有することを特徴とする請求項２２に記載
の薄膜半導体装置の製造方法。25. The method of manufacturing a thin film semiconductor device according to claim 22, further comprising the step of forming a metal bump on a predetermined portion of the wiring layer. 【請求項２６】 上記保持基板を透明基板によって構成
し、 該保持基板の上記半導体膜上への接合を、紫外線照射に
よって接着性が著しく低下する接着剤によって接合する
ことを特徴とする請求項２２に記載の薄膜半導体装置の
製造方法。26. The holding substrate is formed of a transparent substrate, and the holding substrate is joined to the semiconductor film by an adhesive whose adhesiveness is significantly reduced by irradiation with ultraviolet rays. A method of manufacturing a thin film semiconductor device according to.
JP23447996A 1996-03-18 1996-09-04 Thin film semiconductor device and IC card manufacturing method Expired - Fee Related JP3893645B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23447996A JP3893645B2 (en) 1996-03-18 1996-09-04 Thin film semiconductor device and IC card manufacturing method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-88734 1996-03-18
JP8873496 1996-03-18
JP23447996A JP3893645B2 (en) 1996-03-18 1996-09-04 Thin film semiconductor device and IC card manufacturing method

Publications (2)

Publication Number Publication Date
JPH09312349A true JPH09312349A (en) 1997-12-02
JP3893645B2 JP3893645B2 (en) 2007-03-14

Family

ID=26430084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23447996A Expired - Fee Related JP3893645B2 (en) 1996-03-18 1996-09-04 Thin film semiconductor device and IC card manufacturing method

Country Status (1)

Country Link
JP (1) JP3893645B2 (en)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326882A (en) * 1997-03-27 1998-12-08 Canon Inc Semiconductor substrate and manufacture thereof
JP2001237403A (en) * 2000-02-21 2001-08-31 Rohm Co Ltd Method of manufacturing semiconductor device and ultrathin type semiconductor device
EP1229581A2 (en) * 2001-01-31 2002-08-07 Canon Kabushiki Kaisha Thin-film semiconductor device and method of manufacturing the same
JP2002231909A (en) * 2001-01-31 2002-08-16 Canon Inc Manufacturing method of thin-film semiconductor device
JP2004246351A (en) * 2003-01-22 2004-09-02 Semiconductor Energy Lab Co Ltd Semiconductor device and electronic equipment
JP2004288780A (en) * 2003-03-20 2004-10-14 Sharp Corp Semiconductor device and its manufacturing method
JP2005093625A (en) * 2003-09-17 2005-04-07 Sony Corp Thin-film semiconductor device, method for manufacturing the same and liquid crystal display
US6891578B2 (en) 2001-01-31 2005-05-10 Canon Kabushiki Kaisha Method of manufacturing a thin-film semiconductor device used for a display region and peripheral circuit region
US6982181B2 (en) * 2003-03-25 2006-01-03 Sony Corporation Manufacturing process for ultra slim electrooptic display device unit
JP2006049877A (en) * 2004-07-09 2006-02-16 Semiconductor Energy Lab Co Ltd Ic chip and method of manufacturing the same
JP2006080237A (en) * 2004-09-08 2006-03-23 Canon Inc Semiconductor device and its fabrication process
EP1256983A3 (en) * 2001-05-08 2006-06-14 Philips Intellectual Property & Standards GmbH Flexible integrated monolithic circuit
US7271415B2 (en) 2003-01-10 2007-09-18 Nec Corporation Flexible electronic device and production method of the same
US7381285B2 (en) 2004-04-15 2008-06-03 Nec Corporation Manufacturing method of a device
WO2010035269A2 (en) * 2008-09-29 2010-04-01 Shani Keysar Integrated solar powered device
US7723804B2 (en) 2005-08-18 2010-05-25 Seiko Epson Corporation Semiconductor device, electro-optic device, and electric device
JP2010166069A (en) * 2005-01-21 2010-07-29 Semiconductor Energy Lab Co Ltd Semiconductor device
WO2010089832A1 (en) * 2009-02-05 2010-08-12 信越半導体株式会社 Semiconductor wafer having multilayered film, method for producing the same, and method for producing semiconductor device
JP2011523202A (en) * 2008-05-02 2011-08-04 アイメック Formation method of oxide layer
US20120025342A1 (en) * 2008-09-29 2012-02-02 Sol Chip Ltd. Integrated circuit combination of a target integrated circuit and a plurality of cells connected thereto using the top conductive layer
JP2012156523A (en) * 2004-03-10 2012-08-16 Samsung Led Co Ltd Thin film device feeder, manufacturing method of thin film device feeder, transfer method, manufacturing method of semiconductor device, and electronic apparatus
US8426293B2 (en) 2004-07-09 2013-04-23 Semiconductor Energy Laboratory Co., Ltd. IC chip and its manufacturing method
US8921967B2 (en) 2008-09-29 2014-12-30 Sol Chip Ltd. Integrated circuit combination of a target integrated circuit and a plurality of photovoltaic cells connected thereto using the top conductive layer
WO2017052774A1 (en) * 2015-09-22 2017-03-30 Qualcomm Incorporated Integrated circuits (ics) on a glass substrate

Cited By (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326882A (en) * 1997-03-27 1998-12-08 Canon Inc Semiconductor substrate and manufacture thereof
JP2001237403A (en) * 2000-02-21 2001-08-31 Rohm Co Ltd Method of manufacturing semiconductor device and ultrathin type semiconductor device
US7029950B2 (en) 2001-01-31 2006-04-18 Canon Kabushiki Kaisha Thin-film semiconductor device and method of manufacturing the same
EP1229581A2 (en) * 2001-01-31 2002-08-07 Canon Kabushiki Kaisha Thin-film semiconductor device and method of manufacturing the same
JP2002231909A (en) * 2001-01-31 2002-08-16 Canon Inc Manufacturing method of thin-film semiconductor device
US6677183B2 (en) 2001-01-31 2004-01-13 Canon Kabushiki Kaisha Method of separation of semiconductor device
US6891578B2 (en) 2001-01-31 2005-05-10 Canon Kabushiki Kaisha Method of manufacturing a thin-film semiconductor device used for a display region and peripheral circuit region
US6972215B2 (en) 2001-01-31 2005-12-06 Canon Kabushiki Kaisha Thin-film semiconductor device and method of manufacturing the same
EP1256983A3 (en) * 2001-05-08 2006-06-14 Philips Intellectual Property & Standards GmbH Flexible integrated monolithic circuit
US7736997B2 (en) 2003-01-10 2010-06-15 Nec Corporation Production method of flexible electronic device
US7652292B2 (en) 2003-01-10 2010-01-26 Nec Corporation Flexible electronic device and production method of the same
US7271415B2 (en) 2003-01-10 2007-09-18 Nec Corporation Flexible electronic device and production method of the same
JP2004246351A (en) * 2003-01-22 2004-09-02 Semiconductor Energy Lab Co Ltd Semiconductor device and electronic equipment
JP4689168B2 (en) * 2003-01-22 2011-05-25 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP2004288780A (en) * 2003-03-20 2004-10-14 Sharp Corp Semiconductor device and its manufacturing method
US7919392B2 (en) 2003-03-20 2011-04-05 Sharp Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US6982181B2 (en) * 2003-03-25 2006-01-03 Sony Corporation Manufacturing process for ultra slim electrooptic display device unit
JP2005093625A (en) * 2003-09-17 2005-04-07 Sony Corp Thin-film semiconductor device, method for manufacturing the same and liquid crystal display
US7626200B2 (en) 2003-09-17 2009-12-01 Sony Corporation Process for fabricating a thin film semiconductor device, thin film semiconductor device, and liquid crystal display
US7696020B2 (en) 2003-09-17 2010-04-13 Sony Corporation Process for fabricating a thin film semiconductor device, thin film semiconductor device, and liquid crystal display
US7804094B2 (en) 2003-09-17 2010-09-28 Sony Corporation Process for fabricating a thin film semiconductor device, thin film semiconductor device, and liquid crystal display
JP2012156523A (en) * 2004-03-10 2012-08-16 Samsung Led Co Ltd Thin film device feeder, manufacturing method of thin film device feeder, transfer method, manufacturing method of semiconductor device, and electronic apparatus
US7381285B2 (en) 2004-04-15 2008-06-03 Nec Corporation Manufacturing method of a device
JP2006049877A (en) * 2004-07-09 2006-02-16 Semiconductor Energy Lab Co Ltd Ic chip and method of manufacturing the same
US8426293B2 (en) 2004-07-09 2013-04-23 Semiconductor Energy Laboratory Co., Ltd. IC chip and its manufacturing method
JP2006080237A (en) * 2004-09-08 2006-03-23 Canon Inc Semiconductor device and its fabrication process
US7696065B2 (en) 2004-09-08 2010-04-13 Canon Kabushiki Kaisha Method of manufacturing a semiconductor device by forming separation regions which do not extend to the peripherals of a substrate, and structures thereof
JP2010166069A (en) * 2005-01-21 2010-07-29 Semiconductor Energy Lab Co Ltd Semiconductor device
US7723804B2 (en) 2005-08-18 2010-05-25 Seiko Epson Corporation Semiconductor device, electro-optic device, and electric device
JP2011523202A (en) * 2008-05-02 2011-08-04 アイメック Formation method of oxide layer
WO2010035269A2 (en) * 2008-09-29 2010-04-01 Shani Keysar Integrated solar powered device
US9698299B2 (en) 2008-09-29 2017-07-04 Sol Chip Ltd. Integrated circuit combination of a target integrated circuit and a plurality of thin film photovoltaic cells connected thereto using a conductive path
US20120025342A1 (en) * 2008-09-29 2012-02-02 Sol Chip Ltd. Integrated circuit combination of a target integrated circuit and a plurality of cells connected thereto using the top conductive layer
WO2010035269A3 (en) * 2008-09-29 2010-05-14 Shani Keysar Integrated solar powered device
US20110169554A1 (en) * 2008-09-29 2011-07-14 Sol Chip Ltd. Integrated solar powered device
US8957488B2 (en) 2008-09-29 2015-02-17 Sol Chip Ltd. Self powering application specific integrated circuit
US8921967B2 (en) 2008-09-29 2014-12-30 Sol Chip Ltd. Integrated circuit combination of a target integrated circuit and a plurality of photovoltaic cells connected thereto using the top conductive layer
US8952473B2 (en) 2008-09-29 2015-02-10 Sol Chip Ltd. Integrated circuit combination of a target integrated circuit and a plurality of cells connected thereto using the top conductive layer
US8575722B2 (en) 2009-02-05 2013-11-05 Shin-Etsu Handotai Co., Ltd. Semiconductor substrate having multilayer film and method to reuse the substrate by delaminating a porous layer
WO2010089832A1 (en) * 2009-02-05 2010-08-12 信越半導体株式会社 Semiconductor wafer having multilayered film, method for producing the same, and method for producing semiconductor device
WO2017052774A1 (en) * 2015-09-22 2017-03-30 Qualcomm Incorporated Integrated circuits (ics) on a glass substrate
US9768109B2 (en) 2015-09-22 2017-09-19 Qualcomm Incorporated Integrated circuits (ICS) on a glass substrate
US10332911B2 (en) 2015-09-22 2019-06-25 Qualcomm Incorporated Integrated circuits (ICs) on a glass substrate
US10903240B2 (en) 2015-09-22 2021-01-26 Qualcomm Incorporated Integrated circuits (ICs) on a glass substrate

Also Published As

Publication number Publication date
JP3893645B2 (en) 2007-03-14

Similar Documents

Publication Publication Date Title
JP3893645B2 (en) Thin film semiconductor device and IC card manufacturing method
JP4826587B2 (en) Thin film semiconductor manufacturing method
US6426274B1 (en) Method for making thin film semiconductor
US6503778B1 (en) Thin film device and method of manufacturing the same
US6326280B1 (en) Thin film semiconductor and method for making thin film semiconductor
JP2001094136A (en) Method for manufacturing semiconductor element module and solar cell module
JPH10233352A (en) Manufacture of semiconductor member and semiconductor member
US20110174376A1 (en) Monocrystalline Thin Cell
JPH10135500A (en) Manufacture of thin film semiconductor, solar cell and light emission element
JP2003345267A (en) Display device and its manufacturing method
WO2000045426A1 (en) Method for fabricating thin film semiconductor devices
TW200410312A (en) Quasi-vertical power semiconducting device on composite substrate
JP3777668B2 (en) Method for manufacturing thin film solar cell
JP2006012914A (en) Method of manufacturing integrated circuit chip, and semiconductor device
JPH114008A (en) Manufacture of thin film solar battery
JP4770706B2 (en) Thin film semiconductor manufacturing method
JP4420475B2 (en) Thin film semiconductor manufacturing method
JP3542521B2 (en) Method for producing semiconductor substrate and solar cell and anodizing apparatus
JPH10256362A (en) Semiconductor substrate, and manufacture of semiconductor substrate and thin film semiconductor
JP4161380B2 (en) Thin film semiconductor and semiconductor device manufacturing method
JP5440550B2 (en) Thin film semiconductor manufacturing method
JP3814886B2 (en) Method for anodizing outer peripheral surface of ingot, method for producing thin film semiconductor and thin film solar cell using the same, and anodizing device
JP5360127B2 (en) Thin film semiconductor manufacturing method
JP5440549B2 (en) Thin film semiconductor manufacturing method
JP2005268683A (en) Manufacturing method of solar battery and solar battery

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees