JPH09307446A - デルタシグマ型データ変換器 - Google Patents
デルタシグマ型データ変換器Info
- Publication number
- JPH09307446A JPH09307446A JP12128896A JP12128896A JPH09307446A JP H09307446 A JPH09307446 A JP H09307446A JP 12128896 A JP12128896 A JP 12128896A JP 12128896 A JP12128896 A JP 12128896A JP H09307446 A JPH09307446 A JP H09307446A
- Authority
- JP
- Japan
- Prior art keywords
- output
- delta
- input
- filter
- sigma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】 デルタシグマ型データ変換器において、素子
ばらつきによる特性劣化を改善する。 【解決手段】 入力信号10にDC信号を加算するDC加算
手段8と、DC加算手段8の出力をデータ変換するデルタ
シグマ変調器2と、デルタシグマ変調器2の出力から不
要な信号を除去し出力信号11を出力するフィルタ7と
を備える構成をしている。入力信号にDCを印加し、デル
タシグマ変調器で生じる特定周波数ノイズを帯域外にシ
フトさせフィルタで除去することにより、素子ばらつき
に影響を受けにくいデルタシグマ型データ変換器を実現
できる。
ばらつきによる特性劣化を改善する。 【解決手段】 入力信号10にDC信号を加算するDC加算
手段8と、DC加算手段8の出力をデータ変換するデルタ
シグマ変調器2と、デルタシグマ変調器2の出力から不
要な信号を除去し出力信号11を出力するフィルタ7と
を備える構成をしている。入力信号にDCを印加し、デル
タシグマ変調器で生じる特定周波数ノイズを帯域外にシ
フトさせフィルタで除去することにより、素子ばらつき
に影響を受けにくいデルタシグマ型データ変換器を実現
できる。
Description
【0001】
【発明の属する技術分野】本発明は、素子ばらつきによ
り生じる出力特性の劣化を抑え、高精度な出力結果を得
るデルタシグマ型データ変換器の回路構成に関するもの
である。
り生じる出力特性の劣化を抑え、高精度な出力結果を得
るデルタシグマ型データ変換器の回路構成に関するもの
である。
【0002】
【従来の技術】LSI上の回路素子(トランジスタやコ
ンデンサ、抵抗等)は、プロセスによるサイズばらつき
により特性がばらつく。特にアナログ回路では、このば
らつきによる特性劣化が大きな問題となっている。例え
ば演算増幅器を含んだフィルタでは、素子ばらつきによ
り出力に数mVのオフセットが生じる。このオフセットを
持った信号がデルタシグマ型AD変換に入力すると、出力
には信号成分(f1)と別に直流(0Hz)や特定周波数(f3、
…、fm)にノイズが生じる。このノイズが信号帯域内に
生じると、出力特性は大きく劣化してしまう。従来、こ
の問題を解決するためにディザを印加する方法がとられ
てきた。
ンデンサ、抵抗等)は、プロセスによるサイズばらつき
により特性がばらつく。特にアナログ回路では、このば
らつきによる特性劣化が大きな問題となっている。例え
ば演算増幅器を含んだフィルタでは、素子ばらつきによ
り出力に数mVのオフセットが生じる。このオフセットを
持った信号がデルタシグマ型AD変換に入力すると、出力
には信号成分(f1)と別に直流(0Hz)や特定周波数(f3、
…、fm)にノイズが生じる。このノイズが信号帯域内に
生じると、出力特性は大きく劣化してしまう。従来、こ
の問題を解決するためにディザを印加する方法がとられ
てきた。
【0003】図5に従来のデルタシグマ型AD変換器の
一例を示す。図5において、1はディザ、3は積分器、
4は遅延器、5は量子化器、7はフィルタである。ここ
で、3〜5はデルタシグマAD変換器2を構成する。積
分器3の第1の入力には入力信号10が、第2の入力に
はディザ1がそれぞれ接続される。積分器3の出力は、
量子化器5に接続される。量子化器5の出力は、フィル
タ7への入力と遅延器4を介して積分器3に入力され
る。そして、フィルタ7の出力が出力信号11となる。
ここで、外部からの入力信号の最大振幅値を1として、
量子化器5の入力と比較値、デジタル値の関係を以下の
ように設定する。比較値は、-2/7、-1/32、1/32、2/7に
設定されており、量子化器5への入力信号の振幅値が前
記入力信号の最大振幅値の2/7以上の場合には1を、2/7
未満で且つ1/32以上の値の場合には1/7を、1/32未満で
且つ-1/32以上の値の場合には0を、-1/32未満で且つ-2/
7以上の値の場合には-1/7を、-2/7未満の場合には-1を
フィルタ7の入力として出力する。
一例を示す。図5において、1はディザ、3は積分器、
4は遅延器、5は量子化器、7はフィルタである。ここ
で、3〜5はデルタシグマAD変換器2を構成する。積
分器3の第1の入力には入力信号10が、第2の入力に
はディザ1がそれぞれ接続される。積分器3の出力は、
量子化器5に接続される。量子化器5の出力は、フィル
タ7への入力と遅延器4を介して積分器3に入力され
る。そして、フィルタ7の出力が出力信号11となる。
ここで、外部からの入力信号の最大振幅値を1として、
量子化器5の入力と比較値、デジタル値の関係を以下の
ように設定する。比較値は、-2/7、-1/32、1/32、2/7に
設定されており、量子化器5への入力信号の振幅値が前
記入力信号の最大振幅値の2/7以上の場合には1を、2/7
未満で且つ1/32以上の値の場合には1/7を、1/32未満で
且つ-1/32以上の値の場合には0を、-1/32未満で且つ-2/
7以上の値の場合には-1/7を、-2/7未満の場合には-1を
フィルタ7の入力として出力する。
【0004】ここでは、デルタシグマ変換器の回路動作
について省略する。図6および図7は入力ゲインに対す
るSN特性のシミュレーション結果である。また、図8
および図9は入力ゲイン -52dBm0での周波数特性のシミ
ュレーション結果を表している。図6は、ディザ1を印
加しない場合のデルタシグマAD変換器SN特性を示し
ており、低入力振幅(-52dBm0付近)でSN特性が劣化
する。これは、図8より、オフセットにより生じた特定
周波数ノイズが帯域内(信号帯域を10Hz〜4kHzとする)
に生じるためである。これに対して図7はディザ1を印
加した場合のSN特性で、図6のような低振幅での劣化
がない。この時の周波数特性が図9で、図8に比べ特定
周波数ノイズの電力が下がっている。これらのシミュレ
ーションは、サンプリング周波数768kHz、オフセット1/
500、入力信号の周波数(f1)1030Hz、ディザ信号の振幅1
/32、ディザ信号周波数500kHzである。また、フィルタ
7は、10Hz以下と4kHz以上の信号を除去するBPFを用
いている。
について省略する。図6および図7は入力ゲインに対す
るSN特性のシミュレーション結果である。また、図8
および図9は入力ゲイン -52dBm0での周波数特性のシミ
ュレーション結果を表している。図6は、ディザ1を印
加しない場合のデルタシグマAD変換器SN特性を示し
ており、低入力振幅(-52dBm0付近)でSN特性が劣化
する。これは、図8より、オフセットにより生じた特定
周波数ノイズが帯域内(信号帯域を10Hz〜4kHzとする)
に生じるためである。これに対して図7はディザ1を印
加した場合のSN特性で、図6のような低振幅での劣化
がない。この時の周波数特性が図9で、図8に比べ特定
周波数ノイズの電力が下がっている。これらのシミュレ
ーションは、サンプリング周波数768kHz、オフセット1/
500、入力信号の周波数(f1)1030Hz、ディザ信号の振幅1
/32、ディザ信号周波数500kHzである。また、フィルタ
7は、10Hz以下と4kHz以上の信号を除去するBPFを用
いている。
【0005】
【発明が解決しようとする課題】しかしながら、従来の
回路構成ではディザが必要となるため、回路を構成する
素子数が増大する。また、ディザにより、入力オフセッ
トに対する特性劣化は改善できるが、デルタシグマ変換
器内の素子ばらつきによる特性劣化は改善できない。例
えば、入力最大振幅を1Vとすると、素子ばらつきによっ
てデルタシグマ型データ変換器を構成する積分器の演算
増幅器にオフセット-0.005〜0.005が生じる。このよう
なオフセットが生じると、ディザを加えても、図10の
ように低入力振幅(-50dBm0付近)で特性が劣化する。図
10は、システマテックオフセット0.002でディザを入
力した場合のSN特性のシミュレーション結果である。
回路構成ではディザが必要となるため、回路を構成する
素子数が増大する。また、ディザにより、入力オフセッ
トに対する特性劣化は改善できるが、デルタシグマ変換
器内の素子ばらつきによる特性劣化は改善できない。例
えば、入力最大振幅を1Vとすると、素子ばらつきによっ
てデルタシグマ型データ変換器を構成する積分器の演算
増幅器にオフセット-0.005〜0.005が生じる。このよう
なオフセットが生じると、ディザを加えても、図10の
ように低入力振幅(-50dBm0付近)で特性が劣化する。図
10は、システマテックオフセット0.002でディザを入
力した場合のSN特性のシミュレーション結果である。
【0006】本発明は、かかる従来技術における課題に
鑑み創作されたもので、ディザ回路を必要とせず、入力
にDCを故意に印加し特定周波数ノイズを帯域外にシフ
トさせ、素子ばらつきに影響されにくいデルタシグマ型
データ変換器を提供することを目的としている。
鑑み創作されたもので、ディザ回路を必要とせず、入力
にDCを故意に印加し特定周波数ノイズを帯域外にシフ
トさせ、素子ばらつきに影響されにくいデルタシグマ型
データ変換器を提供することを目的としている。
【0007】
【課題を解決するための手段】上記課題を解決するため
に、請求項1の発明が講じた解決手段は、入力信号にDC
を加算するDC加算手段と、前記DC加算手段の出力をデー
タ変換するデルタシグマ変調器と、デルタシグマ変調器
の出力をフィルタリングするフィルタとを備える構成と
するものである。
に、請求項1の発明が講じた解決手段は、入力信号にDC
を加算するDC加算手段と、前記DC加算手段の出力をデー
タ変換するデルタシグマ変調器と、デルタシグマ変調器
の出力をフィルタリングするフィルタとを備える構成と
するものである。
【0008】また、請求項2の発明が講じた解決手段
は、入力信号をフィルタリングする第1のフィルタと、
前記第1のフィルタの出力をデータ変換するデルタシグ
マ変調器と、デルタシグマ変調器の出力をフィルタリン
グする第2のフィルタとを備え、前記第1のフィルタ
は、演算増幅器を有し、前記演算増幅器の入力トランジ
スタのサイズを非対称にするか、または前記演算増幅器
の差動ペア入力トランジスタの負荷を非対称にする構成
とするものである。
は、入力信号をフィルタリングする第1のフィルタと、
前記第1のフィルタの出力をデータ変換するデルタシグ
マ変調器と、デルタシグマ変調器の出力をフィルタリン
グする第2のフィルタとを備え、前記第1のフィルタ
は、演算増幅器を有し、前記演算増幅器の入力トランジ
スタのサイズを非対称にするか、または前記演算増幅器
の差動ペア入力トランジスタの負荷を非対称にする構成
とするものである。
【0009】また、請求項3の発明が講じた解決手段
は、入力信号を増幅する増幅器と、前記増幅器の出力を
データ変換するデルタシグマ変調器と、前記デルタシグ
マ変調器の出力をフィルタリングするフィルタとを備
え、前記増幅器は演算増幅器を有し、前記演算増幅器の
入力トランジスタのサイズを非対称にするか、または前
記演算増幅器の差動ペア入力トランジスタの負荷を非対
称にする構成とするものである。
は、入力信号を増幅する増幅器と、前記増幅器の出力を
データ変換するデルタシグマ変調器と、前記デルタシグ
マ変調器の出力をフィルタリングするフィルタとを備
え、前記増幅器は演算増幅器を有し、前記演算増幅器の
入力トランジスタのサイズを非対称にするか、または前
記演算増幅器の差動ペア入力トランジスタの負荷を非対
称にする構成とするものである。
【0010】また、請求項4の発明が講じた解決手段
は、デルタシグマ変調器と、前記デルタシグマ変調器の
出力をフィルタリングするフィルタとを備え、前記デル
タシグマ変調器は、入力信号を第1の入力としDA変換器
の出力を第2の入力とする積分器と、前記積分器の出力
を(n−1)個の基準値でn個のデジタルデータに変換
する量子化器と、前記量子化器のn個のデジタルデータ
をn個のアナログデータに変換するDA変換器を備え、前
記量子化器の出力を前記デルタシグマ変調器の出力と
し、前記DA変換器のn個のアナログデータにDCを加算す
るDC加算手段を備える構成とするものである。
は、デルタシグマ変調器と、前記デルタシグマ変調器の
出力をフィルタリングするフィルタとを備え、前記デル
タシグマ変調器は、入力信号を第1の入力としDA変換器
の出力を第2の入力とする積分器と、前記積分器の出力
を(n−1)個の基準値でn個のデジタルデータに変換
する量子化器と、前記量子化器のn個のデジタルデータ
をn個のアナログデータに変換するDA変換器を備え、前
記量子化器の出力を前記デルタシグマ変調器の出力と
し、前記DA変換器のn個のアナログデータにDCを加算す
るDC加算手段を備える構成とするものである。
【0011】以上のような構成により、入力信号にDCを
印加することができる。このDCにより、特定周波数ノイ
ズは帯域外にシフトし、このノイズをフィルタで除去す
ることによりSN特性が改善する。このようにして、素子
ばらつきによる出力特性の劣化を防ぐことができる。
印加することができる。このDCにより、特定周波数ノイ
ズは帯域外にシフトし、このノイズをフィルタで除去す
ることによりSN特性が改善する。このようにして、素子
ばらつきによる出力特性の劣化を防ぐことができる。
【0012】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。なお、従来のデルタシグマ型データ変換器
と同じ構成要素には同じ番号を付してある。
て説明する。なお、従来のデルタシグマ型データ変換器
と同じ構成要素には同じ番号を付してある。
【0013】(実施の形態1)まず、本発明の実施の形
態1に係るデルタシグマ型データ変換器を図1を用いて
説明する。図1において、8は入力信号10にDC信号を加
算するDC加算手段、2は前記DC加算手段8の出力をAD変
換するデルタシグマ変調器2、7はデルタシグマ変調器
2の出力から不要な信号を除去するフィルタ、フィルタ
7の出力を出力信号11とする。
態1に係るデルタシグマ型データ変換器を図1を用いて
説明する。図1において、8は入力信号10にDC信号を加
算するDC加算手段、2は前記DC加算手段8の出力をAD変
換するデルタシグマ変調器2、7はデルタシグマ変調器
2の出力から不要な信号を除去するフィルタ、フィルタ
7の出力を出力信号11とする。
【0014】DC加算手段8は、2つの基準電圧間(Vref
1,Vref2)に接続された2つの抵抗(R1,R2)の分圧によっ
て加算電圧Voを発生させ、容量Cとの結合により入力信
号にDC(Vo)を加算する。
1,Vref2)に接続された2つの抵抗(R1,R2)の分圧によっ
て加算電圧Voを発生させ、容量Cとの結合により入力信
号にDC(Vo)を加算する。
【0015】また、デルタシグマ変調器2は、DC加算手
段8の出力を第1の入力とし遅延器4の出力を第2の入
力とする積分器3と、積分器3の出力を(n−1)個の
基準値と比較しn個のデジタルデータに変換する量子化
器5と、量子化器5の第1の出力をデルタシグマ変調器
2の出力とし第2の出力に設定時間遅延させる遅延器4
を備える1次のデルタシグマ型である。ここで、n=5
とし、量子化器5の入力と比較値、デジタル値の関係を
以下のように設定する。比較値は、外部からの入力信号
の最大振幅値に対して-2/7、-1/32、1/32、2/7に設定さ
れており、量子化器5への入力信号の振幅値が前記入力
信号の最大振幅値の2/7以上の場合には1を、2/7未満で
且つ1/32以上の値の場合には1/7を、1/32未満で且つ-1/
32以上の値の場合には0を、-1/32未満で且つ-2/7以上の
値の場合には-1/7を、-2/7未満の場合には-1をフィルタ
7の入力として出力する。
段8の出力を第1の入力とし遅延器4の出力を第2の入
力とする積分器3と、積分器3の出力を(n−1)個の
基準値と比較しn個のデジタルデータに変換する量子化
器5と、量子化器5の第1の出力をデルタシグマ変調器
2の出力とし第2の出力に設定時間遅延させる遅延器4
を備える1次のデルタシグマ型である。ここで、n=5
とし、量子化器5の入力と比較値、デジタル値の関係を
以下のように設定する。比較値は、外部からの入力信号
の最大振幅値に対して-2/7、-1/32、1/32、2/7に設定さ
れており、量子化器5への入力信号の振幅値が前記入力
信号の最大振幅値の2/7以上の場合には1を、2/7未満で
且つ1/32以上の値の場合には1/7を、1/32未満で且つ-1/
32以上の値の場合には0を、-1/32未満で且つ-2/7以上の
値の場合には-1/7を、-2/7未満の場合には-1をフィルタ
7の入力として出力する。
【0016】以下、簡単に回路動作を説明する。上記構
成により、入力信号に加算されるDC電圧(Vo)は(数1)
のように表される。
成により、入力信号に加算されるDC電圧(Vo)は(数1)
のように表される。
【0017】
【数1】
【0018】理想的なデルタシグマ変調器2にこのDC信
号が入力した場合、出力には直流と(数2)のように表
される固定パターンf2の信号が生じる。ここで、fsはサ
ンプリング周波数である。
号が入力した場合、出力には直流と(数2)のように表
される固定パターンf2の信号が生じる。ここで、fsはサ
ンプリング周波数である。
【0019】
【数2】
【0020】また、素子ばらつきによりデルタシグマ変
調器の出力には特定周波数ノイズ(f3,f4、…、fm)が生
じているとする。この状態で入力信号にDCを印加する
と、f2と(f3,f4、…、fm)のノイズは相互変調を引き起
こす。すると、デルタシグマ変調器2の出力には、図1
1に示すように、入力信号(f1=1030Hz)とは別に、(f3-f
2、f3+f2、…、fm-f2、fm+f2)の相互変調の信号が生じ
る。ここで、帯域を10Hz〜4kHz、fs=768kHz、f2=107kH
z(Vo=入力信号の最大振幅の1/50)とすると、帯域内に生
じていた特定周波数ノイズを全て帯域外にシフトさせる
ことができる。この帯域外ノイズと直流成分は、フィル
タ7で除去される。その結果、帯域内には図12に示さ
れるように入力信号成分(f1)とその高調波のみが残り、
SN特性は改善する。図13は、積分器演算増幅器に1/50
0のオフセットが生じた時のSN特性のシミュレーション
結果で、DCの印加により低振幅(-52dBm0付近)での特性
が15dBから25dBへと10dB改善される。また図15は、DC
(1/50)、入力ゲイン-52dBm0での積分器演算増幅器のオ
フセット依存性である。図15から素子ばらつきにより
生じるオフセット値(-0.005〜0.005)より広い範囲(-0.0
18〜0.02)でSN特性の劣化のない良好な結果が得られ
る。
調器の出力には特定周波数ノイズ(f3,f4、…、fm)が生
じているとする。この状態で入力信号にDCを印加する
と、f2と(f3,f4、…、fm)のノイズは相互変調を引き起
こす。すると、デルタシグマ変調器2の出力には、図1
1に示すように、入力信号(f1=1030Hz)とは別に、(f3-f
2、f3+f2、…、fm-f2、fm+f2)の相互変調の信号が生じ
る。ここで、帯域を10Hz〜4kHz、fs=768kHz、f2=107kH
z(Vo=入力信号の最大振幅の1/50)とすると、帯域内に生
じていた特定周波数ノイズを全て帯域外にシフトさせる
ことができる。この帯域外ノイズと直流成分は、フィル
タ7で除去される。その結果、帯域内には図12に示さ
れるように入力信号成分(f1)とその高調波のみが残り、
SN特性は改善する。図13は、積分器演算増幅器に1/50
0のオフセットが生じた時のSN特性のシミュレーション
結果で、DCの印加により低振幅(-52dBm0付近)での特性
が15dBから25dBへと10dB改善される。また図15は、DC
(1/50)、入力ゲイン-52dBm0での積分器演算増幅器のオ
フセット依存性である。図15から素子ばらつきにより
生じるオフセット値(-0.005〜0.005)より広い範囲(-0.0
18〜0.02)でSN特性の劣化のない良好な結果が得られ
る。
【0021】このように、僅かな素子の増加で素子ばら
つきに影響されにくいデルタシグマ型データ変換器を得
ることができる。
つきに影響されにくいデルタシグマ型データ変換器を得
ることができる。
【0022】なお、本実施の形態で用いたデルタシグマ
変調器の次数、DC値、量子化器の基準値及び出力値の具
体例には限定されない。また、DC加算手段は本実施の形
態には限定されず、入力にDCを印加するものであれば、
全て本発明の範囲である。そのため、わずかな素子の増
加で、素子ばらつきによる出力特性の劣化を抑えること
ができる。従って、本発明は、LSI上のデルタシグマ型
データ変換器の精度を高め、高歩留まりを得ることに大
いに寄与し、極めて有用なものとなる。
変調器の次数、DC値、量子化器の基準値及び出力値の具
体例には限定されない。また、DC加算手段は本実施の形
態には限定されず、入力にDCを印加するものであれば、
全て本発明の範囲である。そのため、わずかな素子の増
加で、素子ばらつきによる出力特性の劣化を抑えること
ができる。従って、本発明は、LSI上のデルタシグマ型
データ変換器の精度を高め、高歩留まりを得ることに大
いに寄与し、極めて有用なものとなる。
【0023】(実施の形態2)次に、本発明の実施の形
態2に係るデルタシグマ型データ変換器を図2を用いて
説明する。図2において、6は入力信号10をフィルタリ
ングする第1のフィルタ、2は前記フィルタ6の出力を
AD変換するデルタシグマ変調器、7はデルタシグマ変
調器2の出力をフィルタリングするフィルタとし、フィ
ルタ7の出力を出力信号11とする。
態2に係るデルタシグマ型データ変換器を図2を用いて
説明する。図2において、6は入力信号10をフィルタリ
ングする第1のフィルタ、2は前記フィルタ6の出力を
AD変換するデルタシグマ変調器、7はデルタシグマ変
調器2の出力をフィルタリングするフィルタとし、フィ
ルタ7の出力を出力信号11とする。
【0024】デルタシグマ変調器2は、前記第1のフィ
ルタの出力を第1の入力とし遅延器4の出力を第2の入
力とする積分器3と、積分器3の出力を(n−1)個の基
準値と比較しn個のデジタルデータに変換する量子化器
5と、量子化器5の第1の出力をデルタシグマ変調器2の
出力とし、第2の出力に設定時間遅延させる遅延器4を
備える1次のデルタシグマ型である。
ルタの出力を第1の入力とし遅延器4の出力を第2の入
力とする積分器3と、積分器3の出力を(n−1)個の基
準値と比較しn個のデジタルデータに変換する量子化器
5と、量子化器5の第1の出力をデルタシグマ変調器2の
出力とし、第2の出力に設定時間遅延させる遅延器4を
備える1次のデルタシグマ型である。
【0025】また、前記第1のフィルタ6は、演算増幅
器20を備え、前記演算増幅器20の反転入力端子と出力端
子を接続し、前記演算増幅器20の非反転入力端子とグラ
ンド間に容量C1を接続し、前記反転入力端子と入力信号
10の間に抵抗(R1,R2)を直列に接続し、前記抵抗(R1,R2)
の接続点と前記演算増幅器20の出力端子の間に容量(C2)
を接続し、前記演算増幅器20の出力端子をフィルタ6の
出力とし、前記演算増幅器20の反転、非反転入力端子を
構成する第1、第2の入力トランジスタTr1、Tr2のサイ
ズを非対称にし、入力信号にDC信号を印加する。図14
は、演算増幅器20の回路構成である。ここで、Tr3、Tr4
は負荷トランジスタ、Ibは電流源、Vddは基準電圧、I
1、I2はトランジスタTr1、Tr2それぞれに流れる電流で
ある。なお、量子化器5には実施の形態1記載のものを
用いる。
器20を備え、前記演算増幅器20の反転入力端子と出力端
子を接続し、前記演算増幅器20の非反転入力端子とグラ
ンド間に容量C1を接続し、前記反転入力端子と入力信号
10の間に抵抗(R1,R2)を直列に接続し、前記抵抗(R1,R2)
の接続点と前記演算増幅器20の出力端子の間に容量(C2)
を接続し、前記演算増幅器20の出力端子をフィルタ6の
出力とし、前記演算増幅器20の反転、非反転入力端子を
構成する第1、第2の入力トランジスタTr1、Tr2のサイ
ズを非対称にし、入力信号にDC信号を印加する。図14
は、演算増幅器20の回路構成である。ここで、Tr3、Tr4
は負荷トランジスタ、Ibは電流源、Vddは基準電圧、I
1、I2はトランジスタTr1、Tr2それぞれに流れる電流で
ある。なお、量子化器5には実施の形態1記載のものを
用いる。
【0026】以下、簡単に回路動作を説明する。MOSト
ランジスタを入力トランジスタに用いた場合、ゲート-
ソース間電圧Vgsは飽和領域で簡単に(数3)のように
表される。
ランジスタを入力トランジスタに用いた場合、ゲート-
ソース間電圧Vgsは飽和領域で簡単に(数3)のように
表される。
【0027】
【数3】
【0028】ここで、Idはドレイン電流、Coxはゲート
酸化膜容量、Lはゲート長、Wはゲート幅、Vtはしきい
値、μnは電子の移動度である。Tr1、Tr2のトランジス
タサイズをそれぞれ(W1,L1)、(W2,L2)とすると、演算増
幅器20のシステマティクオフセット電圧Voは(数4)の
ように表される。このVoにより入力信号10にDCを加算す
ることができる。
酸化膜容量、Lはゲート長、Wはゲート幅、Vtはしきい
値、μnは電子の移動度である。Tr1、Tr2のトランジス
タサイズをそれぞれ(W1,L1)、(W2,L2)とすると、演算増
幅器20のシステマティクオフセット電圧Voは(数4)の
ように表される。このVoにより入力信号10にDCを加算す
ることができる。
【0029】
【数4】
【0030】ここで、入力信号の最大振幅の1/50となる
トランジスタサイズを用いることにより、実施の形態1
と同様にSN特性が改善する。ここで、フィルタ6はデル
タシグマ変換器を構成する際、必ず必要なものであり、
本実施の形態では、全く回路規模の増大がない。
トランジスタサイズを用いることにより、実施の形態1
と同様にSN特性が改善する。ここで、フィルタ6はデル
タシグマ変換器を構成する際、必ず必要なものであり、
本実施の形態では、全く回路規模の増大がない。
【0031】なお、本実施の形態で用いたデルタシグマ
変調器の次数、DC値、量子化器の基準値及び出力値の具
体例には限定されない。また、フィルタ7も本実施の形
態に限定されず、演算増幅器を備え演算増幅器の入力に
用いられるデバイスのサイズを非対称にできるものであ
れば、全て本発明の範囲である。そのため、新たな素子
の増加なく出力特性の劣化を抑えることができる。従っ
て、本発明は、LSI上のデルタシグマ型データ変換器の
精度を高め、高歩留まりを得ることに大いに寄与し、極
めて有用なものとなる。
変調器の次数、DC値、量子化器の基準値及び出力値の具
体例には限定されない。また、フィルタ7も本実施の形
態に限定されず、演算増幅器を備え演算増幅器の入力に
用いられるデバイスのサイズを非対称にできるものであ
れば、全て本発明の範囲である。そのため、新たな素子
の増加なく出力特性の劣化を抑えることができる。従っ
て、本発明は、LSI上のデルタシグマ型データ変換器の
精度を高め、高歩留まりを得ることに大いに寄与し、極
めて有用なものとなる。
【0032】(実施の形態3)次に、本発明の実施の形
態3に係るデルタシグマ型データ変換器を図3を用いて
説明する。図3において、9は入力信号10を増幅する増
幅器、2は増幅器の出力をAD変換するデルタシグマ変
調器、7はデルタシグマ変調器2の出力から不要な信号を
除去するフィルタ、フィルタ7の出力を出力信号11とす
る。
態3に係るデルタシグマ型データ変換器を図3を用いて
説明する。図3において、9は入力信号10を増幅する増
幅器、2は増幅器の出力をAD変換するデルタシグマ変
調器、7はデルタシグマ変調器2の出力から不要な信号を
除去するフィルタ、フィルタ7の出力を出力信号11とす
る。
【0033】デルタシグマ変調器2は、前記第1のフィ
ルタの出力を第1の入力とし遅延器4の出力を第2の入
力とする積分器3と、積分器3の出力を(n−1)個の基
準値と比較しn個のデジタルデータに変換する量子化器
5と、量子化器5の第1の出力をデルタシグマ変調器2の
出力とし、第2の出力に設定時間遅延させる遅延器4を
備える1次のデルタシグマ型である。
ルタの出力を第1の入力とし遅延器4の出力を第2の入
力とする積分器3と、積分器3の出力を(n−1)個の基
準値と比較しn個のデジタルデータに変換する量子化器
5と、量子化器5の第1の出力をデルタシグマ変調器2の
出力とし、第2の出力に設定時間遅延させる遅延器4を
備える1次のデルタシグマ型である。
【0034】また、前記増幅器9は、演算増幅器21を備
え、前記演算増幅器の非反転入力端子を入力信号10に接
続し、前記演算増幅21の反転入力端子と出力端子を接続
し、前記出力端子を前記増幅器の出力とし、入力信号10
を前記増幅器の出力に出力するバッファーアンプとし、
前記演算増幅器21の反転、非反転入力端子を構成する第
1、第2の入力トランジスタTr1、Tr2のサイズを非対称
にし、入力信号にDC信号を印加する。ここで、演算増幅
器21は実施の形態3記載のものを、量子化器5には実施
の形態1記載のものを用いる。
え、前記演算増幅器の非反転入力端子を入力信号10に接
続し、前記演算増幅21の反転入力端子と出力端子を接続
し、前記出力端子を前記増幅器の出力とし、入力信号10
を前記増幅器の出力に出力するバッファーアンプとし、
前記演算増幅器21の反転、非反転入力端子を構成する第
1、第2の入力トランジスタTr1、Tr2のサイズを非対称
にし、入力信号にDC信号を印加する。ここで、演算増幅
器21は実施の形態3記載のものを、量子化器5には実施
の形態1記載のものを用いる。
【0035】以下、簡単に回路動作を説明する。MOSト
ランジスタを入力トランジスタに用いた場合、ゲート-
ソース間電圧Vgsは飽和領域で簡単に(数3)のように
表され、演算増幅器21のシステマティクオフセット電圧
Voは(数4)のように表される。このVoにより入力信号
10にDCを加算することができる。
ランジスタを入力トランジスタに用いた場合、ゲート-
ソース間電圧Vgsは飽和領域で簡単に(数3)のように
表され、演算増幅器21のシステマティクオフセット電圧
Voは(数4)のように表される。このVoにより入力信号
10にDCを加算することができる。
【0036】この時、入力信号の最大振幅の1/50となる
トランジスタサイズを用いることにより、実施の形態1
と同様にSN特性が改善する。ここで、増幅器をデルタシ
グマ変換器の前段に用いるようなシステムにおいては、
全く回路規模の増大なく素子ばらつきに影響されにくい
デルタシグマAD変換器を得ることができる。
トランジスタサイズを用いることにより、実施の形態1
と同様にSN特性が改善する。ここで、増幅器をデルタシ
グマ変換器の前段に用いるようなシステムにおいては、
全く回路規模の増大なく素子ばらつきに影響されにくい
デルタシグマAD変換器を得ることができる。
【0037】なお、本実施の形態で用いたデルタシグマ
変調器の次数、DC値、量子化器の基準値及び出力値の具
体例には限定されない。また、増幅器も本実施の形態に
限定されず、演算増幅器を備え演算増幅器の入力に用い
られるデバイスのサイズを非対称にできるものであれ
ば、全て本発明の範囲である。そのため、新たな素子の
増加なく出力特性の劣化を抑えることができる。従っ
て、本発明は、LSI上のデルタシグマ型データ変換器の
精度を高め、高歩留まりを得ることに大いに寄与し、極
めて有用なものとなる。
変調器の次数、DC値、量子化器の基準値及び出力値の具
体例には限定されない。また、増幅器も本実施の形態に
限定されず、演算増幅器を備え演算増幅器の入力に用い
られるデバイスのサイズを非対称にできるものであれ
ば、全て本発明の範囲である。そのため、新たな素子の
増加なく出力特性の劣化を抑えることができる。従っ
て、本発明は、LSI上のデルタシグマ型データ変換器の
精度を高め、高歩留まりを得ることに大いに寄与し、極
めて有用なものとなる。
【0038】(実施の形態4)次に、本発明の実施の形
態4に係るデルタシグマ型データ変換器を図4を用いて
説明する。図4において、2は入力信号10をAD変換する
デルタシグマ変調器、7はデルタシグマ変調器2の出力か
ら不要な信号を除去するフィルタである。
態4に係るデルタシグマ型データ変換器を図4を用いて
説明する。図4において、2は入力信号10をAD変換する
デルタシグマ変調器、7はデルタシグマ変調器2の出力か
ら不要な信号を除去するフィルタである。
【0039】デルタシグマ変調器2は、第1の入力を入
力信号10としDA変換器44の出力を第2の入力とする積分
器3と、積分器3の出力を(n-1)個の比較値と比較しn個
のデジタルデータに変換する量子化器5と、n個のデジ
タルデータからn個のアナログデータに変換するDA変換
器44を備え、量子化器5の出力をデルタシグマ変調器2の
出力とする1次のデルタシグマ型である。
力信号10としDA変換器44の出力を第2の入力とする積分
器3と、積分器3の出力を(n-1)個の比較値と比較しn個
のデジタルデータに変換する量子化器5と、n個のデジ
タルデータからn個のアナログデータに変換するDA変換
器44を備え、量子化器5の出力をデルタシグマ変調器2の
出力とする1次のデルタシグマ型である。
【0040】また、前記DA変換器44は、論理回路43とス
イッチ列42とDC加算手段41と基準電圧発生回路40を備
え、DC加算手段41は基準電圧発生回路40のn個の基準値
にDCを加算して出力し、論理回路43は前記量子化器5か
ら出力されるデジタルデータによりスイッチ列42に含ま
れるn個のスイッチのオン、オフを制御し、前記n個の
スイッチは一方をn個のDC加算手段の出力に接続し、他
方をDA変換器44の出力とする。n番目のスイッチのオ
ンによりDA変換器44の出力には、n番目の基準値にDCを
加算した値が現れる。ここで、n=5、外部からの入力
信号の最大振幅値を1、量子化器5の比較値を-2/7、-1/3
2、1/32、2/7、デジタル値を"010"、"001"、"000"、"10
1"、"110"とし、入力と比較値、デジタル値の関係を以
下のように設定する。量子化器4への入力信号の振幅値
が2/7以上の場合には"010"を、2/7未満で且つ1/32以上
の値の場合には"001"を、1/32未満で且つ-1/32以上の値
の場合には"000"を、-1/32未満で且つ-2/7以上の値の場
合には"101"を、-2/7未満の場合には"111"をフィルタ7
の入力として出力する。
イッチ列42とDC加算手段41と基準電圧発生回路40を備
え、DC加算手段41は基準電圧発生回路40のn個の基準値
にDCを加算して出力し、論理回路43は前記量子化器5か
ら出力されるデジタルデータによりスイッチ列42に含ま
れるn個のスイッチのオン、オフを制御し、前記n個の
スイッチは一方をn個のDC加算手段の出力に接続し、他
方をDA変換器44の出力とする。n番目のスイッチのオ
ンによりDA変換器44の出力には、n番目の基準値にDCを
加算した値が現れる。ここで、n=5、外部からの入力
信号の最大振幅値を1、量子化器5の比較値を-2/7、-1/3
2、1/32、2/7、デジタル値を"010"、"001"、"000"、"10
1"、"110"とし、入力と比較値、デジタル値の関係を以
下のように設定する。量子化器4への入力信号の振幅値
が2/7以上の場合には"010"を、2/7未満で且つ1/32以上
の値の場合には"001"を、1/32未満で且つ-1/32以上の値
の場合には"000"を、-1/32未満で且つ-2/7以上の値の場
合には"101"を、-2/7未満の場合には"111"をフィルタ7
の入力として出力する。
【0041】また、DC加算手段41のDC値をVo=1/50、基
準電圧発生回路40の基準値を"-1"、"-1/7"、"0"、"1/
7"、"1"とし、DA変換器44の入力データと出力の関係を
以下のように設定する。論理回路43へのデジタルデータ
の入力が"010"の場合には(1+1/50)を、"001"の場合には
(1/7+1/50)を、"000"の場合には(1/50)を、"101"の場合
には(-1/7+1/50)を、"110"の場合には(-1+1/50)を出力
する。
準電圧発生回路40の基準値を"-1"、"-1/7"、"0"、"1/
7"、"1"とし、DA変換器44の入力データと出力の関係を
以下のように設定する。論理回路43へのデジタルデータ
の入力が"010"の場合には(1+1/50)を、"001"の場合には
(1/7+1/50)を、"000"の場合には(1/50)を、"101"の場合
には(-1/7+1/50)を、"110"の場合には(-1+1/50)を出力
する。
【0042】前記DC加算手段41により、入力信号にDC(V
o)が印加されたこと等価となり、実施の形態1と同様に
SN特性を改善することができる。
o)が印加されたこと等価となり、実施の形態1と同様に
SN特性を改善することができる。
【0043】本実施の形態では、新たにDC加算手段を設
けたが、これは僅かな素子の増加により実現できる。こ
のようにして、素子ばらつきに影響されにくいデルタシ
グマ型データ変換器を得ることができる。
けたが、これは僅かな素子の増加により実現できる。こ
のようにして、素子ばらつきに影響されにくいデルタシ
グマ型データ変換器を得ることができる。
【0044】なお、本実施の形態ではデルタシグマAD変
換器を例にして説明しているが、DA変換器に用いること
も可能である。また、本実施の形態で用いたデルタシグ
マ変調器の次数、DC値、量子化器の基準値及び出力値の
具体例には限定されない。さらに、DC加算回路を新たに
設けたが、この回路は簡単な回路で実現できる。従っ
て、本発明は、わずかな素子の増加でLSI上のデルタシ
グマ型データ変換器の精度を高め、高歩留まりを得るこ
とに大いに寄与し、極めて有用なものとなる。
換器を例にして説明しているが、DA変換器に用いること
も可能である。また、本実施の形態で用いたデルタシグ
マ変調器の次数、DC値、量子化器の基準値及び出力値の
具体例には限定されない。さらに、DC加算回路を新たに
設けたが、この回路は簡単な回路で実現できる。従っ
て、本発明は、わずかな素子の増加でLSI上のデルタシ
グマ型データ変換器の精度を高め、高歩留まりを得るこ
とに大いに寄与し、極めて有用なものとなる。
【0045】(実施の形態5)本実施の形態の全体構成
は前記実施の形態2又は実施の形態3と同一であり、相
違点は演算増幅器の差動ペア入力トランジスタの負荷を
非対称にすることである。以下、簡単に回路動作を説明
する。
は前記実施の形態2又は実施の形態3と同一であり、相
違点は演算増幅器の差動ペア入力トランジスタの負荷を
非対称にすることである。以下、簡単に回路動作を説明
する。
【0046】MOSトランジスタを負荷トランジスタに用
いた場合、トランジスタ(Tr3,Tr4)に流れる電流(I1,I2)
はトランジスタサイズの比と電流源Ibにより決まる。こ
こで、MOSトランジスタのゲート長を一定とし、ゲート
幅を1:(n-1)とすると電流は、(数5)となる。
いた場合、トランジスタ(Tr3,Tr4)に流れる電流(I1,I2)
はトランジスタサイズの比と電流源Ibにより決まる。こ
こで、MOSトランジスタのゲート長を一定とし、ゲート
幅を1:(n-1)とすると電流は、(数5)となる。
【0047】
【数5】
【0048】すると、差動入力トランジスタ(Tr1,Tr2)
にMOSトランジスタを用いると、演算増幅器20のシステ
マティクオフセット電圧Voは(数6)のように表され
る。
にMOSトランジスタを用いると、演算増幅器20のシステ
マティクオフセット電圧Voは(数6)のように表され
る。
【0049】
【数6】
【0050】このVoにより入力信号10にDCを加算するこ
とができる。ここで、入力信号の最大振幅の1/50となる
トランジスタサイズを用いることにより、実施の形態1
と同様にSN特性が改善する。
とができる。ここで、入力信号の最大振幅の1/50となる
トランジスタサイズを用いることにより、実施の形態1
と同様にSN特性が改善する。
【0051】なお、本実施の形態では入力トランジスタ
のサイズを非対称に限定したが、対称にすることも可能
である。また、演算増幅器は本実施の形態に限定され
ず、演算増幅器の入力に用いられるデバイスの負荷を非
対称にできるもの(例えば、抵抗等)であれば全て本発
明の範囲である。従って、本発明は回路素子の増大な
く、LSI上のデルタシグマ型データ変換器の精度を高
め、高歩留まりを得ることに大いに寄与し、極めて有用
なものとなる。
のサイズを非対称に限定したが、対称にすることも可能
である。また、演算増幅器は本実施の形態に限定され
ず、演算増幅器の入力に用いられるデバイスの負荷を非
対称にできるもの(例えば、抵抗等)であれば全て本発
明の範囲である。従って、本発明は回路素子の増大な
く、LSI上のデルタシグマ型データ変換器の精度を高
め、高歩留まりを得ることに大いに寄与し、極めて有用
なものとなる。
【0052】
【発明の効果】以上説明したように、本発明のデルタシ
グマ型データ変換器の構成によって、入力信号にDCを印
加し、デルタシグマ変調器で生じる特定周波数ノイズを
帯域外にシフトさせフィルタで除去することにより、素
子ばらつきに影響を受けにくいデルタシグマ型データ変
換器を実現できる。
グマ型データ変換器の構成によって、入力信号にDCを印
加し、デルタシグマ変調器で生じる特定周波数ノイズを
帯域外にシフトさせフィルタで除去することにより、素
子ばらつきに影響を受けにくいデルタシグマ型データ変
換器を実現できる。
【図1】本発明の第1の実施の形態におけるデルタシグ
マ型データ変換器の構成図
マ型データ変換器の構成図
【図2】本発明の第2の実施の形態におけるデルタシグ
マ型データ変換器の構成図
マ型データ変換器の構成図
【図3】本発明の第3の実施の形態におけるデルタシグ
マ型データ変換器の構成図
マ型データ変換器の構成図
【図4】本発明の第4の実施の形態におけるデルタシグ
マ型データ変換器の構成図
マ型データ変換器の構成図
【図5】従来のデルタシグマ型データ変換器の構成を示
す回路図
す回路図
【図6】入力にオフセットがある場合のSN特性図
【図7】入力にオフセットとディザがある場合のSN特性
図
図
【図8】ディザを加えていない時の入力信号レベルが-5
1dBm0での周波数特性図
1dBm0での周波数特性図
【図9】ディザを加えた時の入力信号レベルが-51dBm0
での周波数特性図
での周波数特性図
【図10】積分器の演算増幅器にシステマテックオフセ
ットが生じた時のSN特性図
ットが生じた時のSN特性図
【図11】入力にDCを加えた時のデルタシグマ変調器の
出力の周波数特性図
出力の周波数特性図
【図12】入力にDCを加えデルタシグマ変調器の出力に
フィルタをかけた後の周波数特性図
フィルタをかけた後の周波数特性図
【図13】入力にDCを加えた時の周波数特性図
【図14】演算増幅器の回路図
【図15】DC印加した時のSNの積分演算増幅器のオフセ
ット依存性を示す特性図
ット依存性を示す特性図
1 ディザ 2 デルタシグマ変調器 3 積分器 4 遅延器 5 量子化器 6,7 フィルタ 8,41 DC加算手段 9 増幅器 10 入力信号 11 出力信号 20,21 演算増幅器 40 基準電圧発生回路 42 スイッチ列 43 論理回路 44 DA変換器
Claims (4)
- 【請求項1】 入力信号にDCを加算するDC加算手段と、 前記DC加算手段の出力をデータ変換するデルタシグマ変
調器と、 前記デルタシグマ変調器の出力をフィルタリングするフ
ィルタとを備えたデルタシグマ型データ変換器。 - 【請求項2】 入力信号をフィルタリングする第1のフ
ィルタと、 前記第1のフィルタの出力をデータ変換するデルタシグ
マ変調器と、 前記デルタシグマ変調器の出力をフィルタリングする第
2のフィルタとを備え、 前記第1のフィルタは、演算増幅器を有し、 前記演算増幅器の差動ペア入力トランジスタのサイズが
非対称であるか、または前記演算増幅器の差動ペア入力
トランジスタの負荷が非対称であることを特徴とするデ
ルタシグマ型データ変換器。 - 【請求項3】 入力信号を増幅する増幅器と、 前記増幅器の出力をデータ変換するデルタシグマ変調器
と、 前記デルタシグマ変調器の出力をフィルタリングするフ
ィルタとを備え、 前記増幅器は、演算増幅器を有し、 前記演算増幅器の差動ペア入力トランジスタのサイズが
非対称であるか、または前記演算増幅器の差動ペア入力
トランジスタの負荷が非対称であることを特徴とするデ
ルタシグマ型データ変換器。 - 【請求項4】 デルタシグマ変調器と、前記デルタシグ
マ変調器の出力をフィルタリングするフィルタとを備
え、 前記デルタシグマ変調器は、 入力信号を第1の入力とし、DA変換器の出力を第2の入
力とする積分器と、 前記積分器の出力を(n−1)個の基準値と比較しn個
のデジタルデータに変換する量子化器と、 前記量子化器のn個の出力をn個のアナログデータに変
換する前記DA変換器を備え、 前記量子化器の出力を前記デルタシグマ変調器の出力と
し、 前記DA変換器のn個のアナログデータにDCを加算するDC
加算手段を備えることを特徴とするデルタシグマ型デー
タ変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12128896A JP3237517B2 (ja) | 1996-05-16 | 1996-05-16 | デルタシグマ型データ変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12128896A JP3237517B2 (ja) | 1996-05-16 | 1996-05-16 | デルタシグマ型データ変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09307446A true JPH09307446A (ja) | 1997-11-28 |
JP3237517B2 JP3237517B2 (ja) | 2001-12-10 |
Family
ID=14807555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12128896A Expired - Fee Related JP3237517B2 (ja) | 1996-05-16 | 1996-05-16 | デルタシグマ型データ変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3237517B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009182899A (ja) * | 2008-01-31 | 2009-08-13 | Nippon Telegr & Teleph Corp <Ntt> | デルタシグマ変調器ならびにad変換器およびda変換器 |
JP2010141715A (ja) * | 2008-12-12 | 2010-06-24 | Canon Inc | 撮像装置及び撮像システム |
JP2012525100A (ja) * | 2009-04-30 | 2012-10-18 | ヴェーデクス・アクティーセルスカプ | Eegモニタリング・システムのための入力変換器,信号変換方法およびモニタリング・システム |
KR20180028227A (ko) * | 2016-09-08 | 2018-03-16 | 포항공과대학교 산학협력단 | 전력 소모량 및 동적범위가 개선된 전류 판독 회로 |
-
1996
- 1996-05-16 JP JP12128896A patent/JP3237517B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009182899A (ja) * | 2008-01-31 | 2009-08-13 | Nippon Telegr & Teleph Corp <Ntt> | デルタシグマ変調器ならびにad変換器およびda変換器 |
JP2010141715A (ja) * | 2008-12-12 | 2010-06-24 | Canon Inc | 撮像装置及び撮像システム |
JP2012525100A (ja) * | 2009-04-30 | 2012-10-18 | ヴェーデクス・アクティーセルスカプ | Eegモニタリング・システムのための入力変換器,信号変換方法およびモニタリング・システム |
KR20180028227A (ko) * | 2016-09-08 | 2018-03-16 | 포항공과대학교 산학협력단 | 전력 소모량 및 동적범위가 개선된 전류 판독 회로 |
KR101875464B1 (ko) * | 2016-09-08 | 2018-07-06 | 포항공과대학교 산학협력단 | 전력 소모량 및 동적범위가 개선된 전류 판독 회로 |
Also Published As
Publication number | Publication date |
---|---|
JP3237517B2 (ja) | 2001-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Gerfers et al. | A 1.5-V 12-bit power-efficient continuous-time third-order ΣΔ modulator | |
Fujimori et al. | A multibit delta-sigma audio DAC with 120-dB dynamic range | |
CN100426677C (zh) | 用于多比特∑-△调制器的具有高频脉动和多阈值产生的多级量化器的低电容、低回扫噪声输入级 | |
Peluso et al. | A 1.5-V-100-/spl mu/W/spl Delta//spl Sigma/modulator with 12-b dynamic range using the switched-opamp technique | |
US5835038A (en) | DC dither circuitry and method for delta-sigma modulator | |
US6191648B1 (en) | Switched-capacitor cosine filter circuit | |
US7903015B1 (en) | Cascaded DAC architecture with pulse width modulation | |
JPH0774645A (ja) | オーバサンプリングd/a変換器の出力フィルタ | |
JP3048263B2 (ja) | アナログ/ディジタル変換器 | |
US4837527A (en) | Switched capacitor arrangement | |
del Rio et al. | Reliable analysis of settling errors in SC integrators-application to the design of high-speed/spl Sigma//spl Delta/modulators | |
Williams III | Modeling and design of high-resolution sigma-delta modulators | |
JP3237517B2 (ja) | デルタシグマ型データ変換器 | |
CA1262476A (en) | A modified cascode amplifier | |
Salo et al. | A double-sampling SC-resonator for low voltage bandpass/spl Delta//spl Sigma/-modulators | |
US7872599B2 (en) | Operational amplifier and operating method thereof | |
EP0913029A1 (en) | A method and device for continuous-time filtering in digital cmos process | |
Reekmans et al. | Mismatch Insensitive Double-Sampling Quadrature Bandpass $\Sigma\Delta $ Modulation | |
Bakkaloglu et al. | Design of power, dynamic range, bandwidth and noise scalable ADCs | |
Riem et al. | First-order Hold DAC Reconstruction Filtering for Efficient Image Rejection | |
Redman-White et al. | Integrated fourth-order Sigma Delta convertor with stable self-tuning continuous-time noise shaper | |
Fernandez et al. | Behavioral modeling of dynamic capacitive loads on sigma-delta modulators | |
Lagadec et al. | High quality analog filters for digital audio | |
Yang et al. | A 1.8 V 15-bit 1 mW 2nd-order sigma-delta modulator | |
Passetti et al. | Dynamic Range Enhancement in Switched-Current Sigma-Delta Modulation Using Current Scaling |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |