JPH09307113A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH09307113A JPH09307113A JP12184896A JP12184896A JPH09307113A JP H09307113 A JPH09307113 A JP H09307113A JP 12184896 A JP12184896 A JP 12184896A JP 12184896 A JP12184896 A JP 12184896A JP H09307113 A JPH09307113 A JP H09307113A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- titanium nitride
- metal
- nitride layer
- transparent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 77
- 229910052751 metal Inorganic materials 0.000 claims abstract description 74
- 239000002184 metal Substances 0.000 claims abstract description 74
- 239000010936 titanium Substances 0.000 claims abstract description 24
- 238000004544 sputter deposition Methods 0.000 claims abstract description 15
- 238000010030 laminating Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 27
- 239000012298 atmosphere Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 15
- 229910052719 titanium Inorganic materials 0.000 claims description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 12
- 239000011521 glass Substances 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 17
- 238000000034 method Methods 0.000 abstract description 16
- 229910052782 aluminium Inorganic materials 0.000 abstract description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 9
- 230000005012 migration Effects 0.000 abstract description 6
- 238000013508 migration Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 72
- 239000010408 film Substances 0.000 description 44
- 230000004888 barrier function Effects 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 238000009751 slip forming Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 透明電極とパッド電極との間の接触抵抗を低
下させることのできる半導体装置及びその製造方法を提
供する。 【解決手段】 ガラス基板51上に形成された金属電極
16と、該金属電極16上に形成された透明電極19と
を有する半導体装置において、金属電極16と透明電極
19との間に、上面がエッチングされた窒化チタン層5
2が形成されていることを特徴とする。
下させることのできる半導体装置及びその製造方法を提
供する。 【解決手段】 ガラス基板51上に形成された金属電極
16と、該金属電極16上に形成された透明電極19と
を有する半導体装置において、金属電極16と透明電極
19との間に、上面がエッチングされた窒化チタン層5
2が形成されていることを特徴とする。
Description
【0001】
【発明の属する技術分野】本発明は、液晶表示素子、イ
メージセンサ等に用いて好適な半導体装置及びその製造
方法に関するものである。
メージセンサ等に用いて好適な半導体装置及びその製造
方法に関するものである。
【0002】
【従来の技術】従来、画像表示を行う液晶表示素子(以
下、LCDと略称)には、個々の表示画素を互いに直交
する走査電極と信号電極との間に印加される電圧により
駆動する単純マトリックス方式と、走査電極と信号電極
との交点にスイッチング素子を設け、これらのスイッチ
ング素子により各表示画素を互いに独立に駆動するアク
ティブマトリクス方式とがある。このアクティブマトリ
ックス方式は、用いるスイッチング素子の種類により、
2端子方式と、アモルファスSi(a−Si)や多結晶
Siを用いた薄膜トランジスタ(以下、TFTと略称)
素子等の3端子方式とに大別される。中でも、TFTを
用いたLCDは、高精細、高階調表示機能を有すること
から他にもまして高品質の画像を得ることができる(例
えば、特開平5−210116号公報等参照)。
下、LCDと略称)には、個々の表示画素を互いに直交
する走査電極と信号電極との間に印加される電圧により
駆動する単純マトリックス方式と、走査電極と信号電極
との交点にスイッチング素子を設け、これらのスイッチ
ング素子により各表示画素を互いに独立に駆動するアク
ティブマトリクス方式とがある。このアクティブマトリ
ックス方式は、用いるスイッチング素子の種類により、
2端子方式と、アモルファスSi(a−Si)や多結晶
Siを用いた薄膜トランジスタ(以下、TFTと略称)
素子等の3端子方式とに大別される。中でも、TFTを
用いたLCDは、高精細、高階調表示機能を有すること
から他にもまして高品質の画像を得ることができる(例
えば、特開平5−210116号公報等参照)。
【0003】図4は、従来の多結晶SiのTFTを用い
たLCDのアクティブマトリックスアレイ基板の単位画
素を示す平面図、図5は図4のA−A線に沿う断面図で
あり、図において、符号1は石英ガラス基板、2は石英
ガラス基板1上に形成されたアルミニウムからなるデー
タ線、3はデータ線2と直交するアルミニウムからなる
ゲート線であり、データ線2,…とゲート線3,…との
交点各々にTFT4が形成されている。
たLCDのアクティブマトリックスアレイ基板の単位画
素を示す平面図、図5は図4のA−A線に沿う断面図で
あり、図において、符号1は石英ガラス基板、2は石英
ガラス基板1上に形成されたアルミニウムからなるデー
タ線、3はデータ線2と直交するアルミニウムからなる
ゲート線であり、データ線2,…とゲート線3,…との
交点各々にTFT4が形成されている。
【0004】また、符号11はソース、12はドレイ
ン、13は活性層、14はゲート酸化膜、15はゲート
電極、16はアルミニウムからなるパッド電極、17は
石英ガラス基板1上に形成されたLOCOS(Local Ox
idation of Silicon)膜、18はLOCOS膜17上に
形成されたSiO2からなる層間絶縁膜、19はパッド
電極16及び層間絶縁膜18上に形成されSnをドープ
したIn2O3(酸化インジウム)(以下、ITOと略
称)からなる透明画素電極である。ソース11はデータ
線2と電気的に接続され、ドレイン12はパッド電極1
6を介して透明画素電極19と電気的に接続されてい
る。なお、符号21は層間絶縁膜18に形成された第1
コンタクトホール、22は第2コンタクトホールであ
る。
ン、13は活性層、14はゲート酸化膜、15はゲート
電極、16はアルミニウムからなるパッド電極、17は
石英ガラス基板1上に形成されたLOCOS(Local Ox
idation of Silicon)膜、18はLOCOS膜17上に
形成されたSiO2からなる層間絶縁膜、19はパッド
電極16及び層間絶縁膜18上に形成されSnをドープ
したIn2O3(酸化インジウム)(以下、ITOと略
称)からなる透明画素電極である。ソース11はデータ
線2と電気的に接続され、ドレイン12はパッド電極1
6を介して透明画素電極19と電気的に接続されてい
る。なお、符号21は層間絶縁膜18に形成された第1
コンタクトホール、22は第2コンタクトホールであ
る。
【0005】このLCDでは、TFT4はゲート線3か
ら入力する信号により選択駆動され、液晶を駆動するた
めの電圧は、TFT4がオン状態のときにデータ線2か
ら透明画素電極19に書き込まれる。また、TFT4が
オフ状態のときには、図示していないが透明画素電極1
9と対向する第2の基板側に形成された共通電極との間
に形成された画素容量により画素電位が保持され、表示
状態が維持される。
ら入力する信号により選択駆動され、液晶を駆動するた
めの電圧は、TFT4がオン状態のときにデータ線2か
ら透明画素電極19に書き込まれる。また、TFT4が
オフ状態のときには、図示していないが透明画素電極1
9と対向する第2の基板側に形成された共通電極との間
に形成された画素容量により画素電位が保持され、表示
状態が維持される。
【0006】次に、前記LCDの製造方法について図6
に基づき説明する。まず、同図(a)に示すように、石
英ガラス基板1上に多結晶Siからなる半導体層31を
形成し、該半導体層31のTFTを形成すべき領域を覆
うように窒化ケイ素膜を形成し、O2雰囲気中でアニー
ルすることにより窒化ケイ素膜で覆われていない半導体
層31aを酸化してLOCOS膜17とする。
に基づき説明する。まず、同図(a)に示すように、石
英ガラス基板1上に多結晶Siからなる半導体層31を
形成し、該半導体層31のTFTを形成すべき領域を覆
うように窒化ケイ素膜を形成し、O2雰囲気中でアニー
ルすることにより窒化ケイ素膜で覆われていない半導体
層31aを酸化してLOCOS膜17とする。
【0007】次に、窒化ケイ素膜を除去し、半導体層3
1b上に、SiO2からなるゲート酸化膜14、Pを1
020cm-3程度含有した多結晶Siからなるゲート電極
15を順次形成する。次に、イオン注入法により、半導
体層31bのうちゲート電極15が形成されていない領
域にPを1020cm-3程度注入し、ソース11及びドレ
イン12を形成する。この半導体層31bのうち、Pが
注入されていない領域が活性層13となる。
1b上に、SiO2からなるゲート酸化膜14、Pを1
020cm-3程度含有した多結晶Siからなるゲート電極
15を順次形成する。次に、イオン注入法により、半導
体層31bのうちゲート電極15が形成されていない領
域にPを1020cm-3程度注入し、ソース11及びドレ
イン12を形成する。この半導体層31bのうち、Pが
注入されていない領域が活性層13となる。
【0008】次に、同図(b)に示すように、ソース1
1等が形成された石英ガラス基板1の全面を覆うように
層間絶縁膜18を形成し、該層間絶縁膜18のうちソー
ス11上及びドレイン12上の一部をエッチングにより
除去し、第1コンタクトホール21、第2コンタクトホ
ール22をそれぞれ形成する。次に、スパッタ法によ
り、ソース11と電気的に接続するデータ線2及びドレ
イン12と電気的に接続するパッド電極16を同時に形
成する。
1等が形成された石英ガラス基板1の全面を覆うように
層間絶縁膜18を形成し、該層間絶縁膜18のうちソー
ス11上及びドレイン12上の一部をエッチングにより
除去し、第1コンタクトホール21、第2コンタクトホ
ール22をそれぞれ形成する。次に、スパッタ法によ
り、ソース11と電気的に接続するデータ線2及びドレ
イン12と電気的に接続するパッド電極16を同時に形
成する。
【0009】次に、同図(c)に示すように、O2とA
rの混合ガス雰囲気中で、スパッタ法により、パッド電
極16及び層間絶縁膜18それぞれの一部を覆う透明画
素電極19を形成する。その後、透明画素電極19上に
配向膜を形成して配向処理を行い、透明電極が形成され
た第2の基板を、この透明電極が前記透明画素電極19
と対向するように配置し、これらの基板間を密封した後
に液晶を注入する。
rの混合ガス雰囲気中で、スパッタ法により、パッド電
極16及び層間絶縁膜18それぞれの一部を覆う透明画
素電極19を形成する。その後、透明画素電極19上に
配向膜を形成して配向処理を行い、透明電極が形成され
た第2の基板を、この透明電極が前記透明画素電極19
と対向するように配置し、これらの基板間を密封した後
に液晶を注入する。
【0010】このLCDでは、ドレイン12と透明画素
電極19との間にパッド電極16を形成することによ
り、このドレイン12と透明画素電極19との間に形成
された層間絶縁膜18の厚みが厚くなった場合において
も、第2コンタクトホール22の開口端の断差による透
明画素電極19の断線を防ぐことができる。
電極19との間にパッド電極16を形成することによ
り、このドレイン12と透明画素電極19との間に形成
された層間絶縁膜18の厚みが厚くなった場合において
も、第2コンタクトホール22の開口端の断差による透
明画素電極19の断線を防ぐことができる。
【0011】一方、電極材料であるAlがSi中に拡散
するのを防止する構造としては、アルミニウム電極とシ
リコン基板との間に、金属TiとTi3N4を積層した障
壁金属(バリアメタル)を形成した構造が広く知られて
いる(例えば、特開平1−235334号公報等参
照)。ここで、このバリアメタルの形成方法について図
7に基づき説明する。まず、同図(a)に示すように、
絶縁膜41が形成されかつコンタクトホール42が形成
されたシリコン基板43上に、オーム性接触をとるため
に、スパッタ法により厚み20nmのチタン膜44を形
成する。
するのを防止する構造としては、アルミニウム電極とシ
リコン基板との間に、金属TiとTi3N4を積層した障
壁金属(バリアメタル)を形成した構造が広く知られて
いる(例えば、特開平1−235334号公報等参
照)。ここで、このバリアメタルの形成方法について図
7に基づき説明する。まず、同図(a)に示すように、
絶縁膜41が形成されかつコンタクトホール42が形成
されたシリコン基板43上に、オーム性接触をとるため
に、スパッタ法により厚み20nmのチタン膜44を形
成する。
【0012】次に、同図(b)に示すように、反応性ス
パッタ法を用い、RF(高周波)基板バイアスを印加す
ることにより、チタン膜44上に厚み80nmの窒化チ
タン膜45を形成する。次に、同図(c)に示すよう
に、窒化チタン膜45上に、スパッタ法により厚み60
0nmのAl−Si合金膜46を形成する。このよう
に、チタン膜44と窒化チタン膜45との積層構造から
なるバリアメタルを形成することにより、AlのSiへ
の拡散を抑制することができる。
パッタ法を用い、RF(高周波)基板バイアスを印加す
ることにより、チタン膜44上に厚み80nmの窒化チ
タン膜45を形成する。次に、同図(c)に示すよう
に、窒化チタン膜45上に、スパッタ法により厚み60
0nmのAl−Si合金膜46を形成する。このよう
に、チタン膜44と窒化チタン膜45との積層構造から
なるバリアメタルを形成することにより、AlのSiへ
の拡散を抑制することができる。
【0013】
【発明が解決しようとする課題】ところで、上述したL
CDでは、透明画素電極19とパッド電極16との間の
接触抵抗が高くなるために画素欠陥が発生するという問
題点があった。その理由は、透明画素電極19の形成を
O2とArの混合ガス雰囲気中で行うために、パッド電
極16の表面に高抵抗層である酸化膜が形成されてしま
い、接触抵抗が高くなるためである。この接触抵抗が高
くなった場合、TFT4がオン状態になっても透明画素
電極19とパッド電極16との接触部分で電圧降下が生
じ、透明画素電極19にデータ電圧が書き込めなくな
る。
CDでは、透明画素電極19とパッド電極16との間の
接触抵抗が高くなるために画素欠陥が発生するという問
題点があった。その理由は、透明画素電極19の形成を
O2とArの混合ガス雰囲気中で行うために、パッド電
極16の表面に高抵抗層である酸化膜が形成されてしま
い、接触抵抗が高くなるためである。この接触抵抗が高
くなった場合、TFT4がオン状態になっても透明画素
電極19とパッド電極16との接触部分で電圧降下が生
じ、透明画素電極19にデータ電圧が書き込めなくな
る。
【0014】一方、バリアメタルを形成した構造では、
アルミニウム電極と透明電極との間にバリアメタルを形
成した場合に、バリアメタルと透明電極との間の接触抵
抗が高くなるという問題点があった。その理由は、バリ
アメタルと透明電極の平面形状が異なるために、バリア
メタルと透明電極を連続して形成することができず、バ
リアメタルを形成した後、一旦真空を破って大気にさら
す必要があり、この大気によりバリアメタルの表面が酸
化されるためである。また、この窒化チタン膜45は柱
状構造を有するので、大気にさらされた場合その粒界に
O2が取り込まれるという特徴がある。窒化チタン膜4
5を大気にさらして粒界にO2を取り込む方法は、アル
ミニウムがこの粒界に沿って拡散するのを防止すること
ができるために、極めて有用な方法であるが、窒化チタ
ン膜45が高抵抗になるために接触抵抗が増加するとい
う問題点がある。
アルミニウム電極と透明電極との間にバリアメタルを形
成した場合に、バリアメタルと透明電極との間の接触抵
抗が高くなるという問題点があった。その理由は、バリ
アメタルと透明電極の平面形状が異なるために、バリア
メタルと透明電極を連続して形成することができず、バ
リアメタルを形成した後、一旦真空を破って大気にさら
す必要があり、この大気によりバリアメタルの表面が酸
化されるためである。また、この窒化チタン膜45は柱
状構造を有するので、大気にさらされた場合その粒界に
O2が取り込まれるという特徴がある。窒化チタン膜4
5を大気にさらして粒界にO2を取り込む方法は、アル
ミニウムがこの粒界に沿って拡散するのを防止すること
ができるために、極めて有用な方法であるが、窒化チタ
ン膜45が高抵抗になるために接触抵抗が増加するとい
う問題点がある。
【0015】本発明は、上記の事情に鑑みてなされたも
のであって、透明電極とパッド電極との間の接触抵抗を
低下させることのできる半導体装置及びその製造方法を
提供することを目的とする。
のであって、透明電極とパッド電極との間の接触抵抗を
低下させることのできる半導体装置及びその製造方法を
提供することを目的とする。
【0016】
【課題を解決するための手段】上記課題を解決するため
に、本発明は次の様な半導体装置及びその製造方法を採
用した。すなわち、請求項1記載の半導体装置は、ガラ
ス基板上に形成された金属電極と、該金属電極上に形成
された透明電極とを有する半導体装置であり、前記金属
電極と前記透明電極との間に、上面がエッチングされた
窒化チタン層を設けたものである。
に、本発明は次の様な半導体装置及びその製造方法を採
用した。すなわち、請求項1記載の半導体装置は、ガラ
ス基板上に形成された金属電極と、該金属電極上に形成
された透明電極とを有する半導体装置であり、前記金属
電極と前記透明電極との間に、上面がエッチングされた
窒化チタン層を設けたものである。
【0017】この半導体装置では、前記金属電極と透明
電極との間に、上面に酸化層がない低抵抗の窒化チタン
層が介在することとなり、前記金属電極と透明電極との
間の接触抵抗が低下する。また、金属電極上に窒化チタ
ン層が形成されていることから、窒化チタン層が金属電
極を構成する金属元素のマイグレーションを抑制し、断
線に対する耐性が向上する。
電極との間に、上面に酸化層がない低抵抗の窒化チタン
層が介在することとなり、前記金属電極と透明電極との
間の接触抵抗が低下する。また、金属電極上に窒化チタ
ン層が形成されていることから、窒化チタン層が金属電
極を構成する金属元素のマイグレーションを抑制し、断
線に対する耐性が向上する。
【0018】請求項2記載の半導体装置は、前記窒化チ
タン層が、金属チタンと窒化チタンを積層してなるもの
である。この半導体装置では、前記金属電極と透明電極
との間に、金属チタンと窒化チタンを積層してなる低抵
抗の窒化チタン層が介在することにより多層配線構造と
なり、前記金属電極と透明電極との間の接触抵抗がさら
に低下する。また、金属チタンと窒化チタンの積層構造
が金属電極を構成する金属元素のマイグレーションをさ
らに抑制し、断線に対する耐性がさらに向上する。
タン層が、金属チタンと窒化チタンを積層してなるもの
である。この半導体装置では、前記金属電極と透明電極
との間に、金属チタンと窒化チタンを積層してなる低抵
抗の窒化チタン層が介在することにより多層配線構造と
なり、前記金属電極と透明電極との間の接触抵抗がさら
に低下する。また、金属チタンと窒化チタンの積層構造
が金属電極を構成する金属元素のマイグレーションをさ
らに抑制し、断線に対する耐性がさらに向上する。
【0019】請求項3記載の半導体装置の製造方法は、
ガラス基板上に金属電極を形成する金属電極形成工程
と、前記金属電極上に窒化チタン層を形成する窒化チタ
ン層形成工程と、該窒化チタン層の上面をエッチングす
るエッチング工程と、エッチングされた前記窒化チタン
層を大気にさらすことなく該窒化チタン層上に透明電極
を形成する透明電極形成工程とを備えたものである。
ガラス基板上に金属電極を形成する金属電極形成工程
と、前記金属電極上に窒化チタン層を形成する窒化チタ
ン層形成工程と、該窒化チタン層の上面をエッチングす
るエッチング工程と、エッチングされた前記窒化チタン
層を大気にさらすことなく該窒化チタン層上に透明電極
を形成する透明電極形成工程とを備えたものである。
【0020】この製造方法では、透明電極形成工程によ
り、上面がエッチングされた窒化チタン層上に透明電極
を形成するので、金属電極は低抵抗の窒化チタン層によ
り保護されることとなり、金属電極が酸化されるおそれ
がなくなる。また、エッチングにより表面の高抵抗層が
除去された窒化チタン層を大気にさらすことなく連続し
て該窒化チタン層上に透明電極を形成するので、窒化チ
タン層の上面が酸化されることなく低抵抗を維持するこ
とが可能になる。これにより、金属電極と透明電極との
間の接触抵抗の増加が抑制される。
り、上面がエッチングされた窒化チタン層上に透明電極
を形成するので、金属電極は低抵抗の窒化チタン層によ
り保護されることとなり、金属電極が酸化されるおそれ
がなくなる。また、エッチングにより表面の高抵抗層が
除去された窒化チタン層を大気にさらすことなく連続し
て該窒化チタン層上に透明電極を形成するので、窒化チ
タン層の上面が酸化されることなく低抵抗を維持するこ
とが可能になる。これにより、金属電極と透明電極との
間の接触抵抗の増加が抑制される。
【0021】請求項4記載の半導体装置の製造方法は、
前記窒化チタン層形成工程が、金属チタンと窒化チタン
を積層する積層工程を含む。この製造方法では、透明電
極を形成する際に、前記金属電極が窒化チタンにより保
護されることとなり、金属電極が酸化されるおそれがな
くなる。また、上面がエッチングされた窒化チタン上に
透明電極を形成するので、窒化チタンが低抵抗を維持す
ることが可能になる。これにより、金属電極と透明電極
との間の接触抵抗の増加がさらに抑制される。
前記窒化チタン層形成工程が、金属チタンと窒化チタン
を積層する積層工程を含む。この製造方法では、透明電
極を形成する際に、前記金属電極が窒化チタンにより保
護されることとなり、金属電極が酸化されるおそれがな
くなる。また、上面がエッチングされた窒化チタン上に
透明電極を形成するので、窒化チタンが低抵抗を維持す
ることが可能になる。これにより、金属電極と透明電極
との間の接触抵抗の増加がさらに抑制される。
【0022】請求項5記載の半導体装置の製造方法は、
前記エッチング工程を、高周波バイアススパッタ法によ
り行う。この製造方法では、窒化チタン層は、その表面
に高抵抗の酸化膜が形成されているので、高周波バイア
ススパッタ法によりこの酸化膜を除去することにより、
低抵抗の窒化チタン層となる。したがって、該窒化チタ
ン層を大気にさらすことなく連続して該窒化チタン層上
に透明電極を形成すれば、金属電極と透明電極との間の
接触抵抗の増加がさらに抑制される。
前記エッチング工程を、高周波バイアススパッタ法によ
り行う。この製造方法では、窒化チタン層は、その表面
に高抵抗の酸化膜が形成されているので、高周波バイア
ススパッタ法によりこの酸化膜を除去することにより、
低抵抗の窒化チタン層となる。したがって、該窒化チタ
ン層を大気にさらすことなく連続して該窒化チタン層上
に透明電極を形成すれば、金属電極と透明電極との間の
接触抵抗の増加がさらに抑制される。
【0023】
【発明の実施の形態】本発明の一実施形態について図面
に基づき説明する。図1は多結晶SiのTFTを用いた
LCDのアクティブマトリックスアレイ基板の単位画素
を示す断面図であり、図において、符号51はアルカリ
金属を殆ど含有しないガラス基板、52は金属Ti53
とTiN54を積層してなる窒化チタン層である。Ti
N54の上面はRF(高周波)バイアススパッタ法によ
りエッチングされている。
に基づき説明する。図1は多結晶SiのTFTを用いた
LCDのアクティブマトリックスアレイ基板の単位画素
を示す断面図であり、図において、符号51はアルカリ
金属を殆ど含有しないガラス基板、52は金属Ti53
とTiN54を積層してなる窒化チタン層である。Ti
N54の上面はRF(高周波)バイアススパッタ法によ
りエッチングされている。
【0024】このLCDでは、TiN54の上面がバイ
アススパッタ法によりエッチングされているので、パッ
ド電極16と透明画素電極19との間に、表面の酸化層
がエッチングにより取り除かれた低抵抗の窒化チタン層
52が介在することとなり、パッド電極16と透明画素
電極19との間の接触抵抗が低下している。
アススパッタ法によりエッチングされているので、パッ
ド電極16と透明画素電極19との間に、表面の酸化層
がエッチングにより取り除かれた低抵抗の窒化チタン層
52が介在することとなり、パッド電極16と透明画素
電極19との間の接触抵抗が低下している。
【0025】次に、このLCDの製造方法について図2
に基づき説明する。まず、同図(a)に示すように、ガ
ラス基板51上に、減圧気相成長法によりSi2H6を用
いて多結晶Siからなる厚み100nmの半導体層31
を形成し、該半導体層31をN2雰囲気中でアニールす
ることにより結晶化させて多結晶Siとする。
に基づき説明する。まず、同図(a)に示すように、ガ
ラス基板51上に、減圧気相成長法によりSi2H6を用
いて多結晶Siからなる厚み100nmの半導体層31
を形成し、該半導体層31をN2雰囲気中でアニールす
ることにより結晶化させて多結晶Siとする。
【0026】次に、該半導体層31を島状構造にパター
ニングした後、半導体層31上に、減圧気相成長法によ
りSiH4及びO2を用いてSiO2からなる厚み100
nmのゲート酸化膜14を形成する。次に、減圧気相成
長法によりSiH4及びPH3を用いてPを1020cm-3
程度含有した多結晶Siからなる厚み200nmのゲー
ト電極15を形成する。
ニングした後、半導体層31上に、減圧気相成長法によ
りSiH4及びO2を用いてSiO2からなる厚み100
nmのゲート酸化膜14を形成する。次に、減圧気相成
長法によりSiH4及びPH3を用いてPを1020cm-3
程度含有した多結晶Siからなる厚み200nmのゲー
ト電極15を形成する。
【0027】次に、イオン注入法により、半導体層31
のうちゲート電極15が形成されていない領域にPを1
020cm-3程度注入し、ソース11及びドレイン12を
形成する。この半導体層31のうち、ゲート電極15が
形成されかつPが注入されていない領域が活性層13と
なる。次に、プラズマCVD法により、SiO2からな
る厚み300nmの層間絶縁膜18を、ソース11等が
形成されたガラス基板51の全面を覆うように形成し、
該層間絶縁膜18のうちソース11上及びドレイン12
上の一部をエッチングにより除去し、第1コンタクトホ
ール21、第2コンタクトホール22をそれぞれ形成す
る。
のうちゲート電極15が形成されていない領域にPを1
020cm-3程度注入し、ソース11及びドレイン12を
形成する。この半導体層31のうち、ゲート電極15が
形成されかつPが注入されていない領域が活性層13と
なる。次に、プラズマCVD法により、SiO2からな
る厚み300nmの層間絶縁膜18を、ソース11等が
形成されたガラス基板51の全面を覆うように形成し、
該層間絶縁膜18のうちソース11上及びドレイン12
上の一部をエッチングにより除去し、第1コンタクトホ
ール21、第2コンタクトホール22をそれぞれ形成す
る。
【0028】次に、スパッタ法により、Al、金属Ti
及びTiNを、厚みがそれぞれ500nm、20nm、
80nmになるように連続して成膜した後、パターニン
グを行い、第1コンタクトホール21を介してソース1
1と電気的に接続するようにデータ線2を形成するとと
もに、第2コンタクトホール22を介してドレイン12
と電気的に接続するようにパッド電極16を形成する。
及びTiNを、厚みがそれぞれ500nm、20nm、
80nmになるように連続して成膜した後、パターニン
グを行い、第1コンタクトホール21を介してソース1
1と電気的に接続するようにデータ線2を形成するとと
もに、第2コンタクトホール22を介してドレイン12
と電気的に接続するようにパッド電極16を形成する。
【0029】この場合、データ線2及びパッド電極16
は、上面に金属Ti53とTiN54を積層してなる窒
化チタン層52が一体に形成されることにより、Al/
Ti/TiNの3層構造になる。この3層構造は、同一
チャンバー内で連続して形成するのが望ましい。Al
は、大気にさらすとその表面が酸化されてAl2O3から
なる酸化膜が形成され高抵抗になるからである。
は、上面に金属Ti53とTiN54を積層してなる窒
化チタン層52が一体に形成されることにより、Al/
Ti/TiNの3層構造になる。この3層構造は、同一
チャンバー内で連続して形成するのが望ましい。Al
は、大気にさらすとその表面が酸化されてAl2O3から
なる酸化膜が形成され高抵抗になるからである。
【0030】次に、同図(b)に示すように、Arプラ
ズマ55の雰囲気中でRF(高周波)バイアススパッタ
を行い、TiN54の表面を20nmエッチングする。
次に、同図(c)に示すように、TiN54の表面を大
気にさらすことなく連続して、スパッタ法により、O2
とArの混合ガス雰囲気中でITOからなる厚み75n
mの透明画素電極19を形成する。透明画素電極19の
膜厚は50〜150nm程度が望ましい。厚すぎると透
過率が低下し、また薄すぎると抵抗値が増加するためで
ある。
ズマ55の雰囲気中でRF(高周波)バイアススパッタ
を行い、TiN54の表面を20nmエッチングする。
次に、同図(c)に示すように、TiN54の表面を大
気にさらすことなく連続して、スパッタ法により、O2
とArの混合ガス雰囲気中でITOからなる厚み75n
mの透明画素電極19を形成する。透明画素電極19の
膜厚は50〜150nm程度が望ましい。厚すぎると透
過率が低下し、また薄すぎると抵抗値が増加するためで
ある。
【0031】その後、透明画素電極19上に配向膜を形
成して配向処理を行い、透明電極が形成された第2の基
板を、この透明電極が前記透明画素電極19と対向する
ように配置し、これらの基板間を密封した後に液晶を注
入する。
成して配向処理を行い、透明電極が形成された第2の基
板を、この透明電極が前記透明画素電極19と対向する
ように配置し、これらの基板間を密封した後に液晶を注
入する。
【0032】図3は、本実施形態のLCD(A)及び従
来のLCD(B)各々の接触抵抗の測定結果を示すヒス
トグラムである。ここでは、第1及び第2コンタクトホ
ール21,22の大きさを3μm×3μmとした。これ
らの測定結果によれば、従来のLCDの接触抵抗の平均
値が2.5×10 3Ωであるのに対し、本実施形態のL
CDの接触抵抗の平均値は80Ωであり、従来のLCD
の1/30以下まで低下していることがわかる。
来のLCD(B)各々の接触抵抗の測定結果を示すヒス
トグラムである。ここでは、第1及び第2コンタクトホ
ール21,22の大きさを3μm×3μmとした。これ
らの測定結果によれば、従来のLCDの接触抵抗の平均
値が2.5×10 3Ωであるのに対し、本実施形態のL
CDの接触抵抗の平均値は80Ωであり、従来のLCD
の1/30以下まで低下していることがわかる。
【0033】その理由は、パッド電極16と透明画素電
極19との間に、金属Ti53とTiN54を積層して
なる低抵抗の窒化チタン層52が形成されているため、
ITOの形成の際にパッド電極16の表面が酸化される
おそれがなく、したがって、パッド電極16の表面に高
抵抗のAl2O3膜が形成されないからである。
極19との間に、金属Ti53とTiN54を積層して
なる低抵抗の窒化チタン層52が形成されているため、
ITOの形成の際にパッド電極16の表面が酸化される
おそれがなく、したがって、パッド電極16の表面に高
抵抗のAl2O3膜が形成されないからである。
【0034】以上説明した様に、本実施形態のLCDに
よれば、パッド電極16と透明画素電極19との間に、
金属Ti53とTiN54を積層してなる低抵抗の窒化
チタン層52を形成し、かつTiN54の上面はRFバ
イアススパッタ法によりエッチングされているので、パ
ッド電極16と透明画素電極19との間がAl/Ti/
TiN/ITOからなる多層配線構造となり、パッド電
極16と透明画素電極19との間の接触抵抗を低下させ
ることができる。
よれば、パッド電極16と透明画素電極19との間に、
金属Ti53とTiN54を積層してなる低抵抗の窒化
チタン層52を形成し、かつTiN54の上面はRFバ
イアススパッタ法によりエッチングされているので、パ
ッド電極16と透明画素電極19との間がAl/Ti/
TiN/ITOからなる多層配線構造となり、パッド電
極16と透明画素電極19との間の接触抵抗を低下させ
ることができる。
【0035】また、金属TiとTiNの積層構造がパッ
ド電極16を構成するアルミニウムのマイグレーション
を抑制することができ、断線に対する耐性を向上させる
ことができる。したがって、配線の信頼性を向上させる
ことができる。
ド電極16を構成するアルミニウムのマイグレーション
を抑制することができ、断線に対する耐性を向上させる
ことができる。したがって、配線の信頼性を向上させる
ことができる。
【0036】本実施形態のLCDの製造方法によれば、
TiN54の表面をRFバイアススパッタ法によりエッ
チングし、その後TiN54の表面を大気にさらすこと
なく連続して、その上に透明画素電極19を形成するの
で、パッド電極16を低抵抗の窒化チタン層52により
保護し酸化を防止することができる。また、TiN54
の表面の酸化膜が除去されるので、TiN54は低抵抗
が維持され、パッド電極16と透明画素電極19との間
の接触抵抗の増加を抑制することができる。
TiN54の表面をRFバイアススパッタ法によりエッ
チングし、その後TiN54の表面を大気にさらすこと
なく連続して、その上に透明画素電極19を形成するの
で、パッド電極16を低抵抗の窒化チタン層52により
保護し酸化を防止することができる。また、TiN54
の表面の酸化膜が除去されるので、TiN54は低抵抗
が維持され、パッド電極16と透明画素電極19との間
の接触抵抗の増加を抑制することができる。
【0037】また、金属Ti53とTiN54を積層し
た窒化チタン層52は、パッド電極16と同一のパター
ンでパターニングすることができ、さらに、窒化チタン
層52はレジストの反射防止膜を兼ねることができるた
め、反射防止膜として通常用いられているSi薄膜を形
成する必要がなく、工程数がほとんど増加しない。
た窒化チタン層52は、パッド電極16と同一のパター
ンでパターニングすることができ、さらに、窒化チタン
層52はレジストの反射防止膜を兼ねることができるた
め、反射防止膜として通常用いられているSi薄膜を形
成する必要がなく、工程数がほとんど増加しない。
【0038】なお、上記実施形態では、パッド電極16
の材料としてAlを用いたが、Al以外の金属、例えば
Wを用いても同様の効果を奏することができる。また、
このAlは、Siを1〜%程度含有するものであっても
よい。Siを添加することにより、ソース11及びドレ
イン12へのAlの拡散を抑制することができる。
の材料としてAlを用いたが、Al以外の金属、例えば
Wを用いても同様の効果を奏することができる。また、
このAlは、Siを1〜%程度含有するものであっても
よい。Siを添加することにより、ソース11及びドレ
イン12へのAlの拡散を抑制することができる。
【0039】また、上記実施形態では、多結晶SiのT
FTを用いたLCDについて説明したが、a/SiのT
FTを用いたLCD、金属−絶縁体−金属(MIM)ダ
イオードを用いたLCD、あるいは単純マトリクスのL
CDについても同様の効果を奏することができる。さら
に、上記実施形態を、LCD以外のデバイス、例えばイ
メージセンサ等、透明電極を用いる他の種類のデバイス
に適用する場合においても、同様の効果を奏することが
できる。
FTを用いたLCDについて説明したが、a/SiのT
FTを用いたLCD、金属−絶縁体−金属(MIM)ダ
イオードを用いたLCD、あるいは単純マトリクスのL
CDについても同様の効果を奏することができる。さら
に、上記実施形態を、LCD以外のデバイス、例えばイ
メージセンサ等、透明電極を用いる他の種類のデバイス
に適用する場合においても、同様の効果を奏することが
できる。
【0040】
【発明の効果】以上説明した様に、本発明の請求項1記
載の半導体装置によれば、金属電極と前記透明電極との
間に、上面がエッチングされた窒化チタン層を設けたの
で、前記金属電極と透明電極との間の接触抵抗を低下さ
せることができる。また、金属電極上に窒化チタン層を
形成したので、窒化チタン層により金属電極を構成する
金属元素のマイグレーションを抑制することができ、断
線に対する耐性を向上させることができる。したがっ
て、配線の信頼性を向上させることができる。
載の半導体装置によれば、金属電極と前記透明電極との
間に、上面がエッチングされた窒化チタン層を設けたの
で、前記金属電極と透明電極との間の接触抵抗を低下さ
せることができる。また、金属電極上に窒化チタン層を
形成したので、窒化チタン層により金属電極を構成する
金属元素のマイグレーションを抑制することができ、断
線に対する耐性を向上させることができる。したがっ
て、配線の信頼性を向上させることができる。
【0041】請求項2記載の半導体装置によれば、前記
窒化チタン層は、金属チタンと窒化チタンを積層したの
で、多層構造の窒化チタン層が介在することとなり、前
記金属電極と透明電極との間の接触抵抗をさらに低下さ
せることができる。また、金属チタンと窒化チタンの積
層構造が金属電極を構成する金属元素のマイグレーショ
ンをさらに抑制するので、断線に対する耐性をさらに向
上させ、配線の信頼性をさらに向上させることができ
る。
窒化チタン層は、金属チタンと窒化チタンを積層したの
で、多層構造の窒化チタン層が介在することとなり、前
記金属電極と透明電極との間の接触抵抗をさらに低下さ
せることができる。また、金属チタンと窒化チタンの積
層構造が金属電極を構成する金属元素のマイグレーショ
ンをさらに抑制するので、断線に対する耐性をさらに向
上させ、配線の信頼性をさらに向上させることができ
る。
【0042】請求項3記載の半導体装置の製造方法によ
れば、金属電極上に窒化チタン層を形成する窒化チタン
層形成工程と、該窒化チタン層の上面をエッチングする
エッチング工程と、エッチングされた前記窒化チタン層
を大気にさらすことなく該窒化チタン層上に透明電極を
形成する透明電極形成工程とを備えたので、透明電極を
形成する際に、金属電極を低抵抗の窒化チタン層により
保護し、金属電極の酸化を防止することができる。
れば、金属電極上に窒化チタン層を形成する窒化チタン
層形成工程と、該窒化チタン層の上面をエッチングする
エッチング工程と、エッチングされた前記窒化チタン層
を大気にさらすことなく該窒化チタン層上に透明電極を
形成する透明電極形成工程とを備えたので、透明電極を
形成する際に、金属電極を低抵抗の窒化チタン層により
保護し、金属電極の酸化を防止することができる。
【0043】また、エッチングにより表面の高抵抗層が
除去された窒化チタン層を大気にさらすことなく連続し
て該窒化チタン層上に透明電極を形成するので、窒化チ
タン層は低抵抗の状態を維持することとなり、金属電極
と透明電極との間の接触抵抗の増加を抑制することがで
きる。
除去された窒化チタン層を大気にさらすことなく連続し
て該窒化チタン層上に透明電極を形成するので、窒化チ
タン層は低抵抗の状態を維持することとなり、金属電極
と透明電極との間の接触抵抗の増加を抑制することがで
きる。
【0044】請求項4記載の半導体装置の製造方法によ
れば、前記窒化チタン層形成工程が金属チタンと窒化チ
タンを積層する積層工程を含むものとしたので、透明電
極を形成する際に、前記金属電極を窒化チタンにより保
護することができ、金属電極の酸化を防止することがで
きる。また、上面がエッチングされた窒化チタン上に透
明電極を形成するので、金属電極と透明電極との間の接
触抵抗の増加をさらに抑制することができる。
れば、前記窒化チタン層形成工程が金属チタンと窒化チ
タンを積層する積層工程を含むものとしたので、透明電
極を形成する際に、前記金属電極を窒化チタンにより保
護することができ、金属電極の酸化を防止することがで
きる。また、上面がエッチングされた窒化チタン上に透
明電極を形成するので、金属電極と透明電極との間の接
触抵抗の増加をさらに抑制することができる。
【0045】請求項5記載の半導体装置の製造方法によ
れば、前記エッチング工程を、高周波バイアススパッタ
法により行うこととしたので、窒化チタン層の表面に形
成された高抵抗の酸化膜を除去することができる。した
がって、該窒化チタン層を大気にさらすことなく連続し
て該窒化チタン層上に透明電極を形成すれば、金属電極
と透明電極との間の接触抵抗の増加をさらに抑制するこ
とができる。
れば、前記エッチング工程を、高周波バイアススパッタ
法により行うこととしたので、窒化チタン層の表面に形
成された高抵抗の酸化膜を除去することができる。した
がって、該窒化チタン層を大気にさらすことなく連続し
て該窒化チタン層上に透明電極を形成すれば、金属電極
と透明電極との間の接触抵抗の増加をさらに抑制するこ
とができる。
【図1】本発明の一実施形態のLCDのアクティブマト
リックスアレイ基板の単位画素を示す断面図である。
リックスアレイ基板の単位画素を示す断面図である。
【図2】本発明の一実施形態のLCDの製造方法を示す
過程図である。
過程図である。
【図3】本発明の一実施形態のLCD及び従来のLCD
各々の接触抵抗の測定結果を示すヒストグラムである。
各々の接触抵抗の測定結果を示すヒストグラムである。
【図4】従来の多結晶SiのTFTを用いたLCDのア
クティブマトリックスアレイ基板の単位画素を示す平面
図である。
クティブマトリックスアレイ基板の単位画素を示す平面
図である。
【図5】図4のA−A線に沿う断面図である。
【図6】従来のLCDの製造方法を示す過程図である。
【図7】従来のアルミニウム電極とシリコン基板との間
に障壁金属(バリアメタル)を形成する方法を示す過程
図である。
に障壁金属(バリアメタル)を形成する方法を示す過程
図である。
2 データ線 11 ソース 12 ドレイン 13 活性層 14 ゲート酸化膜 15 ゲート電極 16 パッド電極 18 層間絶縁膜 19 透明画素電極 21 第1コンタクトホール 22 第2コンタクトホール 51 ガラス基板 52 窒化チタン層 53 金属Ti 54 TiN 55 Arプラズマ
Claims (5)
- 【請求項1】 ガラス基板上に形成された金属電極と、
該金属電極上に形成された透明電極とを有する半導体装
置において、 前記金属電極と前記透明電極との間に、上面がエッチン
グされた窒化チタン層が形成されていることを特徴とす
る半導体装置。 - 【請求項2】 前記窒化チタン層は、金属チタンと窒化
チタンを積層してなることを特徴とする請求項1記載の
半導体装置。 - 【請求項3】 ガラス基板上に金属電極を形成する金属
電極形成工程と、前記金属電極上に窒化チタン層を形成
する窒化チタン層形成工程と、該窒化チタン層の上面を
エッチングするエッチング工程と、エッチングされた前
記窒化チタン層を大気にさらすことなく該窒化チタン層
上に透明電極を形成する透明電極形成工程とを備えたこ
とを特徴とする半導体装置の製造方法。 - 【請求項4】 前記窒化チタン層形成工程は、金属チタ
ンと窒化チタンを積層する積層工程を含むことを特徴と
する請求項3記載の半導体装置の製造方法。 - 【請求項5】 前記エッチング工程は、高周波バイアス
スパッタ法により行うことを特徴とする請求項3記載の
半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12184896A JP2850850B2 (ja) | 1996-05-16 | 1996-05-16 | 半導体装置の製造方法 |
US08/825,319 US6051883A (en) | 1996-05-16 | 1997-04-01 | Manufacturing method and semiconductor device with low contact resistance between transparent electrode and pad electrode |
KR1019970018766A KR100258487B1 (ko) | 1996-05-16 | 1997-05-15 | 투명전극과패드전극사이에서낮은접촉저항을갖는반도체장치및그제조방법 |
US09/236,003 US6096572A (en) | 1996-05-16 | 1999-01-22 | Manufacturing method and semiconductor device with low contact resistance between transparent electrode and pad electrode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12184896A JP2850850B2 (ja) | 1996-05-16 | 1996-05-16 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09307113A true JPH09307113A (ja) | 1997-11-28 |
JP2850850B2 JP2850850B2 (ja) | 1999-01-27 |
Family
ID=14821436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12184896A Expired - Fee Related JP2850850B2 (ja) | 1996-05-16 | 1996-05-16 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US6051883A (ja) |
JP (1) | JP2850850B2 (ja) |
KR (1) | KR100258487B1 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998044566A1 (en) * | 1997-03-31 | 1998-10-08 | Seiko Epson Corporation | Display |
KR19990052396A (ko) * | 1997-12-22 | 1999-07-05 | 김영환 | 액정 표시 소자 및 그의 제조방법 |
JP2000206562A (ja) * | 1999-01-08 | 2000-07-28 | Sony Corp | 液晶表示装置 |
US6529251B2 (en) * | 1999-02-23 | 2003-03-04 | Sharp Kabushiki Kaisha | Liquid crystal display device and method of manufacturing the same |
US7403237B2 (en) | 2004-01-26 | 2008-07-22 | Seiko Epson Corporation | Electro-optical device with electrolytic corrosion preventing film and multiple relay electrodes |
US7554162B2 (en) | 2003-09-19 | 2009-06-30 | Nec Corporation | Thin film transistor substrate with low reflectance upper electrode |
JP2014067057A (ja) * | 2000-02-22 | 2014-04-17 | Semiconductor Energy Lab Co Ltd | 表示装置 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6266110B1 (en) * | 1996-07-30 | 2001-07-24 | Kawasaki Steel Corporation | Semiconductor device reeventing light from entering its substrate transistor and the same for driving reflection type liquid crystal |
JP3641342B2 (ja) * | 1997-03-07 | 2005-04-20 | Tdk株式会社 | 半導体装置及び有機elディスプレイ装置 |
KR100338008B1 (ko) * | 1997-11-20 | 2002-10-25 | 삼성전자 주식회사 | 질화 몰리브덴-금속 합금막과 그의 제조 방법, 액정표시장치용 배선과 그의 제조 방법 및 액정 표시 장치와 그의 제조방법 |
US6646287B1 (en) | 1999-11-19 | 2003-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with tapered gate and insulating film |
KR100503897B1 (ko) * | 2000-02-19 | 2005-07-25 | 엘지.필립스 엘시디 주식회사 | 건식식각 장치의 기판 파손방지 방법 및 건식식각 장치 |
US6727167B2 (en) | 2000-10-13 | 2004-04-27 | Emcore Corporation | Method of making an aligned electrode on a semiconductor structure |
JP2002202527A (ja) * | 2000-12-28 | 2002-07-19 | Nec Corp | アクティブマトリクス型液晶表示装置 |
US6841433B2 (en) * | 2001-12-29 | 2005-01-11 | Lg.Philips Lcd Co., Ltd. | Method of fabricating polysilicon thin film transistor |
US7361027B2 (en) * | 2002-12-25 | 2008-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure, display device and electronic device |
KR100669688B1 (ko) * | 2003-03-12 | 2007-01-18 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 이를 구비한 평판표시소자 |
JP4038485B2 (ja) * | 2003-03-12 | 2008-01-23 | 三星エスディアイ株式会社 | 薄膜トランジスタを備えた平板表示素子 |
DE10357673A1 (de) * | 2003-12-09 | 2005-07-28 | Infineon Technologies Ag | Montage- und Klebeschicht für Halbleiterbauelement |
KR100838086B1 (ko) * | 2007-05-22 | 2008-06-16 | 삼성에스디아이 주식회사 | 유기 발광 디스플레이 장치 및 그 제조방법 |
KR102091444B1 (ko) * | 2013-10-08 | 2020-03-23 | 삼성디스플레이 주식회사 | 표시 기판 및 표시 기판의 제조 방법 |
US10726996B2 (en) * | 2017-11-21 | 2020-07-28 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and method of manufacturing the same |
KR102451538B1 (ko) | 2017-12-05 | 2022-10-07 | 삼성디스플레이 주식회사 | 표시 패널 및 그 제조 방법 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2655865B2 (ja) * | 1988-03-16 | 1997-09-24 | 株式会社日立製作所 | 液晶表示装置の製造方法 |
JPH01235334A (ja) * | 1988-03-16 | 1989-09-20 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
JPH04326765A (ja) * | 1991-04-26 | 1992-11-16 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JPH05210116A (ja) * | 1992-01-31 | 1993-08-20 | Canon Inc | 液晶表示装置 |
JP3491904B2 (ja) * | 1992-02-21 | 2004-02-03 | セイコーエプソン株式会社 | 液晶表示装置の製造方法 |
JPH05243579A (ja) * | 1992-02-28 | 1993-09-21 | Canon Inc | 半導体装置 |
JPH05303116A (ja) * | 1992-02-28 | 1993-11-16 | Canon Inc | 半導体装置 |
JP2738289B2 (ja) * | 1993-12-30 | 1998-04-08 | 日本電気株式会社 | 液晶表示装置の製造方法 |
US5796116A (en) * | 1994-07-27 | 1998-08-18 | Sharp Kabushiki Kaisha | Thin-film semiconductor device including a semiconductor film with high field-effect mobility |
KR0169356B1 (ko) * | 1995-01-06 | 1999-03-20 | 김광호 | 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법 |
US5834327A (en) * | 1995-03-18 | 1998-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing display device |
JPH09107102A (ja) * | 1995-10-09 | 1997-04-22 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
-
1996
- 1996-05-16 JP JP12184896A patent/JP2850850B2/ja not_active Expired - Fee Related
-
1997
- 1997-04-01 US US08/825,319 patent/US6051883A/en not_active Expired - Fee Related
- 1997-05-15 KR KR1019970018766A patent/KR100258487B1/ko not_active IP Right Cessation
-
1999
- 1999-01-22 US US09/236,003 patent/US6096572A/en not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998044566A1 (en) * | 1997-03-31 | 1998-10-08 | Seiko Epson Corporation | Display |
US6414738B1 (en) | 1997-03-31 | 2002-07-02 | Seiko Epson Corporation | Display |
KR19990052396A (ko) * | 1997-12-22 | 1999-07-05 | 김영환 | 액정 표시 소자 및 그의 제조방법 |
JP2000206562A (ja) * | 1999-01-08 | 2000-07-28 | Sony Corp | 液晶表示装置 |
US6529251B2 (en) * | 1999-02-23 | 2003-03-04 | Sharp Kabushiki Kaisha | Liquid crystal display device and method of manufacturing the same |
JP2014067057A (ja) * | 2000-02-22 | 2014-04-17 | Semiconductor Energy Lab Co Ltd | 表示装置 |
JP2015092256A (ja) * | 2000-02-22 | 2015-05-14 | 株式会社半導体エネルギー研究所 | 表示装置 |
US9318610B2 (en) | 2000-02-22 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US9869907B2 (en) | 2000-02-22 | 2018-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP2019197232A (ja) * | 2000-02-22 | 2019-11-14 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
US7554162B2 (en) | 2003-09-19 | 2009-06-30 | Nec Corporation | Thin film transistor substrate with low reflectance upper electrode |
US7403237B2 (en) | 2004-01-26 | 2008-07-22 | Seiko Epson Corporation | Electro-optical device with electrolytic corrosion preventing film and multiple relay electrodes |
Also Published As
Publication number | Publication date |
---|---|
JP2850850B2 (ja) | 1999-01-27 |
US6051883A (en) | 2000-04-18 |
US6096572A (en) | 2000-08-01 |
KR100258487B1 (ko) | 2000-06-15 |
KR970077699A (ko) | 1997-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2850850B2 (ja) | 半導体装置の製造方法 | |
US7420209B2 (en) | Semiconductor device | |
US7400365B2 (en) | Method for manufacturing a thin film transistor array substrate for a liquid crystal display device | |
JP2000002892A (ja) | 液晶表示装置、マトリクスアレイ基板およびその製造方法 | |
JP2001125134A (ja) | アクティブマトリクス基板及びその製造方法 | |
JP3765203B2 (ja) | 液晶表示装置 | |
JP2001109014A (ja) | アクティブマトリクス型液晶表示装置 | |
JP2000284326A (ja) | 液晶表示装置とその製造方法 | |
US6559920B1 (en) | Liquid crystal display device and method of manufacturing the same | |
JPH04313729A (ja) | 液晶表示装置 | |
JP2866516B2 (ja) | アクティブマトリックス基板およびその製造方法 | |
JPH06317814A (ja) | 液晶表示装置 | |
JPH0713180A (ja) | 液晶表示装置 | |
JPH11352503A (ja) | 表示装置及びその製造方法 | |
US6861671B2 (en) | Thin film transistor liquid crystal display and fabrication method thereof | |
JP3169322B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
JP2574837B2 (ja) | 薄膜トランジスタマトリクスとその製造方法 | |
JPH0572561A (ja) | アクテイブマトリクス基板 | |
JP3210072B2 (ja) | 薄膜トランジスタマトリックス装置とその製造方法 | |
JP3199873B2 (ja) | チタン製パターンの形成方法、及び液晶表示装置の製造方法 | |
JP3265862B2 (ja) | 液晶表示装置とその製造方法 | |
JP3011210B2 (ja) | アクティブマトリックス基板の製造方法 | |
JP3406292B2 (ja) | 液晶表示装置 | |
JPH0675143B2 (ja) | アクティブマトリクス基板 | |
JP2910646B2 (ja) | 薄膜トランジスタアレイとその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981013 |
|
LAPS | Cancellation because of no payment of annual fees |