JPH09307112A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH09307112A JPH09307112A JP8116194A JP11619496A JPH09307112A JP H09307112 A JPH09307112 A JP H09307112A JP 8116194 A JP8116194 A JP 8116194A JP 11619496 A JP11619496 A JP 11619496A JP H09307112 A JPH09307112 A JP H09307112A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- semiconductor device
- element part
- glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、絶縁性の基板上に
複数の層から成る素子部が形成されている半導体装置に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device in which an element portion composed of a plurality of layers is formed on an insulating substrate.
【０００２】[0002]
【従来の技術】液晶表示装置はテレビジョン、コンピュ
ータ等の出力装置として利用されたり、ビデオカメラの
ファインダーやモニタ用など様々な用途に利用されてい
る。このような液晶表示装置を駆動するために適用され
るＴＦＴ（Ｔｈｉｎ ＦｉｌｍＴｒａｎｓｉｓｔｏｒ）
は、不純物の含有量が少ない石英ガラス基板上に、絶縁
層、多結晶シリコン膜から成る活性層等の薄膜を多数形
成し、所定の電極を形成することによって製造されてい
る。2. Description of the Related Art Liquid crystal display devices are used as output devices for televisions, computers and the like, and are used for various applications such as viewfinders and monitors of video cameras. TFT (Thin Film Transistor) applied to drive such a liquid crystal display device
Is manufactured by forming a large number of thin films such as an insulating layer and an active layer made of a polycrystalline silicon film on a quartz glass substrate having a low content of impurities, and forming a predetermined electrode.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、この液
晶表示装置の駆動用となるＴＦＴを製造する場合、不純
物の含有量が少ない石英ガラス基板を適用していること
から、高価で基板の大型化が困難であり、コストダウン
を図る上でのネックとなっている。However, when manufacturing a TFT for driving this liquid crystal display device, since a quartz glass substrate having a small amount of impurities is applied, it is expensive and the substrate becomes large. It is difficult and is a bottleneck in cost reduction.
【０００４】そこで、安価なほうけい酸ガラス基板等を
使用することも考えられるが、耐熱性が不十分で製造中
の熱収縮や反りなどの問題が生じて素子部の歩留り低下
や特性劣化を招いている。Therefore, it is conceivable to use an inexpensive borosilicate glass substrate or the like, but the heat resistance is insufficient, and problems such as heat shrinkage and warpage occur during manufacture, resulting in a decrease in the yield of the element portion and deterioration of characteristics. Invited.
【０００５】[0005]
【課題を解決するための手段】本発明はこのような課題
を解決するために成された半導体装置である。すなわ
ち、本発明は、基板上に、絶縁層で挟まれた活性層およ
びこの活性層と導通する電極から成る素子部が形成され
ている半導体装置において、この基板として結晶化ガラ
スを用いるとともに、結晶化ガラスの少なくとも素子部
との間にアルカリ金属イオン汚染防止膜を形成したもの
である。The present invention is a semiconductor device made to solve the above problems. That is, the present invention uses a crystallized glass as a substrate in a semiconductor device in which an element portion including an active layer sandwiched by insulating layers and electrodes electrically connected to the active layer is formed on the substrate, and An alkali metal ion contamination preventing film is formed between at least the element part of the fog glass.
【０００６】本発明では、基板として高耐熱性を有する
結晶化ガラスを使用しているため、素子部を製造する間
の熱でも素子部に影響を与えない程度の変形量および反
り量に抑えることができる。また、この結晶化ガラスか
ら成る基板の少なくとも素子部との間にアルカリ金属イ
オン汚染防止膜を形成していることから、結晶化ガラス
内に含まれる金属不純物が素子部へ侵入することを防止
できるようになる。In the present invention, since crystallized glass having high heat resistance is used as the substrate, the amount of deformation and warpage can be suppressed to such an extent that the heat is not exerted on the element portion even during the manufacturing of the element portion. You can Further, since the alkali metal ion contamination preventing film is formed between at least the element portion of the substrate made of crystallized glass, it is possible to prevent metal impurities contained in the crystallized glass from entering the element portion. Like
【０００７】[0007]
【発明の実施の形態】以下に、本発明の半導体装置にお
ける実施の形態を図に基づいて説明する。図１は本発明
の実施形態を説明する概略断面図である。すなわち、本
実施形態における半導体装置１は、基板２上にアルカリ
金属イオン汚染防止膜３を介してＴＦＴから成る素子部
１０が形成されたものであり、特に基板２として結晶化
ガラスを用いている点に特徴がある。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of a semiconductor device of the present invention will be described below with reference to the drawings. FIG. 1 is a schematic sectional view illustrating an embodiment of the present invention. That is, the semiconductor device 1 according to the present embodiment is one in which the element portion 10 composed of a TFT is formed on the substrate 2 via the alkali metal ion contamination prevention film 3, and particularly, the crystallized glass is used as the substrate 2. The point is characteristic.
【０００８】結晶化ガラスは、酸化リチウムやチタニ
ア、ジルコニア等から成る調合物を熔解・成形した後、
高温で焼成して結晶化を図ったものであり、７００〜８
５０℃の耐熱性、約１．３Ｋｃａｌ／ｍ・ｈｒ・℃の熱
伝導率、８６〜８７％（波長４００ｎｍ）の光透過率、
３〜４×１０11Ω・ｃｍの体積固有抵抗、０〜−６．０
×１０-7／℃の熱膨張係数という工学的特性を備えてい
る。Crystallized glass is prepared by melting and molding a compound of lithium oxide, titania, zirconia, etc.
It is intended to be crystallized by firing at a high temperature, 700 to 8
Heat resistance of 50 ° C, thermal conductivity of about 1.3 Kcal / m · hr · ° C, light transmittance of 86 to 87% (wavelength 400 nm),
Volume resistivity of 3 to 4 × 10 11 Ω · cm, 0 to −6.0
It has engineering characteristics of thermal expansion coefficient of × 10 -7 / ° C.
【０００９】しかし、結晶化ガラスは石英ガラスに比べ
てナトリウムイオン等の金属不純物が多く含まれている
ため、そのままではＴＦＴから成る素子部１０に悪影響
を及ぼしてしまう。そこで、本実施形態では結晶化ガラ
スから成る基板２と素子部１０との間にアルカリ金属イ
オン汚染防止膜３を設けて、基板２から素子部１０へナ
トリウムイオン等の金属不純物が侵入しないようにして
いる。However, since the crystallized glass contains a large amount of metal impurities such as sodium ions as compared with quartz glass, the element portion 10 composed of the TFT will be adversely affected as it is. Therefore, in this embodiment, an alkali metal ion contamination preventing film 3 is provided between the substrate 2 made of crystallized glass and the element portion 10 to prevent metal impurities such as sodium ions from entering the element portion 10 from the substrate 2. ing.
【００１０】なお、このアルカリ金属イオン汚染防止膜
３としては、金属不純物を遮断できる窒化シリコン膜
や、窒化シリコン膜と酸化シリコン膜との多層膜を使用
している。As the alkali metal ion contamination prevention film 3, a silicon nitride film capable of blocking metal impurities or a multilayer film of a silicon nitride film and a silicon oxide film is used.
【００１１】次に、本実施形態における半導体装置１の
製造方法を順に説明する。図２〜図４は本実施形態にお
ける半導体装置１の製造方法を説明する概略断面図であ
る。先ず、図２（ａ）に示すように、結晶化ガラスから
成る基板２の図中上面に窒化シリコン膜または窒化シリ
コン膜と酸化シリコン膜との多層膜から成るアルカリ金
属イオン汚染防止膜３を、例えば４００℃のプラズマＣ
ＶＤによって２００ｎｍ厚で形成する。Next, a method of manufacturing the semiconductor device 1 according to this embodiment will be described in order. 2 to 4 are schematic cross-sectional views illustrating the method for manufacturing the semiconductor device 1 according to this embodiment. First, as shown in FIG. 2A, an alkali metal ion contamination preventing film 3 made of a silicon nitride film or a multilayer film of a silicon nitride film and a silicon oxide film is formed on the upper surface of the substrate 2 made of crystallized glass in the figure. For example, plasma C at 400 ℃
It is formed to a thickness of 200 nm by VD.
【００１２】次いで、このアルカリ金属イオン汚染防止
膜３の上にモリブデン／タンタルから成るゲート電極Ｇ
を３００ｎｍ厚形成する。ゲート電極Ｇは、モリブデン
／タンタルをスパッタリングによって被着した後、フォ
トリソグラフィーによって所定の形状に成形される。Next, a gate electrode G made of molybdenum / tantalum is formed on the alkali metal ion contamination preventing film 3.
To a thickness of 300 nm. The gate electrode G is formed into a predetermined shape by photolithography after depositing molybdenum / tantalum by sputtering.
【００１３】次に、図２（ｂ）に示すように、アルカリ
金属イオン汚染防止膜３上のゲート電極Ｇを覆う状態
で、第１窒化シリコン膜１１、第１酸化シリコン膜１
２、非晶質シリコン膜１３、第２酸化シリコン膜１４、
第２窒化シリコン膜１５をプラズマＣＶＤ（３００℃）
によって連続成膜する。Next, as shown in FIG. 2B, the first silicon nitride film 11 and the first silicon oxide film 1 are covered with the gate electrode G on the alkali metal ion contamination preventing film 3.
2, amorphous silicon film 13, second silicon oxide film 14,
The second silicon nitride film 15 is subjected to plasma CVD (300 ° C.)
To continuously form a film.
【００１４】第１窒化シリコン膜１１としてはＳｉ
Ｈ4 、ＮＨ3 、Ｎ2 を反応ガスとして３００ｎｍ厚形成
し、第１酸化シリコン膜１２としてはＳｉＨ4 、Ｏ2 を
反応ガスとして２００ｎｍ厚形成し、非晶質シリコン膜
１３としてはＳｉＨ4 を反応ガスとして５０ｎｍ厚形成
し、第２酸化シリコン膜１４としてはＳｉＨ4 、Ｏ2 を
反応ガスとして３０ｎｍ厚形成し、第２窒化シリコン膜
１５としてはＳｉＨ4 、ＮＨ3 、Ｎ2 を反応ガスとして
３０ｎｍ厚形成する。Si is used as the first silicon nitride film 11.
H 4, NH 3, the N 2 300 nm thick is formed as the reaction gas, as the first silicon oxide film 12 to 200nm thick form SiH 4, O 2 as the reaction gas, the SiH 4 as an amorphous silicon film 13 The reaction gas is formed to a thickness of 50 nm, the second silicon oxide film 14 is formed to a thickness of 30 nm using SiH 4 and O 2 as the reaction gas, and the second silicon nitride film 15 is formed to include SiH 4 , NH 3 and N 2 as a reaction gas. It is formed to a thickness of 30 nm.
【００１５】プラズマＣＶＤによる連続成膜を行うに
は、同一チャンバ内において導入する反応ガスを形成す
る膜の種類に応じて連続的に切り換えることで実現でき
る。この連続成膜によって、各膜の間へのダスト混入を
防止できるとともに、層間ストレスを緩和できる構造と
なる。The continuous film formation by plasma CVD can be realized by continuously switching the reaction gas to be introduced into the same chamber according to the type of the film forming the reaction gas. By this continuous film formation, it becomes possible to prevent dust from entering between the films and to alleviate interlayer stress.
【００１６】次に、図３（ａ）に示すように、第２窒化
シリコン膜１５の図中上面にレジストＲ１（ポジレジス
ト）を塗布した後、図中下面からの露光（ゲート電極Ｇ
をマスクとしたオーバ露光）を行い、現像およびポスト
ベークを行って所定幅にする。そして、このレジストＲ
１をマスクとした第２酸化シリコン膜１４および第２窒
化シリコン膜１５のエッチングを行う。なお、第２酸化
シリコン膜１４はＨＦとＮＨ4 Ｆから成るエッチング液
を用いたウェットエッチング、第２窒化シリコン膜１５
はＣＦ4 を用いたドライエッチングを適用する。Next, as shown in FIG. 3A, after a resist R1 (positive resist) is applied to the upper surface of the second silicon nitride film 15 in the drawing, exposure from the lower surface in the drawing (gate electrode G
Over-exposure) is performed, and development and post-baking are performed to obtain a predetermined width. And this resist R
The second silicon oxide film 14 and the second silicon nitride film 15 are etched using 1 as a mask. The second silicon oxide film 14 is formed by wet etching using an etching solution composed of HF and NH 4 F, and the second silicon nitride film 15 is formed.
Is dry etching using CF 4 .
【００１７】その後、レジストＲ１、エッチングされた
第２酸化シリコン膜１４および第２窒化シリコン膜１５
をマスクとして、低濃度（１０12〜１０13ｃｍ-2程度）
の燐イオンを非晶質シリコン膜１３にドーピングする。
このドーピングは後の工程でＬＤＤを構成するためのも
のである。After that, the resist R1, the second silicon oxide film 14 and the second silicon nitride film 15 which are etched are formed.
As a mask, low concentration (about 10 12 to 10 13 cm -2 )
The amorphous silicon film 13 is doped with phosphorus ions.
This doping is for forming an LDD in a later step.
【００１８】次に、図３（ｂ）に示すように、レジスト
Ｒ１の上を覆う状態でレジストＲ２を形成する。レジス
トＲ２は、ポジレジストと塗布した後、図中下面からの
露光（ゲート電極Ｇをマスクとしたジャスト露光）を行
い、現像およびポストベークを行って形成される。Next, as shown in FIG. 3B, a resist R2 is formed so as to cover the resist R1. The resist R2 is formed by applying a positive resist, exposing it from the lower surface in the drawing (just exposure using the gate electrode G as a mask), and developing and post-baking it.
【００１９】その後、このレジストＲ２をマスクとし
て、高濃度（１０14〜１０15ｃｍ-2程度）の燐イオンを
非晶質シリコン膜１３にドーピングする。この高濃度燐
イオンがドーピングされた部分が後の工程でソース、ド
レイン領域となる。なお、レジストＲ１より外側でレジ
ストＲ２によってマスクされた非晶質シリコン膜１３の
部分は低濃度の燐イオンがドーピングされたままとな
り、この部分がＬＤＤ１３ａとなる。Thereafter, using the resist R2 as a mask, the amorphous silicon film 13 is doped with a high concentration of phosphorus ions (about 10 14 to 10 15 cm −2 ). The portion doped with the high-concentration phosphorus ions becomes the source and drain regions in a later process. The portion of the amorphous silicon film 13 masked by the resist R2 outside the resist R1 remains doped with low-concentration phosphorus ions, and this portion becomes the LDD 13a.
【００２０】次に、レジストＲ１およびレジストＲ２を
硫酸過水を用いて剥離洗浄した後、図３（ｃ）に示すよ
うに、エキシマレーザ光（ＸｅＣｌ、波長３０８ｎｍ）
を空気中で約２５０ｍＪ／ｃｍ2 照射し、非晶質シリコ
ン膜１３（図３（ｂ）参照）の脱水素、結晶化および活
性化を図って多結晶シリコン膜１３’とする。Next, the resist R1 and the resist R2 are stripped and washed with sulfuric acid / hydrogen peroxide mixture, and then, as shown in FIG. 3C, excimer laser light (XeCl, wavelength 308 nm).
Is irradiated with about 250 mJ / cm 2 in air to dehydrogenate, crystallize and activate the amorphous silicon film 13 (see FIG. 3B) to form a polycrystalline silicon film 13 ′.
【００２１】このエキシマレーザ光によるアニールで
は、最初は非晶質シリコン膜１３の溶融エネルギーより
低いエネルギーで照射を行い、薄膜中から水素を追い出
してから溶融エネルギーより高いエネルギーで照射を行
って溶融固化を行う。In the annealing by the excimer laser light, irradiation is first performed with energy lower than the melting energy of the amorphous silicon film 13, hydrogen is expelled from the thin film, and then irradiation is performed with energy higher than the melting energy to melt and solidify. I do.
【００２２】なお、非晶質シリコン膜１３へのエキシマ
レーザ光照射によるアニールの代わりに、低温アニール
（６００℃、２０〜３０時間）を行って脱水素、結晶化
を図るようにしてもよい。本実施形態では、基板２とし
て結晶化ガラスを用いているため、このような長時間の
アニールを行っても基板２の変形や反りを発生させずに
済むというメリットがある。Instead of annealing the amorphous silicon film 13 by irradiating the excimer laser beam, low temperature annealing (600 ° C., 20 to 30 hours) may be performed for dehydrogenation and crystallization. In this embodiment, since the crystallized glass is used as the substrate 2, there is an advantage that the substrate 2 is not deformed or warped even if such long-time annealing is performed.
【００２３】次に、低温アニールとして７５０℃、１０
〜２０分、Ｎ2 ガス中でのＲＴＡ（Ｒａｐｉｄ Ｔｈｅ
ｒｍａｌ Ａｎｎｅａｌ）を行い、多結晶シリコン膜１
３’の結晶性向上を図る。なお、図３（ｃ）で示すエキ
シマレーザ光によるアニールの代わりに低温アニールを
行って多結晶シリコン膜１３’を形成した場合には、Ｒ
ＴＡは不要であるが、低温アニール（６００℃、２０〜
３０時間）の前に、ＲＴＡ（１０００℃、数秒、Ｎ2 ガ
ス中）での高温アニールによる活性化が必要である。Next, as low temperature annealing, 750 ° C. and 10
20 minutes, RTA in N 2 gas (Rapid The
rmal anneal) to perform polycrystalline silicon film 1
To improve the crystallinity of 3 '. When the polycrystalline silicon film 13 ′ is formed by performing low temperature annealing instead of the excimer laser light annealing shown in FIG.
Although TA is unnecessary, low temperature annealing (600 ° C, 20 to 20)
Before 30 hours) activation by RTA (1000 ° C., few seconds, in N 2 gas) by high temperature annealing is required.
【００２４】その後、図４（ａ）に示すように、多結晶
シリコン膜１３’、第２酸化シリコン膜１４および第２
窒化シリコン膜１５を覆う状態でＰＳＧ１６と第３窒化
シリコン膜１７とを成膜する。ＰＳＧ１６は、ＳｉＨ4
（２０％）＋ＰＨ3 （１％）：Ｏ2 ＝１：１５から成る
反応ガスを用いて常圧ＣＶＤによって３００ｎｍ厚形成
する。また、第３窒化シリコン膜１７は、ＳｉＨ4 、Ｈ
Ｎ3 、Ｎ2 を反応ガスとした常圧ＣＶＤによって２００
ｎｍ厚形成する。Thereafter, as shown in FIG. 4A, the polycrystalline silicon film 13 ', the second silicon oxide film 14 and the second silicon oxide film 14' are formed.
The PSG 16 and the third silicon nitride film 17 are formed so as to cover the silicon nitride film 15. PSG16 is SiH 4
(20%) + PH 3 (1%): O 2 = 1: 15 is used to form a film having a thickness of 300 nm by atmospheric pressure CVD. The third silicon nitride film 17 is formed of SiH 4 , H
200 by atmospheric pressure CVD using N 3 and N 2 as reaction gases
nm thickness is formed.
【００２５】次いで、水素化アニールとして、フォーミ
ングガス中、４００℃、３〜４時間程度のアニールを行
い、多結晶シリコン膜１３’内のシリコンダングリング
ボンドをカットし、電子および正孔の電界効果移動度を
高める処理を施す。Next, as hydrogenation anneal, annealing is performed in forming gas at 400 ° C. for about 3 to 4 hours to cut the silicon dangling bonds in the polycrystalline silicon film 13 ′, and the electric field effect of electrons and holes. A process for increasing the mobility is performed.
【００２６】その後、図４（ｂ）に示すように、多結晶
シリコン膜１３’のソース領域上にソース電極Ｓを形成
し、ドレイン領域上にドレイン電極Ｄを形成する。これ
らの電極を形成するには、先ず、ソース領域およびドレ
イン領域に対応する第３窒化シリコン膜１７およびＰＳ
Ｇ１６に窓開けを行い、アルミニウム（１％Ｓｉ入り）
をスパッタリングによって１０００ｎｍ厚形成する。Thereafter, as shown in FIG. 4B, a source electrode S is formed on the source region of the polycrystalline silicon film 13 'and a drain electrode D is formed on the drain region. To form these electrodes, first, the third silicon nitride film 17 and PS corresponding to the source region and the drain region are formed.
Opened windows on G16 and made aluminum (containing 1% Si)
Is formed to a thickness of 1000 nm by sputtering.
【００２７】次に、そのアルミニウム上にポジレジスト
を塗布し、マスク露光、現像およびポストベークによっ
てソース領域およびドレイン領域に対応する位置にのみ
レジストを残し、これをマスクとしてアルミニウムのエ
ッチングを行う。このアルミニウムをエッチングする場
合には、Ｈ3 ＰＯ4 ：ＣＨ3 ＣＯＯＨ：ＨＮＯ3 ＝７
０：１０：３から成るエッチング溶液を適用する。Next, a positive resist is applied on the aluminum, and the resist is left only at the positions corresponding to the source region and the drain region by mask exposure, development and post-baking, and aluminum is etched using this as a mask. When etching this aluminum, H 3 PO 4 : CH 3 COOH: HNO 3 = 7
An etching solution consisting of 0: 10: 3 is applied.
【００２８】その後、レジストをＲＡストリッパーによ
って剥離洗浄し、アルミニウムのシンタリング（３５０
℃、１時間、フォーミングガス中）を行っておく。これ
により、結晶化ガラスから成る基板２上にアルカリ金属
イオン汚染防止膜３を介して素子部１０が設けられた半
導体装置１が完成する。After that, the resist is stripped and cleaned by an RA stripper, and aluminum sintering (350
(° C, 1 hour, in forming gas). As a result, the semiconductor device 1 in which the element portion 10 is provided on the substrate 2 made of crystallized glass with the alkali metal ion contamination preventing film 3 interposed therebetween is completed.
【００２９】また、図５は他の実施形態を説明する概略
断面図である。この実施形態では、先ず図５（ａ）に示
すように、結晶化ガラスから成る基板２の表面全面に窒
化シリコン膜または窒化シリコン膜と酸化シリコン膜と
の多層膜から成るアルカリ金属イオン汚染防止膜３を減
圧ＣＶＤによって形成した後、所定幅のゲート電極Ｇを
形成する。その後は、図２（ｂ）〜図４（ｂ）に示すと
同様な工程で素子部１０を形成している。FIG. 5 is a schematic sectional view for explaining another embodiment. In this embodiment, first, as shown in FIG. 5A, an alkali metal ion contamination prevention film formed of a silicon nitride film or a multilayer film of a silicon nitride film and a silicon oxide film is formed on the entire surface of a substrate 2 made of crystallized glass. After forming 3 by low pressure CVD, a gate electrode G having a predetermined width is formed. After that, the element portion 10 is formed by the same steps as shown in FIGS. 2B to 4B.
【００３０】これにより、図５（ｂ）に示すような半導
体装置１が完成する。この半導体装置１では、基板２の
素子部１０が形成された面側および素子部１０が形成さ
れていない面側の全ての面にアルカリ金属イオン汚染防
止膜３が形成された構造となっている。As a result, the semiconductor device 1 as shown in FIG. 5B is completed. The semiconductor device 1 has a structure in which the alkali metal ion contamination preventing film 3 is formed on all the surfaces of the substrate 2 on which the element portion 10 is formed and on the surface where the element portion 10 is not formed. .
【００３１】基板２の表面全面にアルカリ金属イオン汚
染防止膜３が形成されていることで、半導体装置１の製
造途中で酸やアルカリ溶液を用いる際、基板２として用
いた結晶化ガラスがエッチングされ溶液内に溶け込むこ
とを防止し、結晶化ガラス内に含まれるナトリウムイオ
ン等の金属不純物が溶液から各膜へ侵入することを抑制
できる効果がある。Since the alkali metal ion contamination preventing film 3 is formed on the entire surface of the substrate 2, the crystallized glass used as the substrate 2 is etched when an acid or an alkaline solution is used during the manufacturing of the semiconductor device 1. It has an effect of preventing it from being dissolved in the solution and suppressing intrusion of metal impurities such as sodium ions contained in the crystallized glass into the respective films from the solution.
【００３２】なお、上記実施形態で説明した半導体装置
１における素子部１０の構造や、製造方法は一例であ
り、これに限定されることはない。The structure and manufacturing method of the element portion 10 in the semiconductor device 1 described in the above embodiment are examples, and the invention is not limited to this.
【００３３】[0033]
【発明の効果】以上説明したように、本発明の半導体装
置によれば次のような効果がある。すなわち。本発明で
は、基板として結晶化ガラスを適用していることによ
り、ほうけい酸ガラスに比べて熱膨張係数が小さく、基
板と多層薄膜との間のストレスを小さくすることがで
き、素子部の特性を向上させることが可能となる。As described above, the semiconductor device of the present invention has the following effects. Ie. In the present invention, by applying crystallized glass as the substrate, the coefficient of thermal expansion is smaller than that of borosilicate glass, the stress between the substrate and the multilayer thin film can be reduced, and the characteristics of the element part can be reduced. It becomes possible to improve.
【００３４】また、結晶化ガラスはほうけい酸ガラスよ
り耐熱性が高いため、素子部を製造する間の熱による変
形や反りが小さく、フォトリソグラフィー工程等の精度
が向上し、素子部の特性を向上させることが可能とな
る。さらに、ほうけい酸ガラスより熱伝導率が高いこと
から、より均一な熱処理および冷却を行うことが可能と
なり、素子部の特性を向上させることができる。Further, since the crystallized glass has higher heat resistance than the borosilicate glass, deformation and warpage due to heat during manufacturing the element portion are small, the accuracy of the photolithography process and the like is improved, and the characteristics of the element portion are improved. It is possible to improve. Furthermore, since it has a higher thermal conductivity than borosilicate glass, more uniform heat treatment and cooling can be performed, and the characteristics of the element portion can be improved.
【００３５】しかも、ほうけい酸ガラスや石英ガラスに
比べて結晶化ガラスは体積固有抵抗が低いため、静電気
拡散性材料となって素子部に対する静電気ダメージを防
止できるようになる。Moreover, since crystallized glass has a lower volume specific resistance than borosilicate glass or quartz glass, it becomes a static electricity diffusing material and can prevent electrostatic damage to the element portion.
【図１】本実施形態における半導体装置を説明する概略
断面図である。FIG. 1 is a schematic cross-sectional view illustrating a semiconductor device according to this embodiment.
【図２】半導体装置の製造方法を説明する概略断面図
（その１）である。FIG. 2 is a schematic sectional view (No. 1) for explaining the method for manufacturing the semiconductor device.
【図３】半導体装置の製造方法を説明する概略断面図
（その２）である。FIG. 3 is a schematic sectional view (No. 2) for explaining the method for manufacturing the semiconductor device.
【図４】半導体装置の製造方法を説明する概略断面図
（その３）である。FIG. 4 is a schematic cross-sectional view (3) explaining the method for manufacturing a semiconductor device.
【図５】他の実施形態を説明する概略断面図である。FIG. 5 is a schematic sectional view illustrating another embodiment.
１ 半導体装置 ２ 基板 ３ アルカリ金属イオ
ン汚染防止膜 １０ 素子部 １１ 第１窒化シリコン膜 １２
第１酸化シリコン膜 １３ 非晶質シリコン膜 １３’ 多結晶シリコン膜 １４ 第２酸化シリコン膜 １５ 第２窒化シリコン
膜 Ｄ ドレイン電極 Ｇ ゲート電極 Ｓ ソース電
極1 Semiconductor Device 2 Substrate 3 Alkali Metal Ion Contamination Prevention Film 10 Element Part 11 First Silicon Nitride Film 12
First silicon oxide film 13 Amorphous silicon film 13 'Polycrystalline silicon film 14 Second silicon oxide film 15 Second silicon nitride film D Drain electrode G Gate electrode S Source electrode
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 ６２６Ｃ ６２７Ｇ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical display location H01L 29/78 626C 627G
Claims (3)
び該活性層と導通する電極から成る素子部が形成されて
いる半導体装置において、 前記基板として結晶化ガラスが用いられ、該結晶化ガラ
スの少なくとも前記素子部との間にはアルカリ金属イオ
ン汚染防止膜が形成されていることを特徴とする半導体
装置。1. A semiconductor device in which an element portion composed of an active layer sandwiched between insulating layers and an electrode electrically connected to the active layer is formed on a substrate, in which crystallized glass is used as the substrate, A semiconductor device, wherein an alkali metal ion contamination preventing film is formed between at least the element portion of the fog glass.
窒化シリコンを含む膜から成ることを特徴とする請求項
１記載の半導体装置。2. The alkali metal ion contamination prevention film,
The semiconductor device according to claim 1, wherein the semiconductor device is made of a film containing silicon nitride.
前記結晶化ガラスの表面全面に形成されていることを特
徴とする請求項１記載の半導体装置。3. The alkali metal ion contamination prevention film,
The semiconductor device according to claim 1, which is formed on the entire surface of the crystallized glass.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8116194A JPH09307112A (en) | 1996-05-10 | 1996-05-10 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8116194A JPH09307112A (en) | 1996-05-10 | 1996-05-10 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09307112A true JPH09307112A (en) | 1997-11-28 |
Family
ID=14681172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8116194A Pending JPH09307112A (en) | 1996-05-10 | 1996-05-10 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09307112A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008091566A (en) * | 2006-09-29 | 2008-04-17 | Fujitsu Ltd | Manufacturing method of carbon nanotube structure covered by insulating film and field-effect transistor device consisting of the structure |
-
1996
- 1996-05-10 JP JP8116194A patent/JPH09307112A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008091566A (en) * | 2006-09-29 | 2008-04-17 | Fujitsu Ltd | Manufacturing method of carbon nanotube structure covered by insulating film and field-effect transistor device consisting of the structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6259120B1 (en) | Semiconductor device and method for fabricating the same | |
| KR100634724B1 (en) | Method for manufacturing semiconductor device | |
| JPH06296023A (en) | Thin-film semiconductor device and manufacture thereof | |
| US6777763B1 (en) | Semiconductor device and method for fabricating the same | |
| JP3409576B2 (en) | Method for manufacturing semiconductor device | |
| JPH1050607A (en) | Manufacture of semiconductor device | |
| JP3355181B2 (en) | Method for manufacturing semiconductor device | |
| JPH1050609A (en) | Manufacture of thin-film semiconductor device | |
| JPH09307112A (en) | Semiconductor device | |
| JP3444047B2 (en) | Method for manufacturing semiconductor device | |
| JP3141979B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH11135797A (en) | Working method for shape of laminated film and manufacture of thin-film transistor by making use of the same | |
| JP3383280B2 (en) | Method for manufacturing semiconductor device | |
| JPH10163112A (en) | Manufacture of semiconductor device | |
| JPH09133928A (en) | Thin-film transistor substrate for liquid-crystal display device and its manufacture | |
| JP2000068513A (en) | Manufacture of semiconductor device | |
| JP3357321B2 (en) | Method for manufacturing semiconductor device | |
| JP3357337B2 (en) | Integrated circuit | |
| JP3393834B2 (en) | Method for manufacturing semiconductor device | |
| JPH10274787A (en) | Manufacture of semiconductor device | |
| JPH10275916A (en) | Manufacture of semiconductor device | |
| JP3355137B2 (en) | Method for manufacturing semiconductor device | |
| JP3360057B2 (en) | Semiconductor device | |
| JP2002353139A (en) | Method for forming thin film and method for fabricating thin film transistor | |
| JP2002033328A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070814 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080814 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090814 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090814 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20100814 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20100814 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110814 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20110814 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20120814 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 15 Free format text: PAYMENT UNTIL: 20130814 |
|
| EXPY | Cancellation because of completion of term |