JPH09294119A - クロック切替回路 - Google Patents
クロック切替回路Info
- Publication number
- JPH09294119A JPH09294119A JP8107513A JP10751396A JPH09294119A JP H09294119 A JPH09294119 A JP H09294119A JP 8107513 A JP8107513 A JP 8107513A JP 10751396 A JP10751396 A JP 10751396A JP H09294119 A JPH09294119 A JP H09294119A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- output
- unit
- dcs
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 電源投入の際の初期化終了後、出力に位相飛
びによる信号エラーが発生することを防止できるクロッ
ク切替回路を提供することである。 【解決手段】 電源投入の際の所定の初期化期間中を表
示する電源投入時初期化部12を備え、この初期化期間
中表示を受けている間では、選択部2はクロック受信部
1の出力を出力し、選択部5はN分周回路部4の出力を
出力する。選択部11は、初期化期間中の表示を受けて
いる間ではクロック受信部1が出力する所定周波数のD
CSクロック、またDCSクロックモードの際にはクロ
ック出力部8が出力する出力クロック、それぞれをN分
周回路部4へ供給する。N分周回路部4は抽出された伝
送路クロックを入力しN分周して出力する一方、初期化
期間中の表示を受け所定周波数のDCSクロックまたは
出力クロックの供給を受けた際には、受けたクロックの
位相に出力の位相を同期させて出力している。
びによる信号エラーが発生することを防止できるクロッ
ク切替回路を提供することである。 【解決手段】 電源投入の際の所定の初期化期間中を表
示する電源投入時初期化部12を備え、この初期化期間
中表示を受けている間では、選択部2はクロック受信部
1の出力を出力し、選択部5はN分周回路部4の出力を
出力する。選択部11は、初期化期間中の表示を受けて
いる間ではクロック受信部1が出力する所定周波数のD
CSクロック、またDCSクロックモードの際にはクロ
ック出力部8が出力する出力クロック、それぞれをN分
周回路部4へ供給する。N分周回路部4は抽出された伝
送路クロックを入力しN分周して出力する一方、初期化
期間中の表示を受け所定周波数のDCSクロックまたは
出力クロックの供給を受けた際には、受けたクロックの
位相に出力の位相を同期させて出力している。
Description
【0001】
【発明の属する技術分野】本発明は、伝送装置でDCS
(Digital Clock Supply)システムのクロックと伝送路
から抽出されたクロックとを相互に切り替えるクロック
切替回路に関し、特に、電源投入の際の初期化終了後、
クロックモード切替えの際、出力に位相飛びによる信号
エラーが発生することを防止できるクロック切替回路に
関する。
(Digital Clock Supply)システムのクロックと伝送路
から抽出されたクロックとを相互に切り替えるクロック
切替回路に関し、特に、電源投入の際の初期化終了後、
クロックモード切替えの際、出力に位相飛びによる信号
エラーが発生することを防止できるクロック切替回路に
関する。
【0002】
【従来の技術】従来、この種のクロック切替回路では、
図3に示されるようにDCSクロックおよび伝送路クロ
ックそれぞれを切替えて出力するために、クロック受信
部1、選択部2−1、伝送路クロック抽出部3、N分周
回路部4−1、選択部5−1、位相同期部6、クロック
生成部7およびクロック出力部8−1が備えられ、切替
制御部9が選択部2−1,5−1を制御して出力のクロ
ックモード(DCSクロックかまたは伝送路クロック
か)を切替えているものがある。
図3に示されるようにDCSクロックおよび伝送路クロ
ックそれぞれを切替えて出力するために、クロック受信
部1、選択部2−1、伝送路クロック抽出部3、N分周
回路部4−1、選択部5−1、位相同期部6、クロック
生成部7およびクロック出力部8−1が備えられ、切替
制御部9が選択部2−1,5−1を制御して出力のクロ
ックモード(DCSクロックかまたは伝送路クロック
か)を切替えているものがある。
【0003】図3に示されるクロック受信部1は、DC
Sクロックを入力して出力クロック周波数の0.4KH
zと出力クロック生成用同期クロック周波数の64KH
zを出力している。選択部2−1は、クロック受信部1
およびクロック出力部8−1それぞれから0.4KHz
の信号を入力し、切替制御部9の制御により、DCSク
ロックモードの場合にはクロック受信部1の位相出力、
また伝送路クロックモードの場合にはクロック出力部8
−1の位相出力、それぞれを選択し、クロック出力部8
−1へ供給して出力位相を制御している。
Sクロックを入力して出力クロック周波数の0.4KH
zと出力クロック生成用同期クロック周波数の64KH
zを出力している。選択部2−1は、クロック受信部1
およびクロック出力部8−1それぞれから0.4KHz
の信号を入力し、切替制御部9の制御により、DCSク
ロックモードの場合にはクロック受信部1の位相出力、
また伝送路クロックモードの場合にはクロック出力部8
−1の位相出力、それぞれを選択し、クロック出力部8
−1へ供給して出力位相を制御している。
【0004】伝送路クロック抽出部3は、伝送路から信
号を受けて伝送路クロックを抽出する。N分周回路部4
−1は、この伝送路クロックを受け、N分周して64K
Hzを出力している。選択部5−1は、クロック受信部
1およびN分周回路部4−1それぞれから64KHzの
信号を受け、切替制御部9の制御により、DCSクロッ
クモードの場合にはクロック受信部1の位相出力、また
伝送路クロックモードの場合にはN分周回路部4−1の
位相出力、それぞれを選択し、位相同期部6へ出力して
いる。
号を受けて伝送路クロックを抽出する。N分周回路部4
−1は、この伝送路クロックを受け、N分周して64K
Hzを出力している。選択部5−1は、クロック受信部
1およびN分周回路部4−1それぞれから64KHzの
信号を受け、切替制御部9の制御により、DCSクロッ
クモードの場合にはクロック受信部1の位相出力、また
伝送路クロックモードの場合にはN分周回路部4−1の
位相出力、それぞれを選択し、位相同期部6へ出力して
いる。
【0005】位相同期部6は位相を所定値に安定させて
クロック生成部7に安定したクロックを生成させる。ク
ロック出力部8−1はクロック生成部7の出力を分周し
て所定の周波数0.4KHzを有する出力クロックを生
成する。この0.4KHzは伝送路クロックを分周した
N分周回路部4−1の64KHz出力を更に分周し生成
している。一方、DCSクロックの0.4KHzの位相
はDCSクロックのクロック受信部1の64KHz出力
の位相に一致している。
クロック生成部7に安定したクロックを生成させる。ク
ロック出力部8−1はクロック生成部7の出力を分周し
て所定の周波数0.4KHzを有する出力クロックを生
成する。この0.4KHzは伝送路クロックを分周した
N分周回路部4−1の64KHz出力を更に分周し生成
している。一方、DCSクロックの0.4KHzの位相
はDCSクロックのクロック受信部1の64KHz出力
の位相に一致している。
【0006】クロック出力部8−1は、出力クロックを
生成する際、選択部2−1の出力により位相を制御され
る。従って、クロック出力部8−1の出力位相は、DC
Sクロックモードの際にはクロック受信部1の0.4K
Hz出力の位相に従属し、また、伝送路クロックモード
の際にはN分周回路部4−1の64KHz出力の位相に
従属する。
生成する際、選択部2−1の出力により位相を制御され
る。従って、クロック出力部8−1の出力位相は、DC
Sクロックモードの際にはクロック受信部1の0.4K
Hz出力の位相に従属し、また、伝送路クロックモード
の際にはN分周回路部4−1の64KHz出力の位相に
従属する。
【0007】一般に、図4に示されるように、回路にお
ける電源投入の際の初期化が終了した後でも、N分周回
路部4−1の64KHz出力の位相は、クロック受信部
1の64KHz出力の位相と異なっている。
ける電源投入の際の初期化が終了した後でも、N分周回
路部4−1の64KHz出力の位相は、クロック受信部
1の64KHz出力の位相と異なっている。
【0008】この結果、DCSクロックモードから伝送
路クロックモードに切替えられた場合、クロック出力部
8−1が出力する0.4KHzの位相は、伝送路クロッ
ク抽出部3の出力をN分周したN分周回路部4−1の出
力位相を受けて位相飛びが発生する。また、伝送路クロ
ックモードからDCSクロックモードに切替えられた場
合、クロック出力部8−1が出力する0.4KHzの位
相はクロック受信部1の出力位相を受けて位相飛びが発
生する。クロックモードの切替えにより発生する位相飛
びは信号のエラーを発生するという問題点がある。
路クロックモードに切替えられた場合、クロック出力部
8−1が出力する0.4KHzの位相は、伝送路クロッ
ク抽出部3の出力をN分周したN分周回路部4−1の出
力位相を受けて位相飛びが発生する。また、伝送路クロ
ックモードからDCSクロックモードに切替えられた場
合、クロック出力部8−1が出力する0.4KHzの位
相はクロック受信部1の出力位相を受けて位相飛びが発
生する。クロックモードの切替えにより発生する位相飛
びは信号のエラーを発生するという問題点がある。
【0009】この問題点を解決するため、上述の従来回
路に対して、DCSクロックモードの際にDCSクロッ
クに従属するクロック出力部の出力により伝送路クロッ
クのN分周回路部の出力位相を制御しておく技術が提案
されている。
路に対して、DCSクロックモードの際にDCSクロッ
クに従属するクロック出力部の出力により伝送路クロッ
クのN分周回路部の出力位相を制御しておく技術が提案
されている。
【0010】次に、図5および図6を併せ参照して改善
されたクロック切替回路について説明する。
されたクロック切替回路について説明する。
【0011】図5では、図3に対してゲート部10が追
加されており、切替制御部9の制御をうけるゲート部1
0によりクロック出力部8の出力がN分周回路部4へ供
給される。すなわち、図3との相違点は、ゲート部10
が切替制御部9からDCSクロックモードの指示を受け
た際にゲートを開き、クロック出力部8の出力をN分周
回路部4へ供給することである。他の機能は上述の図3
の場合と同様なので、その説明は省略する。
加されており、切替制御部9の制御をうけるゲート部1
0によりクロック出力部8の出力がN分周回路部4へ供
給される。すなわち、図3との相違点は、ゲート部10
が切替制御部9からDCSクロックモードの指示を受け
た際にゲートを開き、クロック出力部8の出力をN分周
回路部4へ供給することである。他の機能は上述の図3
の場合と同様なので、その説明は省略する。
【0012】この構成により、図6にも示されているよ
うに、電源投入の際の初期化が終了して最初のDCSク
ロックモードに切替わった際に、N分周回路部4の出力
位相はDCSクロックの位相と一致しているので、これ
以降では、位相飛びの発生がなく、信号エラーも発生し
ない。
うに、電源投入の際の初期化が終了して最初のDCSク
ロックモードに切替わった際に、N分周回路部4の出力
位相はDCSクロックの位相と一致しているので、これ
以降では、位相飛びの発生がなく、信号エラーも発生し
ない。
【0013】
【発明が解決しようとする課題】上述した従来のクロッ
ク切替回路では、ゲート部が切替制御部からDCSクロ
ックモードの指示を受けた際にゲートを開き、クロック
出力部の出力をN分周回路部へ供給しているので、電源
投入の際の初期化が終了して最初のDCSクロックモー
ドに切替わった際に、N分周回路部の出力位相はDCS
クロックの位相と一致するが、なお、電源投入の際の初
期化が終了した後でも、最初のDCSクロックモードに
切替わるまでの間では、位相の違いが残り、位相飛びが
多く発生するので信号エラーが多く発生するという問題
点がある。
ク切替回路では、ゲート部が切替制御部からDCSクロ
ックモードの指示を受けた際にゲートを開き、クロック
出力部の出力をN分周回路部へ供給しているので、電源
投入の際の初期化が終了して最初のDCSクロックモー
ドに切替わった際に、N分周回路部の出力位相はDCS
クロックの位相と一致するが、なお、電源投入の際の初
期化が終了した後でも、最初のDCSクロックモードに
切替わるまでの間では、位相の違いが残り、位相飛びが
多く発生するので信号エラーが多く発生するという問題
点がある。
【0014】本発明の課題は、電源を投入する際の初期
化が終了した後に、出力に位相飛びによる信号エラーが
発生することを防止できるクロック切替回路を提供する
ことである。
化が終了した後に、出力に位相飛びによる信号エラーが
発生することを防止できるクロック切替回路を提供する
ことである。
【0015】
【課題を解決するための手段】本発明によるクロック切
替回路は、DCSクロックと伝送路クロックとを相互に
切り替える伝送装置でのクロック切替回路において、電
源を投入する際の所定の初期化期間を表示出力する電源
投入時初期化手段と、抽出された伝送路クロックを入力
しN分周して所定の前記周波数で出力する一方、前記電
源投入時初期化手段の表示がある初期化期間では、所定
周波数による前記DCSクロックの供給を受け、N分周
された前記伝送路クロックを、供給された該DCSクロ
ックの位相に同期した位相により出力するN分周回路手
段とを備えており、電源投入時初期化手段が表示する初
期化期間中では、入力するDCSクロックおよび出力ク
ロックのいずれかを選択し出力する選択手段はDCSク
ロックを選択して出力し、入力するDCSクロックおよ
び前記N分周回路部の出力のいずれかを選択し出力する
選択手段はN分周回路手段の出力を選択している。
替回路は、DCSクロックと伝送路クロックとを相互に
切り替える伝送装置でのクロック切替回路において、電
源を投入する際の所定の初期化期間を表示出力する電源
投入時初期化手段と、抽出された伝送路クロックを入力
しN分周して所定の前記周波数で出力する一方、前記電
源投入時初期化手段の表示がある初期化期間では、所定
周波数による前記DCSクロックの供給を受け、N分周
された前記伝送路クロックを、供給された該DCSクロ
ックの位相に同期した位相により出力するN分周回路手
段とを備えており、電源投入時初期化手段が表示する初
期化期間中では、入力するDCSクロックおよび出力ク
ロックのいずれかを選択し出力する選択手段はDCSク
ロックを選択して出力し、入力するDCSクロックおよ
び前記N分周回路部の出力のいずれかを選択し出力する
選択手段はN分周回路手段の出力を選択している。
【0016】この構成により、電源を投入する際の初期
化が終了した際には、N分周回路部からN分周され出力
する伝送路クロックの位相はDCSクロックの位相と一
致している。
化が終了した際には、N分周回路部からN分周され出力
する伝送路クロックの位相はDCSクロックの位相と一
致している。
【0017】また、本発明によるクロック切替回路の具
体的な手段は、出力周波数と同一の周波数のDCSクロ
ックを受けると共に、出力クロックを入力していずれか
一方を出力する第1の選択部と、出力クロックの周波数
より十分に高い所定の同期周波数を伝送路クロックをN
分周して同期クロックに生成し出力するN分周回路部
と、前記同期周波数を有する前記DCSクロックおよび
前記同期クロックを入力していずれか一方を出力する第
2の選択部と、該第2の選択部の出力を受けて安定した
位相に同期させた同期クロックを生成するクロック生成
部と、前記第1の選択部および該クロック生成部の出力
を受けて所定クロックを出力するクロック出力部と、前
記第1および前記第2の選択部の入力の切替を所定のク
ロックモードに従って指示する切替制御部と、該切替制
御部の制御により前記クロック出力部の出力クロックを
通過させるか否かを設定するゲート部と、出力周波数と
同一のDCSクロックおよびゲート部の出力を受けてい
ずれか一方を前記N分周回路部へ出力する第3の選択部
と、前記第1から第3までの選択部へ電源投入の際の所
定の初期化期間中を表示出力して選択を制御する電源投
入時初期化部とを備えており、ゲート部は、前記切替制
御部からDCSクロックモードの指定を受けた際に前記
クロック出力部の出力クロックを通過させ、電源投入時
初期化部が表示出力した電源投入の際の所定の初期化期
間中で、前記第1および前記第3の選択部はDCSクロ
ックを選択する一方、前記第2の選択部は前記N分周部
の出力を選択し、かつ、前記第1および第2の選択部
は、前記電源投入時初期化部から受ける初期化期間中の
表示を前記切替制御部から受ける指定に優先している。
体的な手段は、出力周波数と同一の周波数のDCSクロ
ックを受けると共に、出力クロックを入力していずれか
一方を出力する第1の選択部と、出力クロックの周波数
より十分に高い所定の同期周波数を伝送路クロックをN
分周して同期クロックに生成し出力するN分周回路部
と、前記同期周波数を有する前記DCSクロックおよび
前記同期クロックを入力していずれか一方を出力する第
2の選択部と、該第2の選択部の出力を受けて安定した
位相に同期させた同期クロックを生成するクロック生成
部と、前記第1の選択部および該クロック生成部の出力
を受けて所定クロックを出力するクロック出力部と、前
記第1および前記第2の選択部の入力の切替を所定のク
ロックモードに従って指示する切替制御部と、該切替制
御部の制御により前記クロック出力部の出力クロックを
通過させるか否かを設定するゲート部と、出力周波数と
同一のDCSクロックおよびゲート部の出力を受けてい
ずれか一方を前記N分周回路部へ出力する第3の選択部
と、前記第1から第3までの選択部へ電源投入の際の所
定の初期化期間中を表示出力して選択を制御する電源投
入時初期化部とを備えており、ゲート部は、前記切替制
御部からDCSクロックモードの指定を受けた際に前記
クロック出力部の出力クロックを通過させ、電源投入時
初期化部が表示出力した電源投入の際の所定の初期化期
間中で、前記第1および前記第3の選択部はDCSクロ
ックを選択する一方、前記第2の選択部は前記N分周部
の出力を選択し、かつ、前記第1および第2の選択部
は、前記電源投入時初期化部から受ける初期化期間中の
表示を前記切替制御部から受ける指定に優先している。
【0018】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【0019】図1は本発明の実施の一形態を示す機能ブ
ロック図である。図1に示されたクロック切替回路で
は、DCSクロックおよび伝送路クロックそれぞれを切
替えて出力するため、クロック受信部1、第1の選択部
2、伝送路クロック抽出部3、N分周回路部4、第2の
選択部5、位相同期部6、クロック生成部7、クロック
出力部8、切替制御部9、ゲート部10、第3の選択部
11、および電源投入時初期化部12が備えられている
ものとする。
ロック図である。図1に示されたクロック切替回路で
は、DCSクロックおよび伝送路クロックそれぞれを切
替えて出力するため、クロック受信部1、第1の選択部
2、伝送路クロック抽出部3、N分周回路部4、第2の
選択部5、位相同期部6、クロック生成部7、クロック
出力部8、切替制御部9、ゲート部10、第3の選択部
11、および電源投入時初期化部12が備えられている
ものとする。
【0020】上述した図5に示されている従来のクロッ
ク切替回路との相違点は、選択部11および電源投入時
初期化部12の追加と、選択部2,5が電源投入時初期
化部12から電源投入の際の初期化通知を受けて選択制
御されることである。
ク切替回路との相違点は、選択部11および電源投入時
初期化部12の追加と、選択部2,5が電源投入時初期
化部12から電源投入の際の初期化通知を受けて選択制
御されることである。
【0021】図1に示されるクロック受信部1は、DC
Sクロックを入力して出力クロック周波数の0.4KH
zと出力クロック生成用同期クロック周波数の64KH
zを出力しているものとする。
Sクロックを入力して出力クロック周波数の0.4KH
zと出力クロック生成用同期クロック周波数の64KH
zを出力しているものとする。
【0022】選択部2は、クロック受信部1およびクロ
ック出力部8それぞれから0.4KHzの信号を入力
し、切替制御部9の制御により、DCSクロックモード
の場合にはクロック受信部1の位相出力、また伝送路ク
ロックモードの場合にはクロック出力部8の位相出力を
選択して、クロック出力部8へ供給して出力位相を安定
化制御している。また、選択部2は、電源投入時初期化
部12から電源投入の際の初期化期間中表示を受けた際
には、この所定の初期化期間中、クロック受信部1から
の64KHzを選択して出力する。
ック出力部8それぞれから0.4KHzの信号を入力
し、切替制御部9の制御により、DCSクロックモード
の場合にはクロック受信部1の位相出力、また伝送路ク
ロックモードの場合にはクロック出力部8の位相出力を
選択して、クロック出力部8へ供給して出力位相を安定
化制御している。また、選択部2は、電源投入時初期化
部12から電源投入の際の初期化期間中表示を受けた際
には、この所定の初期化期間中、クロック受信部1から
の64KHzを選択して出力する。
【0023】伝送路クロック抽出部3は、伝送路から信
号を受けて伝送路クロックを抽出する。N分周回路部4
は、この伝送路クロックを受け、N分周して64KHz
を出力すると共に、選択部11から受けるクロックの位
相に同期して出力するものとする。
号を受けて伝送路クロックを抽出する。N分周回路部4
は、この伝送路クロックを受け、N分周して64KHz
を出力すると共に、選択部11から受けるクロックの位
相に同期して出力するものとする。
【0024】選択部5は、クロック受信部1およびN分
周回路部4それぞれから64KHzの信号を受け、切替
制御部9の制御により、DCSクロックモードの場合に
はクロック受信部1の位相出力、また伝送路クロックモ
ードの場合にはN分周回路部4の位相出力を選択して、
位相同期部6へ出力している。また、選択部5は、電源
投入時初期化部12から電源投入の際の初期化期間中表
示を受けた際には、この所定の初期化期間中、N分周回
路4からの64KHzを選択して出力する。
周回路部4それぞれから64KHzの信号を受け、切替
制御部9の制御により、DCSクロックモードの場合に
はクロック受信部1の位相出力、また伝送路クロックモ
ードの場合にはN分周回路部4の位相出力を選択して、
位相同期部6へ出力している。また、選択部5は、電源
投入時初期化部12から電源投入の際の初期化期間中表
示を受けた際には、この所定の初期化期間中、N分周回
路4からの64KHzを選択して出力する。
【0025】位相同期部6は位相を所定値に安定させて
クロック生成部7に安定したクロックを生成させる。ク
ロック出力部8はクロック生成部7の出力を分周して所
定の周波数0.4KHzを有する出力クロックを生成す
る。この0.4KHzは伝送路クロックを分周したN分
周回路部4の64KHz出力を更に分周し生成してい
る。一方、DCSクロックの0.4KHzの位相はDC
Sクロックのクロック受信部1の64KHz出力の位相
に一致している。
クロック生成部7に安定したクロックを生成させる。ク
ロック出力部8はクロック生成部7の出力を分周して所
定の周波数0.4KHzを有する出力クロックを生成す
る。この0.4KHzは伝送路クロックを分周したN分
周回路部4の64KHz出力を更に分周し生成してい
る。一方、DCSクロックの0.4KHzの位相はDC
Sクロックのクロック受信部1の64KHz出力の位相
に一致している。
【0026】クロック出力部8は、出力クロックを生成
する際、選択部2の出力により位相を安定化制御され
る。従って、クロック出力部8の出力位相は、DCSク
ロックモードの際にはクロック受信部1の0.4KHz
出力の位相に従属し、伝送路クロックモードの際にはN
分周回路部4の64KHz出力の位相に従属する。
する際、選択部2の出力により位相を安定化制御され
る。従って、クロック出力部8の出力位相は、DCSク
ロックモードの際にはクロック受信部1の0.4KHz
出力の位相に従属し、伝送路クロックモードの際にはN
分周回路部4の64KHz出力の位相に従属する。
【0027】切替制御部9は、選択部2,5を制御して
出力のクロックモード(DCSクロックかまたは伝送路
クロックか)を切替え、またDCSクロックモードの
際、ゲート部10に指示してゲートを開かせるものす
る。すなわち、ゲート部10は切替制御部9からDCS
クロックモードの指示を受けた際にゲートを開きクロッ
ク出力部8の出力をN分周回路部4へ供給している。
出力のクロックモード(DCSクロックかまたは伝送路
クロックか)を切替え、またDCSクロックモードの
際、ゲート部10に指示してゲートを開かせるものす
る。すなわち、ゲート部10は切替制御部9からDCS
クロックモードの指示を受けた際にゲートを開きクロッ
ク出力部8の出力をN分周回路部4へ供給している。
【0028】選択部11は、電源投入時初期化部12か
ら電源投入の際の初期化期間中表示を受けた際には、選
択部2と同様、電源投入の際の所定の初期化期間中、ク
ロック受信部1からの64KHzを選択して出力する。
ら電源投入の際の初期化期間中表示を受けた際には、選
択部2と同様、電源投入の際の所定の初期化期間中、ク
ロック受信部1からの64KHzを選択して出力する。
【0029】電源投入時初期化部12は、電源投入の際
の初期化期間中の表示を出力し、この所定の初期化期間
中、選択部2,11ではクロック受信部1からの64K
Hzを選択出力させ、選択部5ではN分周回路4からの
64KHzを選択出力させている。
の初期化期間中の表示を出力し、この所定の初期化期間
中、選択部2,11ではクロック受信部1からの64K
Hzを選択出力させ、選択部5ではN分周回路4からの
64KHzを選択出力させている。
【0030】このような構成により、電源投入後の最初
のクロック立ち上げがDCSクロックモードおよび伝送
路クロックモードいずれであっても、N分周回路4から
出力される64KHzの位相が、図2の波形図で示され
ているように、電源投入の際の初期化期間中にDCSク
ロックの位相に同期でき、また、クロック出力部8の
0.4KHz出力もDCSクロックの位相に同期でき
る。
のクロック立ち上げがDCSクロックモードおよび伝送
路クロックモードいずれであっても、N分周回路4から
出力される64KHzの位相が、図2の波形図で示され
ているように、電源投入の際の初期化期間中にDCSク
ロックの位相に同期でき、また、クロック出力部8の
0.4KHz出力もDCSクロックの位相に同期でき
る。
【0031】また、電源投入の際の初期化期間後、伝送
路クロックモードからDCSクロックモードに切替えた
場合でも、0.4KHzの位相がDCSクロック側に保
持されているので、位相飛びが発生せず信号のエラーを
発生することがない。
路クロックモードからDCSクロックモードに切替えた
場合でも、0.4KHzの位相がDCSクロック側に保
持されているので、位相飛びが発生せず信号のエラーを
発生することがない。
【0032】一方、電源投入時初期化部12は、電源投
入の際の初期化期間、すなわち、選択部2,5,11を
制御する所定期間を、位相同期部6の引き込み時間より
長く設定されているものとする。この理由は、設定時間
が短い場合には位相同期部6による同期が不十分であ
り、電源投入の際の初期化が終了した後、切替制御部9
の制御を受けて伝送路クロックモードで立ち上がった際
に、クロック出力部8の出力位相がクロック受信部1の
出力位相からずれてしまうからである。
入の際の初期化期間、すなわち、選択部2,5,11を
制御する所定期間を、位相同期部6の引き込み時間より
長く設定されているものとする。この理由は、設定時間
が短い場合には位相同期部6による同期が不十分であ
り、電源投入の際の初期化が終了した後、切替制御部9
の制御を受けて伝送路クロックモードで立ち上がった際
に、クロック出力部8の出力位相がクロック受信部1の
出力位相からずれてしまうからである。
【0033】上記説明では、出力クロックを0.4KH
z、またN分周回路部の出力を64KHzとしたが、別
の周波数が設定されても同様の機能配備により位相飛び
を防止することができる。
z、またN分周回路部の出力を64KHzとしたが、別
の周波数が設定されても同様の機能配備により位相飛び
を防止することができる。
【0034】上記説明では、機能配備を図示したが、従
来の回路も含め機能の併合分離は、上記機能を満たす限
り自由であり上記説明が本発明を限定するものではな
い。
来の回路も含め機能の併合分離は、上記機能を満たす限
り自由であり上記説明が本発明を限定するものではな
い。
【0035】
【発明の効果】以上説明したように本発明によれば、電
源を投入する際の所定の初期化期間を表示出力する電源
投入時初期化手段と、抽出された伝送路クロックを入力
しN分周して所定の前記周波数で出力する一方、前記電
源投入時初期化手段の表示がある初期化期間では、所定
周波数による前記DCSクロックの供給を受け、N分周
された前記伝送路クロックを、供給された該DCSクロ
ックの位相に同期した位相により出力するN分周回路手
段とを備えるクロック切替回路が得られる。
源を投入する際の所定の初期化期間を表示出力する電源
投入時初期化手段と、抽出された伝送路クロックを入力
しN分周して所定の前記周波数で出力する一方、前記電
源投入時初期化手段の表示がある初期化期間では、所定
周波数による前記DCSクロックの供給を受け、N分周
された前記伝送路クロックを、供給された該DCSクロ
ックの位相に同期した位相により出力するN分周回路手
段とを備えるクロック切替回路が得られる。
【0036】この構成によって、電源を投入する際には
所定期間を経て電源投入の際の初期化が終了するので、
N分周回路部の出力位相がDCSクロックの位相と同期
しており、次のクロックモードが伝送路クロックおよび
DCSクロックのいずれでも位相がDCSクロックの位
相と同期できる。この結果、クロックモードの切替えの
際でも、クロック出力部の出力クロックに位相飛びが発
生せず、したがって、信号エラーも防止することができ
る。
所定期間を経て電源投入の際の初期化が終了するので、
N分周回路部の出力位相がDCSクロックの位相と同期
しており、次のクロックモードが伝送路クロックおよび
DCSクロックのいずれでも位相がDCSクロックの位
相と同期できる。この結果、クロックモードの切替えの
際でも、クロック出力部の出力クロックに位相飛びが発
生せず、したがって、信号エラーも防止することができ
る。
【図1】本発明の実施の一形態を示す機能ブロック図で
ある。
ある。
【図2】図1の主要部の実施の一形態を示す波形図であ
る。
る。
【図3】従来の一例を示す機能ブロック図である。
【図4】図3の主要部の一例を示す波形図である。
【図5】図3の改良の一例を示す機能ブロック図であ
る。
る。
【図6】図5の主要部の一例を示す波形図である。
1 クロック受信部 2,5,11 選択部 3 伝送路クロック抽出部 4 N分周回路部 6 位相同期部 7 クロック生成部 8 クロック出力部 9 切替制御部 10 ゲート部 12 電源投入時初期化部
Claims (4)
- 【請求項1】 DCS(Digital Clock Supply)システ
ムのDCSクロックと伝送路から抽出された抽出クロッ
クとを相互に切替える伝送装置でのクロック切替回路に
おいて、電源を投入する際の所定の初期化期間を表示出
力する電源投入時初期化手段と、抽出された伝送路クロ
ックを入力しN分周して所定の前記周波数で出力する一
方、前記電源投入時初期化手段の表示がある初期化期間
では、所定周波数による前記DCSクロックの供給を受
け、N分周された前記伝送路クロックを、供給された該
DCSクロックの位相に同期した位相により出力するN
分周回路手段とを備えることを特徴とするクロック切替
回路。 - 【請求項2】 請求項1において、電源投入時初期化手
段が表示する初期化期間中では、入力するDCSクロッ
クおよび出力クロックのいずれかを選択し出力する選択
手段はDCSクロックを選択して出力し、入力するDC
Sクロックおよび前記N分周回路部の出力のいずれかを
選択し出力する選択手段はN分周回路手段の出力を選択
して出力することを特徴とするクロック切替回路。 - 【請求項3】 DCSシステムのDCSクロックと伝送
路から抽出された抽出クロックとを相互に切り替える伝
送装置でのクロック切替回路において、出力周波数と同
一の周波数のDCSクロックを受けると共に、出力クロ
ックを入力していずれか一方を出力する第1の選択部
と、出力クロックの周波数より十分に高い所定の同期周
波数を伝送路クロックをN分周して同期クロックに生成
し出力するN分周回路部と、前記同期周波数を有する前
記DCSクロックおよび前記同期クロックを入力してい
ずれか一方を出力する第2の選択部と、該第2の選択部
の出力を受けて安定した位相に同期させた同期クロック
を生成するクロック生成部と、前記第1の選択部および
該クロック生成部の出力を受けて所定クロックを出力す
るクロック出力部と、前記第1および前記第2の選択部
の入力の切替を所定のクロックモードに従って指示する
切替制御部と、該切替制御部の制御により前記クロック
出力部の出力クロックを通過させるか否かを設定するゲ
ート部と、出力周波数と同一のDCSクロックおよびゲ
ート部の出力を受けていずれか一方を前記N分周回路部
へ出力する第3の選択部と、前記第1から第3までの選
択部へ電源投入の際の所定の初期化期間中を表示出力し
て選択を制御する電源投入時初期化部とを備えることを
特徴とするクロック切替回路。 - 【請求項4】 請求項3において、ゲート部は、前記切
替制御部からDCSクロックモードの指定を受けた際に
前記クロック出力部の出力クロックを通過させ、電源投
入時初期化部が表示出力した電源投入の際の所定の初期
化期間中で、前記第1および前記第3の選択部はDCS
クロックを選択する一方、前記第2の選択部は前記N分
周部の出力を選択し、かつ、前記第1および第2の選択
部は、前記電源投入時初期化部から受ける初期化期間中
の表示を前記切替制御部から受ける指定に優先すること
を特徴とするクロック切替回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8107513A JPH09294119A (ja) | 1996-04-26 | 1996-04-26 | クロック切替回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8107513A JPH09294119A (ja) | 1996-04-26 | 1996-04-26 | クロック切替回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09294119A true JPH09294119A (ja) | 1997-11-11 |
Family
ID=14461117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8107513A Withdrawn JPH09294119A (ja) | 1996-04-26 | 1996-04-26 | クロック切替回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09294119A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100342374B1 (ko) * | 2000-02-22 | 2002-07-04 | 박종섭 | 셀버스 정합 장치의 셀버스 초기 상태 안정화 장치 및 그방법 |
-
1996
- 1996-04-26 JP JP8107513A patent/JPH09294119A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100342374B1 (ko) * | 2000-02-22 | 2002-07-04 | 박종섭 | 셀버스 정합 장치의 셀버스 초기 상태 안정화 장치 및 그방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910015171A (ko) | 선국 회로 | |
JPH09294119A (ja) | クロック切替回路 | |
JPH05102952A (ja) | デイジタル伝送装置のクロツク切替回路 | |
JP2962255B2 (ja) | クロック系の冗長構成における位相制御方式 | |
JPH05284017A (ja) | Pll回路 | |
JP3145016B2 (ja) | セレクタ回路及びセレクタ装置 | |
JP3260567B2 (ja) | クロック生成回路 | |
JP2725530B2 (ja) | クロック供給方式 | |
JP2988410B2 (ja) | クロック同期化システム | |
JP2009021876A (ja) | クロック信号生成回路とクロック信号生成方法 | |
JPH0738398A (ja) | クロック切替回路 | |
JP2972576B2 (ja) | クロック発生回路 | |
JP4921811B2 (ja) | 位相同期ループ回路及びこの位相同期ループ回路で使用される制御方法 | |
JPH08237123A (ja) | 位相同期回路 | |
JP2878313B2 (ja) | ビデオ信号ディジタイズ用クロック発生回路 | |
JPH07177025A (ja) | 二重化位相同期方式 | |
JPH088888A (ja) | クロック選択回路 | |
JP2001077690A (ja) | クロック供給装置及び方法 | |
JPH05183430A (ja) | 位相同期回路 | |
JPH05102846A (ja) | クロツク切替方式 | |
JPH1065536A (ja) | クロック切替回路 | |
JPH03195114A (ja) | クロック供給回路 | |
JPH05300008A (ja) | Pll回路 | |
JP2000278261A (ja) | Isdn接続装置 | |
JPH0638116A (ja) | 位相同期ループ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030701 |