JPH09284256A

JPH09284256A - スペクトル拡散通信方式

Info

Publication number: JPH09284256A
Application number: JP8114431A
Authority: JP
Inventors: Kokuriyou Kotobuki; 国梁寿; Nagaaki Shu; 長明周; Teruhei Shu; 旭平周; Sunao Takatori; 直高取
Original assignee: Yozan Inc; Sharp Corp
Current assignee: Yozan Inc; Sharp Corp
Priority date: 1996-04-12
Filing date: 1996-04-12
Publication date: 1997-10-31

Abstract

(57)【要約】【課題】伝送レートを向上すること。【解決手段】シフトレジスタ２から位相オフセットされ
た複数のＰＮ符号系列をＭＵＸ３で複数選択し、それぞ
れの反転，非反転をスイッチ部４にて制御する。スイッ
チ部４よりの複数のＰＮ符号系列を加算部５にて加算し
てＱ成分として送信する。一方、シフトレジスタ１より
のＰＮ符号系列をＩ成分として送信する。Ｉ成分のＰＮ
符号系列は、Ｑ成分のＰＮ符号系列の位相基準となり、
その位相オフセットの組み合わせ、およびその反転，非
反転制御により送信データを伝送することができる。こ
れにより伝送レートを向上することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、伝送レートを向上
できるようにしたスペクトル拡散通信方式に関する。

【０００２】

【従来の技術】スペクトル拡散通信方式は、ＰＮ符号等
を送信データに乗ずることによって、そのスペクトルを
周波数軸上において拡散するようにし、スペクトル拡散
された送信データを伝送するようにしたものである。こ
のようなスペクトル拡散通信方式は、送信データのスペ
クトルが拡散されてホワイトノイズに近似していると共
に、多くの拡散符号の種類があり、拡散符号同士の相関
が小さく抑えられていることから、通信の守秘性に優れ
ていると共に、高い周波数効率、耐ノイズ性等に優れた
特徴を有している。このことから、将来の移動体通信、
無線ＬＡＮ等にとって有望視されている通信方式であ
る。

【０００３】ＱＰＳＫ変調を用いたスペクトル拡散（以
下、ＳＳと記す。）通信方式の送信側の概要を図１５に
示す。図１５において、１０２，１０５はＢＰＳＫ変調
器であり、１０７はＰＮ符号系列を発生するＰＮ符号発
生器（ＰＮ．Ｇ）であり、１０８は搬送波の位相をπ／
２だけ移相する移相器である。この図に示す送信部にお
いて、データ生成部（DATA1 ）１００において生成され
たデータは、加算器１０１においてＰＮ．Ｇ１０７で発
生されたＰＮ符号と加算される。また、データ生成部
（DATA2 ）１０３において生成されたデータは、加算器
１０４においてＰＮ．Ｇ１０７で発生されたＰＮ符号と
加算される。この場合、データの１ビットにＰＮ符号の
一周期を割り当てており、加算器１０１、および加算器
１０４における加算において、例えばデータが”０”の
場合はＰＮ符号をそのまま出力し、データが”１”の場
合はＰＮ符号を反転して出力する排他的論理和の演算が
行われる。

【０００４】加算器１０１の出力はＢＰＳＫ変調器１０
２に入力されて、搬送波発振器１０９により発生された
搬送波をＢＰＳＫ変調している。また、加算器１０４の
出力はＢＰＳＫ変調器１０５に入力されて、移相器１０
８によりπ／２移相された搬送波発振器１０９により発
生された搬送波をＢＰＳＫ変調している。これにより、
ＢＰＳＫ変調器１０２からＱＰＳＫ変調出力の同相成分
（以下、Ｉ成分と記す。）が得られ、ＢＰＳＫ変調器１
０５からＱＰＳＫ変調出力の直交成分（以下、Ｑ成分と
記す。）が得られる。そして、これらの２つのＢＰＳＫ
変調出力を加算器１０６において加算することによりＱ
ＰＳＫ変調波となる。このＱＰＳＫ変調波がアンテナ１
１０から送信される。これにより、スペクトル拡散され
たＱＰＳＫ多重信号が送信部より送出されることにな
る。

【０００５】なお、受信側の構成は図示しないが、スペ
クトル拡散された多重信号を受信して、Ｉ成分とＱ成分
に分離した後、それぞれの成分において送信側のＰＮ符
号と同一のＰＮ符号を用いて、受信信号との相関を取る
ことにより、データを復調するようにしている。この場
合、反転されたＰＮ符号で送信されたデータは、負の相
関出力が得られ、反転されずにそのままのＰＮ符号で送
信されたデータは、正の相関出力が得られる。

【０００６】

【発明が解決しようとする課題】従来のスペクトル拡散
通信方式は、前記したように通信の守秘性に優れている
と共に、高い周波数効率、耐ノイズ性等に優れた特徴を
有しているが、送信データ１ビットに対して、１周期の
ＰＮ符号を割り当てているため、データ伝送容量が小さ
い欠点がある。また、スペクトル拡散していることから
送信データの周波数帯域が極めて広くなり、周波数利用
効率が低くなるという欠点も有している。そこで、本発
明は、データ伝送容量を向上し、通信速度を高めること
のできるスペクトル拡散通信方式を提供することを目的
としている。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、本発明に係るスペクトル拡散通信方式は、第１のＰ
Ｎ符号系列と、該第１のＰＮ符号系列と周期の等しい第
２の符号系列とが多重化されて伝送されるスペクトル拡
散通信方式において、前記第２の符号系列が、位相オフ
セットを与えた所定個数の基本ＰＮ符号系列を加算して
生成されており、前記第１のＰＮ符号系列の基準位相に
対する、前記所定個数の基本ＰＮ符号系列の各位相オフ
セット系列の組合せによって送信情報が定義されてい
る。

【０００８】また、上記スペクトル拡散通信方式におい
て、前記第１のＰＮ符号系列の極性が、送信情報の所定
ビットの内容に応じて制御されている。さらに、前記第
２の符号系列を構成している各基本ＰＮ符号系列の極性
が、送信情報の複数の所定ビットの内容に応じて制御さ
れている。さらにまた、第１のＰＮ符号系列と第２の符
号系列が、単一のＰＮ符号発生手段により発生されてい
る。さらにまた、第１のＰＮ符号系列と第２の符号系列
が、それぞれ異なる周波数の搬送波により伝送されるよ
うにしてもよい。

【０００９】以上のようなスペクトル拡散通信方式にお
いては、多重化された一方により基準位相を与える第１
のＰＮ符号系列を送信し、他方により位相オフセットを
与えた複数のＰＮ符号系列を加算した第２の符号系列を
送信している。すると、上記第２の符号系列における位
相オフセットの組み合わせにより情報を定義することが
できると共に、複数のＰＮ符号系列の極性により情報を
定義することができる。したがって、一周期のＰＮ符号
系列により多くの情報を定義することができるので、高
速の情報伝送レートを実現することができる。

【００１０】

【発明の実施の形態】次に本発明のスペクトル拡散（Ｓ
Ｓ）通信方式における送信部の第１の実施の形態の構成
を図１に示す。なお、本発明のＳＳ通信方式はＱＡＭ変
調を利用しており、図１にはＱＡＭ変調前のベースバン
ド変調までの構成が示されている。図１において、１，
２はフィードバック経路を有しているシフトレジスタで
あり、格納されているＰＮ符号系列がクロックＣＬＫｍ
のタイミングごとにシフトされて、シフトレジスタ内を
循環している。なお、シフトレジスタ１内を循環してい
るＰＮ符号系列と、シフトレジスタ２内を循環している
ＰＮ符号系列とは、同一であっても異なる符号系列とさ
れていても良いが、ＰＮ符号系列のチップ数、すなわち
ＰＮ符号系列の一周期の期間は同一とされている。この
シフトレジスタ１より出力されるＰＮ符号系列は、ＱＡ
Ｍ変調を行う場合にＩ成分の入力データとなる。

【００１１】また、シフトレジスタ２の各段の出力ＰＮ
１〜ＰＮｎは、マルチプレクサ（ＭＵＸ）３にそれぞれ
入力される。この出力ＰＮ１〜ＰＮｎは、それぞれＰＮ
符号系列であり、位相オフセットが与えられているため
互いに相関は非常に小さい。さらに、ＭＵＸ３には（Ｍ
−Ｒ）ビットの入力データが入力されており、この（Ｍ
−Ｒ）ビットの入力データの情報に応じて、入力されて
いるＰＮ符号系列ＰＮ１〜ＰＮｎが２つ以上組み合わさ
れてＭＵＸ３から出力されている。このＰＮ符号系列の
出力数はＲである。次いで、ＭＵＸ３から出力されるＲ
個のＰＮ符号系列はスイッチ部４に入力される。スイッ
チ部４にはＲビットの入力データが入力されており、こ
のＲビットの入力データのそれぞれのビットに応じて、
ＭＵＸ３から供給されているＲ個のＰＮ符号系列の極性
が制御される。例えば、”０”のビットではＰＮ符号系
列を反転せずに出力し、”１”のビットではＰＮ符号系
列を反転して出力する。

【００１２】このように制御されたＲ個のＰＮ符号系列
は加算回路５において、すべてのＰＮ符号系列が加算さ
れて出力される。この加算出力はＱＡＭ変調を行う場合
にＱ成分の入力データとなる。なお、送信部において送
信すべき入力データは、シリアルデータとして直列／並
列変換器（Ｓ／Ｐ）６に入力されて、データクロックＣ
ＬＫｄのタイミングで１ブロックがＭビット幅のパラレ
ルデータに変換される。そして、Ｍビット幅のパラレル
データがＲビットと（Ｍ−Ｒ）ビットに分割されて、
（Ｍ−Ｒ）ビットがＭＵＸ３に制御データとして供給さ
れ、残るＲビットがスイッチ部４に制御データとして供
給されている。

【００１３】この送信部におけるデータの情報伝送レー
トは次のようになる。まず、Ｎ個のＰＮ符号系列ＰＮ１
〜ＰＮｎのうちのＲ個を選択しているので、_NＣ_R の組
み合わせを送れることになる。また、Ｒ個のＰＮ符号系
列の極性をそれぞれ制御していることから、２^R の組み
合わせを送れることになる。したがって、この場合に送
れるビット数としては、ｌｏｇ₂ （２^R ・ _NＣ_R ）［bit ］（１）となり、情報伝送レートＲ_N は、ＰＮ符号系列のチップ
数をＮとすると、Ｒ_N ＝｛ｌｏｇ₂ （２^R ・ _NＣ_R ）｝／Ｎ［bit/symbol］（２）となる。なお、従来のＱＡＭ変調を用いるＳＳ通信方式
によれば、ＰＮ符号系列の一周期で送れるビット数は、
Ｉ相で１ビット、Ｑ相で１ビットであり、その伝送レー
トＲ_Q が、２／Ｎとなることから、本発明は格段に情報
伝送レートを高速にすることができる。

【００１４】例えば、Ｎ＝１２８、Ｒ＝２とすると、従
来の伝送レートＲ_Q は１／６４であるのに対して、本発
明によれば伝送レートＲ_N は約１５／１２８となり、約
７．５倍の伝送レートとなる。また、Ｎを８５とする
と、約１２９２８倍の伝送レートすることができる。こ
のように、本発明のＳＳ通信方式においては、送信すべ
きデータにより単一のＰＮ符号系列を位相オフセットす
ることにより生成されたオフセットＰＮ符号系列を、送
信すべきデータに応じて複数組み合わせることにより、
伝送できるデータ容量を向上していると共に、組み合わ
されたＰＮ符号系列の極性を送信すべきデータに応じ
て、それぞれ制御することによりデータ容量をさらに向
上している。

【００１５】この場合、受信側においては、Ｑ成分から
組み合わされたＰＮ符号系列数の相関ピークが複数得ら
れ、この複数の相関ピーク位置により送信データを復号
するようにしている。このため、ピーク位置の基準の位
相が必要となり、この基準位相をシフトレジスタ１から
出力されるＰＮ符号系列をＩ成分により伝送することに
より得るようにしている。このような、本発明のＳＳ通
信方式における受信側の構成例を図２に示す。図２にお
いて、ＱＡＭ変調された信号を復調して分離することに
より、基準位相を得るためのＩ成分の信号Ｉと、送信デ
ータにより変調されたＱ成分の信号Ｑとが得られてい
る。この信号Ｉはマッチドフィルタ（ＭＦ１）１０に入
力されてＰＮ符号系列の相関が取られる。この場合マッ
チドフィルタ１０には、送信部におけるシフトレジスタ
１に格納されているＰＮ符号系列が乗数として設定され
ている。

【００１６】マッチドフィルタ１０において、入力され
た信号ＩがクロックＣＬＫｍのタイミング毎に取り込ま
れ、循環されている乗数と、取り込まれた信号Ｉとの相
関が取れた時に、相関ピークが出力される。この相関ピ
ークは、ピーク検出回路ＴＨ１１において検出される。
この検出信号は第１トリガ信号（trg1）として、デコー
ダ（ＤＥＣ）１８に供給され、このデコーダ１８により
（Ｍ−Ｒ）ビットが復号される。また、信号Ｑはマッチ
ドフィルタ（ＭＦ２）１２，マッチドフィルタ（ＭＦ
３）１３に交互に取り込まれて、交互にＰＮ符号系列と
の相関が取られる。この場合マッチドフィルタ１２，１
３には、送信部におけるシフトレジスタ２に格納されて
いるＰＮ符号系列が乗数として設定されて、循環されて
いる。

【００１７】なお、マッチドフィルタ１２に信号Ｑが取
り込まれているタイミングでは、マッチドフィルタ１３
において取り込まれたＰＮ符号系列が循環されながら相
関演算が行われており、マッチドフィルタ１３に信号Ｑ
が取り込まれているタイミングでは、マッチドフィルタ
１２において相関演算が行われている。このように、マ
ッチドフィルタ１２，１３では交互に信号Ｑの取り込み
と相関演算とが行われている。このとき、択一的に信号
Ｑの取り込みのタイミングを与えるクロックＣＬＫｓ
と、ＰＮ符号系列を循環させるクロックＣＬＫｍとがマ
ッチドフィルタ１２，１３に供給されている。

【００１８】そして、マッチドフィルタ１２，１３によ
り演算された相関出力は、マルチプレクサ（ＭＵＸ）１
４から選択されて出力される。ＭＵＸ１４から出力され
る相関出力の正の相関ピークはピーク検出回路１５によ
り検出され、負の相関ピークはピーク検出回路１６によ
り検出されて、オア回路１７および判定回路２１に供給
される。オア回路１７において合成された相関ピーク出
力は、第２トリガ信号（trg2）として、デコーダ１８に
供給されて、デコーダ１８は、第１トリガ信号を基準と
してＲ個の第２トリガ信号の時間位置をデコードするこ
とにより（Ｍ−Ｒ）ビットの復号データを得ている。こ
の復号データは、０ビットないし（Ｍ−Ｒ−１）ビット
としてＰ／Ｓ変換器２２に入力される。

【００１９】また、判定回路２１において、ピーク検出
回路１５，１６において検出された相関ピークの極性が
判定されて、１周期のＰＮ符号系列内において相関の検
出されたＲ個の相関ピークの極性に応じてＲ個のデータ
が”０”あるいは”１”として復調される。復調された
Ｒ個のデータは、（Ｍ−Ｒ）ないし（Ｍ−１）のＲビッ
トのデータとしてＰ／Ｓ変換器２２に入力される。そし
て、Ｐ／Ｓ変換器２２に入力された０ないし（Ｍ−１）
のＭビットがシリアルデータに変換されて出力される。
この場合の変換タイミングは、データクロックＣＬＫｄ
に基づいている。

【００２０】このように、本発明のＳＳ通信方式におけ
る受信部では、ＰＮ符号系列の１周期において複数個の
相関ピークが得られ、その個数とタイミングに応じて送
信データを復号することができると共に、各々の相関ピ
ークの極性に応じて送信データを復号することができ
る。これにより、前記（２）式に示す伝送レートで伝送
された送信データを復号することができる。

【００２１】次に、本発明のＳＳ通信方式の第２の実施
の態様を図３ないし図１１を参照しながら説明する。図
３は送信部の構成を示すものであり、図３において、ス
ペクトル拡散のためのＰＮ符号系列はシフトレジスタＲ
ＥＧ１に格納されており、このシフトレジスタＲＥＧ１
の最終ステージから、ＰＮ符号系列が出力され、極性制
御部ＰＣ（ｎ＋１）に入力される。そして、極性制御部
ＰＣ（ｎ＋１）において、送信データのうちの１ビット
Ｄｐｍにより極性が制御されて、ＰＮ符号系列がそのま
ま、あるいはその反転信号がＩ成分として出力される。

【００２２】また、シフトレジスタＲＥＧ１の各ステー
ジはマルチプレクサＭＵＸ３０に接続され、第１コント
ロール信号ＣＴＲＬ１１はマルチプレクサＭＵＸ３０を
制御して、シフトレジスタＲＥＧ１に格納されたＰＮ符
号系列（図３では最終ステージからＰＮ符号系列ＰＮ１
が出力され、第１ステージに向かって位相オフセットさ
れたＰＮ符号系列ＰＮ２、・・・、ＰＮｎが順次出力さ
れている。）を位相オフセットしたＲ個を選択して通過
させる。

【００２３】マルチプレクサＭＵＸ３０を通過したＰＮ
符号系列の内Ｒ個のデータは、それぞれ極性制御回路Ｐ
Ｃ１〜ＰＣＲに入力される。極性制御回路ＰＣ１〜ＰＣ
Ｒの各々には、第２コントロール信号ＣＴＲＬ１２が供
給されており、第２コントロール信号ＣＴＲＬ１２に応
じて、マルチプレクサＭＵＸ３０を通過したＰＮ符号系
列の極性を制御している。極性制御回路ＰＣ１〜ＰＣＲ
の構成はすべて同一であり、それぞれ反転回路ＮＯＴ１
〜ＮＯＴＲとマルチプレクサＭＵＸ１〜ＭＵＸＲにより
構成されている。極性制御回路ＰＣ１〜ＰＣＲでは、反
転回路ＮＯＴ１〜ＮＯＴＲの入力（反転前のＰＮ符号系
列）と出力（反転後のＰＮ符号系列）がマルチプレクサ
ＭＵＸ１〜ＭＵＸＲに入力されている。例えば、マルチ
プレクサＭＵＸｌは反転回路ＮＯＴ１ｌの入力および出
力が入力され、いずれのＰＮ符号系列を出力するかは、
第２コントロール信号ＣＴＲＬ１２が制御している。

【００２４】一方、シフトレジスタＲＥＧ１の最終ステ
ージの出力が入力される極性制御回路ＰＣ（ｎ＋１）
は、反転回路ＮＯＴｎ＋１と、反転回路ＮＯＴｎ＋１の
入力と出力とが入力されているマルチプレクサＭＵＸｎ
＋１により構成されている。このマルチプレクサＭＵＸ
ｎ＋１の切換え制御は、信号ＤＰｍに応じて制御されて
おり、供給されているＰＮ符号系列あるいはその反転信
号がＩ成分として出力されることになる。なお、マルチ
プレクサＭＵＸ１〜ＭＵＸＲには第２コントロール信号
ＣＴＲＬ１２が各々入力され、このコントロール信号Ｃ
ＴＲＬ１２によってこのマルチプレクサＭＵＸ１〜ＭＵ
ＸＲが切換え制御される。マルチプレクサＭＵＸ１〜Ｍ
ＵＸＲの出力は加算回路ＡＤＤ１に入力され、加算回路
ＡＤＤ１において全て加算されて、Ｑ成分として出力さ
れる。

【００２５】すなわちＱ成分は所定個数Ｒ個のＰＮ符号
系列の重ね合せであり、本発明は、オフセットされたＰ
Ｎ符号系列の複数の組み合せ、および各ＰＮ符号系列の
反転、非反転の組み合せにより送信データを伝送するよ
うにしている。次に、送信データから第１コントロール
信号ＣＴＲＬ１１、第２コントロール信号ＣＴＲＬ１
２、信号ＤＰｍを生成する構成を図４に示す。図４にお
いて、送信すべきシリアルデータＤＳは所定のデータク
ロックＣＬＫｄに同期して、直列／並列変換回路（Ｓ／
Ｐ２）によって１ブロックｍビットのパラレルデータＤ
Ｐｌ〜ＤＰｍに変換される。このうちｒビットのデータ
ＤＰｌ〜ＤＰｒはデコーダＤＥＣ２１に入力され、第２
コントロール信号ＣＴＲＬ１２が生成され、（ｍ−ｒ−
１）ビットのＤＰｒ＋１〜ＤＰｍ−１はデコーダＤＥＣ
２２に入力され、第１コントロール信号ＣＴＲＬ１１が
生成される。また、残る１ビットのＤＰｍはマルチプレ
クサＭＵＸｎ＋１に第３コントロール信号として入力さ
れている。

【００２６】この場合、例えばＰＮ符号系列のチップ数
ｎをｎ＝１６とし、パラレルデータのビット数ｍをｍ＝
９とし、マルチプレクサＭＵＸ３０により選択されるＰ
Ｎ符号系列数ＲをＲ＝２とすると、送信すべきシリアル
データＤＳは、９ビットごとにパラレルデータに変換さ
れ、最上位の１ビットＤＰｍでＩ成分の反転が行われ、
続く上位６ビットをデコーダＤＥＣ２２に入力して第１
コントロール信号ＣＴＲＬ１１を生成し、マルチプレク
サＭＵＸ３０のうちの２つをＰＮ符号系列が通過するよ
う制御する。また、下位２ビットをデコーダＤＥＣ２１
に入力して第２コントロール信号ＣＴＲＬ１２を生成
し、マルチプレクサＭＵＸ３０を通過した２系列のＰＮ
符号系列の反転、非反転を制御する。

【００２７】この場合、６＜ｌｏｇ₂ （₁₆Ｃ₂ ）＜７（３）であり、１６チップにおける２個のＰＮ符号系列（受信
側ではピークの位置）の組合わせにより、上位６ビット
の送信データを表現するに充分である。また、選択され
た２個のＰＮ符号系列の各極性（受信側ではピークの極
性）の反転、非反転の制御は、下位２ビットのデータを
それぞれのＰＮ符号系列に割り当てて行えばよいことが
分る。

【００２８】次に、図５に加算回路ＡＤＤ１の構成例を
示す。加算回路ＡＤＤ１は、この図に示すようにマルチ
プレクサＭＵＸ１〜ＭＵＸＲからの出力を入力電圧Ｖｉ
ｎ３１〜Ｖｉｎ３Ｒとし、これら入力電圧をキヤパシタ
ンスＣ３１〜Ｃ３Ｒよりなる容量結合ＣＰ３によって統
合する。容量結合ＣＰ３の出力は３段ＭＯＳインバータ
Ｉ３１、Ｉ３２、Ｉ３３よりなる反転増幅回路に入力さ
れ、インバータＩ３３の出力は帰還キヤパシタンスＣＦ
３を介してインバータＩ３１の入力に帰還されている。
この反転増幅回路は充分高い開ループゲインを有してお
り、演算増幅器として動作する。したがって、この反転
増幅回路でフィードバック系を形成することにより、次
の式（４）で示す出力Ｖｏｕｔ３を高い線形特性をもっ
てインバータＩ３３から出力することができる。

【数１】ここで、Ｃ３１＝Ｃ３２＝・・・＝Ｃ３Ｒ＝ＣＦ３／Ｒ（５）と設定されており、式（４）は次の式（６）のように書
き直される。

【数２】

【００２９】すなわち、加算回路ＡＤＤ１はＶｉｎ３１
〜Ｖｉｎ３Ｒの加算結果に対応した電圧を出力する。こ
の出力は適宜反転、スケーリング等の処理が施されて送
信部から送信される。なお送信部においてデジタル処理
を行う場合は、加算回路ＡＤＤ１を公知のデジタル回路
で構成して、デジタル出力を生成してもよい。

【００３０】次に、本発明のＳＳ通信方式の第２の実施
の態様の受信部におけるＰＮ符号系列を復号する構成を
図７に示す。図７に示す受信部には、ＱＡＭ変調されて
送信された信号が図示していない受信部分で復調され
て、分離されたＩ成分とＱ成分とが入力される。このＩ
成分は、マッチドフィルタＭＦ１に入力され、Ｑ成分は
マッチドフィルタＭＦ２、ＭＦ３に入力される。マッチ
ドフィルタＭＦ１には送信部におけるＩ成分のＰＮ符号
系列と同じＰＮ符号系列が乗数として設定されており、
Ｉ成分の入力信号とマッチドフィルタＭＦｌの乗数が整
合したときにマッチドフィルタＭＦｌは相関ピークを生
じるようになる。マッチドフィルタＭＦｌの出力はピー
ク検出回路ＴＨ１，ＴＨ２に入力され、ピーク検出回路
ＴＨ１において正（非反転）のピークが、ピーク検出回
路ＴＨ２において負（反転）のピークが検出される。

【００３１】ピーク検出回路ＴＨ１、ＴＨ２の出力はオ
ア回路ＯＲ４１に入力され、いずれか一方がピークを検
出したときに、第１トリガ信号ＴＧ１が生成される。さ
らにピーク検出回路ＴＨ１，ＴＨ２の出力は第１判定回
路Ｊ４１に入力され、ピーク検出回路ＴＨ２がピークを
検出せず、かつピーク検出回路ＴＨ１がピークを検出し
たときに第１判定回路Ｊ４１はローレベルの第１判定信
号Ｊｏ１を生成する。また、ピーク検出回路ＴＨ１がピ
ークを検出せず、かつピーク検出回路ＴＨ２がピークを
検出したときに第１判定回路Ｊ４１はハイレベルの第１
判定信号Ｊｏ１を生成する。このように、第１判定信号
Ｊｏ１は送信部における送信データＤＰｍに対応するよ
うになり、第１判定信号Ｊｏ１はデータＤＰｍの復号デ
ータとなる。

【００３２】マッチドフィルタＭＦ２、およびマッチド
フィルタＭＦ３には、いずれか一方にＱ成分のデータが
入力され、オア回路ＯＲ４１が第１トリガ信号ＴＧ１を
出力した時点でＱ成分の入力が停止される。そして、他
方のマッチドフィルタ（ＭＦ３またはＭＦ２）へのＱ成
分の入力が開始される。そして、Ｑ成分の入力が停止さ
れたマッチドフィルタではＰＮ符号系列が循環され、相
関が取れたタイミングで相関ピーク信号が出力される。
この場合、送信部からは複数のＰＮ符号系列が組み合わ
されて送信されているので、複数の相関ピーク信号が相
関演算しているマッチドフィルタから得られることにな
る。

【００３３】なお、マルチプレクサＭＵＸ１０にはデー
タ取り込みのタイミングを与えるクロックＣＬＫｍが入
力され、マッチドフィルタＭＦ２，ＭＦ３には択一的
に、クロックＣＬＫｍから生成されたクロックＣＬＫｓ
が入力されている。これは、フリップ・フロップＦＦ４
１，ＦＦ４２とマルチプレクサＭＵＸ１０の作用により
実施されており、クロックＣＬＫｍは、マルチプレクサ
ＭＵＸ１０に入力され、コントロール信号ＣＴＲＬ４が
選択信号とされているマルチプレクサＭＵＸ１０から、
マッチドフィルタＭＦ２，ＭＦ３のいずれか一方にクロ
ックＣＬＫｓが供給されている。

【００３４】そして、クロックＣＬＫｓによりマッチド
フィルタＭＦ２，ＭＦ３の一方が、入力されているＱ成
分のデータを取り込む。マルチプレクサＭＵＸ１０はコ
ントロール信号ＣＴＲＬ４によって切換え制御され、コ
ントロール信号ＣＴＲＬ４は、２段のフリップ・フロッ
プＦＦ４１、ＦＦ４２の作用によって、トリガ信号ＴＧ
１が入力されるごとに反転されている。フリップ・フロ
ップＦＦ４１は、そのクロック入力（ＣＫ）端子にトリ
ガ信号ＴＧ１が入力され、そのデータ入力（Ｄ）端子に
はフリップ・フロップＦＦ４２の反転出力（Ｑバー）が
入力されている。フリップ・フロップＦＦ４２はそのデ
ータ入力（Ｄ）端子にフリップ・フロップＦＦ４１の反
転出力（Ｑバー）が入力され、そのクロック入力（Ｃ
Ｋ）端子には第１トリガ信号ＴＧ１が入力されている。
これによって、フリップ・フロップＦＦ４２の出力は、
第１トリガ信号ＴＧ１が入力されるごとに、交互にハイ
レベル、ローレベルの状態を繰り返すようになる。

【００３５】上記の構成により、ある時点に第１トリガ
信号ＴＧ１が出力されると、それまでマッチドフィルタ
ＭＦ２にクロックＣＬＫｓが入力されていたとすると、
マルチプレクサＭＵＸ１０はマッチドフィルタＭＦ３に
クロックＣＬＫｓが供給されるように切換えられる。そ
の後、マッチドフィルタＭＦ２に取り込まれたデータは
そのまま保持され、マッチドフィルタＭＦ２のＰＮ符号
系列の循環が行われる。一方、セレタタＳＥＬ４は、第
１トリガ信号ＴＧ１出力時点でマッチドフィルタＭＦ２
側に切換えられる。この切り換え制御はコントロール信
号ＣＴＲＬ４によって行われる。セレクタＳＥＬ４の出
力はピーク検出回路ＴＨ３，ＴＨ４に入力され、正のピ
ークを検出するピーク検出回路ＴＨ３、または負のピー
クを検出するピーク検出回路ＴＨ４がピークを検出した
ときに第２トリガ信号ＴＧ２が出力される。この第２ト
リガ信号ＴＧ２は、ピーク検出回路ＴＨ３，ＴＨ４の出
力が入力されるオア回路ＯＲ４２から出力される。

【００３６】さらにピーク検出回路ＴＨ３，ＴＨ４の出
力は第２判定回路Ｊ４２に入力され、ピーク検出回路Ｔ
Ｈ３がピークを検出し、かつピーク検出回路ＴＨ４がピ
ークを検出しないときに、第２判定回路ｊ４２は正のピ
ークが検出されたと判定する。また、ピーク検出回路Ｔ
Ｈ３がピークを検出せず、ピーク検出回路ＴＨ４がピー
クを検出したときに第２判定回路Ｊ４２は負のピークが
検出されたと判定する。この場合、第２判定回路Ｊ４２
の第２判定信号Ｊｏ２は負のピークが検出された時点で
ローレベルとなり、正のピークが検出された場合にはハ
イレベルを維持するようになる。

【００３７】次に、図７に示す構成においてＰＮ符号系
列を復号することにより出力された第１トリガ信号ＴＧ
１、第１判定信号Ｊｏ１、第２トリガ信号ＴＧ２、およ
び第２判定信号Ｊｏ２から、復号されたシリアルデータ
を得る構成を図６に示す。図６において、第２トリガ信
号ＴＧ２はシフトレジスタＳＲＥＧ１のデータ入力
（Ｄ）端子に入力され、前記クロックＣＬＫｍがそのク
ロック入力（ＣＫ）端子に供給されている。また、シフ
トレジスタＳＲＥＧｌのリセット入力（ＲＳ）には第１
トリガ信号ＴＧ１が入力されており、第１トリガ信号Ｔ
Ｇ１が供給された時に、シフトレジスタＳＲＥＧｌはリ
セットされ、その後クロックＣＬＫｍに同期して第２ト
リガ信号ＴＧ２が出力されるタイミングで、第２トリガ
信号ＴＧ２がシフトレジスタＳＲＥＧ１に順次書き込ま
れる。

【００３８】なお、ピーク検出器ＴＨ２またはピーク検
出器ＴＨ３がピークを検出したときのみ第２トリガ信号
ＴＧ２はハイレベルとなるため、シフトレジスタＳＲＥ
Ｇ１にはｎビット中にＲ個の「１」を含むデータ列が書
き込まれるようになる。このシフトレジスタＳＲＥＧｌ
の出力はエンコーダＥ５に入力され、エンコーダＥ５
が、図４に示すデコーダＤＥＣ２２の逆の処理を行なう
ことにより、ＤＰＲ＋１〜ＤＰｍ−１が復号されるよう
になる。また、前述したようにデータＤＰｍは、第１判
定信号Ｊｏ１として復号されている。

【００３９】さらに、第２判定信号Ｊｏ２がシフトレジ
スタＳＲＥＧ２のデータ入力（Ｄ）端子に接続され、第
２トリガ信号ＴＧ２がそのクロック入力（ＣＫ）端子に
入力されている。また、シフトレジスタＳＲＥＧ２のリ
セット入力（ＲＳ）には第１トリガ信号ＴＧ１が入力さ
れている。すなわち、第１トリガ信号ＴＧ１がシフトレ
ジスタＳＲＥＧ２に入力された時点で、シフトレジスタ
ＳＲＥＧ２はリセットされる。そして、その後第２トリ
ガ信号ＴＧ２がシフトレジスタＳＲＥＧ２に入力される
ごとに第２判定信号Ｊｏ２の出力が順次シフトレジスタ
ＳＲＥＧ２に書き込まれる。従って、シフトレジスタＳ
ＲＥＧ２にはＲビットの２進データ列、すなわちＤＰ１
〜ＤＰＲが復号されることになる。これによって下位Ｒ
ビットが復号されたことになる。

【００４０】さらにまた、エンコーダＥ５、シフトレジ
スタＳＲＥＧ２の出力および第１判定信号Ｊｏ１は、シ
フトレジスタＳＲＥＧ３に１連のビット列として入力さ
れている。これらのデータは、一周期のＰＮ符号系列、
すなわち、第１トリガ信号ＴＧ１の発生周期毎に確定さ
れるため、シフトレジスタＳＲＥＧ３のデータロード制
御端子（ＬＯＡＤ）に第１トリガ信号ＴＧ１を入力する
ことにより、第１トリガ信号ＴＧ１のタイミングでシフ
トレジスタＳＲＥＧ３に上記のデータを取り込んでい
る。すなわち、第１トリガ信号ＴＧ１の生成時にエンコ
ーダＥ５、シフトレジスタＳＲＥＧ２の出力ＤＰ１〜Ｄ
Ｐｍ−１、および第１判定信号Ｊｏ１（ＤＰｍ）がシフ
トレジスタＳＲＥＧ３に取り込まれる。

【００４１】シフトレジスタＳＲＥＧ３には、常時デー
タクロックＣＬＫｄが入力されているので、シフトレジ
スタＳＲＥＧ３からは前記送信信号ＤＰ１〜Ｄｐｍが、
データクロックＣＬＫｄのタイミング毎にシリアル出力
されるようになる。これによって、送信された信号を復
調した復調データを得ることができる。

【００４２】次に、マッチドフィルタＭＦ２，ＭＦ３の
構成の一例を図８に示す。第１トリガ信号ＴＧ１とコン
トロール信号ＣＴＲＬ４の反転信号との論理積をとった
コントロール信号ＣＴＲＬ６が、ダウンカウンタ（Ｄ＿
ＣＯＵＮＴＥＲで示す。）のデータロード制御入力端子
（ＬＯＡＤ）に入力され、データ入力端子（Ｄｉｎ）に
供給されているＰＮ符号系列の一周期分のチップ数ｎ
が、Ｄ＿ＣＯＵＮＴＥＲにロードされる。また、Ｄ−Ｃ
ＯＵＮＴＥＲのバイナリ出力（ｆビットとする。）はオ
アゲート（ＯＲ）６によってすべての論理和が取られた
後にアンドゲート（ＡＮＤ）６に入力され、クロックＣ
ＬＫｍとの論理積が取られる。従って、ＡＮＤ６はＤ＿
ＣＯＵＮＴＥＲのカウンタ値が１以上であるときに開か
れて、クロックＣＬＫｍがＡＮＤ６を通過する。これに
より、ＭＦ２が入力信号をサンプリングせず、Ｄ＿ＣＯ
ＵＮＴＥＲがｎ個のクロックＣＬＫｍをカウントする期
間だけＡＮＤ６が開かれることになる。

【００４３】なお、前記ｆビットはチップ数ｎに対応し
たビット数であり、次式（７）で示す値となる。ｌｏｇ₂ ｎ≦ｆ＜ｌｏｇ₂ ｎ＋１（７）このように、ＰＮ符号系列の一周期の間だけＡＮＤ６が
開かれることにより、第１トリガ信号ＴＧ１が生成さ
れ、かつサンプリングホールドＳＨのサンプリングが終
了した時点からシフトレジスタＲＥＧ６に格納されてい
る受信データが一回循環される。そして、シフトレジス
タＲＥＧ６がシフトされる毎に、サンプリングホールド
ＳＨにおいてホールドされたデータがＲＥＧ６にセット
されているＰＮ符号系列と乗算される。乗算されたデー
タは加算回路ＡＤＤ６において加算されて相関出力を生
成する。

【００４４】なお、第１トリガ信号ＴＧ１出力後にクロ
ックＣＬＫｍがＤ＿ＣＯＵＮＴＥＲにｎ個入力される
と、Ｄ−ＣＯＵＮＴＥＲのカウント値は「０」となり、
ＡＮＤ６が閉じられる。次いで、次回の相関演算の処理
に備えることになる。このようにＰＮ符号系列の循環を
行っているマッチドフィルタは新たな受信データである
Ｑ成分の取り込みを行うことができないので、前記した
ようにクロックＣＬＫｓの供給を停止し、他方のマッチ
ドフィルタ（ＭＦ２またはＭＦ３）にクロックＣＬＫｓ
を供給してＱ成分を取り込むようにしているのである。

【００４５】このように動作するマッチドフィルタＭＦ
２，ＭＦ３の動作タイミングを図９に示す。この図に示
すように、時点ｔ１で第１トリガ信号ＴＧ１が発生する
と、マッチドフィルタＭＦ２において格納されたＰＮ符
号系列が循環されて相関演算が行なわれる。この結果、
時点ｔ２および時点ｔ３において相関出力が得られる。
この相関出力により第２トリガ信号ＴＧ２が生成され
る。この期間において、マッチドフィルタＭＦ３には受
信されたデータがＰＮ符号系列の一周期分取り込まれ
る。そして、時点ｔ４で第１トリガ信号ＴＧ１が再び発
生すると、マッチドフィルタＭＦ３におけるＰＮ符号系
列が循環されて相関演算が行なわれる。この結果、時点
ｔ５および時点ｔ６において相関出力が得られる。この
相関出力により第２トリガ信号ＴＧ２が生成される。

【００４６】このような動作が繰返しマッチドフィルタ
ＭＦ２およびマッチドフィルタＭＦ３において行なわれ
て、図示するような第２トリガ信号ＴＧ２が得られる。
次に、図１０に例を上げて上記の説明をより詳細に行な
うが、この例ではＰＮ符号系列の一周期を１３チップと
し、Ｒ＝２、すなわちＱ成分は２つのオフセットされた
ＰＮ符号系列の和からなるものとする。すると、第１ト
リガ信号ＴＧ１は１３チップ毎に発生されるようにな
り、この第１トリガ信号ＴＧ１に同期してそのピークの
極性を示す第１判定信号Ｊｏ１が発生される。この第１
判定信号Ｊｏ１により、データＤＰｍが図示するように
生成される。

【００４７】また、Ｑ成分の相関演算を行うと、２つの
オフセットされたＰＮ符号系列が含まれていることか
ら、一周期において２つの第２トリガ信号ＴＧ２が図示
するように生成される。この第２トリガ信号ＴＧ２がシ
フトレジスタＳＲＥＧ１に取り込まれると、図示するよ
うに”００１００００００１０００”となる。このシフ
トレジスタＳＲＥＧ１に格納されたデータをエンコーダ
Ｅ５に入力すると、例えば、”０００１０１”の６ビッ
トが復号されるものとする。この復号データはエンコー
ダＥ５からパラレルに出力される。さらに、第２トリガ
信号ＴＧ２に同期して発生された第２判定信号Ｊｏ２が
図示するように発生されたとすると、シフトレジスタＳ
ＲＥＧ２には図示するようにデータ”１０”が取り込ま
れるようになる。

【００４８】そして、エンコーダＥ５出力、シフトレジ
スタＳＲＥＧ２出力、および信号ＤＰｍがシフトレジス
タＳＲＥＧ３にロードされて、データクロックＣＬＫｄ
に基づいてシフトされて復号された９ビットのシリアル
データＤＳ１が図示するように得られる。この場合、９
ビットのシリアルデータＤＳ１は、最初のビットが信号
ＤＰｍであり、続く６ビットがエンコーダＥ５出力であ
り、最後の２ビットがシフトレジスタＳＲＥＧ２出力で
構成されるようになる。

【００４９】以上説明したように、送信すべき情報をＩ
成分、Ｑ成分のピーク位相差と、そのピークの反転、非
反転で伝送するようにすると、ｎチップ（１チップ時間
をＴｃとする。）における情報レートＲｎは、Ｒｎ＝ｌｏｇ₂ （２^R+1 ・ _nＣ_R ）／ｎ・Ｔｃ（８）となる。ただし、ＲはＱ成分のピーク数、すなわち伝送
されるオフセットされたＰＮ符号系列数である。一方従
来のｎチップによって、Ｉチャンネル、Ｑチャンネルそ
れぞれが１ビットの情報を伝送する場合の情報レートＲ
ｑは、Ｒｑ＝２／ｎ・Ｔｃ（９）であり、両者の比（以下、情報レート比という．）は、Ｒｎ／Ｒｑ＝ｌｏｇ₂ （２^R+1 ・ _nＣ_R ）／２（１０）となる。

【００５０】式（８）に対してチップ数ｎ、ピーク数を
変更した時の情報レート比Ｒｎ／Ｒｑは図１１に示すよ
うになり、情報量が従来の数倍に高めることが分かる。
これは通信速度を増大したことと同義である。なお、以
上の実施例ではＱ成分のピーク数Ｒは一定という条件で
送受信を行っていたが、Ｒを可変とすることも可能であ
り、このような実施の形態も前記とほぼ同様の回路構成
によって送受信を行うことができる。以下、この第３の
実施の形態の概要について説明する。

【００５１】例えば、チップ数ｎ＝１６、送信すべき１
ブロックのビット数ｍ＝１０、１≦Ｒ（Ｑ成分のピーク
数）≦２とし、データブロックの数値ｐが”０”〜”１
１１１１１”（２進数）のときにはＲ＝１とし、データ
ブロックのＭＳＢによってＩ成分の反転、非反転を、デ
ータブロックのＬＳＢによってピークの反転、非反転を
定義し、残り４ビットによってピーク位置（１６とお
り）を定義する。また、ｐ＞”１１１１１１１”のとき
（”０００１００００００”〜”１１１１１１１１１
１”）には、Ｒ＝２とし、データブロックのＭＳＢによ
ってＩ成分の反転、非反転を、データブロックの下位２
ビットによってピークの反転、非反転を定義を定義す
る。このような条件において伝送し得る情報Ｉｆｎは、Ｉｆｎ＝ｌｏｇ₂ （２³ ×₁₆Ｃ₂ ＋２² ×₁₆Ｃ₁ ）≧１０（１１）となり、１０ビットの情報量をＰＮ符号系列の一周期で
伝送することができるようになる。

【００５２】図１３および図１４はこの第３の実施の形
態を実現するためのデコーダ、エンコーダの構成を示
す。図１３において、送信すべきシリアルデータＤＳは
データクロックＣＬＫｄに同期して、直列／並列変換回
路（Ｓ／Ｐ）８によってｍビットのパラレルデータブロ
ックＤＰ１〜ＤＰｍに変換される。このパラレルデータ
の中の１ビットであるＤＰｍはＩ成分の反転制御を行な
い、残りの（ｍ−１）ビットのデータはデコーダＤＥＣ
８によって、第１コントロール信号ＣＲＴＬ８１、およ
び第２ＣＴＲＬ８２に変換される。第１コントロール信
号ＣＴＲＬ８１は前記第１コントロール信号ＣＴＲＬ１
１と同様にオフセットされたＰＮ符号系列を通過させる
ゲートの開閉に使用され、第２コントロール信号ＣＴＲ
Ｌ８２は第２コントロール信号ＣＴＲＬ１２と同様に極
性制御部ＰＣ１〜ＰＣｎの極性制御に使用される。

【００５３】一方、受信側においては、図１４に示すよ
うに、シフトレジスタＳＲＥＧ４において第２トリガ信
号ＴＧ２をクロックＣＬＫｍに同期して取り込み、シフ
トレジスタＳＲＥＧ５において第２トリガ信号ＴＧ２を
クロックとして判定信号Ｊｏを取り込み、ピークの反
転、非反転、およびピーク個数、ピーク位置を示すビッ
ト列を生成するようにする。シフトレジスタＳＲＥＧ
４、およびシフトレジスタＳＲＥＧ５のデータはエンコ
ーダＥ９に入力され、送信された１ブロックのパラレル
データＤＰ１〜Ｄｐｍに変換される。パラレルデータＤ
Ｐ１〜ＤＰｍは第１トリガ信号ＴＧ１に同期してシフト
レレジスタＳＲＥＧ６に取り込まれ、その後データクロ
ックＣＬＫｄに同期してシリアルデータＤＳとして出力
される。

【００５４】一般に、ピーク数が０〜Ｒであるとき、１
チップ時間をＴｃとすると、情報レートは次式（１２）
のように表現され、

【数３】従って、情報レート比Ｒｎ／Ｒｑは次式（１３）のとお
りとなる。

【数４】ここで、Ｑ成分のピーク数Ｒ＝４の場合についての情報
レート比Ｒｎ／Ｒｑの例を図１２に示す。

【００５５】

【発明の効果】以上のように本発明のスペクトル拡散通
信方式は、多重された一方により基準位相を与える第１
のＰＮ符号系列を送信し、他方により位相オフセットを
与えた所定個数のＰＮ符号系列を加算した第２のＰＮ符
号系列を送信している。これにより、位相オフセットを
与えたＰＮ符号系列を送信すべきデータにより組み合わ
せると共に、その極性を送信すべきデータにより制御す
ることができる。したがって、ＰＮ符号系列の一周期に
より伝送することのできる情報量を増大することがで
き、情報伝送レートを高速にすることができるという優
れた効果を達成することができる。

【図面の簡単な説明】

【図１】本発明のスペクトル拡散通信方式の第１の実施
の形態における送信部の構成例を示すブロック図であ
る。

【図２】本発明のスペクトル拡散通信方式の第１の実施
の形態における受信部の構成例を示すブロック図であ
る。

【図３】本発明のスペクトル拡散通信方式の第２の実施
の形態における送信部の構成例を示すブロック図であ
る。

【図４】本発明の第２の実施の形態の送信部におけるコ
ントロール信号を生成する構成を示すブロック図であ
る。

【図５】本発明の第２の実施の形態の送信部における加
算回路の構成を示すブロック図である。

【図６】本発明の第２の実施の形態の受信部における復
号データをシリアルデータに変換する構成を示すブロッ
ク図である。

【図７】本発明のスペクトル拡散通信方式の第２の実施
の形態における受信部の構成例を示すブロック図であ
る。

【図８】本発明の第２の実施の形態の受信部におけるマ
ッチドフィルタの構成を示すブロック図である。

【図９】本発明の第２の実施の形態の受信部のタイミン
グチャートである。

【図１０】本発明の第２の実施の形態の受信部のより詳
細なタイミングチャートの一例である。

【図１１】チップ数とＱ成分ピーク数に対する情報レー
ト比の関係を示す図表である。

【図１２】Ｑ成分ピーク数を４とした場合の情報レート
比の関係を示す図表である。

【図１３】本発明のスペクトル拡散通信方式の第３の実
施の形態の送信部のコントロール信号生成部の構成例を
示すブロック図である。

【図１４】本発明のスペクトル拡散通信方式の第３の実
施の形態の受信部の復号データをシリアルデータに変換
する構成例を示すブロック図である。

【図１５】従来のスペクトル拡散通信方式の構成を示す
ブロック図である。

【符号の説明】

１，２，ＲＥＧ１，ＲＥＧ６，ＳＲＥＧ１〜ＳＲＥＧ５
シフトレジスタ３，ＭＵＸマルチプレクサ４スイッチ部５，ＡＤＤ１加算回路６直列／並列変換回路１０，１２，１３マッチドフィルタ１１，１５，１６，ＴＨｌ，ＴＨ２，ＴＨ３，ＴＨ４
ピーク検出回路１７オア回路１８デコーダ２１判定回路２２並列／直列変換回路Ｇ１〜ＧｎゲートＮＯＴ１〜ＮＯＴｎ反転回路ＭＦ１、ＭＦ２、ＭＦ３マッチドフィルタＤ−ＣＯＵＮＴＥＲダウンカウンタＤＥＣ２１，ＤＥＣ２２，ＤＥＣ８デコーダＥ５，Ｅ９エンコーダＳ／Ｐ２，Ｓ／Ｐ８直列／並列変換回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者周旭平東京都世田谷区北沢３−５−18 鷹山ビル株式会社鷹山内 (72)発明者高取直東京都世田谷区北沢３−５−18 鷹山ビル株式会社鷹山内

Claims

【特許請求の範囲】

【請求項１】第１のＰＮ符号系列と、該第１のＰＮ符
号系列と周期が等しい第２の符号系列とが多重化されて
伝送されるスペクトル拡散通信方式において、前記第２の符号系列が、位相オフセットを与えた所定個
数の基本ＰＮ符号系列を加算して生成されており、前記第１のＰＮ符号系列の基準位相に対する、前記所定
個数の基本ＰＮ符号系列の各位相オフセット系列の組合
せによって送信情報が定義されていることを特徴とする
スペクトル拡散通信方式。
【請求項２】前記第１のＰＮ符号系列の極性が、送信
情報の所定ビットの内容に応じて制御されていることを
特徴とする請求項１記載のスペクトル拡散通信方式。
【請求項３】前記第２の符号系列を構成している各基
本ＰＮ符号系列の極性が、送信情報の複数の所定ビット
の内容に応じて制御されていることを特徴とする請求項
１または請求項２記載のスペクトル拡散通信方式。
【請求項４】前記第１のＰＮ符号系列と前記第２の符
号系列が、単一のＰＮ符号発生手段により発生されてい
ることを特徴とする請求項１記載のスペクトル拡散通信
方式。
【請求項５】前記多重化がＱＡＭ変調を用いた直交多
重化とされていることを特徴とする請求項１記載のスペ
クトル拡散通信方式。
【請求項６】第１のＰＮ符号系列と第２の符号系列
が、それぞれ異なる周波数の搬送波により伝送されるこ
とを特徴とする請求項１記載のスペクトル拡散通信方
式。