JPH0927630A - Photovoltaic element and manufacture thereof - Google Patents
Photovoltaic element and manufacture thereofInfo
- Publication number
- JPH0927630A JPH0927630A JP7177439A JP17743995A JPH0927630A JP H0927630 A JPH0927630 A JP H0927630A JP 7177439 A JP7177439 A JP 7177439A JP 17743995 A JP17743995 A JP 17743995A JP H0927630 A JPH0927630 A JP H0927630A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type semiconductor
- gas
- type
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、光電変換効率の高い光
起電力素子及びその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photovoltaic element having high photoelectric conversion efficiency and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】太陽光を電気エネルギーに変換する光電
変換素子である光起電力素子は、電卓、腕時計など民生
用の小電力用電源として広く応用されており、また、将
来、石油、石炭などのいわゆる化石燃料の代替用電力と
して実用化可能な技術として注目されている。光起電力
素子は半導体のｐｎ接合の光起電力を利用した技術であ
り、シリコンなどの半導体が太陽光を吸収し電子と正孔
の光キャリアが生成し、該光キャリアをｐｎ接合部の内
部電界に依りドリフトさせ、外部に取り出すものであ
る。2. Description of the Related Art Photovoltaic devices, which are photoelectric conversion devices for converting sunlight into electric energy, have been widely applied as power sources for small electric power for consumer use such as calculators and wristwatches. It is drawing attention as a technology that can be put to practical use as a so-called fossil fuel substitute electric power. A photovoltaic element is a technique that uses the photovoltaic power of a pn junction of a semiconductor. A semiconductor such as silicon absorbs sunlight to generate photocarriers of electrons and holes, and the photocarriers are generated inside the pn junction. It is made to drift by an electric field and taken out.
【０００３】この様な光起電力素子の作成方法として
は、ほぼ半導体プロセスを用いることにより行われる。
具体的には、ＣＺ法などの結晶成長法によりｐ型、ある
いはｎ型に価電子制御したシリコンの単結晶を作成し、
該単結晶をスライスして約３００μｍの厚みのシリコン
ウエハーを作る。さらに前記ウエハーの導電型と反対の
導電型となるように価電子制御剤を拡散などの適当な手
段により、異種の導電型の層を形成することでｐｎ接合
を作るものである。As a method for producing such a photovoltaic element, a semiconductor process is generally used.
Specifically, a p-type or n-type valence electron controlled silicon single crystal is formed by a crystal growth method such as the CZ method,
The single crystal is sliced to make a silicon wafer having a thickness of about 300 μm. Further, a pn junction is formed by forming a layer of a different conductivity type by an appropriate means such as diffusion of a valence electron controlling agent so as to have a conductivity type opposite to the conductivity type of the wafer.
【０００４】ところで、信頼性や、変換効率の観点か
ら、現在、主に実用化されている光起電力素子には、単
結晶シリコンが使われているが、上述のように光起電力
素子作成は半導体プロセスを用いるため生産コストは高
いものとなっている。By the way, from the viewpoint of reliability and conversion efficiency, single crystal silicon is used for the photovoltaic element that is mainly put into practical use at present, but as described above, the photovoltaic element is manufactured. Since the semiconductor process is used, the production cost is high.
【０００５】単結晶シリコン光起電力素子の他の欠点
は、単結晶シリコンは間接遷移であるため光吸収係数が
小さく、単結晶の光起電力素子は入射太陽光を吸収する
ために少なくとも５０μｍの厚さにしなければならない
ことや、バンドギャップが約１．１ｅＶであり光起電力
素子として好適な１．５ｅＶよりも狭いため長波長成分
を有効に利用できないことである。また、仮に、多結晶
シリコンを用いて生産コストを下げたとしても、間接遷
移の問題は残り、光起電力素子の厚さを減らすことはで
きない。さらに多結晶シリコンには粒界その他の問題を
合わせ持っている。Another drawback of the single crystal silicon photovoltaic device is that the single crystal silicon has a small optical absorption coefficient because it is an indirect transition, and the single crystal photovoltaic device has a light absorption coefficient of at least 50 μm in order to absorb incident sunlight. It is necessary to make the thickness and it is not possible to effectively use the long wavelength component because the band gap is about 1.1 eV and is narrower than 1.5 eV which is suitable as a photovoltaic element. Even if the production cost is reduced by using polycrystalline silicon, the problem of indirect transition remains and the thickness of the photovoltaic element cannot be reduced. Polycrystalline silicon also has grain boundaries and other problems.
【０００６】さらに、結晶質であるがために面積の大き
なウエハーは製造できず大面積化が困難であり、大きな
電力を取り出す場合には単位素子を直列化あるいは、並
列化するための配線を行なわなければならないことや、
屋外で使用する際に光起電力素子を様々な気象条件によ
りもたらされる機械的損傷から保護するため、高価な実
装が必要になることなどから、単位発電量に対する生産
コストが既存の発電方法に比べて割高になってしまうと
いう問題がある。このような事情から光起電力素子の電
力用としての実用化を進めるに当たって、低コスト化及
び大面積化が重要な技術的課題であり、様々な検討がな
されている。Further, since it is crystalline, a wafer having a large area cannot be manufactured, and it is difficult to increase the area. When taking out a large amount of electric power, wiring for serializing or parallelizing the unit elements is performed. What you have to do,
Since the photovoltaic element is protected from mechanical damage caused by various weather conditions when it is used outdoors, expensive mounting is required. There is a problem that it becomes expensive. Under such circumstances, in advancing the practical use of the photovoltaic element for electric power, cost reduction and large area are important technical subjects, and various studies have been made.
【０００７】コストの安い材料、変換効率の高い材料な
どの材料の探求が行なわれてきたが、このような光起電
力素子の材料としては、非晶質シリコン、非晶質シリコ
ンゲルマニウム、非晶質炭化珪素などのテトラヘドラル
系の非晶質半導体や、ＣｄＳ，Ｃｕ2ＳなどのＩＩ−Ｖ
Ｉ族やＧａＡｓ，ＧａＡｌＡｓなどのＩＩＩ−Ｖ族の化
合物半導体等が挙げられる。とりわけ、非晶質半導体を
光起電力発生層に用いた薄膜光起電力素子は、単結晶光
起電力素子に比較して大面積の膜が作成できることや、
膜厚が薄くて済むこと、任意の基板材料に堆積できるこ
となどの長所があり有望視されている。Materials such as inexpensive materials and materials having high conversion efficiency have been sought, but as materials for such photovoltaic elements, amorphous silicon, amorphous silicon germanium, and amorphous material are used. Tetrahedral amorphous semiconductors such as porous silicon carbide and II-V such as CdS and Cu 2 S
Examples thereof include group I and III-V group compound semiconductors such as GaAs and GaAlAs. In particular, the thin film photovoltaic device using the amorphous semiconductor in the photovoltaic generation layer is capable of forming a film having a large area as compared with the single crystal photovoltaic device,
It is expected to be promising because it has advantages such as thin film thickness and deposition on any substrate material.
【０００８】しかしながら、上記非晶質半導体を用いた
光起電力素子を電力用素子として実用化するためには、
光電変換効率の向上と信頼性の向上が検討課題となって
いる。However, in order to put the photovoltaic element using the above amorphous semiconductor into practical use as a power element,
Improvement of photoelectric conversion efficiency and improvement of reliability are issues to be considered.
【０００９】非晶質半導体を用いた光起電力素子の光電
変換効率の向上の手段としては、さまざまな方法が有る
が、例えばｐｉｎ型の半導体接合を用いた光起電力素子
の場合、光電変換効率を向上させるためには、光起電力
素子を構成するｐ型半導体層、ｉ型半導体層、ｎ型半導
体層、透明電極、裏面電極それぞれの層の特性を向上さ
せる必要が有る。There are various methods for improving the photoelectric conversion efficiency of a photovoltaic element using an amorphous semiconductor. For example, in the case of a photovoltaic element using a pin type semiconductor junction, photoelectric conversion is performed. In order to improve the efficiency, it is necessary to improve the characteristics of the p-type semiconductor layer, the i-type semiconductor layer, the n-type semiconductor layer, the transparent electrode, and the back electrode that form the photovoltaic element.
【００１０】また、光起電力素子の変換効率を向上させ
る他の方法として単位素子構造の光起電力素子を複数積
層するいわゆるスタックセルを用いることが米国特許
２，９４９，４９８号明細書に開示されている。このス
タックセルにはｐｎ接合結晶半導体が用いられたが、そ
の思想は非晶質あるいは結晶質いずれにも共通するもの
であり、太陽光スペクトルを、異なるバンドギャップの
光起電力素子により効率よく吸収させ、開放電圧
（ＶOC）を増大させる事により発電効率を向上させるも
のであった。Further, as another method for improving the conversion efficiency of a photovoltaic element, it is disclosed in US Pat. No. 2,949,498 that a so-called stack cell in which a plurality of photovoltaic elements having a unit element structure are laminated is used. Has been done. A pn-junction crystal semiconductor was used for this stack cell, but the idea is common to both amorphous and crystalline, and the solar light spectrum is efficiently absorbed by photovoltaic devices with different band gaps. Then, the power generation efficiency is improved by increasing the open circuit voltage (V OC ).
【００１１】スタックセルは、異なるバンドギャップの
素子を積層し太陽光線のスペクトルの各部分を効率よく
吸収することにより変換効率を向上させるものであり積
層する素子の光入射側に位置するいわゆるトップ層のバ
ンドギャップよりも該トップ層の下に位置するいわゆる
ボトム層のバンドギャップが狭くなる様に設計される。
これに対して浜川ら（Y.Hamakawa, H.Okamoto, and Y.N
itta “Applied Physics Letters” 35(1979), P.187）
は同じバンドギャップの非晶質シリコンを光起電力素子
間に絶縁層を持たない形で多重積層し素子全体の開放電
圧（ＶOC）を増加させるいわゆるカスケード型電池を報
告している。この方法では同じバンドギャップの非晶質
シリコン材料から作られる単位素子を積層する方法であ
る。The stack cell is intended to improve the conversion efficiency by stacking elements having different band gaps and efficiently absorbing each part of the spectrum of the solar rays. The so-called top layer located on the light incident side of the stacked elements. The band gap of the so-called bottom layer located below the top layer is designed to be narrower than the band gap of the above.
In contrast, Hamakawa, H.Okamoto, and YN
itta “Applied Physics Letters” 35 (1979), P.187)
Reported a so-called cascade type battery in which amorphous silicon having the same bandgap is multi-layered in a form having no insulating layer between photovoltaic elements to increase the open circuit voltage (V OC ) of the entire element. In this method, unit elements made of an amorphous silicon material having the same band gap are stacked.
【００１２】以上のような、スタックセルの場合も、単
層セル（シングルセル）の場合と同じく、光電変換効率
を向上させるためには、光起電力素子を構成するｐ型半
導体層、ｉ型半導体層、ｎ型半導体層、透明電極、裏面
電極それぞれの層の特性を向上させる必要がある。In the case of the stack cell as described above, as in the case of the single-layer cell (single cell), in order to improve the photoelectric conversion efficiency, the p-type semiconductor layer forming the photovoltaic element, the i-type It is necessary to improve the characteristics of the semiconductor layer, the n-type semiconductor layer, the transparent electrode, and the back electrode.
【００１３】例えば、ｉ型半導体層の場合、シングルセ
ル、スタックセルの用途に応じて所望のバンドギャップ
を有する必要があり、ギャップ内準位（局在準位）をで
きるだけ減少させ、光キャリアの走行性を向上させるこ
とが重要である。For example, in the case of an i-type semiconductor layer, it is necessary to have a desired band gap depending on the use of a single cell or a stack cell, the level in the gap (localized level) is reduced as much as possible, and It is important to improve drivability.
【００１４】また、このようなｉ型半導体層の膜質の本
質的な向上以外の方法でも光起電力素子特性の向上が検
討されている。その一例としてｐ型半導体及び／または
ｎ型半導体とｉ型半導体層との接合界面に於てバンド幅
の傾斜を持たせるいわゆるバッファ層を用いる方法が米
国特許４，２５４，４２９号明細書、米国特許４，３７
７，７２３号明細書に開示されている。該バッファ層の
目的は非晶質シリコンによって作成されるｐ型半導体ま
たはｎ型半導体と非晶質シリコンゲルマニウムで作成さ
れるｉ型半導体との接合界面には、格子定数の違いによ
り多数の準位が生成されるため接合界面に非晶質シリコ
ンを用いることにより準位を無くして接合を良くしキャ
リアの走行性を損なわないようにして開放電圧（ＶOC）
を向上させることにある。Further, improvement of the characteristics of the photovoltaic device has been studied by a method other than the essential improvement of the film quality of the i-type semiconductor layer. As one example thereof, a method using a so-called buffer layer having a band slope at a junction interface between a p-type semiconductor and / or an n-type semiconductor and an i-type semiconductor layer is disclosed in US Pat. No. 4,254,429, US Pat. Patent 4,37
No. 7,723. The purpose of the buffer layer is to have a large number of levels at the junction interface between a p-type semiconductor or an n-type semiconductor made of amorphous silicon and an i-type semiconductor made of amorphous silicon germanium due to the difference in lattice constant. Since amorphous silicon is used for the junction interface, the level is eliminated, the junction is improved, the carrier traveling property is not impaired, and the open circuit voltage (V OC )
To improve.
【００１５】さらに、他の方法として、例えば、ｉ型半
導体層として、非晶質シリコンゲルマニウムを用い、シ
リコンとゲルマニウムの組成比を変化させることにより
イントリンジック層中に組成の分布を設け特性を向上さ
せる、いわゆる、傾斜層を設ける方法が開示されてい
る。例えば、米国特許４，８１６，０８２号に依れば、
光入射側の第１の価電子制御された半導体層に接する部
分のｉ層のバンドギャップを広くし、中央部に向かうに
従い徐々にバンドギャップを狭くし、さらに、第２の価
電子制御された半導体層に向かうに従い徐々にバンドギ
ャップを広くしていく方法が開示されている。該方法に
依れば、光により発生したキャリアは、内部電界の働き
により、効率良く分離でき光電変換効率が向上する。Further, as another method, for example, amorphous silicon germanium is used as the i-type semiconductor layer, and the composition ratio is provided in the intrinsic layer by changing the composition ratio of silicon and germanium to obtain characteristics. A method of improving, so-called, providing a graded layer is disclosed. For example, according to US Pat. No. 4,816,082,
The bandgap of the i layer in the portion in contact with the first valence-controlled semiconductor layer on the light incident side was widened, the bandgap was gradually narrowed toward the center, and the second valence-controlled A method is disclosed in which the band gap is gradually widened toward the semiconductor layer. According to this method, the carriers generated by light can be efficiently separated by the action of the internal electric field, and the photoelectric conversion efficiency is improved.
【００１６】さらに、非晶質シリコンや非晶質シリコン
ゲルマニウムをｉ型半導体層として用いる場合、わずか
にｎ型になっていることが多いため、ｉ層にわずかにｐ
型の価電子制御剤を混入させて、正孔の走行性を向上さ
せることも検討されている。Further, when amorphous silicon or amorphous silicon germanium is used as the i-type semiconductor layer, it is often slightly n-type, and therefore, the p-layer is slightly p-typed in the i-layer.
It has also been studied to improve the mobility of holes by incorporating a positive valence electron control agent.
【００１７】また、ｐ型半導体層やｎ型半導体層などの
いわゆるドーピング層については、まず、活性化したア
クセプターあるいはドナーの密度が高く、活性化エネル
ギーが小さいことが要求される。それによって、ｐｉｎ
接合を形成したときの拡散電位（ビルトインポテンシャ
ル）が大きくなり、光起電力素子の開放電圧（ＶOC）が
大きくなって、光電変換効率が向上する。Regarding so-called doping layers such as p-type semiconductor layers and n-type semiconductor layers, first, it is required that the density of activated acceptors or donors is high and the activation energy is low. Thereby, pin
The diffusion potential (built-in potential) when the junction is formed is increased, the open circuit voltage (V OC ) of the photovoltaic element is increased, and the photoelectric conversion efficiency is improved.
【００１８】次に、ドーピング層は基本的に光電流の発
生に寄与しないため、光電流を発生させるｉ型半導体層
への光入射を極力妨げないことが要求される。そこで、
ドーピング層による光吸収を少なくするため、光学的バ
ンドギャップを広くすることと、ドーピング層の膜厚を
薄くすることが重要である。Next, since the doping layer basically does not contribute to the generation of photocurrent, it is required to prevent light from entering the i-type semiconductor layer that generates photocurrent as much as possible. Therefore,
In order to reduce light absorption by the doping layer, it is important to widen the optical band gap and reduce the thickness of the doping layer.
【００１９】また、ドーピング層とｉ型半導体層で、ホ
モあるいはヘテロのｐｉｎ接合が形成され、接合界面に
おける界面準位が少ないことが要求される。Further, it is required that a homo or hetero pin junction is formed between the doping layer and the i-type semiconductor layer and the interface state at the junction interface is small.
【００２０】以上のような、特性を備えたドーピング層
の材料として例えば、Ｓｉ，ＳｉＣ，ＳｉＮ，ＳｉＯ等
のＩＶ族半導体合金材料が挙げられ、非晶質あるいは微
結晶の形態のものが研究されてきた。中でも、吸収係数
の小さいことから、光学的バンドギャップの大きいＩＶ
族半導体合金材料が、また吸収係数が小さく活性化エネ
ルギーが小さいことから、微結晶あるいは多結晶の半導
体材料が好適であると考えられてきた。Examples of the material of the doping layer having the above characteristics include Group IV semiconductor alloy materials such as Si, SiC, SiN, and SiO. Amorphous or microcrystalline forms have been studied. Came. Among them, IV having a large optical band gap because of its small absorption coefficient
It has been considered that a microcrystalline or polycrystalline semiconductor material is suitable because the group semiconductor semiconductor alloy material has a small absorption coefficient and a small activation energy.
【００２１】しかしながら、そのような材料をドーピン
グ層に用いれば、必然的にｉ型半導体層とドーピング層
の組成や格子定数の違いが大きくなり、ｉ型半導体層と
ドーピング層の接合界面に発生する界面準位も増加す
る。さらに、界面準位を減少させるためにｉ型半導体層
とドーピング層の間に設けられるバッファー層の形成も
困難になる。すなわち、バッファー層は、ｉ型半導体層
とドーピング層の組成や格子定数の違いをなだらかに接
続させるため、バッファー層自体の中で、組成や格子定
数をなだらかに変化させることが望ましいが、ｉ型半導
体層とドーピング層の組成や格子定数の違いが大きくな
るほど、バッファー層自体の膜質が悪化し易いからであ
る。膜質の悪いバッファー層では、光起電力素子の開放
電圧（ＶOC）あるいはフィルファクター（Ｆ.Ｆ.）を向
上させることは望めない。However, when such a material is used for the doping layer, the difference in composition and lattice constant between the i-type semiconductor layer and the doping layer is inevitably large, and the difference occurs in the junction interface between the i-type semiconductor layer and the doping layer. The interface state also increases. Further, it is difficult to form the buffer layer provided between the i-type semiconductor layer and the doping layer to reduce the interface state. That is, in the buffer layer, it is desirable to gently change the composition and the lattice constant in the buffer layer itself in order to smoothly connect the difference in the composition and the lattice constant between the i-type semiconductor layer and the doping layer. This is because the film quality of the buffer layer itself tends to deteriorate as the difference in composition and lattice constant between the semiconductor layer and the doping layer increases. In the buffer layer having a poor film quality, it is not possible to improve the open circuit voltage (V OC ) or fill factor (FF) of the photovoltaic element.
【００２２】[0022]
【発明が解決しようとする課題】本発明は、上述した問
題点を解決するために、新しいバッファー層の構造及び
形成方法を導入することによって、実用に適した低コス
トで、信頼性が高く、かつ、光電変換効率の高い光起電
力素子及びその製造方法を提供することを目的とする。In order to solve the above-mentioned problems, the present invention introduces a new buffer layer structure and formation method, which is suitable for practical use at low cost and high in reliability. Moreover, it is an object of the present invention to provide a photovoltaic element having high photoelectric conversion efficiency and a method for manufacturing the same.
【００２３】[0023]
【課題を解決するための手段】本発明者は、バッファー
層の構造及び形成方法鋭意検討した結果、以下の構成か
らなるバッファー層を有する光起電力素子及びその製造
方法において、大きな開放電圧（ＶOC）と高い光電変換
効率が得られることを見いだした。The present inventor has conducted extensive studies as to the structure and forming method of a buffer layer, and as a result, in a photovoltaic element having a buffer layer having the following constitution and a method for manufacturing the same, a large open circuit voltage (V OC ) and high photoelectric conversion efficiency can be obtained.
【００２４】すなわち、本発明の光起電力素子の製造方
法は、ｐ型半導体層及びｎ型半導体層からなる２つのド
ーピング層が、ｉ型半導体層を介して積層されたｐｉｎ
型の半導体接合をなす構造体を有し、かつ、少なくとも
前記ｉ型半導体層の上に位置する前記ドーピング層Ｄの
結晶形態が非単結晶である光起電力素子の製造方法にお
いて、前記ｉ型半導体層と前記ドーピング層Ｄの間にバ
ッファー層Ｂを設け、前記バッファー層Ｂのバンドギャ
ップを拡大する元素をγとしたとき、前記ｉ型半導体層
に引き続いて前記バッファー層Ｂを形成した後、前記ド
ーピング層Ｄを形成する前に、前記バッファー層Ｂの表
面を前記γを含むプラズマに曝すことを特徴とする。That is, according to the method for manufacturing a photovoltaic element of the present invention, a pin in which two doping layers including a p-type semiconductor layer and an n-type semiconductor layer are laminated with an i-type semiconductor layer interposed therebetween.
A semiconductor device having a type semiconductor junction, and the doping layer D located on at least the i-type semiconductor layer has a non-single-crystal crystal form. When a buffer layer B is provided between the semiconductor layer and the doping layer D, and γ is an element that widens the band gap of the buffer layer B, after forming the buffer layer B subsequent to the i-type semiconductor layer, Before the formation of the doping layer D, the surface of the buffer layer B is exposed to the plasma containing γ.
【００２５】本発明の第１の光起電力素子は、ｐ型半導
体層及びｎ型半導体層からなる２つのドーピング層が、
ｉ型半導体層を介して積層されたｐｉｎ型の半導体接合
をなす構造体を有し、かつ、少なくとも前記ｉ型半導体
層の上に位置する前記ドーピング層Ｄの結晶形態が非単
結晶である光起電力素子において、前記バッファー層Ｂ
のバンドギャップを拡大する元素をγとしたとき、前記
ドーピング層Ｄのうち少なくとも１つの層が、請求項１
に記載の光起電力素子の製造方法によって形成されたこ
とを特徴とする。In the first photovoltaic element of the present invention, two doping layers composed of a p-type semiconductor layer and an n-type semiconductor layer,
Light having a structure that forms a pin-type semiconductor junction stacked via an i-type semiconductor layer, and in which at least the doping layer D located on the i-type semiconductor layer has a non-single crystal crystal form In the electromotive element, the buffer layer B
Wherein at least one layer of the doping layers D is defined as γ is an element that widens the band gap of
It is formed by the method for manufacturing a photovoltaic element described in 1.
【００２６】本発明の第２の光起電力素子は、ｐ型半導
体層及びｎ型半導体層からなる２つのドーピング層が、
ｉ型半導体層を介して積層されたｐｉｎ型の半導体接合
を２回以上積層した構造体を有するスタックセル型の光
起電力素子において、前記バッファー層Ｂのバンドギャ
ップを拡大する元素をγとしたとき、前記ドーピング層
Ｄのうち少なくとも１つの層が、請求項１に記載の光起
電力素子の製造方法によって形成されたことを特徴とす
る。In the second photovoltaic element of the present invention, two doping layers composed of a p-type semiconductor layer and an n-type semiconductor layer are provided.
In a stack cell type photovoltaic device having a structure in which pin type semiconductor junctions laminated via an i type semiconductor layer are laminated two or more times, γ is an element that widens the band gap of the buffer layer B. At this time, at least one layer of the doping layers D is formed by the method for manufacturing a photovoltaic element according to claim 1.
【００２７】上述したバッファー層Ｂのうち少なくとも
１つの層は、膜厚方向にわたって、前記αの組成比が分
布していることを特徴とする。また、上述したバッファ
ー層Ｄのうち少なくとも１つの層は、膜厚方向にわたっ
て、一部が微結晶化又は多結晶化していることを特徴と
する。At least one of the above-mentioned buffer layers B is characterized in that the composition ratio of α is distributed in the film thickness direction. Further, at least one of the above-mentioned buffer layers D is characterized in that a part thereof is microcrystallized or polycrystallized in the film thickness direction.
【００２８】[0028]
（請求項１）請求項１に係る発明によれば、ｐ型半導体
層及びｎ型半導体層からなる２つのドーピング層が、ｉ
型半導体層を介して積層されたｐｉｎ型の半導体接合を
なす構造体を有し、かつ、少なくとも前記ｉ型半導体層
の上に位置する前記ドーピング層Ｄの結晶形態が非単結
晶である光起電力素子の製造方法において、前記ｉ型半
導体層と前記ドーピング層Ｄの間にバッファー層Ｂを設
け、前記バッファー層Ｂのバンドギャップを拡大する元
素をγとしたとき、前記ｉ型半導体層に引き続いて前記
バッファー層Ｂを形成した後、前記ドーピング層Ｄを形
成する前に、前記バッファー層Ｂの表面を前記γを含む
プラズマに曝すことを特徴とすることによって、前記ド
ーピング層Ｄの光学的バンドギャップを増大させること
ができた。また、大面積にわたって均一にバッファー層
を形成することができた。(Claim 1) According to the invention of claim 1, the two doping layers composed of the p-type semiconductor layer and the n-type semiconductor layer are i.
A photovoltaic device having a structure forming a pin-type semiconductor junction laminated via a type semiconductor layer, and having a crystalline form of the doping layer D located at least on the i-type semiconductor layer is non-single crystal. In the method of manufacturing a power element, when a buffer layer B is provided between the i-type semiconductor layer and the doping layer D, and an element that widens the bandgap of the buffer layer B is γ, the i-type semiconductor layer is continuously connected. After the buffer layer B is formed by the above-mentioned method and before the doping layer D is formed, the surface of the buffer layer B is exposed to the plasma containing γ. The gap could be increased. Moreover, the buffer layer could be formed uniformly over a large area.
【００２９】（請求項２）請求項２に係る発明によれ
ば、ｐ型半導体層及びｎ型半導体層からなる２つのドー
ピング層が、ｉ型半導体層を介して積層されたｐｉｎ型
の半導体接合をなす構造体を有し、かつ、少なくとも前
記ｉ型半導体層の上に位置する前記ドーピング層Ｄの結
晶形態が非単結晶である光起電力素子において、前記ｉ
型半導体層と前記ドーピング層Ｄの間にバッファー層Ｂ
を設け、前記バッファー層Ｂのバンドギャップを拡大す
る元素をγとしたとき、前記バッファー層Ｂのうち少な
くとも１つの層が、請求項１に記載の光起電力素子の製
造方法によって形成されたことによって、前記ｉ型半導
体層と前記ドーピング層Ｄの組成や格子定数の違いを緩
和し、前記ｉ型半導体層と前記ドーピング層Ｄの間の界
面準位を低減したため、光起電力素子のビルトインポテ
ンシャルが増大して、光起電力素子の開放電圧（ＶOC）
とフィルファクター（Ｆ.Ｆ.）が増大し、光電変換効率
が向上した。(Claim 2) According to the invention of claim 2, a pin-type semiconductor junction in which two doping layers including a p-type semiconductor layer and an n-type semiconductor layer are laminated with an i-type semiconductor layer interposed therebetween. And a crystal structure of the doping layer D located on at least the i-type semiconductor layer is a non-single crystal,
A buffer layer B between the semiconductor layer and the doping layer D.
And at least one layer of the buffer layer B is formed by the method for manufacturing a photovoltaic element according to claim 1, wherein γ is an element that expands the bandgap of the buffer layer B. By reducing the difference in composition and lattice constant between the i-type semiconductor layer and the doping layer D, and reducing the interface state between the i-type semiconductor layer and the doping layer D, the built-in potential of the photovoltaic device. The open circuit voltage (V OC ) of the photovoltaic element
And the fill factor (FF) was increased, and the photoelectric conversion efficiency was improved.
【００３０】（請求項３）請求項３に係る発明によれ
ば、ｐ型半導体層及びｎ型半導体層からなる２つのドー
ピング層が、ｉ型半導体層を介して積層されたｐｉｎ型
の半導体接合を２回以上積層した構造体を有するスタッ
クセル型の光起電力素子において、前記ｉ型半導体層と
前記ドーピング層Ｄの間にバッファー層Ｂを設け、前記
バッファー層Ｂのバンドギャップを拡大する元素をγと
したとき、前記バッファー層Ｂのうち少なくとも１つの
層が、請求項１に記載の光起電力素子の製造方法によっ
て形成されたことによって、前記ｉ型半導体層と前記ド
ーピング層Ｄの組成や格子定数の違いを緩和し、前記ｉ
型半導体層と前記ドーピング層Ｄの間の界面準位を低減
したため、その部分のｐｉｎ接合のビルトインポテンシ
ャルが増大して、スタック型の光起電力素子全体の開放
電圧（ＶOC）とフィルファクター（Ｆ.Ｆ.）が増大し、
光電変換効率が向上した。(Claim 3) According to the invention of claim 3, a pin-type semiconductor junction in which two doping layers composed of a p-type semiconductor layer and an n-type semiconductor layer are laminated via an i-type semiconductor layer In a stack cell type photovoltaic device having a structure in which the above are stacked two or more times, a buffer layer B is provided between the i-type semiconductor layer and the doping layer D, and an element that widens the band gap of the buffer layer B. Is defined as γ, at least one layer of the buffer layer B is formed by the method for manufacturing a photovoltaic element according to claim 1, so that the composition of the i-type semiconductor layer and the doping layer D is And the difference in lattice constant are alleviated,
Since the interface state between the type semiconductor layer and the doping layer D is reduced, the built-in potential of the pin junction at that portion is increased, and the open-circuit voltage (V OC ) and fill factor (V OC ) of the entire stack type photovoltaic element are increased. FF) increases,
The photoelectric conversion efficiency is improved.
【００３１】（請求項４）請求項４に係る発明によれ
ば、前記バッファー層Ｂのうち少なくとも１つの層が、
膜厚方向にわたって、前記γの組成比が分布しているた
め、光起電力素子のビルトインポテンシャルがさらに増
大して、光起電力素子の開放電圧（ＶOC）とフィルファ
クター（Ｆ.Ｆ.）が増大し、光電変換効率がさらに向上
した。(Claim 4) According to the invention of claim 4, at least one of the buffer layers B is
Since the composition ratio of γ is distributed over the film thickness direction, the built-in potential of the photovoltaic element is further increased, and the open-circuit voltage (V OC ) and fill factor (FF) of the photovoltaic element are increased. And the photoelectric conversion efficiency was further improved.
【００３２】（請求項５）請求項５に係る発明によれ
ば、前記バッファー層Ｂのうち少なくとも１つの層が、
膜厚方向にわたって、一部が微結晶化又は多結晶化して
いるため、光起電力素子のビルトインポテンシャルがさ
らに増大して、光起電力素子の開放電圧（Ｖ OC）とフィ
ルファクター（Ｆ.Ｆ.）が増大し、光電変換効率がさら
に向上した。(Claim 5) According to the invention of claim 5,
For example, at least one of the buffer layers B is
Partially crystallized or polycrystallized in the film thickness direction
Therefore, the built-in potential of the photovoltaic element is
To the open circuit voltage (V OC) And
Photoelectric conversion efficiency is further increased by increasing the factor (F.F.).
Improved.
【００３３】上述した作用の詳細なメカニズムはまだ明
らかになっていないが、以下のようなことが考えられ
る。Although the detailed mechanism of the above operation has not been clarified yet, the following may be considered.
【００３４】まず、ｉ型半導体層とドーピング層の間に
バッファー層を設け、ｉ型半導体層に引き続いて該バッ
ファー層を形成した後、ドーピング層を形成する前に、
バッファー層の表面をバッファー層のバンドギャップを
拡大する元素を含むプラズマにさらすことによって、バ
ッファー層の膜質をほとんど低下させることなくバッフ
ァー層にバンドギャップを拡大する元素が注入され、光
学的バンドギャップが増大する。First, a buffer layer is provided between the i-type semiconductor layer and the doping layer, the buffer layer is formed subsequently to the i-type semiconductor layer, and before the doping layer is formed.
By exposing the surface of the buffer layer to plasma containing an element that expands the bandgap of the buffer layer, the element that expands the bandgap is injected into the buffer layer with almost no deterioration of the film quality of the buffer layer, and the optical bandgap is increased. Increase.
【００３５】この方法によれば、バッファー層を堆積す
る時に、原料ガスとしてバッファー層のバンドギャップ
を拡大する元素を含むガスを混合ガスの一部として用い
て分解することにより光学的バンドギャップの広いバッ
ファー層を堆積する場合に比ベて、同じ光学的バンドギ
ャップで、膜質の良いバッファー層を形成することがで
きた。これは、以下のような理由に依ると思われる。According to this method, when the buffer layer is deposited, a gas containing an element that expands the bandgap of the buffer layer is used as a source gas as a part of the mixed gas to decompose the gas, thereby widening the optical bandgap. Compared with the case of depositing a buffer layer, a buffer layer with good film quality could be formed with the same optical bandgap. This seems to be due to the following reasons.
【００３６】すなわち、所望の光学的バンドギャップを
持つバッファー層を堆積によって形成する場合、一般に
光学的バンドギャップを広げるほど、膜質が悪くなる。
すなわち、局在準位が増大し、テイルステイトも増大し
て、電子と正孔の移動度と寿命が減少して、バッファー
層において電子と正孔が再結合する確率が高くなる。こ
のようなバッファー層では、光起電力素子のビルトイン
ポテンシャルを増大させることはできない。That is, when a buffer layer having a desired optical band gap is formed by deposition, generally, the wider the optical band gap, the worse the film quality.
That is, the localized level increases, the tail state also increases, the mobility and lifetime of electrons and holes decrease, and the probability that electrons and holes recombine in the buffer layer increases. With such a buffer layer, the built-in potential of the photovoltaic element cannot be increased.
【００３７】この問題は、ひとつには、バッファー層を
堆積する時の原料ガスとして、バッファー層の主たる構
成元素を含む原料ガスとバンドギャップを拡大する元素
を含む原料ガスの混合ガスを用いなければならないこと
にあると考えられる。一般にこれら２種類の原料ガスの
同じエネルギーに対する分解効率は異なるので、バンド
ギャップを拡大する元素が膜中で偏析し易い、あるいは
バンドギャップを拡大する元素の付近に欠陥ができ易い
という原因が考えられる。従来、この課題を解決するた
めに、バッファー層の材料ガスの種類を検討したり、材
料ガスの分解方法を工夫した成膜方法が検討されたりし
てきたが、製造コストや制御性あるいはバッファー層の
下地の層に対するダメージの点で問題があった。One of the problems is that a source gas containing a main constituent element of the buffer layer and a source gas containing an element that widens the band gap must be used as the source gas for depositing the buffer layer. It seems that there is something that does not happen. In general, the decomposition efficiencies of these two kinds of source gases for the same energy are different, and it is considered that the elements that widen the band gap are likely to segregate in the film, or defects are likely to occur near the elements that widen the band gap. . Conventionally, in order to solve this problem, the type of material gas of the buffer layer has been studied, and the film forming method devised by decomposing the material gas has been studied.However, the manufacturing cost, controllability, or buffer layer There was a problem in terms of damage to the underlying layer.
【００３８】これに対し、本発明のバッファー層の形成
方法によれば、バッファー層を堆積した後にバッファー
層のバンドギャップを拡大する元素が注入されるので、
堆積の時は、導電率が高く、局在準位およびテイルステ
イトの少ない薄膜のできる最適な堆積条件で堆積すれば
良い。その後、バンドギャップを拡大する元素をプラズ
マ処理によってバッファー層に注入するのであるが、こ
のような、グロー放電ブラズマによるバンドギャップを
拡大する元素の注入は、結晶シリコン等に用いられてい
る従来のイオン注入とは全く異なり、加速されたイオン
によって被処理層がダメージを受けるということはな
い。従来のイオン注入は、イオンをビーム状にして加速
するものであり、イオンのエネルギーが高いのに対し、
グロー放電プラズマによる注入は、注入される物質のエ
ネルギーが低く、被処理層の表面から極浅い領域までの
みに注入されるからである。On the other hand, according to the method for forming the buffer layer of the present invention, since the element for expanding the band gap of the buffer layer is injected after the buffer layer is deposited,
At the time of deposition, the deposition may be performed under the optimal deposition conditions that can form a thin film having high conductivity and a small localized level and tail state. After that, the element for expanding the band gap is injected into the buffer layer by the plasma treatment. The injection of the element for expanding the band gap by glow discharge plasma as described above is performed by conventional ions used for crystalline silicon and the like. Unlike implantation, accelerated ions do not damage the layer to be treated. Conventional ion implantation is to accelerate ions in a beam shape, and the energy of ions is high, whereas
This is because the energy of the injected substance is low and the injection by glow discharge plasma is performed only from the surface of the layer to be processed to an extremely shallow region.
【００３９】また、堆積の場合のように２種類の原料ガ
スを同じエネルギーで分散するわけではないので、最適
なプラズマ処理条件を探し易くバンドギャップを拡大す
る元素が膜中で偏析することが少ない。ゆえに、バッフ
ァー層の膜質を損なうことなく、局在準位およびテイル
ステイトが少なくかつ光学的バンドギャップの大きいバ
ッファー層を形成することができる。Further, unlike the case of deposition, the two kinds of source gases are not dispersed with the same energy, so that it is easy to find the optimum plasma processing condition and the element that widens the band gap is less likely to segregate in the film. . Therefore, it is possible to form a buffer layer having a small localized level and a low tail state and a large optical band gap without deteriorating the film quality of the buffer layer.
【００４０】したがって、光学的バンドギャップの大き
なドーピング層に対応するために、バッファー層の光学
的ハンドギャップを広げても、良好な膜質を維持して電
子と正孔の走行性を維持しつつ、ｉ型半導体層とドーピ
ング層の間の界面準位が低減して、光起電力素子のビル
トインポテンシャルが増大し、光起電力素子の開放電圧
（ＶOC）とフィルファクター（Ｆ.Ｆ.）が増大したと考
えられる。Therefore, in order to deal with a doped layer having a large optical band gap, even if the optical hand gap of the buffer layer is widened, good film quality is maintained and electron and hole mobility are maintained, The interface level between the i-type semiconductor layer and the doping layer is reduced, the built-in potential of the photovoltaic element is increased, and the open circuit voltage (V OC ) and fill factor (FF) of the photovoltaic element are increased. It is considered to have increased.
【００４１】また、前述の２種類の原料ガスを分解し
て、バッファー層を大面積にわたって均一に堆積するに
は、堆積装置に工夫が必要であるが、本発明によれば、
バッファー層の光学的バンドギャップを拡大する元素を
あとから注入するため大面積にわたって均一なバッファ
ー層が容易にできる。また、バッファー層の光学的バン
ドギャップを拡大する元素を注入する深さの微妙な制御
も容易である。Further, in order to decompose the above-mentioned two kinds of source gases and uniformly deposit the buffer layer over a large area, it is necessary to devise a depositing device, but according to the present invention,
Since an element that expands the optical band gap of the buffer layer is injected later, a uniform buffer layer can be easily formed over a large area. In addition, it is easy to finely control the depth at which the element that expands the optical band gap of the buffer layer is injected.
【００４２】また、堆積によって、光学的バンドギャッ
プの大きなバッファー層を形成する場合、イオンのエネ
ルギーが大きい条件が必要となって、バッファー層の下
地の層すなわちｉ型半導体層にダメージを与えてしまう
ことがあったが、本発明の場合は、光学的バンドギャッ
プの大きなバッファー層を形成する場合も、堆積すると
きにはイオンのエネルギーが大きい条件を必要としない
ので、バッファー層のｉ型半導体層にダメージを与える
ことはない。Further, when a buffer layer having a large optical band gap is formed by deposition, a condition that the energy of ions is large is required, and the underlying layer of the buffer layer, that is, the i-type semiconductor layer is damaged. However, in the case of the present invention, even when a buffer layer having a large optical band gap is formed, the condition that the ion energy is large is not required at the time of deposition, so that the i-type semiconductor layer of the buffer layer is damaged. Never give.
【００４３】さらに、本発明によれば、バッファー層の
光学的バンドギャップを拡大する元素を注入する深さの
微妙な制御が容易であるので、混合ガスの流量を変化さ
せて堆積する従来の方法よりも容易かつ精密に、バッフ
ァー層の膜厚方向にわたって、バンドギャップを拡大す
る元素の組成比を変化させ、バッファー層のバンドギャ
ップを膜厚方向に変化させることができる。例えば、バ
ッファー層のドーピング層近傍のバンドギャップを特に
大きくした場合、バッファー層のバンドギャップが膜厚
方向に均一な場合と比べて、ドーピング層とｉ型半導体
層の間のバンドギャップがなだらかにつながるため、界
面準位がより少なくなり、光起電力素子のビルトインポ
テンシャルが大きくなったと考えられる。また、バッフ
ァー層のバンドギャップの傾斜によって、フォトキャリ
アの逆拡散が少なくなって、光起電力素子の開放電圧
（ＶOC）とフィルファクター（Ｆ.Ｆ.）が増大したと考
えられる。Furthermore, according to the present invention, since the depth for injecting the element that expands the optical band gap of the buffer layer can be easily controlled delicately, the conventional method of depositing by changing the flow rate of the mixed gas. The bandgap of the buffer layer can be changed in the film thickness direction more easily and precisely by changing the composition ratio of the element that expands the bandgap in the film thickness direction of the buffer layer. For example, when the bandgap of the buffer layer in the vicinity of the doping layer is made particularly large, the bandgap between the doping layer and the i-type semiconductor layer becomes gentler than when the bandgap of the buffer layer is uniform in the film thickness direction. Therefore, it is considered that the interface states became smaller and the built-in potential of the photovoltaic element increased. It is also considered that due to the inclination of the bandgap of the buffer layer, the reverse diffusion of photocarriers was reduced, and the open circuit voltage (V OC ) and fill factor (FF) of the photovoltaic element were increased.
【００４４】さらに、本発明によれば、バッファー層の
バンドギャップを拡大する元素を注入するプラズマ処理
の条件を調整することによって、堆積した非晶質のバッ
ファー層の表面近傍を、微結晶化あるいは多結晶化する
ことができる。Furthermore, according to the present invention, the vicinity of the surface of the deposited amorphous buffer layer is crystallized or crystallized by adjusting the conditions of the plasma treatment for injecting the element for expanding the band gap of the buffer layer. It can be polycrystallized.
【００４５】例えば、ドーピング層が微結晶材料で形成
されている場合、堆積した非晶質のバッファー層の表面
近傍を、微結晶化あるいは多結晶化することにより、微
結晶あるいは多結晶材料と非晶質材料が接することによ
って生じる界面準位が低減され、光起電力素子のビルト
インポテンシャルが増大して、開放電圧（ＶOC）とフィ
ルファクター（Ｆ.Ｆ.）が向上した。For example, in the case where the doping layer is formed of a microcrystalline material, the vicinity of the surface of the deposited amorphous buffer layer is crystallized or polycrystallized so that it is not separated from the microcrystalline or polycrystalline material. The interface state generated by the contact of the crystalline material is reduced, the built-in potential of the photovoltaic element is increased, and the open circuit voltage (V OC ) and the fill factor (FF) are improved.
【００４６】これは、一般に微結晶あるいは多結晶半導
体からなるドーピング層と非晶質半導体からなるｉ型半
導体層が接することによってｐ／ｉ界面あるいはｎ／ｉ
界面が形成される場合、ｐ／ｉ界面あるいはｎ／ｉ界面
に界面準位が生じると考えられるが、上述の場合、微結
晶あるいは多結晶半導体からなるバッファー層と非晶質
半導体からなるｉ型半導体の間に、非晶質半導体から微
結晶あるいは多結晶半導体に変化するバッファー層が存
在するので、ドーピング層からｉ型半導体層まで結晶化
度がなだらかに変化し、微結晶あるいは多結晶半導体と
非晶質半導体が接することによって生じる界面準位が大
幅に低減されたと考えられる。This is because a doping layer made of a microcrystalline or polycrystalline semiconductor and an i-type semiconductor layer made of an amorphous semiconductor are generally in contact with each other to form a p / i interface or an n / i interface.
When an interface is formed, it is considered that an interface state is generated at the p / i interface or the n / i interface. In the above case, the buffer layer made of a microcrystalline or polycrystalline semiconductor and the i-type made of an amorphous semiconductor are used. Since a buffer layer that changes from an amorphous semiconductor to a microcrystalline or polycrystalline semiconductor exists between semiconductors, the crystallinity changes gently from the doping layer to the i-type semiconductor layer, and the crystallinity changes from a microcrystalline or polycrystalline semiconductor. It is considered that the interface state caused by the contact with the amorphous semiconductor was significantly reduced.
【００４７】[0047]
（光起電力素子の構成）本発明の光起電力素子の構成と
しては、図１に示したシングルセル型、及び、図２に示
したスタックセル型の２種類が挙げられる。以下では、
各図面を参照して、本発明の光起電力素子の構成とその
製造方法を説明する。(Structure of Photovoltaic Element) As the structure of the photovoltaic element of the present invention, there are two types, that is, the single cell type shown in FIG. 1 and the stack cell type shown in FIG. Below,
The configuration of the photovoltaic element of the present invention and the method for manufacturing the same will be described with reference to the drawings.
【００４８】図１は、本発明に係るシングルセル型の光
起電力素子を示した概略断面図の一例である。ただし、
本発明は図１の構成の光起電力素子に限られるものでは
ない。図１において、１０１は基板、１０２は裏面電
極、１０３はｎ型半導体層、１０４はｉ型半導体層、１
０５はｐ型半導体層、１０６は透明電極、１０７は集電
電極、１０８はバッファー層、１０９は本発明の特徴で
あるバッファー層である。また、図１はｐ型半導体層側
から光入射する構成であるが、ｎ型半導体層側から光入
射する構成の光起電力素子の場合は、１０３がｐ型半導
体層、１０５がｎ型半導体層となる。さらに、図１は基
板と逆側から光を入射する構成であるが、基板側から光
を入射する構成の光起電力素子では、透明電極と裏面電
極の位置が逆になり１０２が透明電極、１０３がｐ型半
導体層、１０５がｎ型半導体層、１０６が裏面電極とな
ることもある。FIG. 1 is an example of a schematic sectional view showing a single cell type photovoltaic element according to the present invention. However,
The present invention is not limited to the photovoltaic device configured as shown in FIG. In FIG. 1, 101 is a substrate, 102 is a back electrode, 103 is an n-type semiconductor layer, 104 is an i-type semiconductor layer, 1
Reference numeral 05 is a p-type semiconductor layer, 106 is a transparent electrode, 107 is a collecting electrode, 108 is a buffer layer, and 109 is a buffer layer which is a feature of the present invention. Further, although FIG. 1 shows a structure in which light is incident from the p-type semiconductor layer side, in the case of a photovoltaic element having a structure in which light is incident from the n-type semiconductor layer side, 103 is a p-type semiconductor layer and 105 is an n-type semiconductor. Become a layer. Further, although FIG. 1 shows a structure in which light is incident from the side opposite to the substrate, in a photovoltaic element having a structure in which light is incident from the substrate side, the positions of the transparent electrode and the back surface electrode are reversed, and 102 is a transparent electrode, In some cases, 103 is a p-type semiconductor layer, 105 is an n-type semiconductor layer, and 106 is a back electrode.
【００４９】図２は、本発明に係るスタックセル型の光
起電力素子を示した概略断面図の一例である。ただし、
本発明は図２の構成の光起電力素子に限られるものでは
ない。図２のスタックセル型の光起電力素子は、３つの
ｐｉｎ接合が積層された構造をしており、２１６は光入
射側から数えて第１のｐｉｎ接合、２１５は第２のｐｉ
ｎ接合、２１４は第３のｐｉｎ接合である。これら３つ
のｐｉｎ接合は、基板２０１上に形成された、裏面電極
２０２上に積層されたものであり、３つのｐｉｎ接合の
最上部に、透明電極２１２と集電電極２１３が形成され
て、スタック型の光起電力素子を形成している。FIG. 2 is an example of a schematic sectional view showing a stack cell type photovoltaic element according to the present invention. However,
The present invention is not limited to the photovoltaic device having the configuration of FIG. The stack cell type photovoltaic element of FIG. 2 has a structure in which three pin junctions are stacked. 216 is a first pin junction counted from the light incident side and 215 is a second pin junction.
An n-junction, 214 is a third pin-junction. These three pin junctions are formed on the back surface electrode 202 formed on the substrate 201, and the transparent electrode 212 and the current collecting electrode 213 are formed on the top of the three pin junctions to form a stack. Forming a photovoltaic element of the mold.
【００５０】そして、それぞれのｐｉｎ接合は、ｎ型半
導体層２０３、２０６、２０９、ｉ型半導体層２０４、
２０７、２１０、ｐ型半導体層２０５、２０８、２１１
から成る。また、２５１、２５２はバッファー層、２６
１、２６２、２６３は本発明の特徴であるバッファー層
である。また、図１の光起電力素子と同様に光の入射方
向によって、ドーピング層や電極の配置が入れ替わるこ
ともある。Each of the pin junctions has an n-type semiconductor layer 203, 206, 209, an i-type semiconductor layer 204,
207, 210, p-type semiconductor layers 205, 208, 211
Consists of Further, 251, 252 are buffer layers, 26
1, 262 and 263 are buffer layers which are the features of the present invention. Further, as in the case of the photovoltaic element of FIG. 1, the arrangement of the doping layers and electrodes may be switched depending on the incident direction of light.
【００５１】以下では、上述した本発明の光起電力素子
を構成する各層について、形成する順に詳しく説明す
る。The layers constituting the photovoltaic element of the present invention described above will be described in detail below in the order of formation.
【００５２】（基板）本発明における基板は、その表面
上に、膜厚が約１μｍの薄膜からなる半導体層１０３〜
１０５、２０３〜２１１を堆積するために用いられる。
このような基板１０１、２０１としては、結晶形態（単
結晶質又は非単結晶質）、電気的な性質（導電性又は絶
縁性）及び光学的な性質（透光性又は非透光性）は問わ
ない。しかしながら、変形及び歪みが少なく、かつ、所
望の強度を有するものが好ましい。(Substrate) The substrate of the present invention has a semiconductor layer 103 to a thin film having a thickness of about 1 μm formed on the surface thereof.
Used to deposit 105, 203-211.
Such substrates 101 and 201 have a crystalline form (single crystalline or non-single crystalline), an electrical property (conductive or insulating), and an optical property (translucent or non-translucent). It doesn't matter. However, it is preferable that there is little deformation and distortion and that the desired strength is obtained.
【００５３】基板の材料としては、例えば、Ｆｅ，Ｎ
ｉ，Ｃｒ，Ａｌ，Ｍｏ，Ａｕ，Ｎｂ，Ｔａ，Ｖ，Ｔｉ，
Ｐｔ，Ｐｂ等の金属またはこれらの合金、例えば真鍮、
ステンレス鋼等の薄板及びその複合体、及びポリエステ
ル、ポリエチレン、ポリカーボネート、セルロースアセ
テート、ポリプロピレン、ポリ塩化ビニル、ポリ塩化ビ
ニリデン、ポリスチレン、ポリアミド、ポリイミド、エ
ポキシ等の耐熱性合成樹脂のフィルムまたはシート又は
これらとガラスファイバー、カーボンファイバー、ホウ
素ファイバー、金属繊維等との複合体、及びこれらの金
属の薄板、樹脂シート等の表面に異種材質の金属薄膜及
び／またはＳｉＯ2，Ｓｉ3Ｎ4，Ａｌ2Ｏ3，ＡｌＮ等の
絶縁性薄膜をスパッタ法、蒸着法、鍍金法等により表面
コーティング処理を行ったものおよび、ガラス、セラミ
ックスなどが挙げられる。As the material of the substrate, for example, Fe, N
i, Cr, Al, Mo, Au, Nb, Ta, V, Ti,
Metals such as Pt and Pb or alloys thereof, such as brass,
Thin plates such as stainless steel and composites thereof, and films or sheets of heat resistant synthetic resin such as polyester, polyethylene, polycarbonate, cellulose acetate, polypropylene, polyvinyl chloride, polyvinylidene chloride, polystyrene, polyamide, polyimide and epoxy, or these Composites with glass fibers, carbon fibers, boron fibers, metal fibers, etc., and thin metal films of these metals, and / or thin metal films of different materials on the surface and / or SiO 2 , Si 3 N 4 , Al 2 O 3 , AlN or the like, which is subjected to surface coating treatment by a sputtering method, a vapor deposition method, a plating method, or the like, and glass, ceramics and the like.
【００５４】基板が金属等の電気導電性である場合には
直接電流取り出し用の電極としても良いし、合成樹脂等
の電気絶縁性である場合には堆積膜の形成される側の表
面にＡｌ，Ａｇ，Ｐｔ，Ａｕ，Ｎｉ，Ｔｉ，Ｍｏ，Ｗ，
Ｆｅ，Ｖ，Ｃｒ，Ｃｕ，ステンレス，真鍮，ニクロム，
ＳｎＯ2，Ｉｎ2Ｏ3，ＺｎＯ，ＩＴＯ等のいわゆる金属
単体又は合金、及び透明導電性酸化物（ＴＣＯ）を鍍
金、蒸着、スパッタ等の方法であらかじめ表面処理を行
って電流取り出し用の電極を形成しておくことが望まし
い。When the substrate is electrically conductive such as metal, it may be used as an electrode for direct current extraction, and when it is electrically insulating such as synthetic resin, Al is formed on the surface on which the deposited film is formed. , Ag, Pt, Au, Ni, Ti, Mo, W,
Fe, V, Cr, Cu, stainless steel, brass, nichrome,
A so-called simple metal or alloy such as SnO 2 , In 2 O 3 , ZnO, and ITO, and a transparent conductive oxide (TCO) are surface-treated in advance by a method such as plating, vapor deposition, and sputtering to form an electrode for current extraction. It is desirable to form it.
【００５５】勿論、基板が金属等の電気導電性のもので
あっても、長波長光の基板表面上での反射率を向上させ
たり、基板材質と堆積膜との間での構成元素の相互拡散
を防止する等の目的で異種の金属層等を前記基板上の堆
積膜が形成される側に設けても良い。また、前記基板が
比較的透明であって、該基板の側から光入射を行う層構
成の光起電力素子とする場合には前記透明導電性酸化物
や金属薄膜等の導電性薄膜をあらかじめ堆積形成してお
くことが望ましい。Of course, even if the substrate is an electrically conductive one such as metal, the reflectance of long-wavelength light on the substrate surface is improved, and the mutual exchange of constituent elements between the substrate material and the deposited film. A different metal layer or the like may be provided on the side where the deposited film is formed on the substrate for the purpose of preventing diffusion. Further, when the substrate is relatively transparent and a photovoltaic element having a layer structure in which light enters from the side of the substrate is used, a conductive thin film such as the transparent conductive oxide or a metal thin film is previously deposited. It is desirable to form it.
【００５６】また、前記基板の表面性としてはいわゆる
平滑面であっても、微小の凹凸面であっても良い。微小
の凹凸面とする場合にはその凹凸形状は球状、円錐状、
角錐状等であって、かつその最大高さ（Ｒmax）が好ま
しくは０．０５μｍ乃至２μｍとすることにより、該表
面での光反射が乱反射となり、該表面での反射光の光路
長の増大をもたらす。The surface property of the substrate may be a so-called smooth surface or a minute uneven surface. When making a fine uneven surface, the uneven shape is spherical, conical,
When the shape is pyramidal and the maximum height (R max ) is preferably 0.05 μm to 2 μm, the light reflection on the surface becomes irregular reflection, and the optical path length of the reflected light on the surface increases. Bring
【００５７】基板の形状は、用途により平滑表面あるい
は凸凹表面の板状、長尺ベルト状、円筒状等であること
ができ、その厚さは、所望通りの光起電力素子を形成し
得るように適宜決定するが、光起電力素子として可撓性
が要求されるされる場合、または基板の側より光入射が
なされる場合には、基板としての機能が充分発揮される
範囲内で可能な限り薄くすることが出来る。しかしなが
ら、基板の製造上及び取扱い上、機械的強度等の点か
ら、通常は、１０μｍ以上とされる。The shape of the substrate may be a plate shape having a smooth surface or an uneven surface, a long belt shape, a cylindrical shape or the like depending on the application, and the thickness thereof is such that a desired photovoltaic element can be formed. However, when flexibility is required as the photovoltaic element or when light is incident from the substrate side, it is possible within the range where the function as the substrate is sufficiently exerted. It can be made as thin as possible. However, the thickness is usually 10 μm or more from the viewpoint of manufacturing and handling of the substrate, mechanical strength and the like.
【００５８】（裏面電極、光反射層）本発明における裏
面電極１０２、２０２は、光入射方向に対し半導体層の
裏面に配される電極である。したがって、図１の１０２
の位置かあるいは、基板１０１が透光性で、基板の方向
から光を入射させる場合には、１０６の位置に配置され
る。(Backside Electrode, Light Reflecting Layer) The backside electrodes 102 and 202 in the present invention are electrodes arranged on the backside of the semiconductor layer in the light incident direction. Therefore, in FIG.
Or when the substrate 101 is translucent and light is incident from the direction of the substrate, it is arranged at the position 106.
【００５９】裏面電極の材料としては、例えば、金、
銀、銅、アルミニウム、ニッケル、鉄、クロム、モリブ
デン、タングステン、チタン、コバルト、タンタル、ニ
オブ、ジルコニウム等の金属またはステンレス等の合金
が挙げられる。なかでもアルミニウム、銅、銀、金など
の反射率の高い金属が特に好ましい。反射率の高い金属
を用いる場合には、裏面電極に半導体層で吸収しきれな
かった光を再び半導体層に反射する光反射層の役割を兼
ねさせる事ができる。The material of the back electrode is, for example, gold,
Examples include metals such as silver, copper, aluminum, nickel, iron, chromium, molybdenum, tungsten, titanium, cobalt, tantalum, niobium, and zirconium, and alloys such as stainless steel. Among these, metals with high reflectance such as aluminum, copper, silver and gold are particularly preferable. In the case of using a metal having a high reflectance, the back electrode can also serve as a light reflecting layer for reflecting light that could not be absorbed by the semiconductor layer again to the semiconductor layer.
【００６０】また裏面電極の形状は平坦であっても良い
が、光を散乱する凹凸形状を有する事がより好ましい。
光を散乱する凹凸形状を有する事によって、半導体層で
吸収しきれなかった長波長光を散乱させて半導体層内で
の光路長を延ばし、光起電力素子の長波長感度を向上さ
せて短絡電流を増大させ、光電変換効率を向上させるこ
とができる。光を散乱する凹凸形状は、凹凸の山と谷の
高さの差がＲmaxで０．２μｍから２．０μｍであるこ
とが望ましい。The back electrode may have a flat shape, but it is more preferable that it has an uneven shape for scattering light.
By having an uneven shape that scatters light, it scatters long-wavelength light that could not be absorbed by the semiconductor layer, extends the optical path length in the semiconductor layer, improves the long-wavelength sensitivity of the photovoltaic element, and increases the short-circuit current. And the photoelectric conversion efficiency can be improved. As for the uneven shape for scattering light, it is desirable that the difference in height between the peak and the valley of the unevenness is 0.2 μm to 2.0 μm in R max .
【００６１】ただし基板が裏面電極を兼ねる場合には、
裏面電極の形成を必要としない場合もある。However, when the substrate also serves as the back electrode,
In some cases, it is not necessary to form the back electrode.
【００６２】また、裏面電極の形成には、蒸着法、スパ
ッタ法、メッキ法、印刷法などが用いられる。また裏面
電極を光を散乱する凹凸形状に形成する場合には、形成
した金属あるいは合金の膜をドライエッチングするかあ
るいはウエットエッチングするかあるいはサンドブラス
トするかあるいは加熱すること等によって形成される。
また基板を加熱しながら前述の金属あるいは合金を蒸着
することにより光を散乱する凹凸形状を形成することも
できる。For forming the back electrode, a vapor deposition method, a sputtering method, a plating method, a printing method or the like is used. When the back electrode is formed to have an uneven shape that scatters light, the formed metal or alloy film is formed by dry etching, wet etching, sandblasting, heating, or the like.
In addition, the above-mentioned metal or alloy can be deposited while heating the substrate to form an uneven shape for scattering light.
【００６３】また、裏面電極１０２とｎ型半導体層１０
３との間に、図中には示されていないが、導電性酸化亜
鉛等の拡散防止層を設けても良い。該拡散防止層の効果
としては裏面電極１０２を構成する金属元素がｎ型半導
体層中へ拡散するのを防止するのみならず、若干の抵抗
値をもたせることで半導体層を挟んで設けられた裏面電
極１０２と透明電極１０６との間にピンホール等の欠陥
で発生するショートを防止すること、及び薄膜による多
重干渉を発生させ入射された光を光起電力素子内に閉じ
込める等の効果を挙げることができる。The back electrode 102 and the n-type semiconductor layer 10 are also provided.
Although not shown in the figure, a diffusion barrier layer made of conductive zinc oxide or the like may be provided between the layer 3 and the layer 3. The effect of the diffusion prevention layer is not only to prevent the metal element forming the back surface electrode 102 from diffusing into the n-type semiconductor layer, but also to provide a slight resistance value so that the back surface provided with the semiconductor layer sandwiched therebetween. To prevent a short circuit caused by a defect such as a pinhole between the electrode 102 and the transparent electrode 106, and to produce multiple interference by a thin film to confine incident light in a photovoltaic element. You can
【００６４】（半導体層）本発明における半導体層の材
料としては、例えば、Ｓｉ，Ｃ，Ｇｅ等のＩＶ族元素を
用いたもの、あるいはＳｉＧｅ，ＳｉＣ，ＳｉＳｎ等の
ＩＶ族合金を用いたものが用いられる。(Semiconductor Layer) As the material of the semiconductor layer in the present invention, for example, one using a group IV element such as Si, C, Ge or one using a group IV alloy such as SiGe, SiC, SiSn is used. Used.
【００６５】また、以上の半導体材料の中で、本発明の
光起電力装置に特に好適に用いられる半導体材料として
は、例えば、ａ−Ｓｉ：Ｈ（水素化非晶質シリコンの略
記），ａ−Ｓｉ：Ｆ，ａ−Ｓｉ：Ｈ：Ｆ，ａ−ＳｉＧ
ｅ：Ｈ，ａ−ＳｉＧｅ：Ｆ，ａ−ＳｉＧｅ：Ｈ：Ｆ，ａ
−ＳｉＣ：Ｈ，ａ−ＳｉＣ：Ｆ，ａ−ＳｉＣ：Ｈ：Ｆ等
のＩＶ族及びＩＶ族合金系非晶質半導体材料が挙げられ
る。Among the above-mentioned semiconductor materials, as the semiconductor material particularly preferably used in the photovoltaic device of the present invention, for example, a-Si: H (abbreviation of hydrogenated amorphous silicon), a -Si: F, a-Si: H: F, a-SiG
e: H, a-SiGe: F, a-SiGe: H: F, a
-SiC: H, a-SiC: F, a-SiC: H: F group IV and group IV alloy-based amorphous semiconductor materials.
【００６６】また、半導体層は価電子制御及び禁制帯幅
制御を行うことができる。具体的には、半導体層を形成
する際に価電子制御剤又は禁制帯幅制御剤となる元素を
含む原料化合物を単独で、又は前記堆積膜形成用原料ガ
ス又は前記希釈ガスに混合して成膜空間内に導入してや
れば良い。The semiconductor layer can perform valence electron control and forbidden band width control. Specifically, a raw material compound containing an element that serves as a valence electron control agent or a band gap control agent when forming a semiconductor layer is formed alone or mixed with the deposited film forming raw material gas or the dilution gas. It may be introduced into the membrane space.
【００６７】また、半導体層は、価電子制御によって、
少なくともその一部が、ｐ型およびｎ型にドーピングさ
れ、少なくとも１組のｐｉｎ接合を形成する。そして、
ｐｉｎ接合を複数積層することにより、いわゆるスタッ
クセルの構成になる。The semiconductor layer is controlled by valence electrons.
At least a portion thereof is p-type and n-type doped to form at least one set of pin junctions. And
By stacking a plurality of pin junctions, a so-called stack cell configuration is obtained.
【００６８】また、半導体層の形成方法としては、マイ
クロ波プラズマＣＶＤ法、ＲＦプラズマＣＶＤ法、光Ｃ
ＶＤ法、熱ＣＶＤ法、ＭＯＣＶＤ法などの各種ＣＶＤ法
によって、あるいはＥＢ蒸着、ＭＢＥ，イオンプレーテ
ィング、イオンビーム法等の各種蒸着法、スパッタ法、
スプレー法、印刷法などによって、形成される。工業的
に採用されている方法としては、原料ガスをプラズマで
分解し、基板状に堆積させるプラズマＣＶＤ法が好んで
用いられる。また、反応装置としては、バッチ式の装置
や連続成膜装置などが所望に応じて使用できる。As a method of forming a semiconductor layer, a microwave plasma CVD method, an RF plasma CVD method,
By various CVD methods such as VD method, thermal CVD method, MOCVD method, or various evaporation methods such as EB evaporation, MBE, ion plating, ion beam method, sputtering method,
It is formed by a spray method, a printing method, or the like. As a method adopted industrially, a plasma CVD method in which a raw material gas is decomposed by plasma and deposited on a substrate is preferably used. Further, as the reaction device, a batch type device, a continuous film forming device, or the like can be used as desired.
【００６９】以下では、本発明の光起電力装置に特に好
適なＩＶ族及びＩＶ族合金系非晶質半導体材料を用いた
半導体層について、さらに詳しく述べる。In the following, a semiconductor layer made of a group IV and group IV alloy-based amorphous semiconductor material particularly suitable for the photovoltaic device of the present invention will be described in more detail.
【００７０】（１）ｉ型半導体層（真性半導体層） 特にＩＶ族及びＩＶ族合金系非晶質半導体材料を用いた
光起電力素子に於いて、ｐｉｎ接合に用いるｉ型層は照
射光に対してキャリアを発生輸送する重要な層である。
ｉ型層としては、僅かにｐ型、僅かにｎ型の層も使用す
ることができる。(1) i-Type Semiconductor Layer (Intrinsic Semiconductor Layer) In particular, in a photovoltaic device using a group IV or group IV alloy-based amorphous semiconductor material, the i-type layer used for the pin junction is On the other hand, it is an important layer for generating and transporting carriers.
As the i-type layer, slightly p-type and slightly n-type layers can also be used.
【００７１】ＩＶ族及びＩＶ族合金系非晶質半導体材料
には、上述のごとく、水素原子（Ｈ，Ｄ）またはハロゲ
ン原子（Ｘ）が含有され、これが重要な働きを持つ。As described above, the group IV and group IV alloy-based amorphous semiconductor materials contain hydrogen atoms (H, D) or halogen atoms (X), which have an important function.
【００７２】ｉ型層に含有される水素原子（Ｈ，Ｄ）ま
たはハロゲン原子（Ｘ）は、ｉ型層の未結合手（ダング
リングボンド）を補償する働きをし、ｉ型層でのキャリ
アの移動度と寿命の積を向上させるものである。またｐ
型層／ｉ型層、ｎ型層／ｉ型層の各界面の界面準位を補
償する働きをし、光起電力素子の光起電力、光電流そし
て光応答性を向上させる効果のあるものである。Hydrogen atoms (H, D) or halogen atoms (X) contained in the i-type layer act to compensate dangling bonds of the i-type layer, and carriers in the i-type layer. It improves the product of the mobility and the life of the. Also p
It has a function of compensating the interface state of each interface of the mold layer / i-type layer and the n-type layer / i-type layer, and has an effect of improving the photovoltaic power, the photocurrent, and the photoresponsiveness of the photovoltaic element. It is.
【００７３】ｉ型層に含有される水素原子または／及び
ハロゲン原子は１〜４０ａｔ％が最適な含有量として挙
げられる。特に、ｐ型層／ｉ型層、ｎ型層／ｉ型層の各
界面側で水素原子または／及びハロゲン原子の含有量が
多く分布しているものが好ましい分布形態として挙げら
れ、該界面近傍での水素原子または／及びハロゲン原子
の含有量はバルク内の含有量の１．１〜２倍の範囲が好
ましい範囲として挙げられる。さらにシリコン原子の含
有量に対応して水素原子または／及びハロゲン原子の含
有量が変化していることが好ましいものである。The optimum content of hydrogen atoms and / or halogen atoms contained in the i-type layer is 1 to 40 at%. In particular, those in which a large amount of hydrogen atoms and / or halogen atoms are distributed on each interface side of the p-type layer / i-type layer and the n-type layer / i-type layer are mentioned as preferred distribution modes. The content of hydrogen atoms and / or halogen atoms in the above is preferably in a range of 1.1 to 2 times the content in the bulk. Further, it is preferable that the content of hydrogen atoms and / or halogen atoms is changed in accordance with the content of silicon atoms.
【００７４】また、スタック型の光起電力素子において
は、光入射側に近いｐｉｎ接合のｉ型半導体層の材料と
しては、バンドギャップの広い材料、光入射側に遠いｐ
ｉｎ接合のｉ型半導体層の材料としては、バンドギャッ
プの狭い材料を用いることが望ましい。Further, in the stack type photovoltaic element, the material of the i-type semiconductor layer of the pin junction near the light incident side is a material having a wide bandgap, and the material far from the light incident side is p.
As a material for the in-junction i-type semiconductor layer, a material having a narrow band gap is preferably used.
【００７５】非晶質シリコン、非晶質シリコンゲルマニ
ウムは、ダングリングボンドを補償する元素によって、
ａ−Ｓｉ：Ｈ，ａ−Ｓｉ：Ｆ，ａ−Ｓｉ：Ｈ：Ｆ，ａ−
ＳｉＧｅ：Ｈ，ａ−ＳｉＧｅ：Ｆ，ａ−ＳｉＧｅ：Ｈ：
Ｆ等と表記される。Amorphous silicon and amorphous silicon germanium are formed by elements that compensate for dangling bonds.
a-Si: H, a-Si: F, a-Si: H: F, a-
SiGe: H, a-SiGe: F, a-SiGe: H:
It is written as F or the like.
【００７６】さらに、本発明の光起電力素子のに好適な
ｉ型半導体層の特性としては、水素原子の含有量
（ＣH）が１．０〜２５．０％、ＡＭ１．５、１００ｍ
Ｗ／ｃｍ2の疑似太陽光照射下の光電導度（σp）が１．
０×１０-7Ｓ／ｃｍ以上、暗電導度（σd）が１．０×
１０-9Ｓ／ｃｍ以下、コンスタントフォトカレントメソ
ッド（ＣＰＭ）によるアーバックエナジーが５５ｍｅＶ
以下、局在準位密度は１０17／ｃｍ3以下のものが好適
に用いられる。Further, as characteristics of the i-type semiconductor layer suitable for the photovoltaic element of the present invention, the hydrogen atom content (C H ) is 1.0 to 25.0%, AM 1.5, 100 m.
The photoelectric conductivity (σ p ) under simulated sunlight irradiation of W / cm 2 is 1.
0 × 10 −7 S / cm or more, dark conductivity (σ d ) is 1.0 ×
10 -9 S / cm or less, the Urbach energy by the constant photocurrent method (CPM) is 55 meV
Hereinafter, those having a localized level density of 10 17 / cm 3 or less are preferably used.
【００７７】（２）ｐ型半導体層またはｎ型半導体層
（ドーピング層） 本発明におけるｐ型半導体層またはｎ型半導体層は、本
発明の光起電力装置を特徴づける層であり、また、その
特性を左右する重要な層である。(2) p-type semiconductor layer or n-type semiconductor layer (doping layer) The p-type semiconductor layer or the n-type semiconductor layer in the present invention is a layer which characterizes the photovoltaic device of the present invention, and It is an important layer that influences the characteristics.
【００７８】ｐ型半導体層またはｎ型半導体層の材料と
しては、非単結晶材料が好適に用いられる。本発明の非
単結晶材料とは、非晶質材料（ａ−と表示する）、微結
晶材料（μｃ−と表示する）、及び、多結晶材料（ｐｏ
ｌｙ−と表示する）を指す。As a material for the p-type semiconductor layer or the n-type semiconductor layer, a non-single crystal material is preferably used. The non-single-crystal material of the present invention means an amorphous material (denoted as a-), a microcrystalline material (denoted as μc-), and a polycrystalline material (po).
(displayed as ly-).
【００７９】非晶質材料（ａ−と表示する）あるいは微
結晶材料（μｃ−と表示する）としては、例えば、ａ−
Ｓｉ：Ｈ，ａ−Ｓｉ：ＨＸ，ａ−ＳｉＣ：Ｈ，ａ−Ｓｉ
Ｃ：ＨＸ，ａ−ＳｉＧｅ：Ｈ，ａ−ＳｉＧｅ：ＨＸ，ａ
−ＳｉＧｅＣ：Ｈ，ａ−ＳｉＧｅＣ：ＨＸ，ａ−Ｓｉ
Ｏ：Ｈ，ａ−ＳｉＯ：ＨＸ，ａ−ＳｉＮ：Ｈ，ａ−Ｓｉ
Ｎ：ＨＸ，ａ−ＳｉＯＮ：Ｈ，ａ−ＳｉＯＮ：ＨＸ，ａ
−ＳｉＯＣＮ：Ｈ，ａ−ＳｉＯＣＮ：ＨＸ，μｃ−Ｓ
ｉ：Ｈ，μｃ−Ｓｉ：ＨＸ，μｃ−ＳｉＣ：Ｈ，μｃ−
ＳｉＣ：ＨＸ，μｃ−ＳｉＯ：Ｈ，μｃ−ＳｉＯ：Ｈ
Ｘ，μｃ−ＳｉＮ：Ｈ，μｃ−ＳｉＮ：ＨＸ，μｃ−Ｓ
ｉＧｅＣ：Ｈ，μｃ−ＳｉＧｅＣ：ＨＸ，μｃ−ＳｉＯ
Ｎ：Ｈ，μｃ−ＳｉＯＮ：ＨＸ，μｃ−ＳｉＯＣＮ：
Ｈ，μｃ−ＳｉＯＣＮ：ＨＸ等にｐ型の価電子制御剤
（周期率表第ＩＩＩ族原子Ｂ，Ａｌ，Ｇａ，Ｉｎ，Ｔ
ｌ）やｎ型の価電子制御剤（周期率表第Ｖ族原子Ｐ，Ａ
ｓ，Ｓｂ，Ｂｉ）を高濃度に添加した材料が挙げられ
る。Examples of the amorphous material (denoted as a-) or the microcrystalline material (denoted as μc-) are, for example, a-
Si: H, a-Si: HX, a-SiC: H, a-Si
C: HX, a-SiGe: H, a-SiGe: HX, a
-SiGeC: H, a-SiGeC: HX, a-Si
O: H, a-SiO: HX, a-SiN: H, a-Si
N: HX, a-SiON: H, a-SiON: HX, a
-SiOCN: H, a-SiOCN: HX, μc-S
i: H, μc-Si: HX, μc-SiC: H, μc-
SiC: HX, μc-SiO: H, μc-SiO: H
X, μc-SiN: H, μc-SiN: HX, μc-S
iGeC: H, μc-SiGeC: HX, μc-SiO
N: H, μc-SiON: HX, μc-SiOCN:
H, μc-SiOCN: A p-type valence electron control agent for HX and the like (periodic table, group III atoms B, Al, Ga, In, T
l) and n-type valence electron control agents (periodic table, group V atoms P, A
Examples include a material to which s, Sb, Bi) is added at a high concentration.
【００８０】多結晶材料（ｐｏｌｙ−と表示する）とし
ては、例えば、ｐｏｌｙ−Ｓｉ：Ｈ，ｐｏｌｙ−Ｓｉ：
ＨＸ，ｐｏｌｙ−ＳｉＣ：Ｈ，ｐｏｌｙ−ＳｉＣ：Ｈ
Ｘ，ｐｏｌｙ−ＳｉＯ：Ｈ，ｐｏｌｙ−ＳｉＯ：ＨＸ，
ｐｏｌｙ−ＳｉＮ：Ｈ，ｐｏｌｙ−ＳｉＮ：ＨＸ，ｐｏ
ｌｙ−ＳｉＧｅＣ：Ｈ，ｐｏｌｙ−ＳｉＧｅＣ：ＨＸ，
ｐｏｌｙ−ＳｉＯＮ：Ｈ，ｐｏｌｙ−ＳｉＯＮ：ＨＸ，
ｐｏｌｙ−ＳｉＯＣＮ：Ｈ，ｐｏｌｙ−ＳｉＯＣＮ：Ｈ
Ｘ，ｐｏｌｙ−Ｓｉ，ｐｏｌｙ−ＳｉＣ，ｐｏｌｙ−Ｓ
ｉＯ，ｐｏｌｙ−ＳｉＮ等にｐ型の価電子制御剤（周期
率表第ＩＩＩ族原子Ｂ，Ａｌ，Ｇａ，Ｉｎ，Ｔｌ）やｎ
型の価電子制御剤（周期率表第Ｖ族原子Ｐ，Ａｓ，Ｓ
ｂ，Ｂｉ）を高濃度に添加した材料が挙げられる。Polycrystalline materials (indicated by poly-) include, for example, poly-Si: H, poly-Si:
HX, poly-SiC: H, poly-SiC: H
X, poly-SiO: H, poly-SiO: HX,
poly-SiN: H, poly-SiN: HX, po
ly-SiGeC: H, poly-SiGeC: HX,
poly-SiON: H, poly-SiON: HX,
poly-SiOCN: H, poly-SiOCN: H
X, poly-Si, poly-SiC, poly-S
A p-type valence electron control agent (group III atom B, Al, Ga, In, Tl of periodic table) or n in iO, poly-SiN, or the like.
Type valence electron control agent (Periodic table, Group V atoms P, As, S
b, Bi) at a high concentration.
【００８１】特に光入射側のｐ型層またはｎ型層には、
光吸収の少ない結晶性の半導体層か、バンドギャップの
広い非晶質半導体層が適している。Particularly, in the p-type layer or the n-type layer on the light incident side,
A crystalline semiconductor layer with little light absorption or an amorphous semiconductor layer with a wide band gap is suitable.
【００８２】ｐ型層への周期率表第ＩＩＩ族原子の添加
量およびｎ型層への周期率表第Ｖ族原子の添加量は０．
１〜５０ａｔ％が最適量として挙げられる。The amount of Group III atoms added to the p-type layer and the amount of Group V atoms added to the n-type layer were 0.
The optimal amount is 1 to 50 at%.
【００８３】またｐ型層またはｎ型層に含有される水素
原子（Ｈ，Ｄ）またはハロゲン原子はｐ型層またはｎ型
層の未結合手を補償する働きをし、ｐ型層またはｎ型層
のドーピング効率を向上させるものである。ｐ型層また
はｎ型層へ添加される水素原子またはハロゲン原子は
０．１〜４０ａｔ％が最適量として挙げられる。特にｐ
型層またはｎ型層が結晶性の場合、水素原子またはハロ
ゲン原子は０．１〜８ａｔ％が最適量として挙げられ
る。Hydrogen atoms (H, D) or halogen atoms contained in the p-type layer or the n-type layer serve to compensate dangling bonds in the p-type layer or the n-type layer, It improves the doping efficiency of the layer. The optimum amount of hydrogen atoms or halogen atoms added to the p-type layer or the n-type layer is 0.1 to 40 at%. Especially p
When the type layer or the n-type layer is crystalline, the optimal amount of hydrogen atom or halogen atom is 0.1 to 8 at%.
【００８４】さらにｐ型層／ｉ型層、ｎ型層／ｉ型層の
各界面側で水素原子または／及びハロゲン原子の含有量
が多く分布しているものが好ましい分布形態として挙げ
られ、該界面近傍での水素原子または／及びハロゲン原
子の含有量はバルク内の含有量の１．１〜２倍の範囲が
好ましい範囲として挙げられる。Further, a preferable distribution form is one in which the content of hydrogen atoms and / or halogen atoms is distributed in a large amount on each interface side of the p-type layer / i-type layer and the n-type layer / i-type layer. The content of hydrogen atoms and / or halogen atoms near the interface is preferably in the range of 1.1 to 2 times the content in the bulk.
【００８５】このようにｐ型層／ｉ型層、ｎ型層／ｉ型
層の各界面近傍で水素原子またはハロゲン原子の含有量
を多くすることによって該界面近傍の欠陥準位や機械的
歪を減少させることができ、本発明の光起電力素子の光
起電力や光電流を増加させることができる。As described above, by increasing the content of hydrogen atoms or halogen atoms in the vicinity of each interface of the p-type layer / i-type layer and the n-type layer / i-type layer, the defect level and mechanical strain near the interface are increased. Can be decreased, and the photovoltaic power and photocurrent of the photovoltaic device of the present invention can be increased.
【００８６】光起電力素子のｐ型層及びｎ型層の電気特
性としては活性化エネルギーが０．２ｅＶ以下のものが
好ましく、０．１ｅＶ以下のものが最適である。また非
抵抗としては１００Ωｃｍ以下が好ましく、１Ωｃｍ以
下が最適である。さらにｐ型層及びｎ型層の層厚は１〜
５０ｎｍが好ましく、３〜１０ｎｍが最適である。Regarding the electrical characteristics of the p-type layer and the n-type layer of the photovoltaic element, the activation energy is preferably 0.2 eV or less, and most preferably 0.1 eV or less. The non-resistance is preferably 100 Ωcm or less, and most preferably 1 Ωcm or less. Further, the layer thickness of the p-type layer and the n-type layer is 1 to
50 nm is preferred, and 3 to 10 nm is optimal.
【００８７】（３）バッファー層 バッファー層は本発明の特徴であり、ｉ型半導体層やド
ーピング層と同様に光起電力素子の特性を左右する重要
な層である。(3) Buffer layer The buffer layer is a feature of the present invention, and is an important layer that influences the characteristics of the photovoltaic element, like the i-type semiconductor layer and the doping layer.
【００８８】バッファー層は、ドーピング層とｉ型半導
体層の材料の組成や結晶度化が異なる場合に生じる界面
準位を低減し、光起電力素子のビルトインポテンシャル
を増大させ、開放電圧（ＶOC）を増大させる目的で、ｉ
型半導体層とドーピング層の間に挿入させる半導体層で
あり、実質的に真性（ｉ型）のものが用いられる。ま
た、ＩＩＩ族あるいはＶ族の元素を１％以下含む、わず
かｐ型、わずかｎ型の層も使用できるものである。The buffer layer reduces the interface state that occurs when the materials of the doping layer and the i-type semiconductor layer have different compositions and crystallinities, increases the built-in potential of the photovoltaic element, and increases the open circuit voltage (V OC ) For the purpose of increasing
A semiconductor layer inserted between the type semiconductor layer and the doping layer, and a substantially intrinsic (i-type) semiconductor layer is used. Further, a p-type or n-type layer containing 1% or less of a group III or group V element can also be used.
【００８９】本発明のバッファー層の材料としては、ｉ
型半導体層と同じ材料およびドーピング層と同じ材料が
用いられる。ｉ型半導体層の材料とドーピング層の材料
が異なる場合、バッファー層がその膜厚方向にわたっ
て、ｉ型半導体層の材料からドーピング層の材料に、組
成あるいは結晶化度を徐々に変化させることがある。The material for the buffer layer of the present invention is i
The same material as the type semiconductor layer and the same material as the doping layer are used. When the material of the i-type semiconductor layer and the material of the doping layer are different, the composition or crystallinity of the buffer layer may gradually change from the material of the i-type semiconductor layer to the material of the doping layer over the film thickness direction. .
【００９０】また、ｉ型半導体層あるいはドーピング層
と同様に、未結合手を補償する働きをする水素原子
（Ｈ，Ｄ）またはハロゲン原子を、０．１〜４０ａｔ％
含む。さらに、ｐ型層あるいはｎ型層との各界面側で水
素原子または／及びハロゲン原子の含有量が多く分布し
ているものが好ましい分布形態として挙げられ、該界面
近傍での水素原子または／及びハロゲン原子の含有量は
バルク内の含有量の１．１〜２倍の範囲が好ましい範囲
として挙げられる。このようにｐ型層／ｉ型層、ｎ型層
／ｉ型層の各界面近傍で、水素原子または／及びハロゲ
ン原子の含有量を多くすることによって該界面近傍の欠
陥準位や機械的歪を減少させることができる。In the same manner as the i-type semiconductor layer or the doping layer, 0.1-40 at% of hydrogen atoms (H, D) or halogen atoms which function to compensate dangling bonds are contained.
Including. Further, a preferable distribution form is one in which the content of hydrogen atoms and / or halogen atoms is largely distributed on the side of each interface with the p-type layer or the n-type layer. The preferable range of the halogen atom content is 1.1 to 2 times the content in the bulk. Thus, by increasing the content of hydrogen atoms and / or halogen atoms in the vicinity of each interface of the p-type layer / i-type layer and the n-type layer / i-type layer, the defect level and mechanical strain near the interface can be increased. Can be reduced.
【００９１】さらに、本発明のバッファー層の特性とし
ては、バンドギャップあるいは結晶化度によって異なる
が、ＡＭ１．５、１００ｍＷ／ｃｍ2の疑似太陽光照射
下の光電導度（σp）が１．０×１０-7Ｓ／ｃｍ以上、
コンスタントフォトカレントメソッド（ＣＰＭ）による
アーバックエナジーが７０ｍｅＶ以下、局在準位密度は
１０17／ｃｍ3以下のものが好適に用いられる。また、
バッファー層の膜厚もバンドギャップあるいは結晶化度
によって異なるが、１〜１００ｎｍが好ましく、５〜５
０ｎｍが最適である。Further, the characteristics of the buffer layer of the present invention differ depending on the band gap or crystallinity, but the photoconductivity (σ p ) under the irradiation of pseudo sunlight of AM 1.5 and 100 mW / cm 2 is 1. 0 × 10 -7 S / cm or more,
Urbach energy of 70 meV or less by the constant photocurrent method (CPM) and localized level density of 10 17 / cm 3 or less are preferably used. Also,
The thickness of the buffer layer also varies depending on the band gap or crystallinity, but is preferably 1 to 100 nm,
0 nm is optimal.
【００９２】さらに、本発明の特徴であるバッファー層
は、堆積した後バッファー層の表面をバッファー層のバ
ンドギャップを拡大する元素を含むプラズマにさらすこ
とによって形成される。プラズマ処理の方法については
後述する。バッファー層のバンドギャップを拡大する元
素としては、例えば、バッファー層の主たる構成元素が
Ｓｉである場合、Ｃ，Ｏ，Ｎ等が挙げられる。Further, the buffer layer, which is a feature of the present invention, is formed by exposing the surface of the buffer layer after deposition to plasma containing an element that widens the band gap of the buffer layer. The method of plasma treatment will be described later. Examples of the element that widens the bandgap of the buffer layer include C, O, and N when Si is the main constituent element of the buffer layer.
【００９３】また、バンドギャップを拡大する元素を含
むプラズマによる処理条件によって、本発明の特徴であ
るバッファー層が、その膜厚方向にわたって、バンドギ
ャップを拡大する元素の組成比を変化させたり、一部を
微結晶化あるいは多結晶化させることもできる。Further, the buffer layer, which is a feature of the present invention, changes the composition ratio of the element that widens the bandgap in the film thickness direction depending on the processing conditions of the plasma containing the element that widens the bandgap. The part may be microcrystallized or polycrystallized.
【００９４】（４）半導体層の形成方法 本発明の光起電力装置の半導体層として、好適なＩＶ族
及びＩＶ族合金系非晶質半導体層を形成するための好適
な製造方法としては、例えば、ＲＦプラズマＣＶＤ法又
はマイクロ波プラズマＣＶＤ法等からなる交流又は高周
波を用いたプラズマＣＶＤ法が挙げられる。(4) Method for forming semiconductor layer As a suitable manufacturing method for forming a group IV and group IV alloy-based amorphous semiconductor layer suitable as the semiconductor layer of the photovoltaic device of the present invention, for example, A plasma CVD method using an alternating current or a high frequency, such as an RF plasma CVD method or a microwave plasma CVD method, may be used.
【００９５】マイクロ波プラズマＣＶＤ法は、減圧状態
にできる堆積室（真空チャンバー）に原料ガス、希釈ガ
スなどの材料ガスを導入し、真空排気ポンプによって排
気しつつ、堆積室の内圧を一定にして、マイクロ波電源
によって発振されたマイクロ波を、導波管によって導
き、誘電体窓（アルミナセラミックス等）を介して前記
堆積室に導入して、材料ガスのプラズマを生起させて分
解し、堆積室内に配置された基板上に、所望の堆積膜を
形成する方法であり、広い堆積条件で光起電力装置に適
用可能な堆積膜を形成することができる。In the microwave plasma CVD method, a material gas such as a raw material gas and a diluent gas is introduced into a deposition chamber (vacuum chamber) which can be depressurized, and exhausted by a vacuum exhaust pump while keeping the internal pressure of the deposition chamber constant. , Microwaves oscillated by a microwave power source are guided by a waveguide and introduced into the deposition chamber through a dielectric window (alumina ceramics, etc.) to cause plasma of material gas to be decomposed and to be deposited in the deposition chamber. This is a method of forming a desired deposited film on the substrate arranged in the above, and the deposited film applicable to the photovoltaic device can be formed under a wide range of deposition conditions.
【００９６】本発明の光起電力装置用の半導体層を、マ
イクロ波プラズマＣＶＤ法で、堆積する場合、堆積室内
の基板温度は１００〜４５０℃、内圧は０．５〜３０ｍ
Ｔｏｒｒ、マイクロ波パワーは０．０１〜１Ｗ／ｃ
ｍ2、マイクロ波の周波数は０．１〜１０ＧＨｚが好ま
しい範囲として挙げられる。When the semiconductor layer for the photovoltaic device of the present invention is deposited by the microwave plasma CVD method, the substrate temperature in the deposition chamber is 100 to 450 ° C., and the internal pressure is 0.5 to 30 m.
Torr, microwave power is 0.01 to 1 W / c
The preferable range of m 2 and microwave frequency is 0.1 to 10 GHz.
【００９７】また、ＲＦプラズマＣＶＤ法で堆積する場
合、堆積室内の基板温度は１００〜３５０℃、内圧は
０．１〜１０Ｔｏｒｒ、ＲＦパワーは０．００１〜５．
０Ｗ／ｃｍ2、堆積速度は０．０１〜３ｎｍ／ｓｅｃが
好適な条件として挙げられる。When depositing by the RF plasma CVD method, the substrate temperature in the deposition chamber is 100 to 350 ° C., the internal pressure is 0.1 to 10 Torr, and the RF power is 0.001 to 5.
Suitable conditions are 0 W / cm 2 and a deposition rate of 0.01 to 3 nm / sec.
【００９８】本発明の光起電力装置に好適なＩＶ族及び
ＩＶ族合金系非晶質半導体層の堆積に適した原料ガスと
しては、シリコン原子を含有したガス化し得る化合物、
ゲルマニウム原子を含有したガス化し得る化合物、炭素
原子を含有したガス化し得る化合物窒素原子を含有した
ガス化し得る化合物、酸素原子を含有したガス化し得る
化合物等、及び該化合物の混合ガスを挙げることができ
る。As the source gas suitable for depositing the group IV and group IV alloy-based amorphous semiconductor layers suitable for the photovoltaic device of the present invention, a gasifiable compound containing silicon atoms,
Examples include a gasifiable compound containing a germanium atom, a gasifiable compound containing a carbon atom, a gasifiable compound containing a nitrogen atom, a gasifiable compound containing an oxygen atom, and a mixed gas of the compounds. it can.
【００９９】具体的にシリコン原子を含有するガス化し
得る化合物としては、鎖状または環状シラン化合物が用
いられ、具体的には例えば、ＳｉＨ4，Ｓｉ2Ｈ6，Ｓｉ
Ｆ4，ＳｉＦＨ3，ＳｉＦ2Ｈ2，ＳｉＦ3Ｈ，Ｓｉ3Ｈ8，
ＳｉＤ4，ＳｉＨＤ3，ＳｉＨ2Ｄ2，ＳｉＨ3Ｄ，ＳｉＦ
Ｄ3，ＳｉＦ2Ｄ2，Ｓｉ2Ｄ3Ｈ3，（ＳｉＦ2）5，（Ｓｉ
Ｆ2）6，（ＳｉＦ2）4，Ｓｉ2Ｆ6，Ｓｉ3Ｆ8，Ｓｉ2Ｈ2
Ｆ4，Ｓｉ2Ｈ3Ｆ3，ＳｉＣｌ4，（ＳｉＣｌ2）5，Ｓｉ
Ｂｒ4，（ＳｉＢｒ2）5，Ｓｉ2Ｃｌ6，ＳｉＨＣｌ 3，Ｓ
ｉＨ2Ｂｒ2，ＳｉＨ2Ｃｌ2，Ｓｉ2Ｃｌ3Ｆ3などのガス
状態のまたは容易にガス化し得るものが挙げられる。Specifically, gasification containing silicon atoms
As the compound to be obtained, a chain or cyclic silane compound is used.
Specifically, for example, SiHFour, SiTwoH6, Si
FFour, SiFHThree, SiFTwoHTwo, SiFThreeH, SiThreeH8,
SiDFour, SiHDThree, SiHTwoDTwo, SiHThreeD, SiF
DThree, SiFTwoDTwo, SiTwoDThreeHThree, (SiFTwo)Five, (Si
FTwo)6, (SiFTwo)Four, SiTwoF6, SiThreeF8, SiTwoHTwo
FFour, SiTwoHThreeFThree, SiClFour, (SiClTwo)Five, Si
BrFour, (SiBrTwo)Five, SiTwoCl6, SiHCl Three, S
iHTwoBrTwo, SiHTwoClTwo, SiTwoClThreeFThreeSuch as gas
Examples include those that are in a state or can be easily gasified.
【０１００】具体的にゲルマニウム原子を含有するガス
化し得る化合物としてはＧｅＨ4，ＧｅＤ4，ＧｅＦ4，
ＧｅＦＨ3，ＧｅＦ2Ｈ2，ＧｅＦ3Ｈ，ＧｅＨＤ3，Ｇｅ
Ｈ2Ｄ 2，ＧｅＨ3Ｄ，Ｇｅ2Ｈ6，Ｇｅ2Ｄ6等が挙げられ
る。A gas specifically containing a germanium atom
The compound which can be converted to is GeHFour, GeDFour, GeFFour,
GeFHThree, GeFTwoHTwo, GeFThreeH, GeHDThree, Ge
HTwoD Two, GeHThreeD, GeTwoH6, GeTwoD6Etc.
You.
【０１０１】具体的に炭素原子を含有するガス化し得る
化合物としては、ＣＨ4，ＣＤ4，Ｃ nＨ2n+2（ｎは整
数），ＣnＨ2n（ｎは整数），Ｃ2Ｈ2，Ｃ6Ｈ6，ＣＯ2，
ＣＯ等が挙げられる。Can be gasified specifically containing carbon atoms
As the compound, CHFour, CDFour, C nH2n + 2(N is an integer
Number), CnH2n(N is an integer), CTwoHTwo, C6H6, COTwo,
CO etc. are mentioned.
【０１０２】窒素含有ガスとしては、Ｎ2，ＮＨ3，ＮＤ
3，ＮＯ，ＮＯ2，Ｎ2Ｏが挙げられる。酸素含有ガスと
しては、Ｏ2，ＣＯ，ＣＯ2，ＮＯ，ＮＯ2，Ｎ2Ｏ，ＣＨ
3ＣＨ2ＯＨ，ＣＨ3ＯＨ等が挙げられる。As the nitrogen-containing gas, N 2 , NH 3 , ND
3 , NO, NO 2 and N 2 O. Examples of the oxygen-containing gas include O 2 , CO, CO 2 , NO, NO 2 , N 2 O, and CH.
3 CH 2 OH, CH 3 OH and the like.
【０１０３】また、価電子制御するためにｐ型層または
ｎ型層に導入される物質としては周期率表第ＩＩＩ族原
及び第Ｖ族原子が挙げられる。Further, as the substance introduced into the p-type layer or the n-type layer for controlling the valence electrons, there are group III atoms and group V atoms of the periodic table.
【０１０４】第ＩＩＩ族原子導入用の出発物質として有
効に使用されるものとしては、具体的にはほう素原子導
入用としては、Ｂ2Ｈ6，Ｂ4Ｈ10，Ｂ5Ｈ9，Ｂ5Ｈ11，Ｂ
6Ｈ1 0，Ｂ6Ｈ12，Ｂ6Ｈ14等の水素化ほう素、ＢＦ3，Ｂ
Ｃｌ3等のハロゲン化ほう素等を挙げることができる。
このほかにＡｌＣｌ3，ＧａＣｌ3，ＩｎＣｌ3，ＴｌＣ
ｌ3等も挙げることができる。特にＢ2Ｈ6，ＢＦ3が適し
ている。The materials effectively used as a starting material for introducing a group III atom include, specifically, B 2 H 6 , B 4 H 10 , B 5 H 9 , and B for introducing a boron atom. 5 H 11 , B
6 H 1 0, B 6 H 12, B 6 borohydride of H 14, etc., BF 3, B
Examples thereof include boron halides such as Cl 3 .
In addition, AlCl 3 , GaCl 3 , InCl 3 , TIC
l 3 and the like can also be mentioned. Particularly, B 2 H 6 and BF 3 are suitable.
【０１０５】第Ｖ族原子導入用の出発物質として有効に
使用されるのは、具体的にはりん原子導入用としてはＰ
Ｈ3，Ｐ2Ｈ4等の水素化りん、ＰＨ4Ｉ，ＰＦ3，ＰＦ5，
ＰＣｌ3，ＰＣｌ5，ＰＢｒ3，ＰＢｒ5，ＰＩ3等のハロ
ゲン化りんが挙げられる。このほかＡｓＨ3，ＡｓＦ3，
ＡｓＣｌ3，ＡｓＢｒ3，ＡｓＦ5，ＳｂＨ3，ＳｂＦ3，
ＳｂＦ5，ＳｂＣｌ3，ＳｂＣｌ5，ＢｉＨ3，ＢｉＣ
ｌ3，ＢｉＢｒ3等も挙げることができる。特にＰＨ3，
ＰＦ3が適している。What is effectively used as a starting material for introducing a Group V atom is specifically P for introducing a phosphorus atom.
Phosphorus hydride such as H 3 and P 2 H 4 , PH 4 I, PF 3 , and PF 5 ,
Examples thereof include phosphorus halides such as PCl 3 , PCl 5 , PBr 3 , PBr 5 , and PI 3 . In addition, AsH 3 , AsF 3 ,
AsCl 3, AsBr 3, AsF 5 , SbH 3, SbF 3,
SbF 5 , SbCl 3 , SbCl 5 , BiH 3 , BiC
Other examples include l 3 and BiBr 3 . Especially PH 3 ,
PF 3 is suitable.
【０１０６】また前記ガス化し得る化合物をＨ2，Ｈ
ｅ，Ｎｅ，Ａｒ，Ｘｅ，Ｋｒ等のガスで適宜希釈して堆
積室に導入しても良い。Further, the gasifiable compound is replaced by H 2 , H
The gas may be appropriately diluted with a gas such as e, Ne, Ar, Xe, or Kr and introduced into the deposition chamber.
【０１０７】特に微結晶あるいは多結晶半導体やａ−Ｓ
ｉＣ：Ｈ等の光吸収の少ないかバンドギャップの広い層
を堆積する場合は水素ガスで２〜１００倍に原料ガスを
希釈し、マイクロ波パワー、あるいはＲＦパワーは比較
的高いパワーを導入するのが好ましいものである。In particular, microcrystalline or polycrystalline semiconductors and aS
When depositing a layer having a small light absorption or a wide band gap such as iC: H, the source gas is diluted 2 to 100 times with hydrogen gas, and a relatively high microwave power or RF power is introduced. Is preferred.
【０１０８】（５）バッファー層のプラズマ処理の方法 以下では、本発明の特徴であるバッファー層のプラズマ
処理の方法について述べる。(5) Method of Plasma Treatment of Buffer Layer The method of plasma treatment of the buffer layer, which is a feature of the present invention, will be described below.
【０１０９】バッファー層のプラズマ処理には、減圧状
態にできる堆積室（真空チャンバー）に材料ガス、希釈
ガスなどを導入し、真空ポンプによって排気しつつ、堆
積室の内圧を一定にして、ＤＣあるいはＡＣあるいは高
周波を印加することによって、材料ガスのプラズマを生
起させるグロー放電プラズマが用いられる。周波数とし
てはＤＣから１０ＧＨｚ程度のマイクロ波までさまざま
な周波数を用いることができる。For the plasma treatment of the buffer layer, a material gas, a diluent gas or the like is introduced into a deposition chamber (vacuum chamber) which can be decompressed, and the internal pressure of the deposition chamber is kept constant while evacuating with a vacuum pump. Glow discharge plasma that causes plasma of material gas to be generated by applying AC or high frequency is used. As the frequency, various frequencies from DC to microwave of about 10 GHz can be used.
【０１１０】材料ガスには、本発明の光起電力素子のバ
ッファー層のバンドギャップを拡大する元素である炭
素、酸素、窒素等が含まれる。The material gas contains carbon, oxygen, nitrogen and the like which are elements for expanding the band gap of the buffer layer of the photovoltaic element of the present invention.
【０１１１】具体的に炭素原子を含有するガス化し得る
化合物としてはＣＨ4，ＣＤ4，ＣnＨ2n+2（ｎは整
数），ＣnＨ2n（ｎは整数），Ｃ2Ｈ2，Ｃ6Ｈ6，ＣＯ2，
ＣＯ等が挙げられる。窒素含有ガスとしてはＮ2，Ｎ
Ｈ3，ＮＤ3，ＮＯ，ＮＯ2，Ｎ2Ｏが挙げられる。Specific examples of the gasifiable compound containing a carbon atom include CH 4 , CD 4 , C n H 2n + 2 (n is an integer), C n H 2n (n is an integer), C 2 H 2 , C 6 H 6 , CO 2 ,
CO and the like. N 2 and N as the nitrogen-containing gas
H 3 , ND 3 , NO, NO 2 , and N 2 O are mentioned.
【０１１２】酸素含有ガスとしてはＯ2，ＣＯ，ＣＯ2，
ＮＯ，ＮＯ2，Ｎ2Ｏ，ＣＨ3ＣＨ2ＯＨ，ＣＨ3ＯＨ等が
挙げられる。また、希釈ガスとしては、Ｈ2，Ｈｅ，Ｎ
ｅ，Ａｒ，Ｘｅ，Ｋｒ等のガスを用いることができる。As the oxygen-containing gas, O 2 , CO, CO 2 ,
NO, NO 2 , N 2 O, CH 3 CH 2 OH, CH 3 OH and the like. Further, as the diluting gas, H 2 , He, N
Gases such as e, Ar, Xe and Kr can be used.
【０１１３】また、半導体層を堆積するわけではないの
で、ＩＶ族及びＩＶ族合金系非晶質半導体層の堆積に適
した原料ガスは、用いなくても良い。また、ＩＶ族及び
ＩＶ族合金系非晶質半導体層の堆積に適した原料ガスを
用いる場合も、堆積反応が起こらないように、通常の堆
積条件に比べて、プラズマを生起させるガスの圧力を低
くしたり、プラズマに印加するＤＣ電圧あるいはＡＣ電
力を高くしたり、希釈ガスによる希釈率を大きくしたり
することが望ましい。Further, since the semiconductor layer is not deposited, the source gas suitable for depositing the group IV and group IV alloy-based amorphous semiconductor layers does not have to be used. Also, when using a source gas suitable for depositing the group IV and group IV alloy-based amorphous semiconductor layers, the pressure of the gas that causes plasma is set higher than that under normal deposition conditions so that the deposition reaction does not occur. It is desirable to lower the DC voltage or the AC power applied to the plasma, or to increase the dilution ratio of the diluent gas.
【０１１４】以上のような、グロー放電プラズマによ
る、バッファー層のバンドギャップを拡大する元素の注
入は、結晶シリコン等に用いられている従来のイオン注
入とは全く異なる。従来のイオン注入は、イオンをビー
ム状にして加速するものであり、イオンのエネルギーが
高いのに対し、グロー放電プラズマによる注入は、注入
される物質のエネルギーが低く、堆積層の表面から極浅
い領域までのみに注入される。また注入する深さの微妙
な制御も容易であり、大面積にわたって均一な注入が容
易にできる。さらに、加速されたイオンによってｉ型半
導体層の表面がダメージを受けることがないので、堆積
層の膜質を損なうことなく、局在準位の少ないバッファ
ー層を形成することができる。したがって、バッファー
層を良好な膜質で大面積にわたって均一に形成すること
ができる。The above-described implantation of the element for expanding the band gap of the buffer layer by the glow discharge plasma is completely different from the conventional ion implantation used for crystalline silicon or the like. Conventional ion implantation is to accelerate ions in the form of a beam, and the energy of the ions is high, whereas in the case of glow discharge plasma implantation, the energy of the injected material is low and the energy is extremely shallow from the surface of the deposited layer. It is injected only up to the area. Further, the implantation depth can be easily controlled delicately, and uniform implantation can be facilitated over a large area. Further, since the surface of the i-type semiconductor layer is not damaged by the accelerated ions, it is possible to form the buffer layer having a small number of localized levels without deteriorating the quality of the deposited layer. Therefore, the buffer layer can be formed uniformly with a good film quality over a large area.
【０１１５】グロー放電プラズマの条件の条件は、処理
するバッファー層の材料や、材料ガスの種類やプラズマ
に印加する電力の周波数等によって好適な条件が異なる
が、例えば、マイクロ波プラズマの場合、堆積室内の基
板温度は１００〜４５０℃、内圧は０．５〜３０ｍＴｏ
ｒｒ、マイクロ波パワーは０．０１〜１Ｗ／ｃｍ2、マ
イクロ波の周波数は０．１〜１０ＧＨｚが好ましい範囲
として挙げられる。また、ＤＣ、ＡＣ、ＬＦあるいはＲ
Ｆプラズマの場合、堆積室内の基板温度は１００〜３５
０℃、内圧は０．１〜１０Ｔｏｒｒ、パワーは０．０１
〜５．０Ｗ／ｃｍ2が好適な条件として挙げられる。The conditions of the glow discharge plasma are different depending on the material of the buffer layer to be processed, the kind of the material gas, the frequency of the electric power applied to the plasma, and the like. The substrate temperature in the room is 100 to 450 ° C, and the internal pressure is 0.5 to 30 mTo.
rr and microwave power are 0.01 to 1 W / cm 2 , and microwave frequency is preferably 0.1 to 10 GHz. In addition, DC, AC, LF or R
In the case of F plasma, the substrate temperature in the deposition chamber is 100-35.
0 ° C, internal pressure 0.1 to 10 Torr, power 0.01
A preferable condition is about 5.0 W / cm 2 .
【０１１６】さらに、グロー放電プラズマの条件によっ
て、バッファー層のバンドギャップを拡大する元素を注
入する深さや濃度を制御したり、また、バッファー層表
面近傍の結晶化度を変化させたりすることが可能であ
る。以下にその制御方法を述べる。Further, depending on the conditions of the glow discharge plasma, it is possible to control the implantation depth and concentration of the element for expanding the band gap of the buffer layer, and to change the crystallinity near the surface of the buffer layer. Is. The control method will be described below.
【０１１７】まず、ひとつには材料ガスの圧力を制御す
ることである。ガスの圧力を低くすることによって、バ
ッファー層のバンドギャップを拡大する元素の注入効率
が高くなる。このメカニズムの詳細は明らかになってい
ないが、ガスの圧力を低くすると電極のセルフバイアス
が高くなることから、プラズマ状態で分解された正イオ
ンのエネルギーが高くなっているためと考えられる。ま
た正イオンの平均自由工程が増えていることも考えられ
る。First, one is to control the pressure of the material gas. By lowering the gas pressure, the injection efficiency of the element that widens the band gap of the buffer layer becomes higher. Although the details of this mechanism have not been clarified, it is considered that the energy of the positive ions decomposed in the plasma state is increased because the self-bias of the electrode is increased when the gas pressure is decreased. It is also possible that the mean free path of positive ions is increasing.
【０１１８】また、プラズマに印加するＤＣ電圧あるい
はＡＣ電力を、制御することである。ＤＣ電圧あるいは
ＡＣ電力を高くすることによって、バッファー層のバン
ドギャップを拡大する元素の注入効率が高くなる。この
メカニズムの詳細は明らかになっていないが、ＤＣ電圧
あるいはＡＣ電力を高くするとプラズマ電位が高くな
り、プラズマ状態で分解された正イオンのエネルギーが
高くなっているためと考えられる。Further, it is to control the DC voltage or AC power applied to the plasma. By increasing the DC voltage or the AC power, the injection efficiency of the element for expanding the bandgap of the buffer layer is increased. Although the details of this mechanism have not been clarified, it is considered that when the DC voltage or the AC power is increased, the plasma potential increases and the energy of the positive ions decomposed in the plasma state increases.
【０１１９】さらに、プラズマ処理の混合ガスに水素が
含まれていることによって、特別の効果が生じる。すな
わち、第１に、プラズマによって水素のイオンあるいは
ラジカルが生成されるが、水素のイオンあるいはラジカ
ルは、エッチング作用を有するため、混合ガスに前述の
ＩＶ族及びＩＶ族合金系非晶質半導体層の堆積に適した
原料ガスを含む場合であっても、水素ガスによる希釈率
を大きくすることによって、該原料ガスの堆積を抑制
し、バッファー層のバンドギャップを拡大する元素の注
入を行うことができる。Further, the hydrogen is contained in the mixed gas of the plasma treatment, so that a special effect is produced. That is, first, hydrogen ions or radicals are generated by plasma. However, since the hydrogen ions or radicals have an etching action, the above-mentioned group IV and group IV alloy-based amorphous semiconductor layers are added to the mixed gas. Even when a source gas suitable for deposition is included, by increasing the dilution rate with hydrogen gas, it is possible to suppress the deposition of the source gas and inject an element that widens the band gap of the buffer layer. .
【０１２０】第２に、バンドギャップを拡大する元素だ
けでなく水素原子が、バッファー層に注入されることに
より、バンドギャップを拡大する元素の注入によって生
じたバッファー層の未結合手（ダングリングボンド）を
補償する働きがあり、アクセプターあるいはドナーの活
性化率を高めることができる。Second, not only the element that widens the band gap but also hydrogen atoms are injected into the buffer layer, so that the dangling bond (dangling bond) of the buffer layer generated by the injection of the element that widens the band gap. ), The activation rate of the acceptor or the donor can be increased.
【０１２１】第３に、水素原子が、バッファー層の表面
近傍に注入されることにより、表面近傍のバッファー層
のバンドギャップがさらに大きくなり、バッファー層に
おける光吸収が少なくなる。Third, by injecting hydrogen atoms into the vicinity of the surface of the buffer layer, the band gap of the buffer layer near the surface is further increased, and light absorption in the buffer layer is reduced.
【０１２２】第４に、水素ガスによる希釈率を高め、同
時にプラズマに印加するＤＣ電圧あるいはＡＣ電力を高
くすることによって、バッファー層の表面近傍の結晶化
度を増大させることができる。Fourthly, the crystallinity near the surface of the buffer layer can be increased by increasing the dilution rate with hydrogen gas and simultaneously increasing the DC voltage or AC power applied to the plasma.
【０１２３】（透明電極）本発明における透明電極１０
６は、光を透過する光入射側の電極としての役割と、膜
厚を最適化することで反射防止膜としての役割を兼ねて
いる。透明電極１０６は、半導体層の吸収可能な波長領
域において高い透過率を有することと、抵抗率が低いこ
とが要求される。好ましくは、５５０ｎｍにおける透過
率が、８０％以上、より好ましくは、８５％以上である
ことが望ましい。また、抵抗率は好ましくは、５×１０
-3Ωｃｍ以下、より好ましくは、１×１０-3Ωｃｍ以下
であることが望ましい。その材料としては、例えば、Ｉ
ｎ2Ｏ3，ＳｎＯ2，ＩＴＯ（Ｉｎ2Ｏ3＋ＳｎＯ2），Ｚｎ
Ｏ，ＣｄＯ，Ｃｄ2ＳｎＯ4，ＴｉＯ2，Ｔａ2Ｏ5，Ｂｉ2
Ｏ3，ＭｏＯ3，ＮａXＷＯ3等の導電性酸化物あるいはこ
れらを混合したものが好適に用いられる。また、これら
の化合物に導電率を変化させる元素（ドーパント）を添
加しても良い。(Transparent Electrode) Transparent Electrode 10 in the Present Invention
6 also has a role as an electrode on the light incident side that transmits light and a role as an antireflection film by optimizing the film thickness. The transparent electrode 106 is required to have a high transmittance in the wavelength range in which the semiconductor layer can absorb and a low resistivity. Preferably, the transmittance at 550 nm is at least 80%, more preferably at least 85%. The resistivity is preferably 5 × 10
-3 Ωcm or less, more preferably 1 × 10 -3 Ωcm or less. As the material, for example, I
n 2 O 3 , SnO 2 , ITO (In 2 O 3 + SnO 2 ), Zn
O, CdO, Cd 2 SnO 4 , TiO 2 , Ta 2 O 5 , Bi 2
O 3, MoO 3, a mixture Na X WO conductive oxide such as 3 or these are suitably used. Further, an element (dopant) that changes the conductivity may be added to these compounds.
【０１２４】導電率を変化させる元素（ドーパント）と
しては、例えば、透明電極１０７がＺｎＯの場合には、
Ａｌ，Ｉｎ，Ｂ，Ｇａ，Ｓｉ，Ｆ等が、またＩｎ2Ｏ3の
場合には、Ｓｎ，Ｆ，Ｔｅ，Ｔｉ，Ｓｂ，Ｐｂ等が、ま
たＳｎＯ2の場合には、Ｆ，Ｓｂ，Ｐ，Ａｓ，Ｉｎ，Ｔ
ｌ，Ｔｅ，Ｗ，Ｃｌ，Ｂｒ，Ｉ等が好適に用いられる。As the element (dopant) for changing the conductivity, for example, when the transparent electrode 107 is ZnO,
Al, In, B, Ga, Si, F, etc., In the case of In 2 O 3 , Sn, F, Te, Ti, Sb, Pb, etc., and in the case of SnO 2 , F, Sb, P, As, In, T
1, Te, W, Cl, Br, I, etc. are preferably used.
【０１２５】また、透明電極１０６の形成方法として
は、蒸着法、ＣＶＤ法、スプレー法、スピンオン法、デ
ップ法等が好適に用いられる。As a method of forming the transparent electrode 106, a vapor deposition method, a CVD method, a spray method, a spin-on method, a dip method or the like is preferably used.
【０１２６】（集電電極）本発明における集電電極１０
７は、透明電極１０６の抵抗率が充分低くできない場合
に必要に応じて透明電極１０６上の一部分に形成され、
電極の抵抗率を下げ光起電力素子の直列抵抗を下げる働
きをする。その材料としては、例えば、金、銀、銅、ア
ルミニウム、ニッケル、鉄、クロム、モリブデン、タン
グステン、チタン、コバルト、タンタル、ニオブ、ジル
コニウム等の金属、またはステンレス等の合金、あるい
は粉末状金属を用いた導電ペーストなどが挙げられる。
そしてその形状は、できるだけ半導体層への入射光を遮
らないように、例えば図３のように枝状に形成される。(Collection Electrode) Collection Electrode 10 in the Present Invention
7 is formed on a part of the transparent electrode 106 if necessary when the resistivity of the transparent electrode 106 cannot be sufficiently lowered,
It lowers the resistivity of the electrodes and lowers the series resistance of the photovoltaic element. As the material, for example, metal such as gold, silver, copper, aluminum, nickel, iron, chromium, molybdenum, tungsten, titanium, cobalt, tantalum, niobium, zirconium, or alloy such as stainless steel or powdered metal is used. The conductive paste and the like may be used.
The shape is formed in a branch shape as shown in FIG. 3, for example, so as not to block incident light on the semiconductor layer as much as possible.
【０１２７】また、光起電力装置の全体の面積の中で、
集電電極の占める面積は、好ましくは１５％以下、より
好ましくは１０％以下、最適には５％以下が望ましい。In addition, in the entire area of the photovoltaic device,
The area occupied by the collecting electrode is preferably 15% or less, more preferably 10% or less, and most preferably 5% or less.
【０１２８】また、集電電極のパターンの形成には、マ
スクを用い、形成方法としては、蒸着法、スパッタ法、
メッキ法、印刷法などが用いられる。Further, a mask is used for forming the pattern of the collecting electrode, and the forming method is vapor deposition, sputtering,
A plating method, a printing method, or the like is used.
【０１２９】なお、本発明の光起電力素子を用いて、所
望の出力電圧、出力電流の光起電力装置（モジュールあ
るいはパネル）を製造する場合には、本発明の光起電力
素子を直列あるいは並列に接続し、表面と裏面に保護層
を形成し、出力の取り出し電極等が取り付けられる。ま
た、本発明の光起電力素子を直列接続する場合、逆流防
止用のダイオードを組み込むことがある。When a photovoltaic device (module or panel) having a desired output voltage and output current is manufactured using the photovoltaic element of the present invention, the photovoltaic element of the present invention is connected in series or The electrodes are connected in parallel, a protective layer is formed on the front surface and the back surface, and output extraction electrodes and the like are attached. When the photovoltaic elements of the present invention are connected in series, a diode for preventing backflow may be incorporated.
【０１３０】[0130]
【実施例】以下、非単結晶シリコン系半導体材料からな
る光起電力素子を詳細に説明するが、本発明はこれに限
定されるものではない。EXAMPLES A photovoltaic element made of a non-single crystal silicon semiconductor material will be described in detail below, but the present invention is not limited to this.
【０１３１】（実施例１）本例では、図４の堆積装置を
用いて、図１に示したシングルセル型の光起電力素子を
作成した。本例では、バッファー層Ｂのバンドギャップ
を拡大する元素をγとしたとき、前記ｉ型半導体層に引
き続いて前記バッファー層Ｂを形成した後、前記ドーピ
ング層Ｄを形成する前に、前記バッファー層Ｂの表面を
前記γを含むプラズマに曝した場合を検討した。Example 1 In this example, the single cell type photovoltaic element shown in FIG. 1 was prepared using the deposition apparatus shown in FIG. In this example, when the element that expands the bandgap of the buffer layer B is γ, the buffer layer B is formed subsequent to the i-type semiconductor layer and before the doping layer D is formed. The case of exposing the surface of B to the plasma containing γ was examined.
【０１３２】以下では、その作成方法を手順にしたがっ
て説明する。 （１）厚さ０．５ｍｍ、５０×５０ｍｍ2のステンレス
製の支持体１０１を、アセトンとイソプロパノールで超
音波洗浄し、これを温風乾燥した。その後、スパッタリ
ング法を用いて室温でステンレス性の支持体１０１表面
上に層厚０．３μｍのＡｇの光反射層とその上に３５０
℃で層厚１．０μｍのＺｎＯの反射増加層を形成し、裏
面電極１０２とした。これらの工程を経たものを基板４
９０とした。In the following, the creating method will be described according to the procedure. (1) A stainless steel support 101 having a thickness of 0.5 mm and 50 × 50 mm 2 was ultrasonically cleaned with acetone and isopropanol, and dried with warm air. Then, a light reflection layer of Ag having a layer thickness of 0.3 μm is formed on the surface of the stainless support 101 at room temperature by a sputtering method, and 350 is formed on the light reflection layer.
A ZnO reflection-increasing layer having a layer thickness of 1.0 μm was formed at 0 ° C. to form a back electrode 102. Substrate 4 that has undergone these steps
90.
【０１３３】（２）堆積装置４００を用いて、基板４９
０上に各半導体層を形成した。堆積装置４００は、マイ
クロ波プラズマＣＶＤ法とＲＦプラズマＣＶＤ法の両方
を実施することができる。(2) Using the deposition apparatus 400, the substrate 49
Each semiconductor layer was formed on the substrate 0. The deposition apparatus 400 can perform both the microwave plasma CVD method and the RF plasma CVD method.
【０１３４】この堆積装置には、不図示の原料ガスボン
ベがガス導入管を通して接続されている。原料ガスボン
ベはいずれも超高純度に精製されたもので、ＳｉＨ4ガ
スボンベ、ＳｉＦ4ガスボンベ、ＳｉＨ4／Ｈ2（Ｈ2で希
釈したＳｉＨ4ガス、希釈度ＳｉＨ4：１０％）ガスボン
ベ、ＣＨ4ガスボンベ、Ｃ2Ｈ2ガスボンベ、ＧｅＨ4ガス
ボンベ、ＧｅＦ4ガスボンベ、Ｓｉ2Ｈ6ガスボンベ、Ｐ
Ｈ3／Ｈ2（希釈度：２％）ガスボンベ、ＢＦ3／Ｈ2（希
釈度：１％）ガスボンベ、Ｈ2ガスボンベ、Ｈｅガスボ
ンベ、ＮＨ3ガスボンベ、Ｏ2／Ｈｅ（希釈度：１％）ガ
スボンベ、ＮＯガスボンベを接続した。A raw material gas cylinder (not shown) is connected to this deposition apparatus through a gas introduction pipe. The raw material gas cylinders were all purified to ultra-high purity. SiH 4 gas cylinders, SiF 4 gas cylinders, SiH 4 / H 2 (SiH 4 gas diluted with H 2 , diluted SiH 4 : 10%) gas cylinders, CH 4 Gas cylinder, C 2 H 2 gas cylinder, GeH 4 gas cylinder, GeF 4 gas cylinder, Si 2 H 6 gas cylinder, P
H 3 / H 2 (dilution: 2%) gas cylinder, BF 3 / H 2 (dilution: 1%) gas cylinder, H 2 gas cylinder, He gas cylinder, NH 3 gas cylinder, O 2 / He (dilution ratio: 1%) A gas cylinder and a NO gas cylinder were connected.
【０１３５】（３）基板４９０をロードチャンバー４０
１内の基板搬送用レール４１３上に配置し、不図示の真
空排気ポンプによりロードチャンバー４０１内を圧力が
約１×１０-5Ｔｏｒｒになるまで真空排気した。(3) Load the substrate 490 into the load chamber 40
1 was placed on the substrate transfer rail 413, and the inside of the load chamber 401 was evacuated to a pressure of about 1 × 10 −5 Torr by a vacuum exhaust pump (not shown).
【０１３６】（４）あらかじめ不図示の真空排気ポンプ
により真空引きしておいた搬送チャンバー４０２及び堆
積チャンバー４１７内へゲートバルブ４０６を開けて搬
送した。基板４９０の裏面を基板加熱用ヒーター４１０
に密着させ加熱し、堆積チャンバー４１７内を不図示の
真空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒにな
るまで真空排気した。以上のようにして成膜の準備が完
了した。(4) The gate valve 406 was opened to carry into the transfer chamber 402 and the deposition chamber 417 which had been evacuated by a vacuum exhaust pump (not shown) in advance. The back surface of the substrate 490 is heated by a substrate heating heater 410.
Then, the deposition chamber 417 was evacuated to a pressure of about 1 × 10 −5 Torr by a vacuum exhaust pump (not shown). Preparation for film formation was completed as described above.
【０１３７】（５）ａ−Ｓｉからなるｎ型層（ＲＦプラ
ズマＣＶＤ法によって形成したｎ型半導体層）を形成す
るには、Ｈ2ガスを堆積チャンバー４１７内にガス導入
管４２９を通して導入し、Ｈ2ガスが２００ｓｃｃｍに
なるように不図示のバルブを開け、不図示のマスコント
ローラーで調整した。堆積チャンバー４１７内の圧力が
１．１Ｔｏｒｒになるように不図示のコンダクタンスバ
ルブで調整した。(5) To form an n-type layer (n-type semiconductor layer formed by the RF plasma CVD method) made of a-Si, H 2 gas is introduced into the deposition chamber 417 through the gas introduction pipe 429, A valve (not shown) was opened so that the H 2 gas became 200 sccm, and adjustment was performed by a mass controller (not shown). The conductance valve (not shown) was adjusted so that the pressure in the deposition chamber 417 became 1.1 Torr.
【０１３８】（６）基板４９０の温度が３５０℃になる
ように基板加熱用ヒーター４１０を設定し、基板温度が
安定したところで、ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆
積チャンバー４１７内に不図示のバルブを操作してガス
導入管４２９を通して導入した。この時、ＳｉＨ4ガス
が２ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガ
スが０．５ｓｃｃｍとなるようにマスフローコントロー
ラーで調整し、堆積チャンバー４１７内の圧力は１．１
Ｔｏｒｒとなるように調整した。(6) The heater 410 for heating the substrate is set so that the temperature of the substrate 490 becomes 350 ° C., and when the substrate temperature becomes stable, SiH 4 gas and PH 3 / H 2 gas are not introduced into the deposition chamber 417. The valve shown in the figure was operated to introduce the gas through the gas introduction pipe 429. At this time, the SiH 4 gas was adjusted to 2 sccm, the H 2 gas was adjusted to 50 sccm, and the PH 3 / H 2 gas was adjusted to 0.5 sccm by a mass flow controller, and the pressure in the deposition chamber 417 was set to 1.1.
It was adjusted to Torr.
【０１３９】（７）ＲＦ高周波（以下「ＲＦ」と略記す
る）電源４２２の電力を０．００５Ｗ／ｃｍ2に設定
し、プラズマ形成用カップ４２０にＲＦ電力を導入し、
グロー放電を生起させ、基板上にｎ型層の形成を開始
し、層厚１０ｎｍのｎ型層を形成したところでＲＦ電源
を切って、グロー放電を止め、ｎ型層１０３の形成を終
えた。(7) RF high frequency (hereinafter abbreviated as "RF") power supply 422 is set to 0.005 W / cm 2 , and RF power is introduced into plasma forming cup 420,
Glow discharge was caused to start forming an n-type layer on the substrate, and when the n-type layer having a layer thickness of 10 nm was formed, the RF power supply was turned off to stop the glow discharge and the formation of the n-type layer 103 was completed.
【０１４０】（８）堆積チャンバー４１７内へのＳｉＨ
4ガス、ＰＨ3／Ｈ2の流入を止め、５分間、堆積室内へ
Ｈ2ガスを流し続けたのち、Ｈ2の流入も止め、堆積室内
およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。(8) SiH in the deposition chamber 417
After stopping the inflow of 4 gases and PH 3 / H 2 and continuing to flow H 2 gas into the deposition chamber for 5 minutes, the inflow of H 2 was also stopped and the deposition chamber and the gas pipe were evacuated to 1 × 10 −5 Torr. Exhausted.
【０１４１】（９）ａ−Ｓｉ：Ｈからなるｉ型層１０４
はマイクロ波プラズマＣＶＤ法によって形成した。ま
ず、あらかじめ不図示の真空排気ポンプにより真空引き
しておいた搬送チャンバー４０３及びｉ型層堆積チャン
バー４１８内へゲートバルブ４０７を開けて基板４９０
を搬送した。基板４９０の裏面を基板加熱用ヒーター４
１１に密着させ加熱し、ｉ型層堆積チャンバー４１８内
を不図示の真空排気ポンプにより圧力が約１×１０-5Ｔ
ｏｒｒになるまで真空排気した。(9) i-type layer 104 made of a-Si: H
Was formed by a microwave plasma CVD method. First, the gate valve 407 is opened into the transfer chamber 403 and the i-type layer deposition chamber 418 which have been evacuated by a vacuum exhaust pump (not shown) in advance, and the substrate 490 is opened.
Was transported. The back surface of the substrate 490 is heated with the heater 4 for heating the substrate.
11 and heated, and the pressure inside the i-type layer deposition chamber 418 was about 1 × 10 −5 T by a vacuum exhaust pump (not shown).
It was evacuated to orr.
【０１４２】（１０）ｉ型層を作成するには、基板４９
０の温度が３５０℃になるように基板加熱用ヒーター４
１１を設定し、基板が十分加熱されたところで不図示の
バルブを徐々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導
入管４４９を通じてｉ型層堆積チャンバー４１８内に流
入させた。この時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｈ2ガ
スが１００ｓｃｃｍとなるように各々の不図示のマスコ
ントローラーで調整した。ｉ型層堆積チャンバー４１８
内の圧力は、５ｍＴｏｒｒとなるように不図示のコンダ
クタンスバルブの開口を調整した。(10) The substrate 49 is used to form the i-type layer.
Substrate heating heater 4 so that the temperature of
11, when a substrate was sufficiently heated, a valve (not shown) was gradually opened to allow SiH 4 gas and H 2 gas to flow into the i-type layer deposition chamber 418 through the gas introduction pipe 449. At this time, the SiH 4 gas was adjusted to 50 sccm, and the H 2 gas was adjusted to 100 sccm by each mass controller (not shown). i-type layer deposition chamber 418
The opening of a conductance valve (not shown) was adjusted so that the internal pressure was 5 mTorr.
【０１４３】（１１）ＲＦ電源４２４を０．２Ｗ／ｃｍ
2に設定し、バイアス棒４２８に印加した。その後、不
図示のマイクロ波電源の電力を０．１Ｗ／ｃｍ2に設定
し、マイクロ波導入用導波管４２６、及びマイクロ波導
入用窓４２５を通じてｉ型層堆積チャンバー４１８内に
マイクロ波電力導入し、グロー放電を生起させ、シャッ
ター４２７を開けることでｎ型層上にｉ型層の作成を開
始し、層厚０．３μｍのｉ型層を作成したところでマイ
クロ波グロー放電を止め、バイアス電源４２４の出力を
切り、ｉ型層１０４の作成を終えた。(11) The RF power source 424 is set to 0.2 W / cm.
It was set to 2 and applied to the bias rod 428. Then, the power of a microwave power source (not shown) is set to 0.1 W / cm 2 , and microwave power is introduced into the i-type layer deposition chamber 418 through the microwave introduction waveguide 426 and the microwave introduction window 425. Then, the glow discharge is generated, and the shutter 427 is opened to start the formation of the i-type layer on the n-type layer. When the i-type layer having a layer thickness of 0.3 μm is formed, the microwave glow discharge is stopped and the bias power supply is turned on. The output of 424 was cut off, and the production of the i-type layer 104 was completed.
【０１４４】（１２）不図示のバルブを閉じて、ｉ型層
堆積チャンバー４１８内へのＳｉＨ4ガスの流入を止
め、２分間ｉ型層堆積チャンバー４１８内へＨ2ガスを
流し続けた。 （１３）前記ｉ型層よりもバンドギャップの大きいａ−
Ｓｉ：Ｈからなるバッファー層１０９をマイクロ波プラ
ズマＣＶＤ法によって形成した。(12) A valve (not shown) was closed to stop the inflow of SiH 4 gas into the i-type layer deposition chamber 418, and H 2 gas was continued to flow into the i-type layer deposition chamber 418 for 2 minutes. (13) a− having a larger bandgap than the i-type layer
The buffer layer 109 made of Si: H was formed by the microwave plasma CVD method.
【０１４５】（１４）バッファー層１０９を作成するに
は、基板４９０の温度が２８０℃にする以外は、ｉ型層
１０４と同様にして、膜厚２５ｎｍのバッファー層１０
９を形成した。 （１５）バッファー層１０９の形成後、不図示のバルブ
を閉じて、ｉ型層堆積チャンバー４１８内へのＳｉＨ4
ガスの流入を止め、２分間ｉ型層堆積チャンバー４１８
内へＨ2ガスを流し続けた。 （１６）不図示のバルブを閉じ、ｉ型層堆積チャンバー
４１８内およびガス配管内を１×１０-5Ｔｏｒｒまで真
空排気した。(14) To form the buffer layer 109, the buffer layer 10 having a film thickness of 25 nm is formed in the same manner as the i-type layer 104 except that the temperature of the substrate 490 is 280 ° C.
9 was formed. (15) After the buffer layer 109 is formed, a valve (not shown) is closed, and SiH 4 is introduced into the i-type layer deposition chamber 418.
Stop gas flow and 2 minutes i-type layer deposition chamber 418
The H 2 gas was kept flowing inside. (16) A valve (not shown) was closed, and the inside of the i-type layer deposition chamber 418 and the inside of the gas pipe were evacuated to 1 × 10 −5 Torr.
【０１４６】（１７）ｉ型半導体層の上にドーピング層
を形成する前に、バッファー層Ｂの表面を、バッファー
層Ｂのバンドギャップを拡大する元素（γ）を含むプラ
ズマに曝すため、ＣＨ4ガス、Ｈｅガスを堆積チャンバ
ー４１８内に不図示のバルブを操作してガス導入管４４
９を通して導入した。この時、ＣＨ4ガスを１０ｓｃｃ
ｍ、Ｈｅガスを３００ｓｃｃｍとなるようにマスフロー
コントローラーで調整し、堆積チャンバー４１８内の圧
力は０．５Ｔｏｒｒとなるように調整した。基板４９０
の温度を２８０℃に保ち、ＲＦ電源４２４の電力は０．
０８Ｗ／ｃｍ2に設定して、バイアス棒４２８にＲＦ電
力を導入し、グロー放電を生起させ、前記γを含むプラ
ズマに６００秒間曝し、ａ−ＳｉＣ：Ｈからなる本発明
のバッファー層１０９を作成した。[0146] (17) on before forming the doped layer into the i-type semiconductor layer, to expose the surface of the buffer layer B, and a plasma containing the element (gamma) to expand the band gap of the buffer layer B, CH 4 Gas and He gas are supplied into the deposition chamber 418 by operating a valve (not shown).
Introduced through 9. At this time, CH 4 gas is 10 scc
The m and He gases were adjusted to 300 sccm with a mass flow controller, and the pressure in the deposition chamber 418 was adjusted to 0.5 Torr. Board 490
Is maintained at 280 ° C., and the power of the RF power source 424 is 0.
RF power was introduced to the bias rod 428 by setting it to 08 W / cm 2 , glow discharge was generated, and the plasma containing γ was exposed for 600 seconds to form the buffer layer 109 of the present invention composed of a-SiC: H. did.
【０１４７】（１８）バッファー層１０９の作成後、不
図示のバルブを閉じて、ｉ型層堆積チャンバー４１８内
へのＣＨ4ガスおよびＨｅガスの流入を止め、２分間、
ｉ型層堆積チャンバー４１８内へＨ2ガスを流し続けた
のち、不図示のバルブを閉じ、ｉ型層堆積チャンバー４
１８内およびガス配管内を１×１０-5Ｔｏｒｒまで真空
排気した。 （１９）以下の手順で、μｃ−Ｓｉ（マイクロクリスタ
ルシリコン）からなるｐ型半導体層１０５を形成した。(18) After forming the buffer layer 109, a valve (not shown) is closed to stop the flow of CH 4 gas and He gas into the i-type layer deposition chamber 418 for 2 minutes.
After continuing to flow H 2 gas into the i-type layer deposition chamber 418, the valve (not shown) is closed, and the i-type layer deposition chamber 4 is
The inside of 18 and the inside of the gas pipe were evacuated to 1 × 10 −5 Torr. (19) The p-type semiconductor layer 105 made of μc-Si (microcrystal silicon) was formed by the following procedure.
【０１４８】（２０）あらかじめ不図示の真空排気ポン
プにより真空引きしておいた搬送チャンバー４０４及び
ｐ型層堆積チャンバー４１９内へゲートバルブ４０８を
開けて基板４９０を搬送した。基板４９０の裏面を基板
加熱用ヒーター４１２に密着させ加熱し、ｐ型層堆積チ
ャンバー４１９内を不図示の真空排気ポンプにより圧力
が約１×１０-5Ｔｏｒｒになるまで真空排気した。(20) The gate valve 408 was opened into the transfer chamber 404 and the p-type layer deposition chamber 419, which had been evacuated by a vacuum exhaust pump (not shown) in advance, and the substrate 490 was transferred. The back surface of the substrate 490 was heated by being brought into close contact with a heater 412 for heating the substrate, and the inside of the p-type layer deposition chamber 419 was evacuated by a vacuum exhaust pump (not shown) until the pressure became about 1 × 10 −5 Torr.
【０１４９】（２１）基板４９０の温度が２３０℃にな
るように基板加熱用ヒーター４１２を設定し、基板温度
が安定したところで、Ｈ2ガス、ＳｉＨ4／Ｈ2ガス、Ｂ
Ｆ3／Ｈ 2ガスを堆積チャンバー４１９内に不図示のバル
ブを操作してガス導入管４６９を通して導入した。この
時、不図示のバルブを操作して、Ｈ2ガスが５０ｓｃｃ
ｍ、ＳｉＨ4／Ｈ2ガスが０．５ｓｃｃｍ、ＢＦ3／Ｈ2ガ
スが０．５ｓｃｃｍとなるようにマスフローコントロー
ラーで調整し、堆積チャンバー４１９内の圧力は２Ｔｏ
ｒｒとなるように不図示のコンダクタンスバルブの開口
を調整した。(21) The temperature of the substrate 490 reaches 230 ° C.
Set the substrate heating heater 412 so that the substrate temperature
Is stable, HTwoGas, SiHFour/ HTwoGas, B
FThree/ H TwoA gas (not shown) is introduced into the deposition chamber 419.
The gas was introduced through the gas introducing pipe 469 by operating the valve. this
At this time, operate the valve (not shown) toTwoGas is 50 scc
m, SiHFour/ HTwoGas is 0.5 sccm, BFThree/ HTwoMoth
Mass flow controller so that the space becomes 0.5 sccm
The pressure in the deposition chamber 419 is 2 To.
Opening of conductance valve (not shown) so that it becomes rr
Was adjusted.
【０１５０】（２２）ＲＦ電源４２３の電力を０．１５
Ｗ／ｃｍ2に設定し、プラズマ形成用カップ４２１にＲ
Ｆ電力を導入し、グロー放電を生起させ、μｃ−Ｓｉか
らなるｐ型層の形成を開始し、層厚７ｎｍを形成したと
ころでＲＦ電源を切って、グロー放電を止め、形成を終
えた。(22) The power of the RF power source 423 is set to 0.15.
Set to W / cm 2 and R on the plasma formation cup 421
F power was introduced to cause glow discharge, the formation of a p-type layer made of μc-Si was started, and when a layer thickness of 7 nm was formed, the RF power supply was turned off, the glow discharge was stopped, and the formation was completed.
【０１５１】（２３）不図示のバルブを閉じてｐ型層堆
積チャンバー４１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／
Ｈ2ガスの流入を止め、３分間、ｐ型層堆積チャンバー
４１９内へＨ2ガスを流し続けたのち、不図示のバルブ
を閉じてＨ2の流入も止め、ｐ型層堆積チャンバー４１
９内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排
気した。(23) A valve (not shown) is closed, and SiH 4 / H 2 gas and BF 3 / are introduced into the p-type layer deposition chamber 419.
Stopping the flow of H 2 gas for 3 minutes, after which continued to flow H 2 gas into the p-type layer deposition chamber 419, stopping the inflow of H 2 closes the valve (not shown), p-type layer deposition chamber 41
The inside of 9 and the gas pipe were evacuated to 1 × 10 −5 Torr.
【０１５２】（２４）不図示の真空排気ポンプにより真
空引きしておいたアンロードチャンバー４０５内へゲー
トバルブ４０９を開けて基板４９０を搬送し不図示のリ
ークバルブを開けて、アンロードチャンバー４０５をリ
ークした。 （２５）ｐ型層上に、透明導電層１０６として、層厚７
０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。(24) The gate valve 409 is opened into the unload chamber 405 that has been evacuated by a vacuum exhaust pump (not shown) to transfer the substrate 490, and the leak valve (not shown) is opened to open the unload chamber 405. It leaked. (25) As the transparent conductive layer 106, a layer thickness of 7 is formed on the p-type layer.
ITO of 0 nm was vacuum-deposited by a vacuum deposition method.
【０１５３】（２６）透明導電層１０６上に櫛型の穴の
開いたマスクを乗せ、Ｃｒ（４０ｎｍ）／Ａｇ（１００
０ｎｍ）／Ｃｒ（４０ｎｍ）からなる図３の櫛形の集電
電極１０７を真空蒸着法で真空蒸着した。以上で光起電
力素子の作成を終えた。この光起電力素子を（ＳＣ実
１）と呼ぶ。(26) A mask having comb-shaped holes is placed on the transparent conductive layer 106, and Cr (40 nm) / Ag (100
0 nm) / Cr (40 nm) of the comb-shaped collector electrode 107 of FIG. 3 was vacuum-deposited by a vacuum deposition method. This completes the production of the photovoltaic element. This photovoltaic element is called (SC Ex 1).
【０１５４】（比較例１−１）本例では、ｉ型半導体層
の上にドーピング層を形成する前に、前記バッファー層
Ｂの表面を、前記γを含むプラズマに曝さなかった点が
（実施例１）と異なる。Comparative Example 1-1 In this example, the surface of the buffer layer B was not exposed to the plasma containing γ before the doping layer was formed on the i-type semiconductor layer. Different from Example 1).
【０１５５】他の点は、（実施例１）と同様とした。本
例で作成した光起電力素子は、（ＳＣ比１−１）と呼称
することにした。Other points were the same as in (Example 1). The photovoltaic element created in this example is called (SC ratio 1-1).
【０１５６】以下では、（実施例１）と（比較例１−
１）において得られた各６個の光起電力素子に対して行
った評価試験に関して説明する。In the following, (Example 1) and (Comparative Example 1)
The evaluation test performed on each of the six photovoltaic elements obtained in 1) will be described.
【０１５７】評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ.Ｆ.）の各
平均値を計算した。As an evaluation test, each photovoltaic element was
The VI characteristic was observed by installing under irradiation with light of 1.5 (100 mW / cm 2 ). From the results, each average value of photoelectric conversion efficiency (η), which is photovoltaic power / incident light power, open circuit voltage (V OC ), short circuit current (J SC ), and fill factor (FF) was calculated.
【０１５８】表１は、（ＳＣ比１−１）の測定値で規格
化した（ＳＣ実１）の光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ.Ｆ.）であ
る。Table 1 shows the photoelectric conversion efficiency (η), open-circuit voltage (V OC ), short-circuit current (J SC ) and fill factor of (SC Ex 1) standardized by the measured value of (SC ratio 1-1). (F.F.).
【０１５９】[0159]
【表１】 表１から、（ＳＣ実１）の光起電力素子の方が、開放電
圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効率
（η）も優れていることが分かった。[Table 1] From Table 1, it was found that the (SC Ex 1) photovoltaic element was superior in open circuit voltage (V OC ) and fill factor (FF), and was also superior in photoelectric conversion efficiency (η). .
【０１６０】（比較例１−２）本例では、以下の３点が
（実施例１）と異なる。 （イ）バッファー層１０９を形成するとき、ＳｉＨ4ガ
スが５０ｓｃｃｍ、Ｃ2Ｈ 2ガスが３５ｓｃｃｍ、Ｈ2ガ
スが１２０ｓｃｃｍとなるようにマスフローコントロー
ラーで調整し、堆積チャンバー内の圧力は５ｍＴｏｒｒ
となるように調整した。Comparative Example 1-2 In this example, the following three points are
Different from (Example 1). (A) When forming the buffer layer 109, SiHFourMoth
50 sccm, CTwoH TwoGas is 35 sccm, HTwoMoth
Mass flow controller so that the space becomes 120 sccm
The pressure in the deposition chamber is 5 mTorr.
Was adjusted so that
【０１６１】（ロ）マイクロ波プラズマＣＶＤ法によっ
て、層厚２５ｎｍのａ−ＳｉＣ：Ｈのバッファー層を堆
積によって形成した。 （ハ）ｉ型半導体層の上にドーピング層を形成する前
に、前記バッファー層Ｂの表面を、前記γを含むプラズ
マに曝す過程は省いた。(B) By a microwave plasma CVD method, a buffer layer of a-SiC: H having a layer thickness of 25 nm was formed by deposition. (C) The step of exposing the surface of the buffer layer B to the plasma containing γ before forming the doping layer on the i-type semiconductor layer was omitted.
【０１６２】他の点は、（実施例１）と同様とした。本
例で作成した光起電力素子は、（ＳＣ比１−２）と呼称
することにした。Other points were the same as in (Example 1). The photovoltaic element created in this example is called (SC ratio 1-2).
【０１６３】以下では、（実施例１）と（比較例１−
２）において得られた各６個の光起電力素子に対して行
った評価試験に関して説明する。In the following, (Example 1) and (Comparative Example 1)
The evaluation test performed on each of the six photovoltaic elements obtained in 2) will be described.
【０１６４】評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ.Ｆ.）の各
平均値を計算した。As an evaluation test, each photovoltaic element was
The VI characteristic was observed by installing under irradiation with light of 1.5 (100 mW / cm 2 ). From the results, each average value of photoelectric conversion efficiency (η), which is photovoltaic power / incident light power, open circuit voltage (V OC ), short circuit current (J SC ), and fill factor (FF) was calculated.
【０１６５】表２は、（ＳＣ比１−１）の測定値で規格
化した（ＳＣ実１）の光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ.Ｆ.）であ
る。Table 2 shows the photoelectric conversion efficiency (η), open-circuit voltage (V OC ), short-circuit current (J SC ) and fill factor of (SC Ex 1) standardized by the measured value of (SC ratio 1-1). (F.F.).
【０１６６】[0166]
【表２】 表２から、（ＳＣ実１）の光起電力素子の方が、開放電
圧（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ.Ｆ.）が
優れ、光電変換効率（η）も優れていることが分かっ
た。[Table 2] From Table 2, the photovoltaic element of ( SC Ex 1) is superior in open circuit voltage (V OC ), short circuit current (J SC ), fill factor (FF) and photoelectric conversion efficiency (η). It turned out to be excellent.
【０１６７】また、基板内の特性のバラツキを見るため
に、ＩＴＯを蒸着するときに、０．２５ｃｍ2の穴の開
いたマスクを用いることによって、ひとつの基板内に分
割された２５個の光起電力素子を作成した。表３は、こ
のような試料に対して、開放電圧（ＶOC）、曲線因子
（Ｆ.Ｆ.）の基板内のバラツキを調べた結果である。た
だし、同一基板における最大値を１とした。In order to see the variation in the characteristics within the substrate, a mask with a hole of 0.25 cm 2 was used when depositing ITO, so that 25 light beams divided into one substrate were separated. An electromotive force element was created. Table 3 shows the results of examining the variations in the open circuit voltage (V OC ) and fill factor (F. F.) within the substrate for such samples. However, the maximum value on the same substrate was 1.
【０１６８】[0168]
【表３】 表３から、（ＳＣ実１）の光起電力素子の方が、基板内
のバラツキが小さいことから、光電変換特性の均一性が
向上したことが分かった。[Table 3] From Table 3, it was found that the uniformity of photoelectric conversion characteristics of the photovoltaic element of (SC Ex 1) was improved because the variation in the substrate was smaller.
【０１６９】（実施例２）本例では、以下に示すとお
り、μｃ−Ｓｉからなるｎ型層の形成条件、バッファー
層の表面をプラズマに曝す条件、ａ−ＳｉＧｅからなる
ＭＷｉ型層の形成条件、及び、ａ−ＳｉＣからなるｐ型
層の形成条件が、（実施例１）と異なる。Example 2 In this example, as shown below, conditions for forming an n-type layer made of μc-Si, conditions for exposing the surface of a buffer layer to plasma, conditions for forming an MWi-type layer made of a-SiGe. , And the formation conditions of the p-type layer made of a-SiC are different from those of the first embodiment.
【０１７０】（イ）ｎ型層を形成する条件 μｃ−Ｓｉからなるｎ型層（ＲＦプラズマＣＶＤ法によ
って形成したｎ型半導体層）を形成するには、実施例１
と同様に、堆積チャンバー４１７内に基板４９０を搬送
し、ＳｉＨ4／Ｈ2ガスが４ｓｃｃｍ、Ｈ2ガスが１００
ｓｃｃｍ、ＰＨ3／Ｈ2ガスが１ｓｃｃｍとなるようにマ
スフローコントローラーで調整し、堆積チャンバー内の
圧力が０．５Ｔｏｒｒになるように調整した。(A) Conditions for forming n-type layer To form an n-type layer (n-type semiconductor layer formed by the RF plasma CVD method) made of μc-Si, the first embodiment is used.
Similarly, the substrate 490 is transferred into the deposition chamber 417, the SiH 4 / H 2 gas is 4 sccm, and the H 2 gas is 100
The mass flow controller was adjusted so that the sccm and PH 3 / H 2 gas were 1 sccm, and the pressure in the deposition chamber was adjusted to 0.5 Torr.
【０１７１】基板の温度が３８０℃になるように基板加
熱用ヒーターを設定し、基板温度が安定したところで、
ＲＦ電源の電力を０．０４Ｗ／ｃｍ2に設定し、プラズ
マ形成用カップにＲＦ電力を導入し、グロー放電を生起
させ、基板上にｎ型層の形成を開始し、層厚１０ｎｍの
ｎ型層を形成した。The heater for heating the substrate is set so that the temperature of the substrate becomes 380 ° C., and when the substrate temperature becomes stable,
The power of the RF power supply was set to 0.04 W / cm 2 , and the RF power was introduced into the plasma forming cup to cause glow discharge to start the formation of the n-type layer on the substrate and to form the n-type layer having a layer thickness of 10 nm. Layers were formed.
【０１７２】次に、ａ−Ｓｉからなるバッファー層１０
８を、ＲＦプラズマＣＶＤ法によって作成した。Next, the buffer layer 10 made of a-Si
8 was produced by the RF plasma CVD method.
【０１７３】バッファー層１０８を作成するには、実施
例１と同様に、基板４９０を堆積チャンバー４１８に搬
送し、基板４９０の温度が３３０℃になるように基板加
熱用ヒーター４１１を設定し、基板が十分加熱されたと
ころで不図示のバルブを徐々に開いて、ＳｉＨ4ガス、
Ｈ2ガスをガス導入管４４９を通じてｉ型層堆積チャン
バー４１８内に流入させた。このとき、ＳｉＨ4ガスが
１０ｓｃｃｍ、Ｈ2ガスが３００ｓｃｃｍとなるように
各々の不図示のマスフローコントローラーで調整した。To form the buffer layer 108, the substrate 490 is transported to the deposition chamber 418, and the substrate heating heater 411 is set so that the temperature of the substrate 490 is 330 ° C., as in the first embodiment. Is heated sufficiently, the valve (not shown) is gradually opened, and SiH 4 gas,
H 2 gas was caused to flow into the i-type layer deposition chamber 418 through the gas introduction pipe 449. At this time, the SiH 4 gas was adjusted to 10 sccm and the H 2 gas was adjusted to 300 sccm by each mass flow controller (not shown).
【０１７４】ｉ型層堆積チャンバー４１８内の圧力は
１．１Ｔｏｒｒとなるように不図示のコンダクタンスバ
ルブの開口を調整した。The conductance valve opening (not shown) was adjusted so that the pressure in the i-type layer deposition chamber 418 was 1.1 Torr.
【０１７５】ＲＦ電源４２４の電力を０．０１Ｗ／ｃｍ
2に設定し、バイアス棒４２８に印加してグロー放電を
生起させ、基板上にバッファー層１０８の形成を開始
し、層厚１０ｎｍのバッファー層を形成した。The power of the RF power source 424 is 0.01 W / cm.
It was set to 2 and applied to the bias rod 428 to cause glow discharge, the formation of the buffer layer 108 was started on the substrate, and a buffer layer having a layer thickness of 10 nm was formed.
【０１７６】（ロ）ＭＷｉ型層を形成する条件 ＭＷｉ型層（マイクロ波ＣＶＤ法で形成したｉ型半導体
層）はａ−ＳｉＧｅで作成した。ＭＷｉ型層を作成する
には、基板温度が３８０℃になるように基板加熱用ヒー
ターを設定し、基板が十分加熱されたところで不図示の
バルブを徐々に開いて、ＳｉＨ4ガス、ＧｅＨ4ガス、Ｈ
2ガスをガス導入管を通じてｉ型層堆積チャンバー内に
流入させた。この時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｇ
ｅＨ4ガスが３５ｓｃｃｍ、Ｈ2ガスが１２０ｓｃｃｍと
なるように各々の不図示のマスフローコントローラーで
調整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏ
ｒｒとなるように不図示のコンダクタンスバルブの開口
を調整した。次に、ＲＦ電源を０．２Ｗ／ｃｍ2に設定
し、バイアス棒に印加した。その後、不図示のマイクロ
波電源の電力を０．１Ｗ／ｃｍ2に設定し、ｉ型層堆積
チャンバー内にマイクロ波電力導入し、グロー放電を生
起させ、シャッターを開けることでＲＦｉ型層上にＭＷ
ｉ型層の作成を開始し、層厚０．１μｍのｉ型層を作成
したところでマイクロ波グロー放電を止めＭＷｉ型層の
作成を終えた。(B) Conditions for forming the MWi-type layer The MWi-type layer (i-type semiconductor layer formed by microwave CVD method) was made of a-SiGe. In order to form the MWi type layer, the heater for heating the substrate is set so that the substrate temperature becomes 380 ° C., and when the substrate is sufficiently heated, the valve (not shown) is gradually opened, and SiH 4 gas and GeH 4 gas are added. , H
2 Gas was introduced into the i-type layer deposition chamber through the gas introduction pipe. At this time, SiH 4 gas is 50 sccm, G
The eH 4 gas was adjusted to 35 sccm, and the H 2 gas was adjusted to 120 sccm by each mass flow controller (not shown). The pressure in the i-type layer deposition chamber is 6 mTo
The conductance valve opening (not shown) was adjusted to rr. Next, the RF power source was set to 0.2 W / cm 2 and applied to the bias rod. Then, the power of a microwave power source (not shown) was set to 0.1 W / cm 2 , microwave power was introduced into the i-type layer deposition chamber to cause glow discharge, and the shutter was opened to cause the shutter to open on the RF i-type layer. MW
The formation of the i-type layer was started, and when the i-type layer having a layer thickness of 0.1 μm was formed, the microwave glow discharge was stopped and the formation of the MWi-type layer was completed.
【０１７７】（ハ）バッファー層１０９を形成する条件 実施例１と同様にして、ａ−Ｓｉからなるバッファー層
を膜厚２５ｎｍに形成した。(C) Conditions for forming the buffer layer 109 In the same manner as in Example 1, a buffer layer made of a-Si was formed to a film thickness of 25 nm.
【０１７８】ｉ型半導体層の上にｐ型のドーピング層を
形成する前に、バッファー層Ｂの表面を、バッファー層
Ｂのバンドギャップを拡大する元素（γ）を含むプラズ
マに曝すため、ＣＨ4ガス、Ｈｅガスを堆積チャンバー
４１８内に不図示のバルブを操作してガス導入管４４９
を通して導入した。また、バッファー層中に極わずかに
ほう素を注入するため、Ｈ2で１０００ｐｐｍに希釈し
たＢＦ3ガスも同様に導入した。この時、ＣＨ4ガスを１
０ｓｃｃｍ、Ｈ2で１０００ｐｐｍに希釈したＢＦ3ガス
を１ｓｃｃｍ、Ｈｅガスを３００ｓｃｃｍとなるように
マスフローコントローラーで調整し、堆積チャンバー４
１８内の圧力は１．０Ｔｏｒｒとなるように調整した。
基板４９０の温度を２８０℃に保ち、ＲＦ電源４２４の
電力は０．０６Ｗ／ｃｍ2に設定して、バイアス棒４２
８にＲＦ電力を導入し、グロー放電を生起させ、前記γ
を含むプラズマに１５０秒間曝し、堆積したａ−Ｓｉか
らなるバッファー層の表面近傍のみをａ−ＳｉＣ：Ｈに
して、本発明のバッファー層１０９を作成した。[0178] On the i-type semiconductor layer before forming the p-type doping layer, to expose the surface of the buffer layer B, and a plasma containing the element (gamma) to expand the band gap of the buffer layer B, CH 4 Gas and He gas are introduced into the deposition chamber 418 by operating a valve (not shown) to introduce a gas introduction pipe 449.
Introduced through. Further, since a very small amount of boron was injected into the buffer layer, BF 3 gas diluted to 1000 ppm with H 2 was also introduced. At this time, add 1 CH 4 gas
BF 3 gas diluted to 1000 ppm with H 2 was adjusted to 1 sccm and He gas was adjusted to 300 sccm with a mass flow controller, and the deposition chamber 4
The pressure inside 18 was adjusted to 1.0 Torr.
The temperature of the substrate 490 was maintained at 280 ° C., the power of the RF power source 424 was set to 0.06 W / cm 2 , and the bias rod 42
RF power is introduced to 8 to cause glow discharge,
Buffer layer 109 of the present invention was prepared by exposing the buffer layer made of a-Si only near the surface to a-SiC: H for 150 seconds.
【０１７９】（ニ）ｐ型半導体層１０５を形成する条件 ａ−ＳｉＣからなるｐ型半導体層１０５を形成した。実
施例１と同様に、ｐ型層堆積チャンバー４１９へ基板４
９０を搬送し、基板温度を２３０℃になるように基板加
熱用ヒーター４１２を設定し、基板温度が安定したとこ
ろで、Ｈ2ガスが５０ｓｃｃｍ、ＳｉＨ4ガスが２ｓｃｃ
ｍ、Ｃ2Ｈ2ガスを２ｓｃｃｍ、ＢＦ3／Ｈ2ガスが４ｓｃ
ｃｍとなるようにマスフローコントローラーで調整し、
堆積チャンバー４１９内の圧力は２．０Ｔｏｒｒとなる
ように不図示のコンダクタンスバルブの開口を調整し
た。ＲＦ電源４２３の電力を０．０３Ｗ／ｃｍ2に設定
し、プラズマ形成用カップ４２１にＲＦ電力を導入し、
グロー放電を生起させ、ａ−ＳｉＣからなるｐ型層の形
成を開始し、層厚１０ｎｍを形成したところでＲＦ電源
を切って、グロー放電を止め、ａ−ＳｉＣからなるｐ型
半導体層１０５の形成を終えた。(D) Conditions for forming p-type semiconductor layer 105 The p-type semiconductor layer 105 made of a-SiC was formed. The substrate 4 is transferred to the p-type layer deposition chamber 419 as in Example 1.
90 is transported, the substrate heating heater 412 is set so that the substrate temperature is 230 ° C., and when the substrate temperature is stable, H 2 gas is 50 sccm and SiH 4 gas is 2 sccc.
m, C 2 H 2 gas 2 sccm, BF 3 / H 2 gas 4 sc
Adjust with a mass flow controller to be cm,
The conductance valve opening (not shown) was adjusted so that the pressure in the deposition chamber 419 was 2.0 Torr. The power of the RF power source 423 is set to 0.03 W / cm 2 , and the RF power is introduced into the plasma forming cup 421.
Glow discharge is caused to start forming a p-type layer made of a-SiC, RF power is turned off when a layer thickness of 10 nm is formed, glow discharge is stopped, and a p-type semiconductor layer 105 made of a-SiC is formed. Finished.
【０１８０】他の点は、（実施例１）と同様とした。本
例で作成した光起電力素子は、（ＳＣ実２）と呼称する
ことにした。The other points were the same as in (Example 1). The photovoltaic element created in this example is called (SC Ex 2).
【０１８１】（比較例２−１）本例では、ｉ型半導体層
の上にドーピング層を形成する前に、前記バッファー層
Ｂの表面を、前記γを含むプラズマに曝さなかった点が
（実施例２）と異なる。Comparative Example 2-1 In this example, the surface of the buffer layer B was not exposed to the plasma containing γ before forming the doping layer on the i-type semiconductor layer. Different from Example 2).
【０１８２】他の点は、（実施例２）と同様とした。本
例で作成した光起電力素子は、（ＳＣ比２−１）と呼称
することにした。Other points were the same as in (Example 2). The photovoltaic element created in this example is called (SC ratio 2-1).
【０１８３】以下では、（実施例２）と（比較例２−
１）において得られた各６個の光起電力素子に対して行
った評価試験に関して説明する。In the following, (Example 2) and (Comparative Example 2-)
The evaluation test performed on each of the six photovoltaic elements obtained in 1) will be described.
【０１８４】評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ.Ｆ.）の各
平均値を計算した。As an evaluation test, each photovoltaic element was
The VI characteristic was observed by installing under irradiation with light of 1.5 (100 mW / cm 2 ). From the results, each average value of photoelectric conversion efficiency (η), which is photovoltaic power / incident light power, open circuit voltage (V OC ), short circuit current (J SC ), and fill factor (FF) was calculated.
【０１８５】表４は、（ＳＣ比２−１）の測定値で規格
化した（ＳＣ実２）の光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ.Ｆ.）であ
る。Table 4 shows the photoelectric conversion efficiency (η), open-circuit voltage (V OC ), short-circuit current (J SC ) and fill factor of (SC Ex 2) standardized by the measured value of (SC ratio 2-1). (F.F.).
【０１８６】[0186]
【表４】 表４から、（ＳＣ実２）の光起電力素子の方が、開放電
圧（ＶOC）、曲線因子（Ｆ.Ｆ.）が優れ、光電変換効率
（η）も優れていることが分かった。[Table 4] From Table 4, it was found that the photovoltaic element of (SC Ex 2) was superior in open-circuit voltage (V OC ), fill factor (FF) and photoelectric conversion efficiency (η). .
【０１８７】（実施例３）本例では、以下に示すとお
り、ａ−ＳｉＣからなるｎ型層の形成条件、ａ−ＳｉＣ
からなるＭＷｉ型層の形成条件、μｃ−ＳｉＣＮからな
るｐ型半導体層の形成条件、及び、バッファー層の形成
条件が（実施例１）と異なる。(Example 3) In this example, as shown below, the conditions for forming an n-type layer made of a-SiC and a-SiC were used.
The conditions for forming the MWi-type layer made of, the conditions for forming the p-type semiconductor layer made of μc-SiCN, and the conditions for forming the buffer layer are different from those of Example 1.
【０１８８】（イ）ｎ型層を形成する条件 ａ−ＳｉＣからなるｎ型層（ＲＦプラズマＣＶＤ法によ
って形成したｎ型半導体層）を形成するには、ＳｉＨ4
／Ｈ2ガスが２ｓｃｃｍ、Ｃ2Ｈ2ガスが２ｓｃｃｍ、Ｈ2
ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが１ｓｃｃｍとな
るようにマスフローコントローラーで調整し、堆積チャ
ンバー４１７内の圧力が１．１Ｔｏｒｒになるように調
整した。基板の温度が３８０℃になるように基板加熱用
ヒーターを設定し、基板温度が安定したところで、ＲＦ
電源の電力を０．０３Ｗ／ｃｍ2に設定し、プラズマ形
成用カップにＲＦ電力を導入し、グロー放電を生起さ
せ、基板上にｎ型層の形成を開始し、層厚１０ｎｍのｎ
型層を形成した。(A) Conditions for forming an n-type layer To form an n-type layer made of a-SiC (n-type semiconductor layer formed by RF plasma CVD method), SiH 4
/ H 2 gas is 2 sccm, C 2 H 2 gas is 2 sccm, H 2
The mass flow controller was adjusted so that the gas was 50 sccm and the PH 3 / H 2 gas was 1 sccm, and the pressure in the deposition chamber 417 was adjusted to 1.1 Torr. The heater for heating the substrate is set so that the temperature of the substrate becomes 380 ° C., and when the substrate temperature becomes stable, RF
The power of the power source was set to 0.03 W / cm 2 , RF power was introduced into the plasma forming cup to cause glow discharge, and the formation of the n-type layer on the substrate was started.
A mold layer was formed.
【０１８９】（ロ）ＭＷｉ型層を形成する条件 ＭＷｉ型層はａ−ＳｉＣで作成した。ＭＷｉ型層を作成
するには、基板温度が３８０℃になるように基板加熱用
ヒーターを設定し、基板が十分加熱されたところで不図
示のバルブを徐々に開いて、ＳｉＨ4ガス、Ｃ2Ｈ2ガ
ス、Ｈ2ガスをｉ型層堆積チャンバー４１８内に流入さ
せた。この時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｃ2Ｈ2ガ
スが３５ｓｃｃｍ、Ｈ2ガスが１２０ｓｃｃｍとなるよ
うに各々の不図示のマスフローコントローラーで調整し
た。ｉ型層堆積チャンバー４１８内の圧力は、６ｍＴｏ
ｒｒとなるように調整した。次に、ＲＦ電源を０．２Ｗ
／ｃｍ 2に設定し、バイアス棒に印加した。その後、不
図示のマイクロ波電源の電力を０．１Ｗ／ｃｍ2に設定
し、ｉ型層堆積チャンバー内にマイクロ波電力導入し、
グロー放電を生起させ、シャッターを開けることでＲＦ
ｉ型層上にＭＷｉ型層の作成を開始し、層厚０．１μｍ
のｉ型層を作成したところでマイクロ波グロー放電を止
め、ＭＷｉ型層を作成した。(B) Conditions for forming MWi type layer The MWi type layer was made of a-SiC. Create MWi type layer
To heat the substrate so that the substrate temperature is 380 ° C.
Set the heater and do not wait for the substrate to be sufficiently heated.
Gradually open the valve shown toFourGas, CTwoHTwoMoth
S, HTwoThe gas is introduced into the i-type layer deposition chamber 418.
I let you. At this time, SiHFourGas is 50 sccm, CTwoHTwoMoth
35 sccm, HTwoThe gas will be 120 sccm
Adjust with each mass flow controller (not shown)
Was. The pressure inside the i-type layer deposition chamber 418 is 6 mTo
It was adjusted to be rr. Next, the RF power supply is 0.2W
/ Cm TwoAnd applied to the bias rod. After that,
The power of the illustrated microwave power source is 0.1 W / cmTwoSet to
Then, microwave power is introduced into the i-type layer deposition chamber,
RF is generated by generating glow discharge and opening the shutter.
Starting the formation of the MWi-type layer on the i-type layer, the layer thickness is 0.1 μm
Stop the microwave glow discharge when the i-type layer of
Therefore, an MWi type layer was created.
【０１９０】（ハ）バッファー層の形成条件 （ロ）で形成されたｉ層よりバンドギャップの広いａ−
Ｓｉからなるバッファー層を、ＳｉＨ4ガスが４０ｓｃ
ｃｍ、Ｃ2Ｈ2ガスが６０ｓｃｃｍ、基板温度が３００℃
とする以外は、（ロ）と同様にして、層厚２０ｎｍ堆積
した。(C) Conditions for forming buffer layer a− having a wider band gap than the i layer formed under (b)
The buffer layer made of Si is filled with 40 sc of SiH 4 gas.
cm, C 2 H 2 gas 60 sccm, substrate temperature 300 ° C.
A layer thickness of 20 nm was deposited in the same manner as in (B) except that
【０１９１】次に、ｉ型半導体層の上にドーピング層を
形成する前に、バッファー層Ｂの表面を、バッファー層
Ｂのバンドギャップを拡大する元素（γ）を含むプラズ
マに曝すため、ＮＨ3ガス、Ｈ2ガスを堆積チャンバー４
１８内に不図示のバルブを操作してガス導入管４４９を
通して導入した。この時、ＮＨ3ガスを１０ｓｃｃｍ、
Ｈ2ガスを５００ｓｃｃｍとなるようにマスフローコン
トローラーで調整し、堆積チャンバー４１８内の圧力は
１．５Ｔｏｒｒとなるように調整した。基板４９０の温
度を２８０℃に保ち、ＲＦ電源４２４の電力は０．１Ｗ
／ｃｍ2に設定して、バイアス棒４２８にＲＦ電力を導
入し、グロー放電を生起させ、前記γを含むプラズマに
１２０秒間曝し、堆積したａ−Ｓｉからなるバッファー
層の表面近傍のみをμｃ−ＳｉＣＮ：Ｈにして、本発明
のバッファー層１０９を作成した。[0191] Then, before forming the doped layer on the i-type semiconductor layer, to expose the surface of the buffer layer B, and a plasma containing the element (gamma) to expand the band gap of the buffer layer B, NH 3 Gas, H 2 gas, deposition chamber 4
A valve (not shown) was operated in 18 to introduce the gas through the gas introducing pipe 449. At this time, NH 3 gas is 10 sccm,
The H 2 gas was adjusted to be 500 sccm by a mass flow controller, and the pressure in the deposition chamber 418 was adjusted to be 1.5 Torr. The temperature of the substrate 490 is kept at 280 ° C, and the power of the RF power source 424 is 0.1W.
/ Cm 2 , RF power was introduced into the bias rod 428 to cause glow discharge, and the plasma was exposed to the plasma containing γ for 120 seconds. The buffer layer 109 of the present invention was formed using SiCN: H.
【０１９２】（ニ）ｐ型半導体層の形成条件 μｃ−ＳｉＣＮからなるｐ型半導体層１０５を形成し
た。基板の温度が２３０℃でＨ2ガスが５０ｓｃｃｍ、
ＳｉＨ4／Ｈ2ガスが１ｓｃｃｍ、Ｃ2Ｈ2ガスが２ｓｃｃ
ｍ、ＮＨ3ガスが３ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃ
ｃｍとなるようにマスフローコントローラーで調整し、
堆積チャンバー４１９内の圧力は２．０Ｔｏｒｒとなる
ように不図示のコンダクタンスバルブの開口を調整し
た。ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ2に設定
し、プラズマ形成用カップ４２１にＲＦ電力を導入し、
グロー放電を生起させ、μｃ−ＳｉＣＮからなるｐ型層
の形成を開始し、層厚１０ｎｍを形成したところでＲＦ
電源を切って、グロー放電を止め、形成を終えた。(D) Conditions for forming p-type semiconductor layer A p-type semiconductor layer 105 made of μc-SiCN was formed. Substrate temperature is 230 ° C., H 2 gas is 50 sccm,
SiH 4 / H 2 gas is 1 sccm, C 2 H 2 gas is 2 sccc
m, NH 3 gas 3 sccm, BF 3 / H 2 gas 1 sc
Adjust with a mass flow controller to be cm,
The conductance valve opening (not shown) was adjusted so that the pressure in the deposition chamber 419 was 2.0 Torr. The power of the RF power source 423 is set to 0.15 W / cm 2 , and the RF power is introduced into the plasma forming cup 421.
RF is generated when a glow discharge is caused to start forming a p-type layer made of μc-SiCN and a layer thickness of 10 nm is formed.
The power was turned off, the glow discharge was stopped, and the formation was completed.
【０１９３】他の点は、（実施例１）と同様とした。本
例で作成した光起電力素子は、（ＳＣ実３）と呼称する
ことにした。Other points were the same as in (Example 1). The photovoltaic element created in this example is called (SC Ex 3).
【０１９４】（比較例３−１）本例では、ｉ型半導体層
の上にドーピング層を形成する前に、前記バッファー層
Ｂの表面を、前記γを含むプラズマに曝さなかった点が
（実施例３）と異なる。Comparative Example 3-1 In this example, the surface of the buffer layer B was not exposed to the plasma containing γ before forming the doping layer on the i-type semiconductor layer. Different from Example 3).
【０１９５】他の点は、（実施例３）と同様とした。本
例で作成した光起電力素子は、（ＳＣ比３−１）と呼称
することにした。The other points were the same as in (Example 3). The photovoltaic element created in this example is called (SC ratio 3-1).
【０１９６】以下では、（実施例３）と（比較例３−
１）において得られた各６個の光起電力素子に対して行
った評価試験に関して説明する。In the following, (Example 3) and (Comparative Example 3-)
The evaluation test performed on each of the six photovoltaic elements obtained in 1) will be described.
【０１９７】評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ.Ｆ.）の各
平均値を計算した。As an evaluation test, AM was applied to each photovoltaic element.
The VI characteristic was observed by installing under irradiation with light of 1.5 (100 mW / cm 2 ). From the results, each average value of photoelectric conversion efficiency (η), which is photovoltaic power / incident light power, open circuit voltage (V OC ), short circuit current (J SC ), and fill factor (FF) was calculated.
【０１９８】表５は、（ＳＣ比３−１）の測定値で規格
化した（ＳＣ実３）の光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ.Ｆ.）であ
る。Table 5 shows the photoelectric conversion efficiency (η), open-circuit voltage (V OC ), short-circuit current (J SC ) and fill factor of (SC Ex 3) standardized by the measured value of (SC ratio 3-1). (F.F.).
【０１９９】[0199]
【表５】 表５から、（ＳＣ実３）の光起電力素子の方が、開放電
圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効率
（η）も優れていることが分かった。[Table 5] From Table 5, it was found that the photovoltaic element of (SC Ex 3) was superior in open circuit voltage (V OC ) and fill factor (FF), and was also superior in photoelectric conversion efficiency (η). .
【０２００】（実施例４）本例では、（実施例１）が光
入射側をｐ層として層構成を基体／ｎ層／ｉ層／ｐ層と
したのに代えて、光入射側をｎ層として層構成を基体／
ｐ層／ｉ層／ｎ層とした点が異なる。(Example 4) In this example, instead of (Example 1), the light incident side was a p-layer and the layer structure was a substrate / n layer / i layer / p layer. Base layer / layer structure
The difference is that p layers / i layers / n layers are used.
【０２０１】以下では、本例の光起電力素子の作成にお
ける、ａ−Ｓｉからなるｐ型層の形成条件、ドーピング
層の表面をプラズマに曝す条件、ａ−Ｓｉからなるｉ型
層の形成条件、上部のみがａ−ＳｉＯからなる本発明の
バッファー層、及び、ａ−ＳｉＯからなるｎ型層の形成
条件、に関して説明する。In the following, conditions for forming the p-type layer made of a-Si, conditions for exposing the surface of the doping layer to plasma, and conditions for forming the i-type layer made of a-Si in the production of the photovoltaic element of the present example. The conditions for forming the buffer layer of the present invention in which only the upper portion is made of a-SiO and the conditions for forming the n-type layer made of a-SiO will be described.
【０２０２】（イ）ｐ型層を形成する条件 ｐ型層は、ＲＦプラズマＣＶＤ法でａ−Ｓｉになる条件
で堆積した。基板温度が３５０℃になるように基板加熱
用ヒーターを設定し、基板温度が安定したところで、Ｈ
2ガス、ＳｉＨ4ガス、ＢＦ3／Ｈ2ガスを堆積チャンバー
４１９内に導入した。この時、Ｈ2ガスが３０ｓｃｃ
ｍ、ＳｉＨ4／Ｈ2ガスが２ｓｃｃｍ、ＢＦ3／Ｈ2ガスが
５ｓｃｃｍとなるようにマスフローコントローラーで調
整し、堆積チャンバー４１９内の圧力は２．０Ｔｏｒｒ
となるように調整した。ＲＦ電源の電力を０．０５Ｗ／
ｃｍ2に設定し、プラズマ形成用カップにＲＦ電力を導
入し、グロー放電を生起させ、ａ−Ｓｉからなるｐ型層
の形成を開始し、層厚１０ｎｍのｐ型層を形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、ａ−Ｓｉか
らなるｐ型層の形成を終えた。(B) Conditions for forming p-type layer The p-type layer was deposited under the condition of becoming a-Si by RF plasma CVD method. Set the heater for heating the substrate so that the substrate temperature becomes 350 ° C, and when the substrate temperature becomes stable,
2 gas, SiH 4 gas, and BF 3 / H 2 gas were introduced into the deposition chamber 419. At this time, H 2 gas is 30 scc
m, SiH 4 / H 2 gas was 2 sccm, BF 3 / H 2 gas was 5 sccm, and the pressure in the deposition chamber 419 was 2.0 Torr.
It was adjusted to be. RF power of 0.05W /
Set cm 2, the RF power was introduced into the plasma forming cup to cause glow discharge, RF power where to begin formation of the p-type layer made of a-Si, was formed a p-type layer having a thickness of 10nm Then, the glow discharge was stopped, and the formation of the p-type layer made of a-Si was completed.
【０２０３】（ロ）ＭＷｉ型層を形成する条件 ＭＷｉ型層（マイクロ波ＣＶＤ法で形成したｉ型半導体
層）は、（実施例１）と同様の条件で作成した。(B) Conditions for forming MWi-type layer The MWi-type layer (i-type semiconductor layer formed by microwave CVD method) was formed under the same conditions as in (Example 1).
【０２０４】（ハ）バッファー層の形成条件 基板４９０の温度を３００℃とする以外は、（ロ）と同
様にして、（ロ）で形成されたｉ層よりバンドギャップ
の広いａ−Ｓｉ：Ｈからなるバッファー層を、層厚２５
ｎｍ形成した。(C) Buffer layer forming conditions a-Si: H having a wider bandgap than the i layer formed in (b) except that the temperature of the substrate 490 is 300 ° C. The buffer layer consisting of
nm formed.
【０２０５】次に、ｎ型のドーピング層を形成する前
に、バッファー層Ｂの表面を、バッファー層Ｂのバンド
ギャップを拡大する元素（γ）を含むプラズマに曝すた
め、Ｏ 2／Ｈｅガスを堆積チャンバー４１８内に導入し
た。この時、Ｏ2／Ｈｅガスを３００ｓｃｃｍとなるよ
うにマスフローコントローラーで調整し、堆積チャンバ
ー４１８内の圧力は０．５Ｔｏｒｒとなるように調整し
た。ＲＦ電源の電力は０．０６Ｗ／ｃｍ2に設定し、プ
ラズマ形成用カップにＲＦ電力を導入し、グロー放電を
生起させ、前記γを含むプラズマに１００秒間曝し、堆
積したａ−Ｓｉ：Ｈからなるバッファー層の表面近傍の
みをａ−ＳｉＯにして、本発明のバッファー層を作成し
た。Next, before forming an n-type doping layer
Then, the surface of the buffer layer B, the band of the buffer layer B
Exposed to plasma containing element (γ) that widens the gap
O Two/ He gas is introduced into the deposition chamber 418
Was. At this time,Two/ He gas will be 300 sccm
Adjust the deposition chamber with a mass flow controller
-Adjust the pressure inside 418 to 0.5 Torr.
Was. RF power is 0.06W / cmTwoSet to
Introduce RF power to the plasma forming cup to generate glow discharge
And then exposed to the plasma containing γ for 100 seconds.
Near the surface of the buffer layer composed of a-Si: H
To form a buffer layer of the present invention.
Was.
【０２０６】（ニ）ｎ型層を形成する条件 ｎ型層を作成するには、基板温度が２３０℃になるよう
に基板加熱用ヒーターを設定し、基板温度が安定したと
ころで、Ｈ2ガス、ＳｉＨ4ガス、Ｏ2／Ｈｅガス、ＰＨ3
／Ｈ2ガスをｉ型層堆積チャンバー４１７内に導入し
た。この時、Ｈ2ガスが５０ｓｃｃｍ、ＳｉＨ4ガスが２
ｓｃｃｍ、Ｏ2／Ｈｅガスが４ｓｃｃｍ、ＰＨ3／Ｈ2ガ
スが０．５ｓｃｃｍとなるようにマスフローコントロー
ラーで調整し、堆積チャンバー４１７内の圧力は、１ｍ
Ｔｏｒｒとなるように調整した。次に、ＲＦ電源の電力
を０．００５Ｗ／ｃｍ2に設定し、プラズマ形成用カッ
プにＲＦ電力を導入し、グロー放電を生起させ、ｎ型層
の形成を開始し、層厚１０ｎｍのｎ型層を形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、ａ−ＳｉＯ
からなるｎ型層を形成した。(D) Conditions for forming n-type layer: To form an n-type layer, a substrate heating heater is set so that the substrate temperature is 230 ° C., and when the substrate temperature is stable, H 2 gas, SiH 4 gas, O 2 / He gas, PH 3
/ H 2 gas was introduced into the i-type layer deposition chamber 417. At this time, H 2 gas is 50 sccm and SiH 4 gas is 2 sc
sccm, O 2 / He gas is 4 sccm, PH 3 / H 2 gas is adjusted to be 0.5 sccm by a mass flow controller, and the pressure in the deposition chamber 417 is 1 m.
It was adjusted to Torr. Next, the power of the RF power source was set to 0.005 W / cm 2 , RF power was introduced into the plasma forming cup to cause glow discharge, and the formation of the n-type layer was started, and the n-type layer with a layer thickness of 10 nm was formed. When the layer is formed, turn off the RF power source to stop the glow discharge,
To form an n-type layer.
【０２０７】他の点は、（実施例１）と同様とした。本
例で作成した光起電力素子は、（ＳＣ実４）と呼称する
ことにした。Other points were the same as in (Example 1). The photovoltaic element created in this example is called (SC Ex 4).
【０２０８】（比較例４−１）本例では、ｉ型半導体層
の上にドーピング層を形成する前に、前記バッファー層
Ｂの表面を、前記γを含むプラズマに曝さなかった点が
（実施例４）と異なる。Comparative Example 4-1 In this example, the surface of the buffer layer B was not exposed to the plasma containing γ before the doping layer was formed on the i-type semiconductor layer. Different from Example 4).
【０２０９】他の点は、（実施例４）と同様とした。本
例で作成した光起電力素子は、（ＳＣ比４−１）と呼称
することにした。Other points were the same as in (Example 4). The photovoltaic element created in this example is called (SC ratio 4-1).
【０２１０】以下では、（実施例４）と（比較例４−
１）において得られた各６個の光起電力素子に対して行
った評価試験に関して説明する。In the following, (Example 4) and (Comparative Example 4-)
The evaluation test performed on each of the six photovoltaic elements obtained in 1) will be described.
【０２１１】評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ.Ｆ.）の各
平均値を計算した。As an evaluation test, AM was applied to each photovoltaic element.
The VI characteristic was observed by installing under irradiation with light of 1.5 (100 mW / cm 2 ). From the results, each average value of photoelectric conversion efficiency (η), which is photovoltaic power / incident light power, open circuit voltage (V OC ), short circuit current (J SC ), and fill factor (FF) was calculated.
【０２１２】表６は、（ＳＣ比４−１）の測定値で規格
化した（ＳＣ実４）の光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ.Ｆ.）であ
る。Table 6 shows the photoelectric conversion efficiency (η), open-circuit voltage (V OC ), short-circuit current (J SC ) and fill factor of (SC Ex 4) standardized by the measured value of (SC ratio 4-1). (F.F.).
【０２１３】[0213]
【表６】 表６から、（ＳＣ実４）の光起電力素子の方が、開放電
圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効率
（η）も優れていることが分かった。[Table 6] From Table 6, it was found that the photovoltaic element of (SC Ex 4) was superior in open circuit voltage (V OC ) and fill factor (FF), and was also superior in photoelectric conversion efficiency (η). .
【０２１４】（実施例５）本例では、（実施例１）が図
１に示したシングルセル型の光起電力素子を作成したの
に代えて、図２に示したトリプルセル型（ｐｉｎ型の半
導体接合を３回積層した構造体からなるスタックセル
型）の光起電力素子を作成した点が異なる。(Embodiment 5) In this embodiment, instead of producing the single cell type photovoltaic element shown in FIG. 1 in (Example 1), the triple cell type (pin type) shown in FIG. 2 is different in that a photovoltaic device of a stack cell type) having a structure in which the semiconductor junction of (3) is laminated three times is prepared.
【０２１５】本例の光起電力素子は、図４の堆積装置を
用いた。本例の光起電力素子の層構成は、基板２０１／
裏面電極２０２／第１のｐｉｎ接合２１４／第２のｐｉ
ｎ接合２１５／第３のｐｉｎ接合２１６／透明電極２１
２／集電電極２１３である。また、各ｐｉｎ接合は、基
板側から以下の層構成とした。As the photovoltaic element of this example, the deposition apparatus shown in FIG. 4 was used. The layer structure of the photovoltaic element of this example is the substrate 201 /
Back electrode 202 / first pin junction 214 / second pi
n-junction 215 / third pin-junction 216 / transparent electrode 21
2 / collecting electrode 213. Further, each pin junction has the following layer structure from the substrate side.
【０２１６】以下に、本例における各ｐｉｎ接合の層構
成を示した。ただし、バッファー層Ｂのバンドギャップ
を拡大する元素をγと表記した。The layer structure of each pin junction in this example is shown below. However, the element that widens the bandgap of the buffer layer B is denoted by γ.
【０２１７】第１のｐｉｎ接合２１４は、裏面電極２０
２の側から順に、μｃ−Ｓｉからなるｎ型層（ｎ１層）
２０３／ａ−Ｓｉからなるバッファー層２５１／ａ−Ｓ
ｉＧｅからなるＭＷｉ型層（ｉ１層）２０４／上部はａ
−ＳｉＣ下部はａ−Ｓｉからなる本発明のバッファー層
２６１／μｃ−ＳｉＣからなるｐ型層（ｐ１層）２０５
とした。The first pin junction 214 is connected to the back electrode 20.
N-type layer (n1 layer) made of μc-Si in order from the 2 side
Buffer layer 251 / a-S made of 203 / a-Si
The MWi type layer (i1 layer) 204 made of iGe / a is a
The lower portion of -SiC is a buffer layer 261 / μc of the present invention made of a-Si. P-type layer (p1 layer) 205 made of c-SiC.
And
【０２１８】第２のｐｉｎ接合２１５は、第１のｐｉｎ
接合２１４の側から順に、μｃ−Ｓｉからなるｎ型層
（ｎ２層）２０６／ａ−Ｓｉからなるバッファー層２５
２／ａ−ＳｉＧｅからなるＭＷｉ型層（ｉ２層）２０７
／上部はａ−ＳｉＣ下部はａ−Ｓｉからなる本発明のバ
ッファー層２６２／μｃ−Ｓｉからなるｐ型層（ｐ２
層）２０８とした。The second pin junction 215 is connected to the first pin junction 215.
An n-type layer (n2 layer) 206 made of μc-Si 206 / a buffer layer 25 made of a-Si in order from the side of the junction 214.
2 / a-SiGe MWi type layer (i2 layer) 207
/ The upper part is a-SiC, the lower part is a-Si buffer layer 262 / of the present invention p-type layer (p2
Layer) 208.
【０２１９】第３のｐｉｎ接合２１６は、第２のｐｉｎ
接合２１５の側から順に、μｃ−Ｓｉからなるｎ型層
（ｎ３層）２０９／ａ−ＳｉからなるＲＦｉ層２１０／
上部はμｃ−ＳｉＣ下部はａ−Ｓｉからなる本発明のバ
ッファー層２６３／μｃ−ＳｉＣからなるｐ型層（ｐ３
層）２１１とした。The third pin junction 216 is connected to the second pin junction 216.
The n-type layer (n3 layer) 209 / a made of μc-Si and the RFi layer 210 / made of a-Si are arranged in order from the side of the junction 215.
The upper part is μc-SiC. The lower part is a buffer layer 263 of the present invention made of a-Si / p-type layer (p3 made of μc-SiC).
Layer) 211.
【０２２０】以下では、第１のｐｉｎ接合２１４の作成
方法を、手順にしたがって説明する。括弧付きの番号は
工程を示す。 （１）μｃ−Ｓｉからなるｎ型層２０３を形成するに
は、基板温度が３８０℃に基板加熱用ヒーターを設定
し、ＳｉＨ4／Ｈ2ガス、ＰＨ3／Ｈ2ガス、Ｈ2ガスを堆
積チャンバー４１７内に導入した。この時、ＳｉＨ4／
Ｈ2ガスが２ｓｃｃｍ、ＰＨ3／Ｈ2ガスが１ｓｃｃｍ、
Ｈ2ガスが５０ｓｃｃｍとなるようにマスフローコント
ローラーで調整し、堆積チャンバー４１７内の圧力は
１．１Ｔｏｒｒとなるように調整した。ＲＦ電源４２２
の電力を０．０８Ｗ／ｃｍ2に設定し、プラズマ形成用
カップにＲＦ電力を導入し、グロー放電を生起させ、基
板上にμｃ−Ｓｉからなるｎ型層の形成を開始し、層厚
１０ｎｍのｎ型層を形成したところでＲＦ電源を切っ
て、グロー放電を止め、μｃ−Ｓｉからなるｎ型層を形
成した。A method of forming the first pin junction 214 will be described below according to the procedure. The numbers in parentheses indicate the steps. (1) In order to form the n-type layer 203 made of μc-Si, the substrate heating heater is set to 380 ° C., and SiH 4 / H 2 gas, PH 3 / H 2 gas, and H 2 gas are used. It was introduced into the deposition chamber 417. At this time, SiH 4 /
H 2 gas is 2 sccm, PH 3 / H 2 gas is 1 sccm,
The H 2 gas was adjusted to 50 sccm with a mass flow controller, and the pressure inside the deposition chamber 417 was adjusted to 1.1 Torr. RF power supply 422
Power is set to 0.08 W / cm 2 , RF power is introduced into the plasma forming cup to cause glow discharge, the formation of the n-type layer made of μc-Si on the substrate is started, and the layer thickness is 10 nm. When the n-type layer was formed, the RF power supply was turned off to stop glow discharge and form an n-type layer made of μc-Si.
【０２２１】（２）ａ−Ｓｉからなるバッファー層２５
１、ａ−ＳｉＧｅからなるＭＷｉ型層２０４、ａ−Ｓｉ
からなるバッファー層２６１を順次ＲＦプラズマＣＶＤ
法、マイクロ波プラズマＣＶＤ法、ＲＦプラズマＣＶＤ
法によって形成した。(2) Buffer layer 25 made of a-Si
1. MWi type layer 204 made of a-SiGe, a-Si
Of the buffer layer 261 made of RF plasma CVD
Method, microwave plasma CVD method, RF plasma CVD
Formed by the method.
【０２２２】（２−１）ａ−Ｓｉからなるバッファー層
２５１を作成するには、基板の温度を３５０℃に設定
し、基板が十分加熱されたところで、Ｓｉ2Ｈ6ガス、Ｈ
2ガスを堆積チャンバー４１７内に流入させた。この
時、Ｓｉ2Ｈ6ガスが４ｓｃｃｍ、Ｈ 2ガスが１００ｓｃ
ｃｍとなるように各々のマスフローコントローラーで調
整した。堆積チャンバー４１７内の圧力は、０．８Ｔｏ
ｒｒとなるように調整した。次に、ＲＦ電源４２２を
０．００７Ｗ／ｃｍ2に設定し、プラズマ形成用カップ
にＲＦ電力を導入し、グロー放電を生起させ、シャッタ
ーを開けることでｎ型層上にバッファー層の作成を開始
し、層厚１０ｎｍのバッファー層を作成したところでＲ
Ｆグロー放電を止め、ＲＦ電源の出力を切り、バッファ
ー層の作成を終えた。(2-1) Buffer layer made of a-Si
To make 251, set the substrate temperature to 350 ° C
Then, when the substrate is sufficiently heated, SiTwoH6Gas, H
TwoGas was flowed into the deposition chamber 417. this
Sometimes SiTwoH6Gas is 4 sccm, H TwoGas is 100sc
Adjust with each mass flow controller to be cm.
Arranged The pressure in the deposition chamber 417 is 0.8 To
It was adjusted to be rr. Next, the RF power source 422
0.007 W / cmTwoSet to the plasma formation cup
RF power is introduced into the shutter to cause glow discharge and
Open the buffer to start creating the buffer layer on the n-type layer
Then, when a buffer layer with a layer thickness of 10 nm was created, R
Stop the F glow discharge, turn off the output of the RF power supply, and buffer
-The layers have been created.
【０２２３】（２−２）ＭＷｉ型層を作成するには、基
板の温度を３８０℃に設定し、基板が十分加熱されたと
ころで、ＳｉＨ4ガス、ＧｅＨ4ガス、Ｈ2ガスをｉ型層
堆積チャンバー４１８内に流入させた。この時、ＳｉＨ
4ガスが５０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、Ｈ
2ガスが１２０ｓｃｃｍとなるように各々のマスフロー
コントローラーで調整した。ｉ型層堆積チャンバー４１
８内の圧力は、６ｍＴｏｒｒに調整した。次に、ＲＦ電
源を０．２Ｗ／ｃｍ2に設定し、バイアス棒に印加し
た。その後、マイクロ波電源の電力を０．１Ｗ／ｃｍ2
に設定し、ｉ型層堆積チャンバー内にマイクロ波電力導
入し、グロー放電を生起させ、シャッターを開けること
でＲＦｉ型層上にＭＷｉ型層の作成を開始し、層厚０．
１μｍのｉ型層を作成したところでマイクロ波グロー放
電を止め、バイアス電源の出力を切り、ＭＷｉ型層の作
成を終えた。(2-2) To prepare the MWi-type layer, the temperature of the substrate was set to 380 ° C., and when the substrate was sufficiently heated, SiH 4 gas, GeH 4 gas, and H 2 gas were added to the i-type layer. It was made to flow into the deposition chamber 418. At this time, SiH
4 gas is 50 sccm, GeH 4 gas is 35 sccm, H
Each gas was adjusted with each mass flow controller so that 2 gas was 120 sccm. i-type layer deposition chamber 41
The pressure in 8 was adjusted to 6 mTorr. Next, the RF power source was set to 0.2 W / cm 2 and applied to the bias rod. After that, the power of the microwave power source is changed to 0.1 W / cm 2
Setting, microwave power was introduced into the i-type layer deposition chamber to cause glow discharge, and the shutter was opened to start the formation of the MWi-type layer on the RFi-type layer, and the layer thickness of 0.
When the i-type layer having a thickness of 1 μm was formed, the microwave glow discharge was stopped, the output of the bias power supply was cut off, and the formation of the MWi-type layer was completed.
【０２２４】（２−３）本発明の特徴である上部はａ−
ＳｉＣ下部はａ−Ｓｉからなるバッファー層２６１を作
成した。まず、ａ−Ｓｉからなるバッファー層２６１を
堆積した。基板の温度を３００℃に設定し、基板が十分
に加熱されたところで、Ｓｉ2Ｈ6ガス、Ｈ2ガスを堆積
チャンバー４１９内に流入させた。この時、Ｓｉ2Ｈ6ガ
スが２ｓｃｃｍ、Ｈ2ガスが８０ｓｃｃｍとなるように
各々のマスフローコントローラーで調整した。堆積チャ
ンバー４１９内の圧力は、０．７Ｔｏｒｒとなるように
調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ2に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、シャッターを開けることでバッファ
ー層の作成を開始し、層厚２５ｎｍのバッファー層を堆
積したところでＲＦグロー放電を止め、ＲＦ電源の出力
を切り、バッファー層の作成を終えた。(2-3) The upper part, which is a feature of the present invention, is a-
A buffer layer 261 made of a-Si was formed under the SiC. First, the buffer layer 261 made of a-Si was deposited. The temperature of the substrate was set to 300 ° C., and when the substrate was sufficiently heated, Si 2 H 6 gas and H 2 gas were caused to flow into the deposition chamber 419. At this time, each mass flow controller adjusted the Si 2 H 6 gas to 2 sccm and the H 2 gas to 80 sccm. The pressure in the deposition chamber 419 was adjusted to 0.7 Torr. Next, the RF power supply was set to 0.007 W / cm 2 , RF power was introduced into the plasma forming cup to cause glow discharge, and the shutter was opened to start the formation of the buffer layer, and the thickness of the layer was 25 nm. When the buffer layer was deposited, the RF glow discharge was stopped, the output of the RF power supply was cut off, and the formation of the buffer layer was completed.
【０２２５】（２−４）ｐ型半導体層２０５を形成する
前に、バッファー層Ｂの表面を、バッファー層Ｂのバン
ドギャップを拡大する元素（γ）を含むプラズマに曝す
ため、ＣＨ4ガス、Ｈｅガスを堆積チャンバー４１９内
に導入した。この時、ＣＨ4ガスを１ｓｃｃｍ、Ｈｅガ
スを３０ｓｃｃｍとなるようにマスフローコントローラ
ーで調整し、堆積チャンバー４１９内の圧力は１．０Ｔ
ｏｒｒとなるように調整した。ＲＦ電源の電力は０．０
６Ｗ／ｃｍ2に設定し、プラズマ形成用カップにＲＦ電
力を導入し、グロー放電を生起させ、前記γを含むプラ
ズマに１５０秒間曝し、表面がａ−ＳｉＣからなる本発
明のバッファー層２６１を作成した。[0225] (2-4) before forming the p-type semiconductor layer 205, to expose the surface of the buffer layer B, and a plasma containing the element (gamma) to expand the band gap of the buffer layer B, CH 4 gas, He gas was introduced into the deposition chamber 419. At this time, the CH 4 gas was adjusted to 1 sccm and the He gas was adjusted to 30 sccm by a mass flow controller, and the pressure in the deposition chamber 419 was 1.0 T.
It was adjusted to be orr. RF power is 0.0
6 W / cm 2 was set, RF power was introduced into the plasma forming cup to cause glow discharge, and the plasma containing γ was exposed for 150 seconds to form the buffer layer 261 of the present invention having a surface made of a-SiC. did.
【０２２６】（３）μｃ−Ｓｉからなるｐ型半導体層２
０５を形成した。基板の温度を２３０℃に設定し、基板
温度が安定したところで、Ｈ2ガス、ＳｉＨ4／Ｈ2ガ
ス、ＢＦ3／Ｈ2ガスを堆積チャンバー４１９内に導入し
た。この時、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガ
スを０．５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ
となるようにマスフローコントローラーで調整し、ｐ層
堆積チャンバー内の圧力は２．０Ｔｏｒｒとなるように
調整した。ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ 2
に設定し、プラズマ形成用をカップにＲＦ電力を導入
し、グロー放電を生起させ、μｃ−Ｓｉからなるｐ型層
の形成を開始し、層厚７ｎｍを形成したところでＲＦ電
源を切って、グロー放電を止め、形成を終えた。こうし
て、第１のｐｉｎ接合の形成を終えた。(3) p-type semiconductor layer 2 made of μc-Si
05 was formed. Set the substrate temperature to 230 ° C and
When the temperature stabilizes, HTwoGas, SiHFour/ HTwoMoth
Su, BFThree/ HTwoIntroducing gas into the deposition chamber 419
Was. At this time, HTwo50 sccm gas, SiHFour/ HTwoMoth
0.5 sccm, BFThree/ HTwo0.5 sccm gas
Adjust with a mass flow controller so that
The pressure in the deposition chamber should be 2.0 Torr
It was adjusted. RF power source 423 power of 0.15 W / cm Two
Set to and introduce RF power into the cup for plasma formation
And a glow discharge is generated, and a p-type layer made of μc-Si
Formation was started, and when the layer thickness of 7 nm was formed,
The source was turned off, the glow discharge was stopped, and the formation was completed. Like this
Then, the formation of the first pin junction was completed.
【０２２７】以下では、第２のｐｉｎ接合２１５の作成
方法に関して説明する。 （４）第２のｐｉｎ接合２１５の形成工程では、ａ−Ｓ
ｉＧｅからなるＭＷｉ型層を形成する条件のみ、第１の
ｐｉｎ接合２１４の形成工程と異なる。ａ−ＳｉＧｅか
らなるＭＷｉ型層を形成する条件で変更した点は、Ｓｉ
Ｈ4ガスを５０ｓｃｃｍ、ＧｅＨ4ガスを３０ｓｃｃｍ、
Ｈ2ガスを１２０ｓｃｃｍとした点である。以上の工程
により、第２のｐｉｎ接合２１５の形成を終えた。A method of forming the second pin junction 215 will be described below. (4) In the step of forming the second pin junction 215, aS
Only the condition for forming the MWi type layer made of iGe is different from the step of forming the first pin junction 214. The point that was changed under the conditions for forming the MWi-type layer made of a-SiGe is Si
H 4 gas is 50 sccm, GeH 4 gas is 30 sccm,
This is the point where the H 2 gas was 120 sccm. Through the above steps, formation of the second pin junction 215 is completed.
【０２２８】以下では、第３のｐｉｎ接合２１６の作成
方法を、手順にしたがって説明する。括弧付きの番号は
工程を示す。 （５）μｃ−Ｓｉからなるｎ型層２０９を形成するに
は、基板温度が３２０℃に基板加熱用ヒーターを設定し
た。それ以外は、第２のｐｉｎ接合におけるｎ型層と同
様の方法で本発明のｎ型層作成した。A method of forming the third pin junction 216 will be described below according to the procedure. The numbers in parentheses indicate the steps. (5) In order to form the n-type layer 209 composed of μc-Si, the substrate temperature was set to 320 ° C. and the substrate heating heater was set. Other than that, the n-type layer of the present invention was formed by the same method as the n-type layer in the second pin junction.
【０２２９】（６）ｉ型層２１０はＲＦプラズマＣＶＤ
法によって作成した。基板の温度を２００℃に設定し、
基板が十分加熱されたところで、Ｓｉ2Ｈ6ガス、Ｈ2ガ
スをガス導入管４４９を通じてｉ型層堆積チャンバー４
１８内に流入させた。この時、Ｓｉ2Ｈ6ガスが８ｓｃｃ
ｍ、Ｈ2ガスが３００ｓｃｃｍとなるように各々のマス
フローコントローラーで調整した。ｉ型層堆積チャンバ
ー４１８内の圧力は、０．６Ｔｏｒｒとなるように調整
した。次に、ＲＦ電源を０．０１Ｗ／ｃｍ2に設定し、
バイアス棒に印加し、グロー放電を生起させ、シャッタ
ーを開けることで、ｉ型層の作成を開始し、層厚９５ｎ
ｍのｉ型層を作成したところでＲＦグロー放電を止め、
ＲＦ電源の出力を切り、ｉ型層２１０の作成を終えた。(6) The i-type layer 210 is formed by RF plasma CVD
Created by law. Set the substrate temperature to 200 ℃,
When the substrate is sufficiently heated, Si 2 H 6 gas and H 2 gas are introduced into the i-type layer deposition chamber 4 through the gas introduction pipe 449.
It was made to flow into 18. At this time, Si 2 H 6 gas is 8 scc
m and H 2 gas were adjusted to 300 sccm by each mass flow controller. The pressure inside the i-type layer deposition chamber 418 was adjusted to 0.6 Torr. Next, set the RF power source to 0.01 W / cm 2 ,
The i-type layer is formed by applying a bias to the bias rod to cause glow discharge and opening the shutter.
When the i-type layer of m was created, the RF glow discharge was stopped,
The output of the RF power source was turned off, and the formation of the i-type layer 210 was completed.
【０２３０】（７）ａ−Ｓｉからなる層厚１０ｎｍのバ
ッファー層２６３を形成する条件で、基板温度を２００
℃にする以外は、バッファー層２６１と同様にして堆積
した。 （８）ｐ型半導体層２１１を形成する前に、バッファー
層Ｂの表面を、バッファー層Ｂのバンドギャップを拡大
する元素（γ）を含むプラズマに曝すため、ＣＨ 4ガ
ス、Ｈ2ガスを堆積チャンバー４１９内に導入した。こ
の時、ＣＨ4ガスを１ｓｃｃｍ、Ｈ2ガスを３０ｓｃｃｍ
となるようにマスフローコントローラーで調整し、堆積
チャンバー４１９内の圧力は１．０Ｔｏｒｒとなるよう
に調整した。ＲＦ電源の電力は０．０６Ｗ／ｃｍ2に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、前記γを含むプラズマに１００秒間
曝し、表面がμｃ−ＳｉＣからなる本発明のバッファー
層２６３を作成した。(7) A bar made of a-Si and having a layer thickness of 10 nm.
The substrate temperature is set to 200 under the conditions for forming the buffer layer 263.
Deposition is performed in the same manner as the buffer layer 261 except that the temperature is set to ℃.
did. (8) Before forming the p-type semiconductor layer 211, a buffer
Expand the bandgap of buffer layer B on the surface of layer B
CH to expose the plasma containing the element (γ) FourMoth
S, HTwoGas was introduced into the deposition chamber 419. This
When, CHFour1 sccm gas, HTwo30 sccm gas
Adjust with a mass flow controller so that
The pressure inside the chamber 419 should be 1.0 Torr.
Was adjusted. RF power is 0.06W / cmTwoSet in
The RF power to the plasma forming cup,
-A discharge is generated, and it is exposed to the plasma containing γ for 100 seconds.
The buffer of the present invention whose surface is exposed to μc-SiC
Layer 263 was created.
【０２３１】（９）μｃ−ＳｉＣからなるｐ型半導体層
２１１を形成するには、基板の温度を１７０℃に設定し
た。Ｈ2ガスが５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスが０．
５ｓｃｃｍ、Ｃ2Ｈ2ガスが１ｓｃｃｍ、ＢＦ3／Ｈ2ガス
が０．５ｓｃｃｍとなるように流量を調整した。それ以
外は、第２、第３のｐｉｎ接合におけるｐ型層と同様の
方法で層厚４ｎｍのμｃ−ＳｉＣからなるｐ型半導体層
２１１を作成した。以上の工程により、第３のｐｉｎ接
合２１６の形成を終えた。(9) To form the p-type semiconductor layer 211 made of μc-SiC, the temperature of the substrate was set to 170 ° C. H 2 gas is 50 sccm, and SiH 4 / H 2 gas is 0.
The flow rate was adjusted so that 5 sccm, C 2 H 2 gas was 1 sccm, and BF 3 / H 2 gas was 0.5 sccm. Other than that, the p-type semiconductor layer 211 made of μc-SiC having a layer thickness of 4 nm was formed by the same method as the p-type layer in the second and third pin junctions. Through the above steps, formation of the third pin junction 216 is completed.
【０２３２】（８）ｐ型層２１１上に、透明導電層２１
２として、層厚７０ｍｍのＩＴＯを真空蒸着法で真空蒸
着した。次に、透明導電層２１２上に櫛型の穴が開いた
マスクを乗せ、Ｃｒ（４０ｎｍ）／Ａｇ（１０００ｎ
ｍ）／Ｃｒ（４０ｎｍ）からなる櫛形の集電電極２１３
を真空蒸着法で真空蒸着した。本例で作成した光起電力
素子は、（ＳＣ実５）と呼称することにした。(8) The transparent conductive layer 21 is formed on the p-type layer 211.
As No. 2, ITO having a layer thickness of 70 mm was vacuum-deposited by a vacuum deposition method. Next, a mask having comb-shaped holes is placed on the transparent conductive layer 212, and Cr (40 nm) / Ag (1000 n
m) / Cr (40 nm) comb-shaped current collecting electrode 213
Was vacuum deposited by a vacuum deposition method. The photovoltaic element created in this example is called (SC Ex 5).
【０２３３】（比較例５−１）本例では、ｉ型半導体層
の上にｐ型半導体層を形成する前に、前記バッファー層
Ｂの表面を、前記γを含むプラズマに曝さなかった点が
（実施例５）と異なる。Comparative Example 5-1 In this example, the surface of the buffer layer B was not exposed to the plasma containing γ before forming the p-type semiconductor layer on the i-type semiconductor layer. Different from (Example 5).
【０２３４】他の点は、（実施例５）と同様とした。本
例で作成した光起電力素子は、（ＳＣ比５−１）と呼称
することにした。Other points were the same as in (Example 5). The photovoltaic element created in this example is called (SC ratio 5-1).
【０２３５】以下では、（実施例５）と（比較例５−
１）において得られた各６個の光起電力素子に対して行
った評価試験に関して説明する。Hereinafter, (Example 5) and (Comparative Example 5-)
The evaluation test performed on each of the six photovoltaic elements obtained in 1) will be described.
【０２３６】評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ.Ｆ.）の各
平均値を計算した。As an evaluation test, AM was applied to each photovoltaic element.
The VI characteristic was observed by installing under irradiation with light of 1.5 (100 mW / cm 2 ). From the results, each average value of photoelectric conversion efficiency (η), which is photovoltaic power / incident light power, open circuit voltage (V OC ), short circuit current (J SC ), and fill factor (FF) was calculated.
【０２３７】表７は、（ＳＣ比５−１）の測定値で規格
化した（ＳＣ実５）の光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ.Ｆ.）であ
る。Table 7 shows the photoelectric conversion efficiency (η), open-circuit voltage (V OC ), short-circuit current (J SC ) and fill factor of (SC Ex 5) standardized by the measured value of (SC ratio 5-1). (F.F.).
【０２３８】[0238]
【表７】 表７から、（ＳＣ実５）の光起電力素子の方が、開放電
圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効率
（η）も優れていることが分かった。[Table 7] From Table 7, it was found that the photovoltaic element of (SC Ex 5) was superior in open circuit voltage (V OC ) and fill factor (FF), and was also superior in photoelectric conversion efficiency (η). .
【０２３９】（比較例５−２）本例では、以下の３点が
（実施例５）と異なる。 （イ）バッファー層２６１、２６２、２６３を形成する
とき、ＳｉＨ4／Ｈ2ガスが２ｓｃｃｍ、Ｃ2Ｈ2ガスが２
ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃｍとなるようにマスフ
ローコントローラーで調整し、堆積チャンバー内の圧力
は１．１Ｔｏｒｒとなるように調整した。(Comparative Example 5-2) This example is different from (Example 5) in the following three points. (A) When forming the buffer layers 261, 262 and 263, SiH 4 / H 2 gas is 2 sccm and C 2 H 2 gas is 2 sccm.
The sccm and H 2 gas were adjusted to 50 sccm by a mass flow controller, and the pressure in the deposition chamber was adjusted to 1.1 Torr.
【０２４０】（ロ）バッファー層２６１、２６２、２６
３を形成するとき、ＲＦ電源の電力を０．０３Ｗ／ｃｍ
2に設定した。 （ハ）ｉ型半導体層の上にｐ型半導体層を形成する前
に、前記バッファー層Ｂの表面を、前記γを含むプラズ
マに曝す過程は省いた。他の点は、（実施例５）と同様
とした。(B) Buffer layers 261, 262, 26
When forming 3, the power of the RF power supply is 0.03 W / cm
Set to 2 . (C) The step of exposing the surface of the buffer layer B to the plasma containing γ before forming the p-type semiconductor layer on the i-type semiconductor layer was omitted. Other points were the same as in (Example 5).
【０２４１】以下では、（実施例５）と（比較例５−
２）において得られた各６個の光起電力素子に対して行
った評価試験に関して説明する。In the following, (Example 5) and (Comparative Example 5-
The evaluation test performed on each of the six photovoltaic elements obtained in 2) will be described.
【０２４２】評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ.Ｆ.）の各
平均値を計算した。As an evaluation test, AM was applied to each photovoltaic element.
The VI characteristic was observed by installing under irradiation with light of 1.5 (100 mW / cm 2 ). From the results, each average value of photoelectric conversion efficiency (η), which is photovoltaic power / incident light power, open circuit voltage (V OC ), short circuit current (J SC ), and fill factor (FF) was calculated.
【０２４３】表８は、（ＳＣ比５−２）の測定値で規格
化した（ＳＣ実５）の光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ.Ｆ.）であ
る。Table 8 shows the photoelectric conversion efficiency (η), open-circuit voltage (V OC ), short-circuit current (J SC ) and fill factor of (SC Ex 5) standardized by the measured value of (SC ratio 5-2). (F.F.).
【０２４４】[0244]
【表８】 表８から、（ＳＣ実５）の光起電力素子の方が、開放電
圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効率
（η）も優れていることが分かった。[Table 8] From Table 8, it was found that the photovoltaic element of (SC Ex 5) was superior in open circuit voltage (V OC ) and fill factor (FF), and was also superior in photoelectric conversion efficiency (η). .
【０２４５】また、基板内の特性のバラツキを見るため
に、ＩＴＯを蒸着するときに、０．２５ｃｍ2の穴の開
いたマスクを用いることによって、ひとつの基板内に分
割された２５個の光起電力素子を作成した。表９は、こ
のような試料に対して、開放電圧（ＶOC）、曲線因子
（Ｆ.Ｆ.）の基板内のバラツキを調べた結果である。た
だし、同一基板における最大値を１とした。Further, in order to see the variation in the characteristics within the substrate, by using a mask with a hole of 0.25 cm 2 when depositing ITO, 25 light beams divided into one substrate were used. An electromotive force element was created. Table 9 shows the results of examining the variations in the open circuit voltage (V OC ) and the fill factor (FF) within the substrate for such samples. However, the maximum value on the same substrate was 1.
【０２４６】[0246]
【表９】 表９から、（ＳＣ実５）の光起電力素子の方が、基板内
のやバラツキが小さいことから、光電変換特性の均一性
が向上したことが分かった。[Table 9] From Table 9, it was found that the uniformity of photoelectric conversion characteristics was improved in the photovoltaic element of (SC Ex 5) because the variation in the substrate was smaller.
【０２４７】[0247]
【発明の効果】以上説明したように、請求項１に係る発
明によれば、ｐ型半導体層及びｎ型半導体層からなる２
つのドーピング層が、ｉ型半導体層を介して積層された
ｐｉｎ型の半導体接合をなす構造体を有し、かつ、少な
くとも前記ｉ型半導体層の上に位置する前記ドーピング
層Ｄの結晶形態が非結晶質である光起電力素子の製造方
法において、前記ｉ型半導体層と前記ドーピング層Ｄの
間にバッファー層Ｂを設け、前記バッファー層Ｂのバン
ドギャップを拡大する元素をγとしたとき、前記ｉ型半
導体層に引き続いて前記バッファー層Ｂを形成した後、
前記ドーピング層Ｄを形成する前に、前記バッファー層
Ｂの表面を前記γを含むプラズマに曝すことを特徴とす
ることによって、前記ドーピング層Ｄの光学的バンドギ
ャップを増大させることができた。また、大面積にわた
って均一にバッファー層を形成することができた。As described above, according to the first aspect of the present invention, the p-type semiconductor layer and the n-type semiconductor layer are provided.
The two doping layers have a structure that forms a pin-type semiconductor junction by stacking via the i-type semiconductor layer, and at least the crystalline form of the doping layer D located on the i-type semiconductor layer is In the method for manufacturing a crystalline photovoltaic element, when a buffer layer B is provided between the i-type semiconductor layer and the doping layer D, and γ is an element that widens the band gap of the buffer layer B, After forming the buffer layer B subsequent to the i-type semiconductor layer,
The optical bandgap of the doping layer D could be increased by exposing the surface of the buffer layer B to the plasma containing γ before forming the doping layer D. Moreover, the buffer layer could be formed uniformly over a large area.
【０２４８】請求項２に係る発明によれば、ｐ型半導体
層及びｎ型半導体層からなる２つのドーピング層が、ｉ
型半導体層を介して積層されたｐｉｎ型の半導体接合を
なす構造体を有し、かつ、少なくとも前記ｉ型半導体層
の上に位置する前記ドーピング層Ｄの結晶形態が非結晶
質である光起電力素子において、前記ｉ型半導体層と前
記ドーピング層Ｄの間にバッファー層Ｂを設け、前記バ
ッファー層Ｂのバンドギャップを拡大する元素をγとし
たとき、前記バッファー層Ｂのうち少なくとも１つの層
が、請求項１に記載の光起電力素子の製造方法によって
形成されたことによって、前記ｉ型半導体層と前記ドー
ピング層Ｄの組成や格子定数の違いを緩和し、前記ｉ型
半導体層と前記ドーピング層Ｄの間の界面準位を低減し
たため、光起電力素子のビルトインポテンシャルが増大
して、光起電力素子の開放電圧（ＶOC）とフィルファク
ター（Ｆ.Ｆ.）が増大し、光電変換効率が向上した。According to the invention of claim 2, the two doping layers composed of the p-type semiconductor layer and the n-type semiconductor layer are i.
Photovoltaics having a structure that forms a pin-type semiconductor junction stacked via a type semiconductor layer, and in which at least the doping layer D located on the i-type semiconductor layer has an amorphous crystal form In the power device, when a buffer layer B is provided between the i-type semiconductor layer and the doping layer D, and an element that widens the band gap of the buffer layer B is γ, at least one layer of the buffer layer B Is formed by the method for manufacturing a photovoltaic element according to claim 1, the difference in composition and lattice constant between the i-type semiconductor layer and the doping layer D is relaxed, and the i-type semiconductor layer and the because of the reduced interface state between the doping layer D, the built-in potential of the photovoltaic element is increased, the open circuit voltage of the photovoltaic element (V OC) and fill factor (F.F.) is Large, and the photoelectric conversion efficiency is improved.
【０２４９】請求項３に係る発明によれば、ｐ型半導体
層及びｎ型半導体層からなる２つのドーピング層が、ｉ
型半導体層を介して積層されたｐｉｎ型の半導体接合を
２回以上積層した構造体を有するスタックセル型の光起
電力素子において、前記ｉ型半導体層と前記ドーピング
層Ｄの間にバッファー層Ｂを設け、前記バッファー層Ｂ
のバンドギャップを拡大する元素をγとしたとき、前記
バッファー層Ｂのうち少なくとも１つの層が、請求項１
に記載の光起電力素子の製造方法によって形成されたこ
とによって、前記ｉ型半導体層と前記ドーピング層Ｄの
組成や格子定数の違いを緩和し、前記ｉ型半導体層と前
記ドーピング層Ｄの間の界面準位を低減したため、その
部分のｐｉｎ接合のビルトインポテンシャルが増大し
て、スタック型の光起電力素子全体の開放電圧（ＶOC）
とフィルファクター（Ｆ.Ｆ.）が増大し、光電変換効率
が向上した。According to the invention of claim 3, the two doping layers composed of the p-type semiconductor layer and the n-type semiconductor layer are
In a stack cell type photovoltaic device having a structure in which pin type semiconductor junctions are laminated two or more times via a type semiconductor layer, a buffer layer B is provided between the i type semiconductor layer and the doping layer D. And the buffer layer B
Wherein at least one layer of the buffer layer B is defined as γ is an element that widens the band gap of
The method of manufacturing a photovoltaic element as set forth in claim 1, relaxes a difference in composition and lattice constant between the i-type semiconductor layer and the doping layer D, and reduces the difference between the i-type semiconductor layer and the doping layer D. The built-in potential of the pin junction at that portion is increased due to the reduction of the interfacial level of the device, and the open-circuit voltage (V OC ) of the entire stack type photovoltaic device is increased.
And the fill factor (FF) was increased, and the photoelectric conversion efficiency was improved.
【０２５０】請求項４に係る発明によれば、前記バッフ
ァー層Ｂのうち少なくとも１つの層が、膜厚方向にわた
って、前記γの組成比が分布しているため、光起電力素
子のビルトインポテンシャルがさらに増大して、光起電
力素子の開放電圧（ＶOC）とフィルファクター（Ｆ.
Ｆ.）が増大し、光電変換効率がさらに向上した。According to the invention of claim 4, since the composition ratio of γ is distributed in the thickness direction of at least one of the buffer layers B, the built-in potential of the photovoltaic element is Further increase, the open circuit voltage (V OC ) and fill factor (F.
F.) was increased and the photoelectric conversion efficiency was further improved.
【０２５１】請求項５に係る発明によれば、前記バッフ
ァー層Ｂのうち少なくとも１つの層が、膜厚方向にわた
って、一部が微結晶化又は多結晶化しているため、光起
電力素子のビルトインポテンシャルがさらに増大して、
光起電力素子の開放電圧（Ｖ OC）とフィルファクター
（Ｆ.Ｆ.）が増大し、光電変換効率がさらに向上した。According to the invention of claim 5, the buff
At least one layer of the layer B extends across the thickness direction.
Therefore, because part of it is microcrystallized or polycrystallized,
The built-in potential of the power device has increased,
Open circuit voltage of photovoltaic element (V OC) And fill factor
(FF) was increased, and the photoelectric conversion efficiency was further improved.
【０２５２】さらに、本発明の各請求項に共通する効果
として、バッファー層を大面積に均一に形成することが
できて、光起電力素子を大面積に均一に形成することが
できた。バッファー層は、膜厚が薄いため、大面積にお
けるその膜厚分布や特性分布が、光起電力素子の大面積
における特性分布に強く影響するが、本発明によれば、
バッファー層の膜厚分布や特性分布を均一にできるの
で、光起電力素子の特性分布も均一になったものであ
る。Further, as an effect common to each claim of the present invention, the buffer layer can be uniformly formed in a large area, and the photovoltaic element can be uniformly formed in a large area. Since the buffer layer has a small film thickness, its film thickness distribution and characteristic distribution in a large area have a strong influence on the characteristic distribution in a large area of the photovoltaic element.
Since the film thickness distribution and the characteristic distribution of the buffer layer can be made uniform, the characteristic distribution of the photovoltaic element is also made uniform.
【０２５３】また、本発明によれば、バッファー層の堆
積時にイオンのエネルギーの大きい条件が必要ではな
く、またプラズマ処理によってバッファー層内部の応力
が緩和されるので、バッファー層の下地の層への密着性
を向上させることができて、光起電力素子の製造の歩留
を向上させることができた。Further, according to the present invention, the condition that the energy of ions is large is not required at the time of depositing the buffer layer, and the stress inside the buffer layer is relaxed by the plasma treatment. The adhesion could be improved, and the production yield of the photovoltaic device could be improved.
【図１】本発明に係るシングルセル型の光起電力素子の
層構成を示す概略断面図である。FIG. 1 is a schematic cross-sectional view showing a layer structure of a single cell type photovoltaic element according to the present invention.
【図２】本発明に係るスタックセル型の光起電力素子の
層構成を示す概略断面図である。FIG. 2 is a schematic cross-sectional view showing the layer structure of a stack cell type photovoltaic element according to the present invention.
【図３】本発明に係る一例の光起電力素子を上面から見
た概略図である。FIG. 3 is a schematic view of an example of a photovoltaic element according to the present invention as viewed from above.
【図４】本発明に係る光起電力素子を形成するために用
いた多室分離型の堆積装置の模式的説明図である。FIG. 4 is a schematic explanatory view of a multi-chamber separation type deposition apparatus used for forming the photovoltaic element according to the present invention.
１０１、２０１ 基板、 １０２、２０２ 裏面電極、 １０３ ｎ層、 １０４ ｉ層、 １０５ ｐ層、 １０６、２１２ 透明電極、 １０７、２１３ 集電電極、 １０８、１０９ バッファー層、 ２０３ ｎ１層、 ２０４ ｉ１層、 ２０５ ｐ１層、 ２０６ ｎ２層、 ２０７ ｉ２層、 ２０８ ｐ２層、 ２０９ ｎ３層、 ２１０ ｉ３層、 ２１１ ｐ３層、 ２１４ 第１のｐｉｎ接合、 ２１５ 第２のｐｉｎ接合、 ２１６ 第３のｐｉｎ接合、 ２５１、２５２、２６１、２６２、２６３ バッファー
層 ４００ 多室分離型の堆積装置、 ４０１ ロードロック室、 ４０２ ｎ型層（またはｐ型層）用の搬送室、 ４０３ ＭＷ−ｉ層（またはＲＦ−ｉ層）用の搬送室、 ４０４ ｐ型層（またはｎ型層）用の搬送室、 ４０５ アンロード室、 ４０６、４０７、４０８、４０９ ゲートバルブ、 ４１０、４１１、４１２ 基板加熱用ヒーター、 ４１３ 基板搬送用レール、 ４１７ ｎ型層（またはｐ型層）用の堆積室、 ４１８ ＭＷ−ｉ層（またはＲＦ−ｉ層）用の堆積室、 ４１９ ｐ型層（またはｎ型層）用の堆積室、 ４２０、４２１ ＲＦ導入用カップ、 ４２２、４２３ ＲＦ電源、 ４２４ バイアス印加用電源、 ４２５ ＭＷ導入用窓、 ４２６ ＭＷ導入用導波管、 ４２７ ＭＷ−ｉ層堆積用シャッター、 ４２８ バイアス電極、 ４２９ ｎ型層（またはｐ型層）堆積用ガス供給設備の
ガス供給管、 ４４９ ＭＷ−ｉ層（またはＲＦ−ｉ層）堆積用ガス供
給設備のガス供給管、 ４６９ ｐ型層（またはｎ型層）堆積用ガス供給設備の
ガス供給管。101, 201 substrate, 102, 202 back surface electrode, 103 n layer, 104 i layer, 105 p layer, 106, 212 transparent electrode, 107, 213 current collecting electrode, 108, 109 buffer layer, 203 n1 layer, 204 i1 layer, 205 p1 layer, 206 n2 layer, 207 i2 layer, 208 p2 layer, 209 n3 layer, 210 i3 layer, 211 p3 layer, 214 first pin junction, 215 second pin junction, 216 third pin junction, 251 , 252, 261, 262, 263 buffer layer 400 multi-chamber separation type deposition apparatus, 401 load lock chamber, 402 transfer chamber for n-type layer (or p-type layer), 403 MW-i layer (or RF-i layer) ) Transport chamber for 404, transport chamber for 404 p-type layer (or n-type layer), 405 unloading chamber, 406, 407, 408, 40 Gate valve, 410, 411, 412 Heater for heating substrate, 413 Rail for transferring substrate, 417 Deposition chamber for n-type layer (or p-type layer), 418 Deposition chamber for MW-i layer (or RF-i layer) , 419 p-type layer (or n-type layer) deposition chamber, 420, 421 RF introducing cup, 422, 423 RF power source, 424 bias applying power source, 425 MW introducing window, 426 MW introducing waveguide, 427 MW-i layer deposition shutter, 428 bias electrode, 429 n-type layer (or p-type layer) deposition gas supply pipe, 449 MW-i layer (or RF-i layer) deposition gas supply facility Gas supply pipe of 469 p-type layer (or n-type layer) deposition gas supply equipment.
Claims (5)
２つのドーピング層が、ｉ型半導体層を介して積層され
たｐｉｎ型の半導体接合をなす構造体を有し、かつ、少
なくとも前記ｉ型半導体層の上に位置する前記ドーピン
グ層Ｄの結晶形態が非単結晶である光起電力素子の製造
方法において、 前記ｉ型半導体層と前記ドーピング層Ｄの間のバッファ
ー層Ｂを設け、 前記バッファー層Ｂのバンドギャップを拡大する元素を
γとしたとき、 前記ｉ型半導体層に引き続いて前記バッファー層Ｂを形
成した後、前記ドーピング層Ｄを形成する前に、前記バ
ッファー層Ｂの表面を前記γを含むプラズマに曝すこと
を特徴とする光起電力素子の製造方法。1. A structure having a pin-type semiconductor junction in which two doping layers including a p-type semiconductor layer and an n-type semiconductor layer are stacked with an i-type semiconductor layer interposed therebetween, and at least the i-type semiconductor layer is formed. A method of manufacturing a photovoltaic device, wherein the doping layer D located on the type semiconductor layer has a non-single crystal morphology, a buffer layer B is provided between the i-type semiconductor layer and the doping layer D, When the element that expands the band gap of the buffer layer B is γ, the surface of the buffer layer B is formed after the buffer layer B is formed subsequent to the i-type semiconductor layer and before the doping layer D is formed. A method for manufacturing a photovoltaic element, which comprises exposing to the plasma containing γ.
２つのドーピング層が、ｉ型半導体層を介して積層され
たｐｉｎ型の半導体接合をなす構造体を有し、かつ、少
なくとも前記ｉ型半導体層の上に位置する前記ドーピン
グ層Ｄの結晶形態が非単結晶である光起電力素子におい
て、 前記ｉ型半導体層と前記ドーピング層Ｄの間のバッファ
ー層Ｂを設け、 前記バッファー層Ｂのうち少なくとも１つの層が、請求
項１に記載の光起電力素子の製造方法によって形成され
たことを特徴とする光起電力素子。2. A two-doping layer composed of a p-type semiconductor layer and an n-type semiconductor layer has a structure that forms a pin-type semiconductor junction laminated via an i-type semiconductor layer, and at least the i-type A photovoltaic device in which the crystal form of the doping layer D located on the type semiconductor layer is non-single crystal, a buffer layer B is provided between the i-type semiconductor layer and the doping layer D, and the buffer layer B At least 1 layer is formed by the manufacturing method of the photovoltaic element of Claim 1, The photovoltaic element characterized by the above-mentioned.
２つのドーピング層が、ｉ型半導体層を介して積層され
たｐｉｎ型の半導体接合を２回以上積層した構造体を有
するスタックセル型の光起電力素子において、 前記ｉ型半導体層と前記ドーピング層Ｄの間のバッファ
ー層Ｂを設け、 前記バッファー層Ｂのうち少なくとも１つの層が、請求
項１に記載の光起電力素子の製造方法によって形成され
たことを特徴とする光起電力素子。3. A stack cell type having a structure in which two doping layers composed of a p-type semiconductor layer and an n-type semiconductor layer are stacked two or more times of pin-type semiconductor junctions stacked via an i-type semiconductor layer. 2. The photovoltaic element according to claim 1, wherein a buffer layer B is provided between the i-type semiconductor layer and the doping layer D, and at least one layer of the buffer layer B is manufactured. A photovoltaic element formed by a method.
つの層が、膜厚方向にわたって、前記γの組成比が分布
していることを特徴とする請求項２又は３に記載の光起
電力素子。4. At least one of the buffer layers B
The photovoltaic element according to claim 2, wherein the composition ratio of γ is distributed in two layers in the film thickness direction.
つの層が、膜厚方向にわたって、一部が微結晶化又は多
結晶化していることを特徴とする請求項２乃至４のいず
れか１つに記載の光起電力素子。5. At least one of the buffer layers B
5. The photovoltaic element according to claim 2, wherein one of the two layers is microcrystallized or polycrystallized in the film thickness direction.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7177439A JP2918814B2 (en) | 1995-07-13 | 1995-07-13 | Photovoltaic element and method for manufacturing the same |
| US08/678,701 US5716480A (en) | 1995-07-13 | 1996-07-11 | Photovoltaic device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7177439A JP2918814B2 (en) | 1995-07-13 | 1995-07-13 | Photovoltaic element and method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0927630A true JPH0927630A (en) | 1997-01-28 |
| JP2918814B2 JP2918814B2 (en) | 1999-07-12 |
Family
ID=16030971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7177439A Expired - Fee Related JP2918814B2 (en) | 1995-07-13 | 1995-07-13 | Photovoltaic element and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2918814B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001203374A (en) * | 2000-01-21 | 2001-07-27 | Fuji Electric Corp Res & Dev Ltd | Amorphous thin film solar cell and its manufacturing method |
| US7199303B2 (en) | 2000-03-13 | 2007-04-03 | Sony Corporation | Optical energy conversion apparatus |
| JP2009038180A (en) * | 2007-08-01 | 2009-02-19 | National Institute Of Advanced Industrial & Technology | Solar cell and manufacturing method thereof |
| JP2012190849A (en) * | 2011-03-08 | 2012-10-04 | Mitsubishi Electric Corp | Thin film solar cell and manufacturing method thereof |
| JP2012523714A (en) * | 2009-09-02 | 2012-10-04 | エルジー エレクトロニクス インコーポレイティド | Solar cell |
-
1995
- 1995-07-13 JP JP7177439A patent/JP2918814B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001203374A (en) * | 2000-01-21 | 2001-07-27 | Fuji Electric Corp Res & Dev Ltd | Amorphous thin film solar cell and its manufacturing method |
| US7199303B2 (en) | 2000-03-13 | 2007-04-03 | Sony Corporation | Optical energy conversion apparatus |
| JP2009038180A (en) * | 2007-08-01 | 2009-02-19 | National Institute Of Advanced Industrial & Technology | Solar cell and manufacturing method thereof |
| JP2012523714A (en) * | 2009-09-02 | 2012-10-04 | エルジー エレクトロニクス インコーポレイティド | Solar cell |
| JP2012190849A (en) * | 2011-03-08 | 2012-10-04 | Mitsubishi Electric Corp | Thin film solar cell and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2918814B2 (en) | 1999-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3169337B2 (en) | Photovoltaic element and method for manufacturing the same | |
| US6383576B1 (en) | Method of producing a microcrystal semiconductor thin film | |
| US6835888B2 (en) | Stacked photovoltaic device | |
| KR100251070B1 (en) | Photovoltaic device | |
| US5913986A (en) | Photovoltaic element having a specific doped layer | |
| US5716480A (en) | Photovoltaic device and method of manufacturing the same | |
| JP2918345B2 (en) | Photovoltaic element | |
| JP3684041B2 (en) | Photovoltaic element | |
| JP2918814B2 (en) | Photovoltaic element and method for manufacturing the same | |
| JPH11261087A (en) | Photovoltaic element | |
| JP2918815B2 (en) | Photovoltaic element and method for manufacturing the same | |
| JPH11103082A (en) | Photosensor and manufacture thereof | |
| JP2918813B2 (en) | Photovoltaic element and method for manufacturing the same | |
| JP2845383B2 (en) | Photovoltaic element | |
| JP2958255B2 (en) | Photovoltaic element and method for manufacturing the same | |
| JP2937815B2 (en) | Photovoltaic element and method for manufacturing the same | |
| JP3659511B2 (en) | Photovoltaic element | |
| JP2895213B2 (en) | Photovoltaic element | |
| JPH10229209A (en) | Photovolaic element | |
| JP2007189266A (en) | Stacked photovoltaic element | |
| JP2710246B2 (en) | Photovoltaic element | |
| JP3046644B2 (en) | Method for manufacturing photovoltaic element | |
| JPH05110123A (en) | Photoelectric conversion device and its manufacture | |
| JPH09191119A (en) | Manufacture of photovolataic element | |
| JPH10200146A (en) | Photovoltaic element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |