JP2007189266A - Stacked photovoltaic element - Google Patents
Stacked photovoltaic element Download PDFInfo
- Publication number
- JP2007189266A JP2007189266A JP2007112761A JP2007112761A JP2007189266A JP 2007189266 A JP2007189266 A JP 2007189266A JP 2007112761 A JP2007112761 A JP 2007112761A JP 2007112761 A JP2007112761 A JP 2007112761A JP 2007189266 A JP2007189266 A JP 2007189266A
- Authority
- JP
- Japan
- Prior art keywords
- type layer
- layer
- pin junction
- microcrystalline silicon
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/545—Microcrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Abstract
Description
本発明は、シリコン系非単結晶半導体からなるｐ型層、ｉ型層、ｎ型層を有するｐｉｎ接合の構成素子を少なくとも３構成素子以上積層して形成される太陽電池、センサー等の積層型光起電力素子に関する。 The present invention relates to a stacked type of a solar cell, a sensor, or the like formed by stacking at least three constituent elements of a pin junction having a p-type layer, an i-type layer, and an n-type layer made of a silicon-based non-single crystal semiconductor. The present invention relates to a photovoltaic element.
太陽光を電気エネルギーに変換する光電変換素子である光起電力素子は、電卓、腕時計などの民生用の小電力用電源として広く応用されており、将来、石油や石炭などのいわゆる化石燃料の代替用電力として実用可能な技術として注目されている。 Photovoltaic elements, which are photoelectric conversion elements that convert sunlight into electrical energy, are widely applied as consumer power sources for consumer electronics such as calculators and watches. In the future, they will replace so-called fossil fuels such as oil and coal. It is attracting attention as a technology that can be practically used as electric power.
光起電力素子は、半導体のｐｎ接合の光起電力を利用した技術であり、シリコンなどの半導体が太陽光を吸収して電子と正孔との光キャリヤーを生成し、光キャリヤーをｐｎ接合部の内部電界によりドリフトさせて外部に取り出すものである。 A photovoltaic device is a technology that uses the photovoltaic power of a pn junction of a semiconductor, and a semiconductor such as silicon absorbs sunlight to generate photocarriers of electrons and holes, and the optical carriers are converted into pn junctions. It is taken out by drifting by the internal electric field.
このような光起電力素子の作製は、主に半導体製造プロセスを用いることにより行われている。具体的には、ＣＺ法などの結晶成長法によりｐ型またはｎ型に価電子制御したシリコンの単結晶を作製し、この単結晶をスライスして約３００μｍの厚さのシリコンウエハーを作製する。さらに、ウエハーと反対の導電型となるように価電子制御剤を拡散させるなどして、異種の導電型の層を積層することによりｐｎ接合を作製するものである。 Such a photovoltaic device is manufactured mainly by using a semiconductor manufacturing process. Specifically, a single crystal of silicon whose valence electrons are controlled to be p-type or n-type is produced by a crystal growth method such as CZ method, and this single crystal is sliced to produce a silicon wafer having a thickness of about 300 μm. Furthermore, a pn junction is formed by laminating layers of different conductivity types, for example, by diffusing a valence electron control agent so as to have a conductivity type opposite to that of the wafer.
ところで現在、信頼性や光電変換効率の観点から、実用化されている主な光起電力素子には単結晶シリコンが採用されているが、上述のように光起電力素子の作製には半導体製造プロセスを用いるため、製造コストが増大している。 By the way, from the viewpoint of reliability and photoelectric conversion efficiency, single crystal silicon is adopted as the main photovoltaic element in practical use. However, as described above, semiconductor manufacturing is used for the production of the photovoltaic element. Manufacturing costs are increasing due to the use of processes.
単結晶シリコン光起電力素子の他の欠点は、単結晶シリコンが間接遷移であるため光吸収係数が小さく、より多くの太陽光を吸収するために少なくとも５０μｍの厚さに作成しなければならないことや、バンドギャップが約１．１ｅＶであり、光起電力素子として好適な１．５ｅＶよりも狭いため短波長成分を有効利用することができないことである。 Another drawback of single crystal silicon photovoltaic devices is that single crystal silicon is an indirect transition, so the light absorption coefficient is small and it must be made at least 50 μm thick to absorb more sunlight. In addition, the band gap is about 1.1 eV, which is narrower than 1.5 eV, which is suitable as a photovoltaic device, so that the short wavelength component cannot be effectively used.
仮に、多結晶シリコンを用いて製造コストを低減したとしても、間接遷移の問題は残り、光起電力素子の厚さを減少させることはできない。また、多結晶シリコンは、粒界その他の問題をも併せ持っている。 Even if the manufacturing cost is reduced by using polycrystalline silicon, the problem of indirect transition remains, and the thickness of the photovoltaic element cannot be reduced. Polycrystalline silicon also has grain boundaries and other problems.
さらに、結晶質であるがゆえに面積の大きなウエハーを製造することができず、大面積化が困難であり、大電力を取り出すには単位素子を直列化あるいは並列化をするための配線を行なわなければならないことや、又、屋外で使用する際に光起電力素子を様々な気象条件によりもたらされる機械的損傷から保護するため、高価な実装が必要になることなどから、単位発電量に対する製造コストが既存の発電方法に比べて割高になってしまうという問題がある。 Furthermore, because of the crystalline nature, it is impossible to manufacture a wafer having a large area, and it is difficult to increase the area. To take out a large amount of power, wiring for serializing or paralleling unit elements must be performed. Manufacturing costs per unit of power generation, because of the need to install and expensive installation to protect photovoltaic elements from mechanical damage caused by various weather conditions when used outdoors. However, there is a problem that it becomes expensive compared with the existing power generation method.
このような事情から、光起電力素子の電力用としての実用化を進めるに当たって、低コスト化および大面積化が重要な技術的課題であり、様々な検討がなされており、低コストの材料、光電変換効率の高い材料などの材料探求が行なわれている。 Under these circumstances, in advancing the practical use of photovoltaic elements for power, cost reduction and area increase are important technical issues, and various studies have been conducted, and low-cost materials, Materials such as materials with high photoelectric conversion efficiency are being searched.
このような光起電力素子の材料としては、非晶質シリコン、非晶質シリコンゲルマニウム、非晶質炭化珪素などのテトラヘドラル系の非晶質半導体や、ＣｄＳ、Ｃｕ2ＳなどのＩＩ、ＶＩ族やＧａＡｓ，ＧａＡｌＡｓなどのＩＩＩ、Ｖ族の化合物半導体等が挙げられる。とりわけ、非晶質半導体を光起電力発生層に用いた薄膜光起電力素子は、単結晶光起電力素子に比較して大面積の膜を作成することができることや、膜厚が薄くて済むこと、任意の基板材料に堆積することができることなどの長所があり有望視されている。 Materials for such photovoltaic elements include tetrahedral amorphous semiconductors such as amorphous silicon, amorphous silicon germanium, and amorphous silicon carbide, and II and VI groups such as CdS and Cu 2 S. And III and V compound semiconductors such as GaAs and GaAlAs. In particular, a thin-film photovoltaic element using an amorphous semiconductor as a photovoltaic generation layer can form a film with a larger area and can be thinner than a single-crystal photovoltaic element. In addition, it is promising because it has advantages such as being able to deposit on any substrate material.
しかしながら、上記の非晶質半導体を用いた光起電力素子は、電力用素子としては光電変換効率の向上、信頼性の向上の面で問題が残っている。 However, the photovoltaic element using the above amorphous semiconductor still has problems in terms of improvement in photoelectric conversion efficiency and reliability as a power element.
非晶質半導体を用いた光起電力素子の光電変換効率の向上の手段としては、例えば、バンドギャップを狭くして長波長の光に対する感度を増加することが行われている。すなわち、非晶質シリコンは、バンドギャップが約１．７ｅＶ位であって７００ｎｍ以上の長波長の光を吸収することができず、有効利用することができないため、長波長光に感度のあるバンドギャップが狭い材料を採用することが検討されている。 As a means for improving the photoelectric conversion efficiency of a photovoltaic element using an amorphous semiconductor, for example, the sensitivity to long-wavelength light is increased by narrowing the band gap. That is, amorphous silicon has a band gap of about 1.7 eV and cannot absorb light having a long wavelength of 700 nm or more and cannot be used effectively. Therefore, amorphous silicon has a band sensitive to long wavelength light. The use of a material with a narrow gap is being studied.
このような材料としては、成膜時のシリコン原料ガスとゲルマニウム原料ガスとの比を変えることで、容易にバンドギャップを１．３ｅＶ位から１．７ｅＶ位まで任意に変化させることができる非晶質シリコンゲルマニウムが挙げられる。 As such a material, the band gap can be easily changed arbitrarily from about 1.3 eV to about 1.7 eV by changing the ratio of the silicon source gas and the germanium source gas at the time of film formation. Quality silicon germanium.
また、光起電力素子の光電変換効率を向上させる他の方法として、単位素子構造の光起電力素子を複数積層するいわゆるスタックセルを用いることが特許文献１に開示されている。このスタックセルにはｐｎ接合結晶半導体が用いられているが、その思想は非晶質あるいは結晶質いずれにも共通するものであり、太陽光スペクトルを異なるバンドギャップの光起電力素子により効率よく吸収させ、Ｖｏｃを増大させることにより発電効率を向上させるものである。
Further, as another method for improving the photoelectric conversion efficiency of the photovoltaic element,
スタックセルは、異なるバンドギャップの構成素子を複数積層し、太陽光線のスペクトルの各部分を効率よく吸収することにより変換効率を向上させるものであり、積層する構成素子の光入射側に位置するいわゆるトップ層のバンドギャップよりもその下に位置するいわゆるボトム層のバンドギャップが狭くなるように設計される。 A stack cell stacks a plurality of constituent elements having different band gaps and efficiently absorbs each part of the spectrum of sunlight, thereby improving the conversion efficiency. The so-called stack cell is located on the light incident side of the constituent elements to be stacked. The band gap of the so-called bottom layer positioned below the band gap of the top layer is designed to be narrower.
これにより、太陽光線のスペクトルを十分に吸収し光電変換効率が飛躍的に改善された（非特許文献１）。 Thereby, the spectrum of sunlight was fully absorbed, and the photoelectric conversion efficiency was dramatically improved (Non-Patent Document 1).
ところで、上記の光起電力素子はｉ型層の全てに非晶質半導体を用いた素子であるために、光照射により光電変換効率が低下する、いわゆる光劣化の低減には限界があった。これは、非晶質シリコンおよび非晶質シリコンゲルマニウムは光照射により膜質が低下してしまい、キャリヤの走行性が悪くなることにより引き起こされるものであり、結晶系には見られない非晶質半導体特有の現象である。そのため、電力用途に用いる場合、信頼性に劣り、実用化の障害となっているのが実状である。 By the way, since the above photovoltaic element is an element using an amorphous semiconductor for all i-type layers, there is a limit to the reduction of so-called photodegradation in which the photoelectric conversion efficiency is reduced by light irradiation. This is because amorphous silicon and amorphous silicon germanium are caused by the film quality being deteriorated by light irradiation and the carrier runnability is deteriorated. It is a unique phenomenon. For this reason, when used for power applications, the reality is that the reliability is inferior and impedes practical use.
また近年、非晶質系／非晶質系のみならず、非晶質系／結晶質系のスタックセルについても研究が行なわれ、光起電力素子の光電変換効率の向上が報告されている（Ｈａｍａｋａｗａ，Ｙ・ｅｔｃ．”Ｄｅｖｉｃｅ・Ｐｈｙｓｉｃｓ・ａｎｄ・Ｏｐｔｉｍｕｍ・Ｄｅｓｉｇｎ・ｏｆ・ａ−Ｓｉ／Ｐｏｌｙ・Ｓｉ・Ｔａｎｄｅｍ・Ｓｏｌａｒ・Ｃｅｌｌｓ”，Ｐｒｏｃｅｅｄｉｎｇｓ・ｏｆ・４ｔｈ・Ｉｎｔｅｒｎａｔｉｏｎａｌ・ＰＶＳＥＣ，ｐｐ．４０３−４０８，Ｆｅｂ．１９８９．），（Ａ．Ｓｈａｈ，Ｈ．Ｋｅｐｐｎｅｒ，ｅｔｃ．，”Ｉｎｔｒｉｎｓｉｃ・Ｍｉｃｒｏｃｒｙｓｔａｌｌｉｎｓ・Ｓｉｌｉｃｏｎ（μｃ−Ｓｉ：Ｈ）−Ａ・Ｐｒｏｍｉｓｉｎｇ・Ｎｅｗ・Ｔｈｉｎ・Ｆｉｌｍ・Ｓｏｌａｒ・Ｃｅｌｌ・Ｍａｔｅｒｉａｌ”ＩＥＥＥ・Ｆｉｒｓｔ・Ｗｏｒｌｄ・Ｃｏｎｆｅｒｅｎｃｅ・ｏｎ・Ｐｈｏｔｏｖｏｌｔａｉｃ・Ｅｎｅｒｇｙ・Ｃｏｎｖｅｒｓｉｏｎ，ｐｐ．４０９−４１２，Ｄｅｃ．１９９４），（Ｍｉｔｃｈｅｌｌ，Ｒ．Ｌ．ｅｔｃ．，”Ｔｈｅ・ＤＯＥ／ＳＥＲＩ・Ｐｏｌｙ−ｃｒｙｓｔａｌｌｉｎｅ・Ｔｈｉｎ・Ｆｉｌｍ・Ｓｕｂｃｏｎｔｒａｃｔ・Ｐｒｏｇｒａｍ，”Ｐｒｏｃｅｅｄｉｎｇｓ・ｏｆ・２０ｔｈ・ＩＥＥＥ・Ｐｈｏｔｏｖｏｌｔａｉｃ・Ｓｐｅｃｉａｌｉｓｔｓ・Ｃｏｎｆｅｒｅｎｃｅ，ＰＰ．１４６９−１４７６，Ｓｅｐｔ．１９８８）。 In recent years, not only amorphous / amorphous but also amorphous / crystalline stack cells have been studied, and improvement in photoelectric conversion efficiency of photovoltaic devices has been reported ( Hamakawa, Y. etc. “Device Physics and Optimum Design of a-Si / Poly Si Tandem Solar Cells”, Processeds of 4th International PVSEC, pp. 403-40. Feb. 1989.), (A. Shah, H. Keppner, etc., “Intrinsic Microcrystallines Silicon (μc-Si: H) -A. Promising New Thin Film Solar Cell Materia. "IEEE, First, World, Conference, on Photovoltaic, Energy, Conversion, pp. 409-412, Dec. 1994," (Mitchell, R. L. etc., "The DOE / SERI. Film, Subcontract, Program, “Proceedings of 20th, IEEE, Photovoltaic, Specialists, Conference, PP. 1469-1476, Sept. 1988).
しかしながら、スタックセルの光発電電流のバランスを考慮すると、光入射側（バンドギャップの広い側）のセルの層厚を厚くしなければならず、光劣化という観点からは十分に満足しうるものではなかった。 However, in consideration of the balance of the photovoltaic power generation current of the stack cell, the layer thickness of the cell on the light incident side (the wide band gap side) must be increased, which is not satisfactory from the viewpoint of light degradation. There wasn't.
したがって、非晶質光起電力素子の光劣化の更なる低減と、光劣化後の光電変換効率を向上させることが要望されている。さらに、電力用途に用いるためには、光電変換効率の更なる向上が求められている。 Therefore, there is a demand for further reducing the light degradation of the amorphous photovoltaic element and improving the photoelectric conversion efficiency after the light degradation. Furthermore, in order to use for electric power use, the further improvement of photoelectric conversion efficiency is calculated | required.
本発明は、実用性のある低コストでありながら信頼性が高く、かつ光電変換効率の高い積層型光起電力素子を提供することを目的とする。 It is an object of the present invention to provide a stacked photovoltaic device that is practical and low in cost but has high reliability and high photoelectric conversion efficiency.
上記の目的を達成すべく、本発明は、シリコン系非単結晶半導体からなるｐ型層、ｉ型層、ｎ型層を有するｐｉｎ接合の構成素子を複数積層した積層型光起電力素子において、光入射側から第一のｐｉｎ接合の構成素子のｉ型層として非晶質シリコンを用い、第二のｐｉｎ接合の構成素子のｉ型層として微結晶シリコンを用い、第三のｐｉｎ接合の構成素子のｉ型層として微結晶シリコンを用いており、前記第一のｐｉｎ接合の構成素子のｉ型層である非晶質シリコンのバンドギャップが１．６０ｅＶ以上、１．９０ｅＶ以下であり、前記第二および第三のｐｉｎ接合の構成素子のｉ型層である微結晶シリコンの９５０ｎｍの光吸収係数が２００ｃｍ-1以上であるものである。 In order to achieve the above object, the present invention relates to a stacked photovoltaic device in which a plurality of pin junction components having a p-type layer, an i-type layer, and an n-type layer made of a silicon-based non-single-crystal semiconductor are stacked. Configuration of third pin junction using amorphous silicon as the i-type layer of the first pin junction component from the light incident side and microcrystalline silicon as the i-type layer of the second pin junction component Microcrystalline silicon is used as the i-type layer of the element, and the band gap of the amorphous silicon that is the i-type layer of the component of the first pin junction is 1.60 eV or more and 1.90 eV or less, The light absorption coefficient at 950 nm of microcrystalline silicon which is the i-type layer of the second and third pin junction components is 200 cm −1 or more.
第二のｐｉｎ接合の構成素子のｉ型層である微結晶シリコンの膜厚は、０．５μｍ以上１．５μｍ以下の範囲であることが好ましい。 The film thickness of the microcrystalline silicon which is the i-type layer of the constituent element of the second pin junction is preferably in the range of 0.5 μm to 1.5 μm.
一方、第三のｐｉｎ接合の構成素子のｉ型層である微結晶シリコンの膜厚は、１．５μｍ以上３．５μｍ以下の範囲であることが好ましい。 On the other hand, the film thickness of the microcrystalline silicon which is the i-type layer of the third pin junction component is preferably in the range of 1.5 μm to 3.5 μm.
さらに、第二のｐｉｎ接合の構成素子のｎ型層が、微結晶シリコン層、またはｉ型層と接する側に微結晶シリコン層を有する微結晶シリコン層と非晶質シリコン層との二層からなる層であることが好ましい。 Further, the n-type layer of the second pin junction component is composed of a microcrystalline silicon layer or two layers of a microcrystalline silicon layer having a microcrystalline silicon layer on the side in contact with the i-type layer and an amorphous silicon layer. It is preferable that it is a layer.
一方、第三のｐｉｎ接合の構成素子のｎ型層が、微結晶シリコン層、またはｉ型層と接する側に微結晶シリコン層を有する微結晶シリコン層と非晶質シリコン層との二層からなる層であることが好ましい。 On the other hand, the n-type layer of the third pin junction component is composed of a microcrystalline silicon layer or two layers of a microcrystalline silicon layer having a microcrystalline silicon layer on the side in contact with the i-type layer and an amorphous silicon layer. It is preferable that it is a layer.
また、第二のｐｉｎ接合の構成素子のｉ型層である微結晶シリコンが、マイクロ波プラズマＣＶＤ法により形成されていることが好ましい。 Moreover, it is preferable that the microcrystalline silicon which is the i-type layer of the component element of the second pin junction is formed by a microwave plasma CVD method.
一方、第三のｐｉｎ接合の構成素子のｉ型層である微結晶シリコンも、マイクロ波プラズマＣＶＤ法により形成されていることが好ましい。 On the other hand, the microcrystalline silicon that is the i-type layer of the third pin junction component is also preferably formed by the microwave plasma CVD method.
さらに、本発明の積層型光起電力素子は、一対のロール間に長尺基板を掛け渡して搬送しながら前記ｐｉｎ接合の構成素子を積層するロール・ツー・ロール法により形成されることが好ましい。 Furthermore, the stacked photovoltaic element of the present invention is preferably formed by a roll-to-roll method in which the pin junction constituent elements are stacked while a long substrate is conveyed between a pair of rolls. .
上記のように、本発明は新規な積層型光起電力素子に係るものであり、本発明の構成および作用を以下に更に説明する。 As described above, the present invention relates to a novel stacked photovoltaic element, and the configuration and operation of the present invention will be further described below.
本発明者等は、上述した課題を克服し、光劣化が少なく、かつ光電変換効率の高い積層型光起電力素子を鋭意検討した結果、以下のような知見を得た。 The inventors of the present invention have overcome the above-described problems, and have earnestly studied a stacked photovoltaic device having little photodegradation and high photoelectric conversion efficiency. As a result, the following knowledge has been obtained.
高い光電変換効率を維持しながら、光劣化率を低下させ、光劣化後の光電変換効率を向上させるには、積層型光起電力素子の中でも、光入射側から数えて第一のｐｉｎ接合のｉ型層として非晶質シリコンを用い、第二のｐｉｎ接合のｉ型層として微結晶シリコンを用い、第三のｐｉｎ接合のｉ型層として微結晶シリコンを用いる積層型光起電力素子、すなわち、ａ−Ｓｉ／μｃ−Ｓｉ／μｃ−Ｓｉのトリプル型の光起電力素子が適している。 In order to reduce the photodegradation rate and improve the photoelectric conversion efficiency after photodegradation while maintaining high photoelectric conversion efficiency, among the stacked photovoltaic elements, the first pin junction counted from the light incident side A stacked photovoltaic device using amorphous silicon as the i-type layer, microcrystalline silicon as the i-type layer of the second pin junction, and microcrystalline silicon as the i-type layer of the third pin junction, A triple-type photovoltaic element of a-Si / [mu] c-Si / [mu] c-Si is suitable.
また、第二のｐｉｎ接合のｉ型層である微結晶シリコンの膜厚を従来好適であると考えられてきた膜厚を外れて薄くすることによって、または／および第三のｐｉｎ接合のｉ型層である微結晶シリコンの膜厚を従来好適であると考えられてきた膜厚を外れて薄くすることによって、スタック型の光起電力素子の中でもさらに光劣化を抑制し、光劣化後の変換効率を向上させることができる。 Further, the film thickness of the microcrystalline silicon that is the i-type layer of the second pin junction is made thinner than the film thickness that has been considered to be suitable conventionally, and / or the i-type of the third pin junction. By reducing the thickness of the microcrystalline silicon layer, which has been thought to be suitable, the photodegradation is further suppressed among the stacked photovoltaic elements, and the conversion after photodegradation is achieved. Efficiency can be improved.
さらに、第二のｐｉｎ接合のｉ型層である微結晶シリコンがボロンを含有し、その含有量を８ｐｐｍ以下にすることによって、または／および第三のｐｉｎ接合のｉ型層である微結晶シリコンがボロンを含有し、その含有量を８ｐｐｍ以下にすることによって、積層型光起電力素子の中でも光劣化をさらに抑制することができ、高い光電変換効率を維持ることができる。 Further, the microcrystalline silicon which is the i-type layer of the second pin junction contains boron and the content thereof is 8 ppm or less, and / or the microcrystalline silicon which is the i-type layer of the third pin junction. Contains boron and the content thereof is set to 8 ppm or less, so that photodegradation can be further suppressed among the stacked photovoltaic elements, and high photoelectric conversion efficiency can be maintained.
そして、第二のｐｉｎ接合のｎ型層が微結晶シリコン、あるいは第二のｐｉｎ接合のｉ型層と接する側に微結晶シリコンを有する微結晶シリコンと非晶質シリコンとの二層により形成されることによって、または／および第三のｐｉｎ接合のｎ型層が微結晶シリコン、あるいは第三のｐｉｎ接合のｉ型層と接する側に微結晶シリコンを有する微結晶シリコンと非晶質シリコンとの二層により形成されることによって、ｎ型層上に形成されるｉ型層の微結晶シリコンが速い堆積速度で、しかも良質の微結晶シリコンを形成することができ、光劣化を抑制することができるとともに、高い光電変換効率を維持することができる。 The n-type layer of the second pin junction is formed by two layers of microcrystalline silicon or microcrystalline silicon having microcrystalline silicon on the side in contact with the i-type layer of the second pin junction and amorphous silicon. Or / and the third pin junction n-type layer is microcrystalline silicon or microcrystalline silicon having amorphous silicon on the side in contact with the i-type layer of the third pin junction and amorphous silicon. By being formed of two layers, the microcrystalline silicon of the i-type layer formed on the n-type layer can be formed at a high deposition rate and high-quality microcrystalline silicon, and light degradation can be suppressed. In addition, high photoelectric conversion efficiency can be maintained.
また、第二および第三のｐｉｎ接合のｉ型層である微結晶シリコンの９５０ｎｍの光吸収係数が２００ｃｍ-1以上であることによって、微結晶シリコンの膜厚を薄くした場合でも高い光電変換効率を維持することができる。 In addition, since the light absorption coefficient at 950 nm of the microcrystalline silicon that is the i-type layer of the second and third pin junctions is 200 cm −1 or more, high photoelectric conversion efficiency is achieved even when the thickness of the microcrystalline silicon is reduced. Can be maintained.
さらに、微結晶シリコンの堆積手段として、原料ガスのガス分解効率が高く、高真空度でも放電維持可能なマイクロ波（０．１〜１０ＧＨｚ）ＣＶＤ法を用い、特に堆積初期のプラズマ状態を制御することによって、局在準位密度を抑制し、良好な膜質を維持して、上記のトリプル型の光起電力素子の光劣化後の光電変換効率をより高めることができる。 Further, as a means for depositing microcrystalline silicon, a microwave (0.1 to 10 GHz) CVD method that has a high gas decomposition efficiency of the source gas and can maintain discharge even at a high degree of vacuum is used to control the plasma state particularly in the initial stage of deposition. Accordingly, it is possible to suppress the localized level density, maintain a good film quality, and further increase the photoelectric conversion efficiency after the light degradation of the triple photovoltaic element.
具体的には、第二のｐｉｎ接合のｉ型層として微結晶シリコンを用い、第三のｐｉｎ接合のｉ型層として微結晶シリコンを用ることによって、非晶質系スタック型の光起電力素子において光劣化が大きかった半導体層の改善が行なわれ、スタック型の光起電力素子の中でも光劣化をさらに抑制することができる。 Specifically, by using microcrystalline silicon as the i-type layer of the second pin junction and using microcrystalline silicon as the i-type layer of the third pin junction, an amorphous stacked photovoltaic Improvement of the semiconductor layer in which the light degradation is large in the element is performed, and the light degradation can be further suppressed among the stack type photovoltaic elements.
また、第三のｐｉｎ接合のｉ型層として微結晶シリコンを用いることによって、これまで光吸収することが比較的困難だった長波長光をも光吸収することができ、スタック型の光起電力素子の中でもより高い短絡電流を有することができ、かつ高い光電変換効率を維持することができる。 In addition, by using microcrystalline silicon as the i-type layer of the third pin junction, it is possible to absorb light having a long wavelength, which has been relatively difficult to absorb until now. It can have a higher short-circuit current among the elements and can maintain high photoelectric conversion efficiency.
さらに、第二のｐｉｎ接合のｉ型層である微結晶シリコンの膜厚、または／および第三のｐｉｎ接合のｉ型層である微結晶シリコンの膜厚を、従来好適であると考えられてきた膜厚を外れて薄くすることによって、光照射によるｉ型層中での局在準位の増加を抑制することができ、スタック型の光起電力素子の中でも光劣化をより抑制することができる。 Further, it has been considered that the film thickness of the microcrystalline silicon that is the i-type layer of the second pin junction and / or the film thickness of the microcrystalline silicon that is the i-type layer of the third pin junction is conventionally suitable. By reducing the thickness of the layer, the increase in localized levels in the i-type layer due to light irradiation can be suppressed, and light degradation can be further suppressed among stacked photovoltaic devices. it can.
そして、第二のｐｉｎ接合のｉ型層である微結晶シリコンがボロンを含有し、その含有量を８ｐｐｍ以下に設定することによって、または／および第三のｐｉｎ接合のｉ型層である微結晶シリコンがボロンを含有し、その含有量を８ｐｐｍ以下に設定することによって、微結晶シリコン及びその微結晶の成長を阻害することがなく、又、光発電時のホールの走行性を改善することによって、光劣化を抑制し、かつ高い光電変換効率を維持することができる。 Then, the microcrystalline silicon that is the i-type layer of the second pin junction contains boron, and the content is set to 8 ppm or less, or / and the microcrystal that is the i-type layer of the third pin junction. By containing boron and setting its content to 8 ppm or less, the growth of microcrystalline silicon and its microcrystals is not hindered, and the runnability of holes during photovoltaic generation is improved. , Photodegradation can be suppressed and high photoelectric conversion efficiency can be maintained.
また、第二のｐｉｎ接合のｎ型層が微結晶シリコン、あるいは第二のｐｉｎ接合のｉ型層と接する側に微結晶シリコンを有する微結晶シリコンと非晶質シリコンとの二層により形成されることによって、または／および第三のｐｉｎ接合のｎ型層が微結晶シリコン、あるいは第三のｐｉｎ接合のｉ型層と接する側に微結晶シリコンを有する微結晶シリコンと非晶質シリコンとの二層により形成されることによって、ｎ型層上に形成されるｉ型層の微結晶シリコンを速い堆積速度で形成することができ、不純物の少ない良質の微結晶シリコンが形成され、光劣化の少ない高い光電変換効率を維持することができる。 The n-type layer of the second pin junction is formed of two layers of microcrystalline silicon or microcrystalline silicon having amorphous silicon on the side in contact with the i-type layer of the second pin junction and amorphous silicon. Or / and the third pin junction n-type layer is microcrystalline silicon or microcrystalline silicon having amorphous silicon on the side in contact with the i-type layer of the third pin junction and amorphous silicon. By being formed of two layers, the microcrystalline silicon of the i-type layer formed on the n-type layer can be formed at a high deposition rate, and high-quality microcrystalline silicon with few impurities can be formed, and light degradation can be achieved. A small high photoelectric conversion efficiency can be maintained.
さらに、第二および第三のｐｉｎ接合のｉ型層である微結晶シリコンの９５０ｎｍの光吸収係数が２００ｃｍ-1以上であることによって、第二および第三のｐｉｎ接合のｉ型層である微結晶シリコンの膜厚を、従来好適であると考えられてきた膜厚を外れて薄くすることができ、光照射によるｉ型層中での局在準位の増加を抑制することができ、スタック型の光起電力素子の中でも光劣化をより抑制することができる。そして、これまで光吸収することが比較的困難であった長波長の光をも吸収することができ、スタック型の光起電力素子の中でもより高い光電変換効率を維持することができる。 Furthermore, since the light absorption coefficient at 950 nm of the microcrystalline silicon that is the i-type layer of the second and third pin junctions is 200 cm −1 or more, the micro-crystal that is the i-type layer of the second and third pin junctions is fine. The thickness of the crystalline silicon can be made thinner than the thickness that has been considered to be suitable in the past, and the increase of the localized level in the i-type layer due to light irradiation can be suppressed. Photodegradation can be further suppressed among types of photovoltaic elements. In addition, it is possible to absorb light having a long wavelength that has been relatively difficult to absorb light up to now, and it is possible to maintain higher photoelectric conversion efficiency among stacked photovoltaic elements.
また、第二および第三のｐｉｎ接合のｉ型層である微結晶シリコンがマイクロ波プラズマＣＶＤ法により形成されることによって、大量に水素希釈された原料ガスを効率良く分解し活性化することができ、速い堆積速度であっても欠陥密度の低い良質の微結晶シリコンを得ることができる。 Also, the microcrystalline silicon that is the i-type layer of the second and third pin junctions is formed by the microwave plasma CVD method, so that the source gas diluted in a large amount of hydrogen can be efficiently decomposed and activated. It is possible to obtain high-quality microcrystalline silicon with a low defect density even at a high deposition rate.
さらに、ロール・ツー・ロール法により本発明の積層型光起電力素子を形成すれば、生産性を極めて向上させることができる。 Furthermore, if the laminated photovoltaic device of the present invention is formed by a roll-to-roll method, productivity can be greatly improved.
以上のような本発明の積層型光起電力素子によって、光劣化が抑制され、高い光電変換効率を維持しながら光劣化率を低下させ、光劣化後の光電変換効率を向上させることができるものである。 The stacked photovoltaic element of the present invention as described above can suppress light deterioration, reduce the light deterioration rate while maintaining high photoelectric conversion efficiency, and improve the photoelectric conversion efficiency after light deterioration. It is.
本発明によれば、第二のｐｉｎ接合のｉ型層として微結晶シリコンを用い、第三のｐｉｎ接合のｉ型層として微結晶シリコンを用ることによって、非晶質系の積層型光起電力素子において光劣化が大きかった半導体層の改善が行なわれ、積層型光起電力素子の中でも、とりわけ光劣化を抑制することができる。 According to the present invention, by using microcrystalline silicon as the i-type layer of the second pin junction and using microcrystalline silicon as the i-type layer of the third pin junction, an amorphous stacked photovoltaic Improvement of the semiconductor layer in which the light deterioration is large in the power element is performed, and the light deterioration can be suppressed among the stacked photovoltaic elements.
また、第三のｐｉｎ接合のｉ型層として微結晶シリコンを用いることによって、これまで光吸収することが比較的困難だった長波長光も光吸収することができ、スタック型の光起電力素子の中でもより高い短絡電流及び開放端電圧を有しており、かつ高い光電変換効率を維持することができる。 In addition, by using microcrystalline silicon as the i-type layer of the third pin junction, it is also possible to absorb light having a long wavelength, which has been relatively difficult to absorb until now. Among them, it has a higher short circuit current and an open circuit voltage, and can maintain a high photoelectric conversion efficiency.
さらに、第二のｐｉｎ接合のｉ型層である微結晶シリコンの膜厚、または／および第三のｐｉｎ接合のｉ型層である微結晶シリコンの膜厚を、従来好適であると考えられてきた膜厚を外れて薄くすることによって、光照射によるｉ型層中での局在準位の増加を抑制することができ、積層型光起電力素子の中でも、とりわけ光劣化を抑制することができる。 Further, it has been considered that the film thickness of the microcrystalline silicon that is the i-type layer of the second pin junction and / or the film thickness of the microcrystalline silicon that is the i-type layer of the third pin junction is conventionally suitable. By reducing the thickness of the film, the increase in the localized level in the i-type layer due to light irradiation can be suppressed, and in particular, the photodegradation can be suppressed among stacked photovoltaic elements. it can.
そして、第二のｐｉｎ接合のｉ層である微結晶シリコン中にボロンを含有し、その含有量を８ｐｐｍ以下にすること、または／および第三のｐｉｎ接合のｉ型層である微結晶シリコン中にボロンを含有し、その含有量を８ｐｐｍ以下にすることによって、微結晶シリコン及びその微結晶の成長を阻害することがなく、また光発電時のホールの走行性を改善することによって、光劣化を抑制しながら高い光電変換効率を維持することができる。 Then, boron is contained in the microcrystalline silicon that is the i layer of the second pin junction, and the content thereof is 8 ppm or less, or / and in the microcrystalline silicon that is the i-type layer of the third pin junction. Incorporating boron in the composition, and making its content 8 ppm or less, the growth of microcrystalline silicon and its microcrystals is not hindered, and by improving the runnability of holes during photovoltaic power generation, photodegradation High photoelectric conversion efficiency can be maintained while suppressing the above.
また、第二のｐｉｎ接合のｎ型層が微結晶シリコン、あるいは第二のｐｉｎ接合のｉ型層と接する側に微結晶シリコンを有する微結晶シリコンと非晶質シリコンとの二層より形成されることによって、または／および第三のｐｉｎ接合のｎ型層が微結晶シリコン、あるいは第三のｐｉｎ接合のｉ型層と接する側に微結晶シリコンを有する微結晶シリコンと非晶質シリコンとの二層より形成されることによって、ｎ型層上に形成されるｉ型層の微結晶シリコンまたは微結晶が速い堆積速度で形成され、不純物の少ない良質の微結晶シリコンを形成することができ、光劣化を少なくして、高い光電変換効率を維持することができる。 Further, the n-type layer of the second pin junction is formed of two layers of microcrystalline silicon or microcrystalline silicon having amorphous silicon on the side in contact with the i-type layer of the second pin junction and amorphous silicon. Or / and the third pin junction n-type layer is microcrystalline silicon or microcrystalline silicon having amorphous silicon on the side in contact with the i-type layer of the third pin junction and amorphous silicon. By being formed from two layers, the microcrystalline silicon or microcrystal of the i-type layer formed on the n-type layer is formed at a high deposition rate, and high-quality microcrystalline silicon with few impurities can be formed. Photodegradation can be reduced and high photoelectric conversion efficiency can be maintained.
さらに、第二、第三のｐｉｎ接合のｉ型層である微結晶シリコンがマイクロ波プラズマＣＶＤ法によって形成され、ｉ型層である微結晶シリコンの９５０ｎｍの光吸収係数を２００ｃｍ-1以上としたことによって、第二、第三のｐｉｎ接合のｉ型層である微結晶シリコンの膜厚を、従来好適であると考えられてきた膜厚を外れて薄くすることにより、光照射によるｉ型層中での局在準位の増加を抑制することができ、積層型光起電力素子の中でも、とりわけ光劣化を抑制することができる。また、これまで光吸収することが比較的困難であった長波長の光をも吸収することができ、積層型光起電力素子の中でも、より高い光電変換効率を維持することができる。 Furthermore, the microcrystalline silicon that is the i-type layer of the second and third pin junctions is formed by the microwave plasma CVD method, and the light absorption coefficient of 950 nm of the microcrystalline silicon that is the i-type layer is 200 cm −1 or more. Accordingly, the thickness of the microcrystalline silicon, which is the i-type layer of the second and third pin junctions, is reduced from the thickness that has been considered to be suitable in the past, so that the i-type layer by light irradiation is used. The increase in the localized level can be suppressed, and the photodegradation can be suppressed among the stacked photovoltaic elements. Moreover, long wavelength light, which has been relatively difficult to absorb light until now, can be absorbed, and higher photoelectric conversion efficiency can be maintained among the stacked photovoltaic elements.
そして、ロール・ツー・ロール法により本発明の積層型光起電力素子を形成すれば、生産性を極めて向上させることができる。 If the stacked photovoltaic element of the present invention is formed by a roll-to-roll method, productivity can be greatly improved.
このように本発明の積層型光起電力素子によれば、光劣化が抑制され、高い光電変換効率を維持しながら光劣化率を低下させ、光劣化後の変換効率を向上させることができる。それによって、実用に適した低いコストでありながら信頼性が高く、かつ光電変換効率の高い光起電力素子を提供することができる。 As described above, according to the stacked photovoltaic element of the present invention, light deterioration is suppressed, the light deterioration rate can be reduced while maintaining high photoelectric conversion efficiency, and the conversion efficiency after light deterioration can be improved. Accordingly, it is possible to provide a photovoltaic device with high reliability and high photoelectric conversion efficiency at a low cost suitable for practical use.
また、本発明によれば、第二のｐｉｎ接合のｉ型層に微結晶シリコンを用い、第三のｐｉｎ接合のｉ型層に微結晶シリコンを用いたことによって、光起電力素子の全体の耐電圧、耐熱劣化、および製造行程の歩留まりが向上し、光起電力素子の利用形態の柔軟性を向上させることができる。 In addition, according to the present invention, microcrystalline silicon is used for the i-type layer of the second pin junction, and microcrystalline silicon is used for the i-type layer of the third pin junction. The withstand voltage, heat resistance deterioration, and the yield of the manufacturing process are improved, and the flexibility of the usage pattern of the photovoltaic element can be improved.
以下に、本発明の積層型光起電力素子の好適な実施形態を説明するが、本発明はこの実施形態に限るものではない。 Hereinafter, a preferred embodiment of the stacked photovoltaic element of the present invention will be described, but the present invention is not limited to this embodiment.
本発明者等は、非単結晶シリコン系の光起電力素子の光電変換効率をさらに向上させ、光劣化を防止して、非単結晶シリコン系の光起電力素子の信頼性を高めるために、以下のような検討を行った。 In order to further improve the photoelectric conversion efficiency of the non-single-crystal silicon-based photovoltaic element, to prevent light deterioration, and to improve the reliability of the non-single-crystal silicon-based photovoltaic element, The following examination was conducted.
まず、光劣化を低減するには、光起電力素子をスタック型に構成することが有効であることは周知の如くである。しかしながら、光劣化の低減は未だ充分とは言えず、本発明者等はスタック型の光起電力素子の構成の検討を進めてきた結果、以下のような知見を得た。 First, as is well known, it is effective to configure the photovoltaic element in a stack type in order to reduce photodegradation. However, reduction of photodegradation is still not sufficient, and the present inventors have studied the configuration of the stack type photovoltaic device, and as a result, have obtained the following knowledge.
すなわち、スタック型の光起電力素子の中でも、ｐｉｎ接合を２つ積層したダブル型の光起電力素子よりも、ｐｉｎ接合を３つ積層したトリプル型の光起電力素子の方が、より光劣化を低減できるということである。これは、同じ種類の半導体材料を用いた場合、ダブル型よりもトリプル型の方が１つあたりのｐｉｎ接合で発生する光発電電流が少なくなり、非晶質半導体の光劣化の原因となる正孔と電子の再結合が減少するからであると考えられる。 That is, among the stack type photovoltaic elements, the triple type photovoltaic element having three pin junctions is more light-degrading than the double type photovoltaic element having two pin junctions. It can be reduced. This is because when the same type of semiconductor material is used, the photovoltaic current generated at one pin junction is smaller in the triple type than in the double type, and this is a positive cause of photodegradation of the amorphous semiconductor. This is thought to be because the recombination of holes and electrons decreases.
また、トリプル型の光起電力素子の中でも、光入射側から数えて第一のｐｉｎ接合のｉ型層として非晶質シリコンを用い、第二のｐｉｎ接合のｉ層として微結晶シリコンを用い、第三のｐｉｎ接合のｉ層として微結晶シリコンを用いる積層型光起電力素子、すなわち、ａ−Ｓｉ／μｃ−Ｓｉ／μｃ−Ｓｉのトリプル型の光起電力素子が光劣化の低減に最も適しているという知見を得た。これは、第二および第三ののｐｉｎ接合のｉ型層として微結晶シリコンを用い、９５０ｎｍの光吸収係数が２００ｃｍ-1以上である微結晶シリコンを用いることで、これまでの非単結晶シリコン系トリプル型光起電力素子よりも光劣化をより低減することができるからである。 Further, among triple type photovoltaic elements, amorphous silicon is used as the i-type layer of the first pin junction counting from the light incident side, and microcrystalline silicon is used as the i layer of the second pin junction, A stacked photovoltaic element using microcrystalline silicon as the i layer of the third pin junction, that is, a triple-type photovoltaic element of a-Si / μc-Si / μc-Si is most suitable for reducing light degradation. I got the knowledge that. This is because microcrystalline silicon is used as the i-type layers of the second and third pin junctions, and microcrystalline silicon having a light absorption coefficient of 950 nm of 200 cm −1 or more is used. This is because the light degradation can be further reduced as compared with the system triple type photovoltaic element.
そこで、本発明者等は、ａ−Ｓｉ／μｃ−Ｓｉ／μｃ−Ｓｉのトリプル型の光起電力素子について、さらに検討を進めた。その結果、ａ−Ｓｉ／μｃ−Ｓｉ／μｃ−Ｓｉのトリプル型の光起電力素子の光電変換効率を最も高くするには、第一のｐｉｎ接合のｉ型層である非晶質シリコンのバンドギャップを１．６０ｅＶ以上、１．９０ｅＶ以下にし、第二のｐｉｎ接合のｉ型層である微結晶シリコンの層厚を０．５μｍ以上１．５μｍ以下にし、第三のｐｉｎ接合のｉ型層である微結晶シリコンの層厚を１．５μｍ以上３．５以下にすることが、好適であることが分かった。 Accordingly, the present inventors have further investigated the a-Si / [mu] c-Si / [mu] c-Si triple type photovoltaic element. As a result, in order to maximize the photoelectric conversion efficiency of the a-Si / μc-Si / μc-Si triple type photovoltaic element, the band of amorphous silicon which is the i-type layer of the first pin junction is used. The gap is 1.60 eV or more and 1.90 eV or less, the thickness of the microcrystalline silicon that is the i-type layer of the second pin junction is 0.5 μm or more and 1.5 μm or less, and the third pin junction i-type layer It has been found that the microcrystalline silicon layer thickness of 1.5 μm or more and 3.5 or less is preferable.
このとき、第二のｐｉｎ接合のｉ型層である、非晶質シリコンの膜厚は、５００〜２５００オングストロームが好ましく、より好ましくは７００〜１５００オングストロームであることが分かった。 At this time, it was found that the film thickness of the amorphous silicon, which is the i-type layer of the second pin junction, is preferably 500 to 2500 angstroms, more preferably 700 to 1500 angstroms.
また、第二および第三のｐｉｎ接合のｉ型層である、微結晶シリコンの９５０ｎｍの光吸収係数が２００ｃｍ-1以上であることが分かった。（以下、第一のｐｉｎ接合を「トップセル」、第二のｐｉｎ接合を「ミドルセル」、第三のｐｉｎ接合を「ボトムセル」と略記する。） It was also found that the light absorption coefficient at 950 nm of microcrystalline silicon, which is the i-type layers of the second and third pin junctions, was 200 cm −1 or more. (Hereinafter, the first pin junction is abbreviated as “top cell”, the second pin junction is abbreviated as “middle cell”, and the third pin junction is abbreviated as “bottom cell”.)
さらに、本発明者等は検討を進め、ａ−Ｓｉ／μｃ−Ｓｉ／μｃ−Ｓｉのトリプル型の光起電力素子の光電変換効率と光劣化率の両方を考慮し、高い光電変換効率を維持しながら光劣化率を低減すること、すなわち光劣化による光電変換効率の低下が飽和した後の光電変換効率（以下、「安定化変換効率」と記す。）を最大にすることを検討した。 In addition, the present inventors proceeded with studies and maintained high photoelectric conversion efficiency in consideration of both the photoelectric conversion efficiency and the photodegradation rate of the a-Si / μc-Si / μc-Si triple type photovoltaic device. While reducing the photodegradation rate, that is, maximizing the photoelectric conversion efficiency (hereinafter referred to as “stabilized conversion efficiency”) after saturation of the decrease in photoelectric conversion efficiency due to photodegradation was studied.
スタック型の光起電力素子は、複数のｐｉｎ接合を直列接続した構成であるので、それぞれのｐｉｎ接合で発生する電流値ができる限り大きく、かつそれぞれの電流値が近いものでなければ、高い光電変換効率は得られない。 The stack type photovoltaic device has a configuration in which a plurality of pin junctions are connected in series. Therefore, if the current value generated at each pin junction is as large as possible and the current values are not close to each other, a high photoelectric property is obtained. Conversion efficiency cannot be obtained.
したがって、ａ−Ｓｉ／μｃ−Ｓｉ／μｃ−Ｓｉのトリプル型の光起電力素子のミドルセルのｉ型層である微結晶シリコンの層厚を０．５μｍより薄くすれば、光により発生する電流が少な過ぎてトリプルセルとしての光電変換効率が低下してしまう。一方、その層厚が１．５μｍより厚ければ、ミドルセルの電流は十分であるが、ボトムセルに入り込む光量が減るためにボトムセルの発生する電流が少な過ぎて、トリプルセルとしての光電変換効率は低下してしまう。 Therefore, if the thickness of the microcrystalline silicon, which is the i-type layer of the middle cell of the triple type photovoltaic element of a-Si / μc-Si / μc-Si, is made thinner than 0.5 μm, the current generated by light is reduced. If it is too little, the photoelectric conversion efficiency as a triple cell will fall. On the other hand, if the layer thickness is thicker than 1.5 μm, the middle cell current is sufficient, but since the amount of light entering the bottom cell is reduced, the current generated by the bottom cell is too small and the photoelectric conversion efficiency as a triple cell is reduced. Resulting in.
また、ボトムセルのｉ型層である微結晶シリコンの層厚を１．５μｍより薄くすれば、光により発生する電流が少な過ぎてトリプルセルとしての光電変換効率は低下してしまう。一方、その層厚が３．５μｍより厚ければ、光発電時のキャリアーの走光性にも悪影響を与え、ボトムセルのＦＦ（曲線因子）を低下させ、トリプルセルとしての光電変換効率は低下してしまう。 If the thickness of the microcrystalline silicon which is the i-type layer of the bottom cell is made thinner than 1.5 μm, the current generated by light is too small and the photoelectric conversion efficiency as a triple cell is lowered. On the other hand, if the layer thickness is thicker than 3.5 μm, it will adversely affect the light transportability of the carrier during photovoltaic power generation, lower the bottom cell FF (curve factor), and lower the photoelectric conversion efficiency as a triple cell. End up.
このような検討を繰り返した結果、ミドルセルのｉ型層としての微結晶シリコンの層厚は、０．５μｍ以上１．５μｍ以下、より好ましくは０．６μｍ以上１．２μｍ以下にすることが望ましいことが分かった。 As a result of repeating such studies, it is desirable that the thickness of the microcrystalline silicon as the i-type layer of the middle cell is 0.5 μm or more and 1.5 μm or less, more preferably 0.6 μm or more and 1.2 μm or less. I understood.
また、ボトムセルのｉ型層としての微結晶シリコンの層厚は、１．５μｍ以上３．５μｍ以下、より好ましくは１．７μｍ以上３．３μｍ以下にすることが望ましいことが分かった。 Further, it has been found that the layer thickness of microcrystalline silicon as the i-type layer of the bottom cell is desirably 1.5 μm or more and 3.5 μm or less, more preferably 1.7 μm or more and 3.3 μm or less.
さらに、ミドルセルのｉ型層である微結晶シリコン中に含まれるボロンの含有量を８ｐｐｍ以下にしたことにより、微結晶シリコンの微結晶の成長を阻害することなく、また過剰な不活性なボロンによる膜質の低下を抑制し、さらに光発電時のホールの走行性を改善することによって、光劣化を抑制しながら高い光電変換効率を維持することができた。 Further, by making the content of boron contained in the microcrystalline silicon, which is the i-type layer of the middle cell, 8 ppm or less, the growth of microcrystalline silicon microcrystals is not inhibited, and it is caused by excessive inactive boron. By suppressing the deterioration of the film quality and further improving the runnability of the hall during photovoltaic power generation, it was possible to maintain high photoelectric conversion efficiency while suppressing light degradation.
加えて、ボトムセルのｉ型層である微結晶シリコンも同様に、微結晶シリコン中に含まれるボロンの含有量を８ｐｐｍ以下にしたことにより、微結晶シリコンの微結晶の成長を阻害することなく、また過剰な不活性なボロンによる膜質の低下を抑制し、さらに光発電時のホールの走行性を改善することによって、光劣化を抑制しながら高い光電変換効率を維持することができた。 In addition, the microcrystalline silicon that is the i-type layer of the bottom cell similarly has a boron content of 8 ppm or less in the microcrystalline silicon, so that the growth of the microcrystalline silicon microcrystals is not inhibited. Moreover, by suppressing the deterioration of the film quality due to excessive inactive boron and further improving the runnability of holes during photovoltaic power generation, it was possible to maintain high photoelectric conversion efficiency while suppressing photodegradation.
また、ミドルセルのｎ型層が微結晶シリコン、あるいはミドルセルのｐｉｎ接合のｉ型層と接する側に微結晶シリコンを有する微結晶シリコンと非晶質シリコンとの二層で形成されることにより、
ｎ型層上に形成されるｉ型層の微結晶シリコンを速い堆積速度で形成することができ、不純物の混入を極力抑制して良質の微結晶シリコンを形成することができること、
ｎ型層上に形成されるｉ型層の微結晶シリコンが堆積初期から非晶質成分の少ない良質の微結晶シリコンとして形成されること、
ｉ型層の微結晶シリコンをこれまで検討されてきた堆積基板温度よりも比較的高い温度で堆積することが可能となり、より良質の微結晶シリコンが形成できること、
ｉ型層の微結晶シリコンの堆積初期の水素イオン等によるｎ型層へのダメージを軽減することができること、
等によって、光劣化の少ない高い光電変換効率を維持することができた。
Further, the n-type layer of the middle cell is formed of two layers of microcrystalline silicon, or microcrystalline silicon having microcrystalline silicon on the side in contact with the pin junction i-type layer of the middle cell and amorphous silicon,
the i-type microcrystalline silicon formed on the n-type layer can be formed at a high deposition rate, and contamination of impurities can be suppressed as much as possible to form high-quality microcrystalline silicon;
the i-type microcrystalline silicon formed on the n-type layer is formed as high-quality microcrystalline silicon with a small amount of amorphous components from the beginning of deposition,
i-type microcrystalline silicon can be deposited at a temperature relatively higher than the deposition substrate temperature that has been studied so far, and higher-quality microcrystalline silicon can be formed;
damage to the n-type layer due to hydrogen ions and the like at the initial stage of deposition of the microcrystalline silicon of the i-type layer can be reduced;
Thus, it was possible to maintain a high photoelectric conversion efficiency with little light deterioration.
さらに、ボトムセルのｎ型層が微結晶シリコン、あるいはボトムセルのｐｉｎ接合のｉ型層と接する側に微結晶シリコンを有する微結晶シリコンと非晶質シリコンと二層で形成されることにより、
ｎ型層上に形成されるｉ型層の微結晶シリコンを速い堆積速度で形成することができ、不純物の混入を極力抑制して良質の微結晶シリコンを形成することができること、
ｎ型層上に形成されるｉ型層の微結晶シリコンを堆積初期から非晶質成分の少ない良質の微結晶シリコンとして形成されること、
ｉ型層の微結晶シリコンをこれまで検討されてきた堆積基板温度よりも比較的高い温度で堆積することが可能となり、より良質の微結晶シリコンを形成することができること、
ｉ型層の微結晶シリコンの堆積初期の水素イオン等によるｎ型層へのダメージを軽減することができること、
等によって、光劣化の少ない高い光電変換効率を維持することができた。
Further, the n-type layer of the bottom cell is formed of two layers of microcrystalline silicon or microcrystalline silicon and microcrystalline silicon having microcrystalline silicon on the side in contact with the i-type layer of the pin junction of the bottom cell,
the i-type microcrystalline silicon formed on the n-type layer can be formed at a high deposition rate, and contamination of impurities can be suppressed as much as possible to form high-quality microcrystalline silicon;
i-type microcrystalline silicon formed on the n-type layer is formed as high-quality microcrystalline silicon with a small amount of amorphous components from the beginning of deposition,
i-type microcrystalline silicon can be deposited at a temperature relatively higher than the deposition substrate temperature studied so far, and better quality microcrystalline silicon can be formed;
damage to the n-type layer due to hydrogen ions and the like at the initial stage of deposition of the microcrystalline silicon of the i-type layer can be reduced;
Thus, it was possible to maintain a high photoelectric conversion efficiency with little light deterioration.
また、ボトムのｉ型層である微結晶シリコンの膜厚を上記のような値にまで薄くした場合であっても、微結晶シリコンの光吸収係数を大きくすることによって、ボトムで発生する電流値を維持することができることが分かった。 Further, even when the thickness of the microcrystalline silicon which is the bottom i-type layer is reduced to the above value, the current value generated at the bottom can be increased by increasing the light absorption coefficient of the microcrystalline silicon. It was found that can be maintained.
さらに、ボトムのｉ型層である微結晶シリコンの膜厚を上記のような値にまで薄くした場合であっても、微結晶シリコンの９５０ｎｍの光吸収係数を２００ｃｍ-1以上にすることによって、ボトムで発生する電流値を維持することができることが分かった。
Furthermore, even when the film thickness of the microcrystalline silicon which is the bottom i-type layer is reduced to the above value, by making the light absorption coefficient of 950 nm of
具体的には、ボトムのｉ型層である微結晶シリコンの堆積基板温度を高温にしたり、水素希釈率を変えたりすることによって、ボトムで発生する電流値を維持することができることが分かった。 Specifically, it has been found that the current value generated at the bottom can be maintained by increasing the deposition substrate temperature of microcrystalline silicon which is the bottom i-type layer or changing the hydrogen dilution rate.
また、ミドルとボトムのｉ型層に微結晶シリコンを用いることで、これまで問題となっていた開放端電圧（Ｖｏｃ）を比較的大きくすることができ、高い光電変換効率を維持することができた。 Also, by using microcrystalline silicon for the middle and bottom i-type layers, the open-circuit voltage (Voc), which has been a problem until now, can be made relatively large, and high photoelectric conversion efficiency can be maintained. It was.
さらに、ミドルセル、ボトムセルのｐ層と微結晶シリコン層との間に非晶質シリコン層、あるいは非晶質シリコンカーボン層を配置することで、主に光起電力素子の開放端電圧（Ｖｏｃ）を向上させる働きを有する。これは、非晶質シリコン層、あるいは非晶質シリコンカーボン層によって、ｐｉｎ接合の拡散電位が大きくなるためと考えられる。また、微結晶シリコン中で光により発生した電子が、ｐ層に拡散するのを防止する障壁を形成していることも考えられる。 Furthermore, by disposing an amorphous silicon layer or an amorphous silicon carbon layer between the p layer and the microcrystalline silicon layer of the middle cell and the bottom cell, mainly the open-circuit voltage (Voc) of the photovoltaic element is reduced. It has a function to improve. This is presumably because the diffusion potential of the pin junction is increased by the amorphous silicon layer or the amorphous silicon carbon layer. It is also conceivable that electrons generated by light in the microcrystalline silicon form a barrier that prevents the electrons from diffusing into the p layer.
非晶質シリコン層、あるいは非晶質シリコンカーボン層の膜厚は、３０オングストローム〜４５０オングストローム、より好ましくは５０オングストローム〜３５０オングストロームが望ましい。また、この程度の膜厚の非晶質シリコン層、あるいは非晶質シリコンカーボン層を配置しても、光起電力素子の光劣化率は殆ど増大することはなかった。 The film thickness of the amorphous silicon layer or the amorphous silicon carbon layer is preferably 30 angstroms to 450 angstroms, more preferably 50 angstroms to 350 angstroms. Further, even when an amorphous silicon layer or an amorphous silicon carbon layer having such a film thickness is disposed, the photodegradation rate of the photovoltaic element hardly increased.
さらに、本発明者等は鋭意研究の結果、マイクロ波（０．１〜１０ＧＨｚ）プラズマＣＶＤ法によって微結晶シリコンを形成し、さらに形成条件を最適化することによって、欠陥密度が少ない良質の微結晶シリコンを得ることができた。その結果、微結晶シリコンをｉ型層に用いた光起電力素子の光電変換効率を向上させることができ、光劣化率も低下した。したがって、安定化効率を向上させることができた。 Furthermore, as a result of diligent research, the present inventors have formed microcrystalline silicon by a microwave (0.1-10 GHz) plasma CVD method, and further optimized the formation conditions, so that high-quality microcrystals with low defect density are obtained. Silicon was able to be obtained. As a result, the photoelectric conversion efficiency of the photovoltaic element using microcrystalline silicon for the i-type layer can be improved, and the light deterioration rate is also reduced. Therefore, the stabilization efficiency could be improved.
これは、従来は殆どＲＦプラズマＣＶＤ法を用いて微結晶シリコンを形成していたのに対し、マイクロ波プラズマＣＶＤ法によって微結晶シリコンを形成し、さらに形成条件を最適化することによって達成できたものである。その理由は、マイクロ波を用いることで原料ガスの分解効率が高いこと、特に堆積速度を上げるべく大流量原料ガスを導入した際の分解効率が高いこと、および水素大量希釈下における水素の分解効率が高く活性化し易いこと等により、堆積している薄膜の成長表面におけるプリカーサーの移動度が増大したため、良質な微結晶シリコンを形成することができたと考えられる。 This has been achieved by forming microcrystalline silicon by the microwave plasma CVD method and optimizing the forming conditions, whereas the conventional method has been to form the microcrystalline silicon mostly using the RF plasma CVD method. Is. The reason for this is that the decomposition efficiency of the raw material gas is high by using microwaves, especially the high decomposition efficiency when introducing a large flow rate of raw material gas to increase the deposition rate, and the decomposition efficiency of hydrogen under a large amount of hydrogen dilution It is considered that high-quality microcrystalline silicon could be formed because the mobility of the precursor on the growth surface of the deposited thin film increased due to its high and easy activation.
また、マイクロ波プラズマＣＶＤ法によって微結晶シリコンを形成する場合、ＲＦプラズマＣＶＤ法を用いた場合に比べて、高速成膜が可能となるため基板温度も高くすることができ、膜質の良い微結晶シリコンを形成することができたと考えられる。 In addition, when microcrystalline silicon is formed by a microwave plasma CVD method, compared with the case of using an RF plasma CVD method, a high-speed film formation is possible, so that the substrate temperature can be increased, and a microcrystal with good film quality can be obtained. It is thought that silicon could be formed.
さらに、ポトムセルのｉ型層にマイクロ波プラズマＣＶＤ法によって作成した比較的高温の良質の微結晶シリコンを用いたことで、本発明によるミドルセルにｉ型層として微結晶シリコンを用いても、ミドルセル作製中の熱的ダメージを最小限に抑制することができ、トリプルセルとして高い光電変換効率を維持しながら光劣化率を少なくすること、すなわち安定化変換効率を向上させることができた。 Furthermore, by using relatively high-quality high-quality microcrystalline silicon prepared by the microwave plasma CVD method for the i-type layer of the pottom cell, even if microcrystalline silicon is used as the i-type layer for the middle cell according to the present invention, the middle cell is produced. As a triple cell, it was possible to reduce the photodegradation rate while maintaining high photoelectric conversion efficiency, that is, to improve the stabilization conversion efficiency.
また、帯状基板を連続的に搬送しながら基板表面に薄膜を形成する、いわゆるロールツーロール法と上記のマイクロ波プラズマＣＶＤ法とを組み合わせることにより、複数の半導体層の界面近傍における局在準位を減少させ、光起電力素子の光電変換効率を向上させることができた。 In addition, by combining the so-called roll-to-roll method, which forms a thin film on the substrate surface while continuously transporting the belt-like substrate, and the above-mentioned microwave plasma CVD method, localized levels in the vicinity of the interface of multiple semiconductor layers are combined. The photoelectric conversion efficiency of the photovoltaic device could be improved.
図１は、本発明の積層型光起電力素子の断面を模式的に示す概略図である。図１において、本発明の積層型光起電力素子は、基板１２０上に３つのｐｉｎ接合の構成素子が積層された構造をしており、１５０は光入射側から数えて第一のｐｉｎ接合、１４０は第二のｐｉｎ接合、１３０は第三のｐｉｎ接合である。
FIG. 1 is a schematic view schematically showing a cross section of the stacked photovoltaic element of the present invention. In FIG. 1, the stacked photovoltaic element of the present invention has a structure in which three pin junction components are stacked on a
これら３つのｐｉｎ接合は、基体１００上に形成された金属層１０１および透明導電層１０２上に積層されたものであり、３つのｐｉｎ接合の最上部に透明電極１１５と集電電極１１６が形成されて、スタック型の光起電力素子を形成している。
These three pin junctions are stacked on the
そして、それぞれのｐｉｎ接合は、ｎ型層１１２、ｎ型微結晶半導体層１０３、１０８、ｉ型層１０６、１１３、ｉ型微結晶半導体層１０５、１１０、ｐ型層１０７、１１１、１１４からなる。
Each pin junction includes an n-
また、本発明では、第一のｐｉｎ接合のｉ型層１１３として非晶質シリコンを用い、第二のｐｉｎ接合のｉ型層１１０として微結晶シリコンを用い、第三のｐｉｎ接合のｉ型層１０５として微結晶シリコンを用いている。
In the present invention, amorphous silicon is used as the i-
図２は、本発明の積層型光起電力素子の他の断面構造を模式的に示す概略図である。図２において、本発明の積層型光起電力素子は、基板２２０上に３つのｐｉｎ接合の構成素子が積層された構造をしており、２５０は光入射側から数えて第一のｐｉｎ接合、２４０は第二のｐｉｎ接合、２３０は第三のｐｉｎ接合である。
FIG. 2 is a schematic view schematically showing another cross-sectional structure of the stacked photovoltaic element of the present invention. In FIG. 2, the stacked photovoltaic device of the present invention has a structure in which three pin junction components are stacked on a
これら３つのｐｉｎ接合は、基体２００上に形成された金属層２０１および透明導電層２０２上に積層されたものであり、３つのｐｉｎ接合の最上部に透明電極２１５と集電電極２１６が形成されて、スタック型の光起電力素子を形成している。
These three pin junctions are stacked on the
そして、それぞれのｐｉｎ接合は、ｎ型層２０８、２１２、ｎ型微結晶半導体層２０３、２０９、ｉ型層２０６、２１３、ｉ型微結晶半導体層２０５、２１０、ｐ型層２０７、２１１、２１４からなる。
Each pin junction includes n-
また、本発明では、第一のｐｉｎ接合のｉ型層２１３として非晶質シリコンを用い、第二のｐｉｎ接合のｉ型層２１０として微結晶シリコンを用い、第三のｐｉｎ接合のｉ型層２０５として微結晶シリコンを用いている。
In the present invention, amorphous silicon is used as the i-
図３は、本発明の積層型光起電力素子の別の断面構造を模式的に示す概略図である。図３において、本発明の積層型光起電力素子は、基板３２０上に３つのｐｉｎ接合が積層された構造をしており、３５０は光入射側から数えて第一のｐｉｎ接合、３４０は第二のｐｉｎ接合、３３０は第三のｐｉｎ接合である。
FIG. 3 is a schematic view schematically showing another cross-sectional structure of the stacked photovoltaic element of the present invention. In FIG. 3, the stacked photovoltaic element of the present invention has a structure in which three pin junctions are stacked on a
これら３つのｐｉｎ接合は、基体３００上に形成された金属層３０１および透明導電層３０２上に積層されたものであり、３つのｐｉｎ接合の最上部に透明電極３１５と集電電極３１６が形成されて、スタック型の光起電力素子を形成している。
These three pin junctions are stacked on the
そして、それぞれのｐｉｎ接合は、ｎ型層３１７、３１２、ｎ型微結晶半導体層３０３、３０８、ｉ型層３０６、３１３、ｉ型微結晶半導体層３０５、３１０、ｐ型層３０７、３１１、３１４からなる。
Each pin junction includes n-
また、本発明では、第一のｐｉｎ接合のｉ型層３１３として非晶質シリコンを用い、第二のｐｉｎ接合のｉ型層３１０として微結晶シリコンを用い、第三のｐｉｎ接合のｉ型層３０５として微結晶シリコンを用いている。
In the present invention, amorphous silicon is used as the i-
なお、図１ないし図３の積層型光起電力素子においては、ｐｉｎ接合のｎ型層とｐ型層とを入れ換えた構成をとることもできる。 Note that the stacked photovoltaic element shown in FIGS. 1 to 3 can be configured such that the n-type layer and the p-type layer of the pin junction are interchanged.
以下、本発明の積層型光起電力素子の各構成要素を図１に基づいて更に詳しく説明する。 Hereafter, each component of the laminated photovoltaic element of this invention is demonstrated in more detail based on FIG.
（基板）
半導体層１０３〜１１４は、高々５μｍ程度の薄膜であるため、適当な基板上に堆積される。このような基板１００としては、単結晶質もしくは非単結晶質のものであってもよく、また導電性のものであってもよく、さらに電気絶縁性のものであってもよい。また、これらは、透光性のものであっても、また非透光性のものであってもよいが、変形や歪みが少なく、所望の強度を有するものであることが好ましい。
(substrate)
Since the semiconductor layers 103 to 114 are thin films of about 5 μm at most, they are deposited on a suitable substrate. Such a
具体的には、Ｆｅ、Ｎｉ、Ｃｒ、Ａｌ、Ｍｏ、Ａｕ、Ｎｂ、Ｔａ、Ｖ、Ｔｉ、Ｐｔ、Ｐｂ等の金属、もしくはこれらの合金、例えば真鍮、ステンレス鋼等の薄板もしくはその複合体、またはポリエステル、ポリエチレン、ポリカーボネート、セルロースアセテート、ポリプロピレン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、エポキシ等の耐熱性合成樹脂のフィルムもしくはシート、またはこれらとガラスファイバー、カーボンファイバー、ホウ素ファイバー、金属繊維等との複合体、またはこれらの金属の薄板、樹脂シート等の表面に異種材質の金属薄膜または／およびＳｉＯ2、Ｓｉ3Ｎ4、Ａｌ2Ｏ3，ＡｌＮ等の絶縁性薄膜をスパッタリング法、蒸着法、鍍金法等により表面コーティング処理を施したもの、またはガラス、セラミックスなどが挙げられる。 Specifically, a metal such as Fe, Ni, Cr, Al, Mo, Au, Nb, Ta, V, Ti, Pt, Pb, or an alloy thereof, for example, a thin plate such as brass or stainless steel or a composite thereof, Or a film or sheet of heat-resistant synthetic resin such as polyester, polyethylene, polycarbonate, cellulose acetate, polypropylene, polyvinyl chloride, polyvinylidene chloride, polystyrene, polyamide, polyimide, epoxy, and the like, glass fiber, carbon fiber, boron fiber, Sputtering composites with metal fibers, etc., or metal thin films of different materials and / or insulating thin films of SiO 2 , Si 3 N 4 , Al 2 O 3 , AlN, etc. on the surfaces of these metal thin plates and resin sheets Surface coating treatment by the method, vapor deposition method, plating method, etc. That has been subjected, or glass, ceramics and the like.
光起電力素子用の基板として用いるには、帯状基板が金属等の導電体である場合には直接電流取り出し用の電極としても良いし、合成樹脂等の絶縁体である場合には堆積膜の形成される側の表面にＡｌ、Ａｇ、Ｐｔ、Ａｕ、Ｎｉ、Ｔｉ、Ｍｏ、Ｗ、Ｆｅ、Ｖ、Ｃｒ、Ｃｕ、ステンレス鋼、真鍮、ニクロム、ＳｎＯ2、Ｉｎ2Ｏ3、ＺｎＯ、ＩＴＯ等のいわゆる金属単体もしくは合金、または透明導電性酸化物（ＴＣＯ）を鍍金、蒸着、スパッタリング等の方法で予め表面処理を行って電流取り出し用の電極を形成しておくことが望ましい。 For use as a substrate for a photovoltaic device, when the belt-like substrate is a conductor such as a metal, it may be an electrode for direct current extraction, or when it is an insulator such as a synthetic resin, Al on the side of the surface to be formed, Ag, Pt, Au, Ni , Ti, Mo, W, Fe, V, Cr, Cu, stainless steel, brass, nichrome, SnO 2, in 2 O 3 , ZnO, ITO or the like It is desirable that a so-called metal simple substance or alloy, or transparent conductive oxide (TCO) is subjected to surface treatment in advance by a method such as plating, vapor deposition or sputtering to form an electrode for extracting current.
勿論、帯状基板が金属等の導電体であっても、長波長光の基板表面上での反射率を向上させたり、基板材質と堆積膜との間での構成元素の相互拡散を防止する等の目的で異種の金属層等を基板上の堆積膜が形成される側に設けても良い。また、基板が比較的透明であって、基板の側から光入射を行う層構成の光起電力素子とする場合には、透明導電性酸化物や金属薄膜等の導電性薄膜を予め堆積形成しておくことが望ましい。 Of course, even when the belt-like substrate is a conductor such as a metal, the reflectance of the long wavelength light on the substrate surface is improved, or the mutual diffusion of the constituent elements between the substrate material and the deposited film is prevented. For this purpose, a different metal layer or the like may be provided on the side on which the deposited film on the substrate is formed. In addition, when a photovoltaic device having a layer structure in which the substrate is relatively transparent and receives light from the substrate side, a conductive thin film such as a transparent conductive oxide or a metal thin film is previously deposited. It is desirable to keep it.
基板の表面性は、いわゆる平滑面であっても、微小の凹凸面であっても良い。微小の凹凸面とする場合には、その凹凸形状は球状、円錐状、角錐状等であって、かつその最大高さ（Ｒｍａｘ）を好ましくは０．０５μｍ乃至２μｍとすることにより、該表面での光反射が乱反射となり、反射光の光路長の増大をもたらす。基板の形状は用途により平滑表面、或は凸凹表面の板状、長尺ベルト状、円筒状等に構成することができ、その厚さは所望通りの光起電力素子を形成し得るように適宜決定するが、光起電力素子として可撓性が要求されるされる場合、または基板の側より光入射がなされる場合には、基板としての機能が充分発揮される範囲内で可能な限り薄くすることができる。 The surface property of the substrate may be a so-called smooth surface or a minute uneven surface. In the case of a minute uneven surface, the uneven shape is spherical, conical, pyramidal, etc., and the maximum height (Rmax) is preferably 0.05 μm to 2 μm. The light reflection becomes irregular reflection, resulting in an increase in the optical path length of the reflected light. The shape of the substrate can be configured as a smooth surface or a plate-like surface with an uneven surface, a long belt shape, a cylindrical shape, etc., depending on the application, and the thickness is appropriately determined so that a photovoltaic element as desired can be formed. However, when flexibility is required as a photovoltaic element, or when light is incident from the side of the substrate, it is as thin as possible within the range in which the function as the substrate is sufficiently exhibited. can do.
しかしながら、基板の製造上および取扱い上、機械的強度等の点から、通常は１０μｍ以上とされる。 However, it is usually set to 10 μm or more from the viewpoint of mechanical strength and the like in manufacturing and handling the substrate.
（裏面電極、光反射層）
本発明に用いられる裏面電極は光入射方向に対し半導体層の裏面に配される電極である。したがって、図１の１０１の位置か、あるいは基板１００が透光性で基板の方向から光を入射させる場合には１１５の位置に配置される。
(Back electrode, light reflecting layer)
The back electrode used in the present invention is an electrode disposed on the back surface of the semiconductor layer with respect to the light incident direction. Therefore, it is disposed at the
裏面電極の材料としては、金、銀、銅、アルミニウム、ニッケル、鉄、クロム、モリブデン、タングステン、チタン、コバルト、タンタル、ニオブ、ジルコニウム等の金属、またはステンレス鋼等の合金が挙げられる。 Examples of the material for the back electrode include gold, silver, copper, aluminum, nickel, iron, chromium, molybdenum, tungsten, titanium, cobalt, tantalum, niobium, zirconium, and other metals, and stainless steel alloys.
なかでも、アルミニウム、銅、銀、金などの反射率の高い金属が特に好ましい。反射率の高い金属を用いる場合には、裏面電極に半導体層で吸収しきれなかった光を再び半導体層に反射する光反射層の役割を兼ねさせることができる。 Of these, metals with high reflectivity such as aluminum, copper, silver, and gold are particularly preferable. In the case of using a metal having a high reflectance, the back electrode can also serve as a light reflecting layer that reflects again the light that could not be absorbed by the semiconductor layer to the semiconductor layer.
また、裏面電極の形状は、平坦であっても良いが、光を散乱する凹凸形状を有することがより好ましい。光を散乱する凹凸形状を有することによって、半導体層で吸収しきれなかった長波長光を散乱させて半導体層内での光路長を延ばし、光起電力素子の長波長感度を向上させて短絡電流を増大させ、光電変換効率を向上させることができる。光を散乱する凹凸形状は、凹凸の山と谷の高さの差がＲｍａｘで０．２μｍから２．０μｍであることが望ましい。 Further, the shape of the back electrode may be flat, but it is more preferable to have an uneven shape that scatters light. By having a concavo-convex shape that scatters light, it scatters long-wavelength light that could not be absorbed by the semiconductor layer, thereby extending the optical path length in the semiconductor layer and improving the long-wavelength sensitivity of the photovoltaic device, thereby shortening the short-circuit current And the photoelectric conversion efficiency can be improved. The uneven shape that scatters light desirably has a difference in height between peaks and valleys of the unevenness of 0.2 μm to 2.0 μm in Rmax.
ただし、基板が裏面電極を兼ねる場合には、裏面電極の形成を必要としない場合もある。 However, when the substrate also serves as the back electrode, it may not be necessary to form the back electrode.
また、裏面電極の形成には、蒸着法、スパッタリング法、メッキ法、印刷法などが用いられる。さらに、裏面電極を光を散乱する凹凸形状に形成する場合には、形成した金属あるいは合金の膜をドライエッチングするか、もしくはウエットエッチングするか、またはサンドブラストするか、あるいは加熱すること等によって形成される。また、基板を加熱しながら上記の金属あるいは合金を蒸着することにより、光を散乱する凹凸形状を形成することもできる。 Also, the back electrode is formed by vapor deposition, sputtering, plating, printing, or the like. Furthermore, when the back electrode is formed in a concavo-convex shape that scatters light, the formed metal or alloy film is formed by dry etching, wet etching, sand blasting, or heating. The Moreover, the uneven | corrugated shape which scatters light can also be formed by vapor-depositing said metal or alloy, heating a board | substrate.
裏面電極１０１とｎ型微結晶半導体層１０３との間には、導電性酸化亜鉛等の拡散防止層１０２を設けても良い。拡散防止層の効果としては、下部電極１０１を構成する金属元素がｎ型微結晶半導体層中へ拡散するのを防止するのみならず、若千の抵抗値をもたせることで半導体層を挟んで設けられた裏面電極１０１と透明電極１１５との間にピンホール等の欠陥で発生するショートを防止すること、及び薄膜による多重干渉を発生させ入射された光を光起電力素子内に閉じ込める等の効果を挙げることができる。
A
（ｉ型層：真性半導体層）
特に、ＩＶ−ＩＶ族及びＩＩＩ−Ｖ族合金系非晶質半導体材料を用いた光起電力素子において、ｐｉｎ接合に用いるｉ型層は照射光に対してキャリアを発生輸送する重要な層である。
(I-type layer: intrinsic semiconductor layer)
In particular, in a photovoltaic device using a group IV-IV and group III-V alloy-based amorphous semiconductor material, the i-type layer used for the pin junction is an important layer for generating and transporting carriers with respect to irradiation light. .
ｉ型層としては、僅かにｐ型、僅かにｎ型の層も使用することができる。 As the i-type layer, a slightly p-type layer and a slightly n-type layer can also be used.
ＩＶ−ＩＶ族及びＩＩＩ−Ｖ族合金系非晶質半導体材料には、水素原子（Ｈ，Ｄ）またはハロゲン原子（Ｘ）が含有され、これが重要な働きを有する。ｉ型層に含有される水素原子（Ｈ，Ｄ）またはハロゲン原子（Ｘ）は、ｉ型層の未結合手（ダングリングボンド）を補償する働きをし、ｉ型層でのキァリアの移動度と寿命の積を向上させるものである。また、ｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面の界面準位を補償する働きをし、光起電力素子の光起電力、光電流そして光応答性を向上させる効果のあるものである。 Group IV-IV and III-V alloy-based amorphous semiconductor materials contain hydrogen atoms (H, D) or halogen atoms (X), which have an important function. Hydrogen atoms (H, D) or halogen atoms (X) contained in the i-type layer function to compensate for dangling bonds in the i-type layer, and the mobility of the carrier in the i-type layer. And improve the product of life. Also, it works to compensate the interface state of each interface of the p-type layer / i-type layer and n-type layer / i-type layer, and the effect of improving the photovoltaic power, photocurrent and photoresponsiveness of the photovoltaic device. There is something.
ｉ型層に含有される水素原子または／およびハロゲン原子は、１〜４０ａｔ％が最適な含有量として挙げられる。特に、ｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面側で水素原子または／およびハロゲン原子の含有量が多く分布しているものが好ましい分布形態として挙げられ、該界面近傍での水素原子または／およびハロゲン原子の含有量はバルク内の含有量の１．０５〜２倍の範囲が好ましい範囲として挙げられる。さらに、シリコン原子の含有量に対応して、水素原子または／およびハロゲン原子の含有量が変化していることが好ましいものである。 The optimum content of hydrogen atoms and / or halogen atoms contained in the i-type layer is 1 to 40 at%. In particular, those having a large content of hydrogen atoms and / or halogen atoms distributed on the interface side of each of the p-type layer / i-type layer and n-type layer / i-type layer can be mentioned as a preferred distribution form. The content of hydrogen atoms and / or halogen atoms in is preferably in the range of 1.05 to 2 times the content in the bulk. Furthermore, it is preferable that the content of hydrogen atoms and / or halogen atoms changes corresponding to the content of silicon atoms.
本発明の光起電力素子において、第一のｐｉｎ接合１５０のｉ型層１１３を構成する半導体材料としては非晶質シリコンが用いられ、本発明の第二のｐｉｎ接合１４０のｉ型層１１０を構成する半導体材料としては微結晶シリコンが用いられ、第三のｐｉｎ接合１３０のｉ型層１０５を構成する半導体材料としては微結晶シリコンが用いられる。
In the photovoltaic device of the present invention, amorphous silicon is used as a semiconductor material constituting the i-
非晶質シリコン、微結晶シリコンは、ダングリングボンドを補償する元素によって、ａ−Ｓｉ：Ｈ、ａ−Ｓｉ：Ｆ、ａ−Ｓｉ：Ｈ：Ｆ、μｃ−Ｓｉ：Ｈ、μｃ−Ｓｉ：Ｆ、μｃ−Ｓｉ：Ｈ：Ｆ等と表記される。 Amorphous silicon and microcrystalline silicon are a-Si: H, a-Si: F, a-Si: H: F, μc-Si: H, and μc-Si: F depending on the element that compensates for dangling bonds. , Μc-Si: H: F and the like.
具体的には、例えば、本発明の積層型光起電力素子に好適な第一のｐｉｎ接合１５０のｉ型層１１３としては、ｉ型の水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）が挙げられ、その特性としては、光学的バンドギャップ（Ｅｇ）が１．６０ｅＶ〜１．９０ｅＶ、水素原子の含有量（ＣＨ）が１．０〜２５．０％、ＡＭ１．５、１００ｍＷ／ｃｍ2の疑似太陽光照射下の光電導度（σｐ）が１．０×１０-5Ｓ／ｃｍ以上、暗電導度（σｄ）が１．０×１０-9Ｓ／ｃｍ以下、コンスタントフォトカレントメソッド（ＣＰＭ）によるアーバックエナジーが５５ｍｅＶ以下、局在準位密度は１０17／ｃｍ3以下のものが好適に用いられる。
Specifically, for example, as the i-
本発明の光起電力素子の第二のｐｉｎ接合１４０のｉ型層１１０を構成する微結晶シリコンの膜厚は０．５μｍ以上１．５μｍ以下の範囲である。また、第二のｐｉｎ接合のｉ型層を構成する微結晶シリコンはボロンを含有しており、そのボロン含有量は８ｐｐｍ以下である。さらに、第二のｐｉｎ接合のｉ型層である微結晶シリコンの９５０ｎｍの光吸収係数は２００ｃｍ-1以上である。そして、第二のｐｉｎ接合のｉ型層である微結晶シリコンは、マイクロ波プラズマＣＶＤ法により形成されているものである。
The film thickness of the microcrystalline silicon constituting the i-
また、本発明の光起電力素子の第三のｐｉｎ接合１３０のｉ型層１０５を構成する微結晶シリコン膜厚は１．５μｍ以上３．５μｍ以下の範囲である。また、第三のｐｉｎ接合のｉ型層である微結晶シリコンはボロンを含有しており、そのボロン含有量は８ｐｐｍ以下である。さらに、第三のｐｉｎ接合のｉ型層である微結晶シリコンの９５０ｎｍの光吸収係数は２００ｃｍ-1以上である。そして、第三のｐｉｎ接合のｉ型層である微結晶シリコンは、マイクロ波プラズマＣＶＤ法により形成されているものである。
The film thickness of the microcrystalline silicon constituting the i-
（ｐ型層またはｎ型層）
ｐ型層またはｎ型層も、本発明の積層型光起電力装置の特性を左右する重要な層である。
(P-type layer or n-type layer)
The p-type layer or the n-type layer is also an important layer that determines the characteristics of the stacked photovoltaic device of the present invention.
ｐ型層またはｎ型層の非晶質材料（「ａ−」と略記する。）、微結晶材料（「μｃ−」と略記する）としては、例えば、ａ−Ｓｉ：Ｈ、ａ−Ｓｉ：ＨＸ、ａ−ＳｉＣ：Ｈ、ａ−ＳｉＣ：ＨＸ、ａ−ＳｉＧｅ：Ｈ、ａ−ＳｉＧｅＣ：Ｈ、ａ−ＳｉＯ：Ｈ、ａ−ＳｉＮ：Ｈ、ａ−ＳｉＯＮ：ＨＸ、ａ−ＳｉＯＣＮ：ＨＸ、μｃ−Ｓｉ：Ｈ、μｃ−ＳｉＣ：Ｈ、μｃ−Ｓｉ：ＨＸ、μｃ−ＳｉＣ：ＨＸ、μｃ−ＳｉＧｅ：Ｈ、μｃ−ＳｉＯ：Ｈ、μｃ−ＳｉＧｅＣ：Ｈ、μｃ−ＳｉＮ：Ｈ、μｃ−ＳｉＯＮ：ＨＸ、μｃ−ＳｉＯＣＮ：ＨＸ等にｐ型の価電子制御剤（周期率表第ＩＩＩ族原子：Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ）やｎ型の価電子制御剤（周期率表第Ｖ族原子：Ｐ、Ａｓ、Ｓｂ、Ｂｉ）を高濃度に添加した材料が挙げられる。 As an amorphous material (abbreviated as “a−”) or a microcrystalline material (abbreviated as “μc−”) of a p-type layer or an n-type layer, for example, a-Si: H, a-Si: HX, a-SiC: H, a-SiC: HX, a-SiGe: H, a-SiGeC: H, a-SiO: H, a-SiN: H, a-SiON: HX, a-SiOCN: HX, μc-Si: H, μc-SiC: H, μc-Si: HX, μc-SiC: HX, μc-SiGe: H, μc-SiO: H, μc-SiGeC: H, μc-SiN: H, μc- SiON: HX, μc-SiOCN: HX, etc., p-type valence electron control agents (periodic group III atoms: B, Al, Ga, In, Tl) and n-type valence electron control agents (periodic table 1) Examples include materials in which Group V atoms: P, As, Sb, Bi) are added at high concentrations.
多結晶材料（「ｐｏｌｙ−」と略記する）としては、例えばｐｏｌｙ−Ｓｉ：Ｈ、ｐｏｌｙ−Ｓｉ：ＨＸ、ｐｏｌｙ−ＳｉＣ：Ｈ、ｐｏｌｙ−ＳｉＣ：ＨＸ、ｐｏｌｙ−ＳｉＧｅ：Ｈ、ｐｏｌｙ−Ｓｉ、ｐｏｌｙ−ＳｉＣ、ｐｏｌｙ−ＳｉＧｅ等にｐ型の価電子制御剤（周期率表第ＩＩＩ族原子：Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ）やｎ型の価電子制御剤（周期率表第Ｖ族原子：Ｐ、Ａｓ、Ｓｂ、Ｂｉ）を高濃度に添加した材料が挙げられる。 As a polycrystalline material (abbreviated as “poly-”), for example, poly-Si: H, poly-Si: HX, poly-SiC: H, poly-SiC: HX, poly-SiGe: H, poly-Si, Poly-SiC, poly-SiGe, etc., p-type valence electron control agent (periodic group III atom: B, Al, Ga, In, Tl) and n-type valence electron control agent (periodic group V) A material in which atoms: P, As, Sb, Bi) are added at a high concentration can be used.
特に、光入射側のｐ型層またはｎ型層には、光吸収の少ない結晶性の半導体層かバンドギャップの広い非晶質半導体層が適している。 In particular, a crystalline semiconductor layer with little light absorption or an amorphous semiconductor layer with a wide band gap is suitable for the p-type layer or the n-type layer on the light incident side.
ｐ型層への周期率表第ＩＩＩ族原子の添加量、およびｎ型層への周期率表第Ｖ族原子の添加量は、０．１〜５０ａｔ％が最適量として挙げられる。 The optimal amount of the Group III atom added to the p-type layer and the amount of Group V atom added to the n-type layer is 0.1 to 50 at%.
また、ｐ型層またはｎ型層に含有される水素原子（Ｈ，Ｄ）またはハロゲン原子はｐ型層またはｎ型層の未結合手を補償する働きをし、ｐ型層またはｎ型層のドーピング効率を向上させるものである。ｐ型層またはｎ型層へ添加される水素原子またはハロゲン原子は、０．１〜４０ａｔ％が最適量として挙げられる。特に、ｐ型層またはｎ型層が結晶性の場合、水素原子またはハロゲン原子は０．１〜８ａｔ％が最適量として挙げられる。 Further, hydrogen atoms (H, D) or halogen atoms contained in the p-type layer or the n-type layer function to compensate for dangling bonds in the p-type layer or the n-type layer. It improves the doping efficiency. The optimum amount of hydrogen atoms or halogen atoms added to the p-type layer or the n-type layer is 0.1 to 40 at%. In particular, when the p-type layer or the n-type layer is crystalline, the optimum amount of hydrogen atom or halogen atom is 0.1 to 8 at%.
さらに、ｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面側で水素原子または／およびハロゲン原子の含有量が多く分布しているものが好ましい分布形態として挙げられ、該界面近傍での水素原子または／およびハロゲン原子の含有量はバルク内の含有量の１．０５〜２倍の範囲が好ましい範囲として挙げられる。 Further, a preferable distribution form is one in which a large amount of hydrogen atoms and / or halogen atoms are distributed on each interface side of the p-type layer / i-type layer and n-type layer / i-type layer. The content of hydrogen atoms and / or halogen atoms in is preferably in the range of 1.05 to 2 times the content in the bulk.
このようにｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面近傍で水素原子またはハロゲン原子の含有量を多くすることによって、該界面近傍の欠陥準位や機械的歪を減少させることができ、本発明の積層型光起電力素子の光起電力や光電流を増加させることができる。 Thus, by increasing the content of hydrogen atoms or halogen atoms in the vicinity of each interface of the p-type layer / i-type layer and n-type layer / i-type layer, the defect level and mechanical strain near the interface are reduced. It is possible to increase the photovoltaic power and the photocurrent of the stacked photovoltaic element of the present invention.
光起電力素子のｐ型層またはｎ型層の電気特性としては、活性化エネルギーが０．２ｅＶ以下のものが好ましく、０．１ｅＶ以下のものが最適である。また非抵抗としては１００Ωｃｍ以下が好ましく、１Ωｃｍ以下が最適である。さらに、ｐ型層またはｎ型層の層厚は１〜５０ｎｍが好ましく、３〜１０ｎｍが最適である。 As the electrical characteristics of the p-type layer or n-type layer of the photovoltaic device, those having an activation energy of 0.2 eV or less are preferable, and those having an activation energy of 0.1 eV or less are optimal. The non-resistance is preferably 100 Ωcm or less, and most preferably 1 Ωcm or less. Further, the layer thickness of the p-type layer or n-type layer is preferably 1 to 50 nm, and most preferably 3 to 10 nm.
（半導体層の形成方法）
本発明の積層型光起電力装置の半導体層として、好適なＩＶ族及びＩＩＩ−Ｖ族合金系非晶質半導体層を形成するために最も好適な製造方法は、マイクロ波プラズマＣＶＤ法であり、次に好適な製造方法はＲＦプラズマＣＶＤ法である。
(Method for forming semiconductor layer)
As a semiconductor layer of the stacked photovoltaic device of the present invention, the most preferable manufacturing method for forming a group IV and group III-V alloy based amorphous semiconductor layer is a microwave plasma CVD method, The next preferred manufacturing method is the RF plasma CVD method.
マイクロ波プラズマＣＶＤ法は、減圧状態にできる堆積室（真空チャンバー）に原料ガス、希釈ガスなどの材料ガスを導入し、真空ポンプによって排気しつつ、堆積室の内圧を一定にして、マイクロ波電源によって発振されたマイクロ波を導波管または同軸ケーブルによって導き、誘電体窓（アルミナセラミックス等）、または電気的に堆積室より絶縁された導電体（Ｎｉ、Ｗ、ステンレス鋼等の棒）を介して堆積室に導入して、材料ガスのプラズマを生起させて分解し、堆積室内に配置された基板上に所望の堆積膜を形成する方法であり、広い堆積条件で光起電力素子に適用可能な堆積膜を形成することができる。 In the microwave plasma CVD method, a source gas, a dilution gas, or other material gas is introduced into a deposition chamber (vacuum chamber) that can be decompressed, and the vacuum chamber is evacuated while keeping the internal pressure of the deposition chamber constant. Microwaves oscillated by a waveguide or coaxial cable are guided through a dielectric window (alumina ceramics, etc.) or a conductor (Ni, W, stainless steel, etc.) that is electrically insulated from the deposition chamber. This is a method of forming a desired deposition film on a substrate placed in the deposition chamber by introducing it into the deposition chamber, generating a plasma of the material gas and decomposing it, and can be applied to photovoltaic devices under a wide range of deposition conditions A thick deposited film can be formed.
本発明の積層型光起電力素子の半導体層をマイクロ波プラズマＣＶＤ法により堆積する場合、堆積室内の基板温度は２５０〜５００℃、内圧は０．５〜２５０ｍＴｏｒｒ、マイクロ波パワーは０．０１〜１Ｗ／ｃｍ3、マイクロ波の周波数は０．１〜１０ＧＨｚが好ましい範囲として挙げられる。 When the semiconductor layer of the stacked photovoltaic element of the present invention is deposited by microwave plasma CVD, the substrate temperature in the deposition chamber is 250 to 500 ° C., the internal pressure is 0.5 to 250 mTorr, and the microwave power is 0.01 to 1 W / cm 3 , and the microwave frequency is preferably 0.1 to 10 GHz.
また、ＲＦプラズマＣＶＤ法で堆積する場合、堆積室内の基板温度は１００〜３５０℃、内圧は０．１〜１０ｔｏｒｒ、ＲＦパワーは０．０１〜５．０Ｗ／ｃｍ2、堆積速度は０．１〜１５Ａ／ｓｅｃが好適な条件として挙げられる。 When the deposition is performed by the RF plasma CVD method, the substrate temperature in the deposition chamber is 100 to 350 ° C., the internal pressure is 0.1 to 10 torr, the RF power is 0.01 to 5.0 W / cm 2 , and the deposition rate is 0.1. -15 A / sec is a suitable condition.
また、本発明の積層型光起電力素子の半導体層の形成に適した堆積膜形成方法として、ロール・ツー・ロール（Ｒｏｌｌ・ｔｏ・Ｒｏｌｌ）方式によるものがある。この堆積膜形成方法は、複数のグロー放電領域を順次貫通する経路に沿って配置し、必要とされる導電型の半導体層をそれぞれのグロー放電領域で堆積形成しつつ、帯状の基板をその長手方向に連続的に搬送させるものであり、これによって所望の半導体接合を有する光起電力素子を連続的に形成することができる。 Further, as a deposited film forming method suitable for forming a semiconductor layer of the stacked photovoltaic element of the present invention, there is a roll-to-roll method. In this deposited film forming method, a plurality of glow discharge regions are arranged along a path that sequentially penetrates, and a semiconductor substrate having a required conductivity type is deposited and formed in each glow discharge region, while a belt-like substrate is formed in the longitudinal direction. In this way, a photovoltaic device having a desired semiconductor junction can be continuously formed.
本発明の積層型光起電力装置に好適なＩＶ−ＩＶ族及びＩＩＩ−Ｖ族合金系非晶質半導体層の堆積に適した原料ガスとしては、シリコン原子を含有したガス化し得る化合物、ゲルマニウム原子を含有したガス化し得る化合物、炭素原子を含有したガス化し得る化合物、窒素原子を含有したガス化し得る化合物、酸素原子を含有したガス化し得る化合物等、およびこれらの化合物の混合ガスを挙げることができる。 The source gas suitable for the deposition of the group IV-IV and group III-V alloy-based amorphous semiconductor layer suitable for the stacked photovoltaic device of the present invention includes a gasizable compound containing silicon atoms, germanium atoms Gasifying compounds containing carbon, gasifying compounds containing carbon atoms, gasifying compounds containing nitrogen atoms, gasifying compounds containing oxygen atoms, etc., and mixed gases of these compounds it can.
シリコン原子を含有するガス化し得る化合物としては、鎖状または環状シラン化合物が用いられ、例えば、ＳｉＨ4、Ｓｉ2Ｈ6、ＳｉＦ4、ＳｉＦＨ3、ＳｉＦ2Ｈ2、ＳｉＦ3Ｈ、Ｓｉ3Ｈ8、ＳｉＤ4、ＳｉＨＤ3、ＳｉＨ2Ｄ2、ＳｉＨ3Ｄ、ＳｉＦＤ3、ＳｉＦ2Ｄ2、Ｓｉ2Ｄ3Ｈ3、（ＳｉＦ2）5、（ＳｉＦ2）6、（ＳｉＦ2）4、Ｓｉ2Ｆ6、Ｓｉ3Ｆ8、Ｓｉ2Ｈ2Ｆ4、Ｓｉ2Ｈ3Ｆ3、ＳｉＣｌ4、（ＳｉＣｌ2）5、ＳｉＢｒ4、（ＳｉＢｒ2）5、Ｓｉ2Ｃｌ6、ＳｉＨＣｌ3、ＳｉＨ2Ｂｒ2、ＳｉＨ2Ｃｌ2、Ｓｉ2Ｃｌ3Ｆ3などのガス状態のもの、または容易にガス化し得るものが挙げられる。 As the gasifiable compound containing a silicon atom, a chain or cyclic silane compound is used. For example, SiH 4 , Si 2 H 6 , SiF 4 , SiFH 3 , SiF 2 H 2 , SiF 3 H, Si 3 H 8 , SiD 4 , SiHD 3 , SiH 2 D 2 , SiH 3 D, SiFD 3 , SiF 2 D 2 , Si 2 D 3 H 3 , (SiF 2 ) 5 , (SiF 2 ) 6 , (SiF 2 ) 4 , Si 2 F 6 , Si 3 F 8 , Si 2 H 2 F 4 , Si 2 H 3 F 3 , SiCl 4 , (SiCl 2 ) 5 , SiBr 4 , (SiBr 2 ) 5 , Si 2 Cl 6 , SiHCl 3 , Examples include those in a gas state such as SiH 2 Br 2 , SiH 2 Cl 2 , and Si 2 Cl 3 F 3 , or those that can be easily gasified.
ゲルマニウム原子を含有するガス化し得る化合物としては、ＧｅＨ4、ＧｅＤ4、ＧｅＦ4、ＧｅＦＨ3、ＧｅＦ2Ｈ2、ＧｅＦ3Ｈ、ＧｅＨＤ3、ＧｅＨ2Ｄ2、ＧｅＨ3Ｄ、Ｇｅ2Ｈ6、Ｇｅ2Ｄ6などが挙げられる。 Examples of gasifiable compounds containing germanium atoms include GeH 4 , GeD 4 , GeF 4 , GeFH 3 , GeF 2 H 2 , GeF 3 H, GeHD 3 , GeH 2 D 2 , GeH 3 D, Ge 2 H 6 , Ge 2 D 6 and the like can be mentioned.
炭素原子を含有するガス化し得る化合物としては、ＣＨ4、ＣＤ4、ＣnＨ2n+2（ｎは整数）、ＣnＨ2n（ｎは整数）、Ｃ2Ｈ2、Ｃ6Ｈ6、ＣＯ2、ＣＯなどが挙げられる。 Examples of gasifiable compounds containing carbon atoms include CH 4 , CD 4 , C n H 2n + 2 (n is an integer), C n H 2n (n is an integer), C 2 H 2 , C 6 H 6 , Examples thereof include CO 2 and CO.
窒素含有ガスとしては、Ｎ2、ＮＨ3、ＮＤ3、ＮＯ、ＮＯ2、Ｎ2Ｏなどが挙げられる。 Examples of the nitrogen-containing gas include N 2 , NH 3 , ND 3 , NO, NO 2 , and N 2 O.
酸素含有ガスとしては、Ｏ2、ＣＯ、ＣＯ2、ＮＯ、ＮＯ2、Ｎ2Ｏ、ＣＨ3ＣＨ2ＯＨ、ＣＨ3ＯＨなどが挙げられる。 Examples of the oxygen-containing gas include O 2 , CO, CO 2 , NO, NO 2 , N 2 O, CH 3 CH 2 OH, and CH 3 OH.
また、価電子制御するためにｐ型層またはｎ型層に導入される物質としては、周期率表第ＩＩＩ族原子及び第Ｖ族原子が挙げられる。 Examples of the substance introduced into the p-type layer or the n-type layer for valence electron control include Group III atoms and Group V atoms in the periodic table.
第ＩＩＩ族原子導入用の出発物質として有効に使用されるものとしては、例えばボロン原子導入用として、Ｂ2Ｈ6、Ｂ4Ｈ10、Ｂ5Ｈ9、Ｂ5Ｈ11、Ｂ6Ｈ10、Ｂ6Ｈ12、Ｂ6Ｈ14などの水素化ボロン、ＢＦ3、ＢＣｌ3等のハロゲン化ボロン等を挙げることができ、この他にＡｌＣｌ3、ＧａＣｌ3、ＩｎＣｌ3、ＴｌＣｌ3なども挙げることができ、特にＢ2Ｈ6、ＢＦ3が適している。 Effectively used as a starting material for introducing a group III atom, for example, for introducing a boron atom, B 2 H 6 , B 4 H 10 , B 5 H 9 , B 5 H 11 , B 6 H 10 , Boron halides such as B 6 H 12 and B 6 H 14 , boron halides such as BF 3 and BCl 3, and the like, and AlCl 3 , GaCl 3 , InCl 3 , TlCl 3 and the like are also included. In particular, B 2 H 6 and BF 3 are suitable.
第Ｖ族原子導入用の出発物質として有効に使用されるのは、例えば燐原子導入用としてＰＨ3、Ｐ2Ｈ4などの水素化燐、ＰＨ4Ｉ、ＰＦ3、ＰＦ5、ＰＣｌ3、ＰＣｌ5、ＰＢｒ3、ＰＢｒ5、ＰＩ3などのハロゲン化燐が挙げられ、その他にＡｓＨ3、ＡｓＦ3、ＡｓＣｌ3、ＡｓＢｒ3、ＡｓＦ5、ＳｂＨ3、ＳｂＦ3、ＳｂＦ5、ＳｂＣｌ3、ＳｂＣｌ5、ＢｉＨ3、ＢｉＣｌ3、ＢｉＢｒ3なども挙げることができ、特にＰＨ3、ＰＦ3が適している。 Effectively used as starting materials for introducing Group V atoms are, for example, phosphorus hydrides such as PH 3 and P 2 H 4 for introducing phosphorus atoms, PH 4 I, PF 3 , PF 5 , PCl 3 , Examples include phosphorus halides such as PCl 5 , PBr 3 , PBr 5 , and PI 3, as well as AsH 3 , AsF 3 , AsCl 3 , AsBr 3 , AsF 5 , SbH 3 , SbF 3 , SbF 5 , SbCl 3 , SbCl 5 , BiH 3 , BiCl 3 , BiBr 3 and the like can be mentioned, and PH 3 and PF 3 are particularly suitable.
また、上記のガス化し得る化合物をＨ2、Ｈｅ、Ｎｅ、Ａｒ、Ｘｅ、Ｋｒなどのガスで適宜希釈して堆積室に導入しても良い。 Further, the gasifiable compound may be appropriately diluted with a gas such as H 2 , He, Ne, Ar, Xe, or Kr and introduced into the deposition chamber.
特に、微結晶半導体やａ−ＳｉＣ：Ｈ等の光吸収の少ないか、バンドギァプの広い層を堆積する場合は、水素ガスで２〜１００倍に原料ガスを希釈して、マイクロ波パワーあるいはＲＦパワーを比較的高いパワーで導入することが好ましい。 In particular, when depositing a light absorption layer such as microcrystalline semiconductor or a-SiC: H or a wide band gap layer, the source gas is diluted 2 to 100 times with hydrogen gas, and microwave power or RF power is used. Is preferably introduced with relatively high power.
（透明電極）
本発明において、透明電極１１５は光を透過する光入射側の電極であるとともに、その膜厚を最適化することによって反射防止膜としての役割も兼ねている。透明電極１１５には半導体層の吸収可能な波長領域において高い透過率を有することと、抵抗率が低いことが要求される。好ましくは、５５０ｎｍにおける透過率が８０％以上、より好ましくは８５％以上であることが望ましい。
(Transparent electrode)
In the present invention, the
また、透明電極の抵抗率は、好ましくは５×１０-3Ωｃｍ以下、より好ましくは１×１０-3Ωｃｍ以下であることが望ましい。 The resistivity of the transparent electrode is preferably 5 × 10 −3 Ωcm or less, more preferably 1 × 10 −3 Ωcm or less.
透明電極の材料としては、Ｉｎ2Ｏ3、ＳｎＯ2、ＩＴＯ（Ｉｎ2Ｏ3＋ＳｎＯ2）、ＺｎＯ、ＣｄＯ、Ｃｄ2ＳｎＯ4、ＴｉＯ2、Ｔａ2Ｏ5、Ｂｉ2Ｏ3、ＭｏＯ3、ＮａｘＷＯ3等の導電性酸化物、あるいはこれらを混合したものが好適に用いられる。 As the material of the transparent electrode, In 2 O 3 , SnO 2 , ITO (In 2 O 3 + SnO 2 ), ZnO, CdO, Cd 2 SnO 4 , TiO 2 , Ta 2 O 5 , Bi 2 O 3 , MoO 3 , A conductive oxide such as NaxWO 3 or a mixture thereof is preferably used.
また、これらの化合物に、導電率を変化させる元素（ドーパント）を添加してもよい。導電率を変化させる元素（ドーパント）としては、例えば透明電極１０３がＺｎＯの場合にはＡｌ、Ｉｎ、Ｂ、Ｇａ、Ｓｉ、Ｆなどが、またＩｎ2Ｏ3の場合にはＳｎ、Ｆ、Ｔｅ、Ｔｉ、Ｓｂ、Ｐｂなどが、さらにＳｎＯ2の場合にはＦ、Ｓｂ、Ｐ、Ａｓ、Ｉｎ、Ｔｌ、Ｔｅ、Ｗ、Ｃｌ、Ｂｒ、Ｉ等が好適に用いられる。
Moreover, you may add the element (dopant) which changes electrical conductivity to these compounds. As an element (dopant) for changing the conductivity, for example, Al, In, B, Ga, Si, F or the like is used when the
また、透明電極の形成方法としては、蒸着法、ＣＶＤ法、スプレー法、スピンオン法、デップ法などが好適に用いられる。 Further, as a method for forming the transparent electrode, an evaporation method, a CVD method, a spray method, a spin-on method, a dipping method, or the like is preferably used.
（集電電極）
本発明において、集電電極１１６は、透明電極１１５の抵抗率が充分低くできない場合に必要に応じて透明電極１１５上の一部分に形成され、電極の抵抗率を下げ、光起電力素子の直列抵抗を下げる働きをする。
(Collector electrode)
In the present invention, the
集電電極の材料としては、金、銀、銅、アルミニウム、ニッケル、鉄、クロム、モリブデン、タングステン、チタン、コバルト、タンタル、ニオブ、ジルコニウムなどの金属、またはステンレス鋼などの合金、あるいは粉末状金属を用いた導電ペーストなどが挙げられる。そして、その形状は、できるだけ半導体層への入射光を遮らないように、櫛状に形成される。 The material of the collector electrode is gold, silver, copper, aluminum, nickel, iron, chromium, molybdenum, tungsten, titanium, cobalt, tantalum, niobium, zirconium, etc., alloys such as stainless steel, or powder metal For example, a conductive paste using The shape is formed in a comb shape so as not to block incident light on the semiconductor layer as much as possible.
また、光起電力素子の全体の面積の中で集電電極の占める面積は、好ましくは１５％以下、より好ましくは１０％以下、最適には５％以下が望ましい。 Further, the area occupied by the collecting electrode in the entire area of the photovoltaic element is preferably 15% or less, more preferably 10% or less, and most preferably 5% or less.
集電電極のパターンの形成にはマスクを用い、形成方法としては蒸着法、スパッタリング法、メッキ法、印刷法などが用いられる。 A mask is used to form the current collecting electrode pattern, and a vapor deposition method, a sputtering method, a plating method, a printing method, or the like is used as the formation method.
なお、本発明の積層型光起電力素子を用いて、所望の出力電圧、出力電流の光起電力装置を製造する場合には、本発明の積層型光起電力素子を直列あるいは並列に接続し、表面と裏面に保護層を形成し、出力の取り出し電極等が取り付けられる。また、本発明の積層型光起電力素子を直列接続する場合、逆流防止用のダイオードを組み込むことがある。 When manufacturing a photovoltaic device having a desired output voltage and output current using the stacked photovoltaic element of the present invention, the stacked photovoltaic elements of the present invention are connected in series or in parallel. A protective layer is formed on the front and back surfaces, and output output electrodes and the like are attached. In addition, when the stacked photovoltaic elements of the present invention are connected in series, a backflow preventing diode may be incorporated.
以下に、本発明の好適な実施例を説明するが、本発明はこれらの実施例に何ら限定されるものではない。 EXAMPLES Preferred examples of the present invention will be described below, but the present invention is not limited to these examples.
《実施例１》
図４に示す堆積装置を用いて、図１に示す積層型光起電力素子を作製した。堆積装置４００は、ＭＷＰＣＶＤ法とＲＦＰＣＶＤ法の双方を実施することができる。この堆積装置４００を用いて、光反射層１０１、１０２を有する基板４９０上に各半導体層を形成した。
Example 1
The stacked photovoltaic element shown in FIG. 1 was produced using the deposition apparatus shown in FIG. The
堆積装置には、不図示の原料ガスボンベがガス導入管を通して接続されでいる。原料ガスボンベはいずれも超高純度に精製されたもので、ＳｉＨ4ガスボンベ、ＣＨ4ガスボンベ、ＧｅＨ4ガスボンベ、Ｓｉ2Ｈ6ガスボンベ、ＰＨ3／Ｈ2（希釈度：２．０％）ガスボンベ、Ｂ2Ｈ6／Ｈ2（希釈度：２．０％）ガスボンベ、Ｈ2ガスボンベ、Ｈｅガスボンベ、ＳｉＣｌ2Ｈ2ガスポンベ、ＳｉＨ4／Ｈ2（希釈度：２．０％）ガスボンベを接続した。 A raw material gas cylinder (not shown) is connected to the deposition apparatus through a gas introduction pipe. All of the raw material gas cylinders are refined to ultra high purity. SiH 4 gas cylinder, CH 4 gas cylinder, GeH 4 gas cylinder, Si 2 H 6 gas cylinder, PH 3 / H 2 (dilution degree: 2.0%) gas cylinder, B 2 H 6 / H 2 (dilution degree: 2.0%) gas cylinder, H 2 gas cylinder, He gas cylinder, SiCl 2 H 2 gas pump, SiH 4 / H 2 (dilution degree: 2.0%) gas cylinder were connected.
次に、金属層１０１、透明導電層１０２が形成されている基板４９０をロードチャンバー４０１内の基板搬送用レール４１３上に配置し、不図示の真空排気ポンプによリロードチャンバー４０１内を圧力が約１×１０-5Ｔｏｒｒになるまで真空排気した。
Next, the
さらに、不図示の真空排気ポンプにより予め真空引きしておいた搬送チャンバー４０２及び堆積チャンバー４１７内ヘゲートバルブ４０６を開けて搬送した。基板４９０の裏面を基板加熱用ヒーター４１０に密着させて加熱し、堆積チャンバー４１７内を不図示の真空排気ボンプにより圧力が約１×１０-5Ｔｏｒｒになるまで真空排気した。
Further, the
以上のようにして成膜の準備が完了した後、Ｈ2ガスを堆積チャンバー４１７内にガス導入管４２９を通して導入し、Ｈ2ガス流量が３００ｓｃｃｍになるようにバルブ４４１、４３１、４３０を開け、マスフローコントローラー４３６で調整した。堆積チャンバー４１７内の圧力が１．０Ｔｏｒｒになるように不図示のコンダクタンスバルブで調整した。基板４９０の温度が３５０℃になるように基板加熱用ヒーター４１０を設定し、基板温度が安定したところで、μｃ−Ｓｉからなる第３のＲＦｎ型層１０３を形成した。
After the preparation for film formation is completed as described above, H 2 gas is introduced into the
μｃ−Ｓｉからなる第３のＲＦｎ型層１０３を形成するには、堆積チャンバー４１７内にＳｉＨ4ガス、ＰＨ3／Ｈ2ガスをバルブ４４３、４３３、４４４、４３４を操作してガス導入管４２９を通して導入した。
In order to form the third
このとき、ＳｉＨ4ガスの流量が０．４ｓｃｃｍ、Ｈ2ガスの流量が９０ｓｃｃｍ、ＰＨ3／Ｈ2ガスの流量が０．５ｓｃｃｍとなるようにマスフローコントローラー４３８、４３６、４３９で調整し、堆積チャンバー４１７内の圧力は１．０Ｔｏｒｒとなるように調整した。 At this time, by adjusting the flow rate of the SiH 4 gas is 0.4 sccm, the flow rate of H 2 gas is 90 sccm, the mass flow controllers 438,436,439 so that the flow rate of PH 3 / H 2 gas is 0.5 sccm, the deposition chamber The pressure in 417 was adjusted to 1.0 Torr.
高周波（以下「ＲＦ」と略記する。）電源４２２の電力を０．５５Ｗ／ｃｍ3に設定し、プラズマ形成用カップ４２０にＲＦ電力を導入し、グロー放電を生起させ、基板上に第３のＲＦｎ型層の形成を開始し、層厚１０ｎｍの第３のＲＦｎ型層を形成したところでＲＦ電源を切ってグロー放電を止め、第３のＲＦｎ型層１０３の形成を終えた。堆積チャンバー４１７内へのＳｉＨ4ガス、ＰＨ3／Ｈ2ガス、Ｈ２ガスの流入を止め、堆積室内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
The power of the high frequency (hereinafter abbreviated as “RF”)
次に、μｃ−Ｓｉからなる第３のＭＷｉ型層１０５、ａ−Ｓｉからなる第３のＲＦｉ型層１０６を順次形成した。
Next, a third
まず、不図示の真空排気ポンプにより予め真空引きレておいた搬送チャンバー４０３及びｉ型層堆積チャンバー４１８内ヘゲートバルブ４０７を開けて基板４９０を搬送した。基板４９０の裏面を基板加熱用ヒーター４１１に密着させて加熱し、ｉ型層堆積チャンバー４１８内を不図示の真空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになるまで真空排気した。
First, the
μｃ−Ｓｉからなる第３のＭＷｉ型層を作製するには、基板４９０の温度が３００℃になるように基板加熱用ヒーター４１１を設定し、基板が十分加熱されたところでバルブ４６１、４５１、４５０、４６３、４５３を徐々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入管４４９を通してｉ型層堆積チャンバー４１８内に流入させた。
In order to manufacture the third MWi type layer made of μc-Si, the
このとき、ＳｉＨ4ガスの流量が８０ｓｃｃｍ、Ｈ2ガスの流量が２４００ｓｃｃｍとなるように各々のマスフローコントローラー４５６、４５８で調整した。ｉ型層堆積チャンバー４１８内の圧力は、５０ｍＴｏｒｒとなるように不図示のコンダクタンスバルブの開口を調整した。ＲＦ電源４２４を０．２２Ｗ／ｃｍ3に設定し、バイアス棒４２８に印加した。
At this time, the
その後、不図示のマイクロ波電源（２．４５ＧＨｚ）の電力を０．１２Ｗ／ｃｍ3に設定し、導波管４２６及びマイクロ波導入用窓４２５を通じてｉ型層堆積チャンバー４１８内にμＷ電力を導入してグロー放電を生起させ、シャッター４２７を開けることで第３のＲＦｎ型層上に第３のＭＷｉ型層の作製を開始し、層厚３．０μｍのｉ型層を作製したところでμＷグロー放電を止め、バイアス電源４２４の出力を切り、第３のＭＷｉ型層１０５の作製を終えた。
Thereafter, the power of a microwave power source (2.45 GHz) (not shown) is set to 0.12 W / cm 3 , and μW power is introduced into the i-type
バルブ４５１、４５３を閉じて、ｉ型層堆積チャンバー４１８内へのＳｉＨ4ガス、Ｈ2ガスの流入を止め、ｉ型層堆積チャンバー４１８内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
The
第３のＲＦｉ型層１０６を作製するには、基板４９０の温度が３００℃になるように基板加熱用ヒーター４１１を設定し、基板が十分加熱されたところでバルブ４６４、４５４、４５０、４６３、４５３を徐々に開いて、Ｓｉ2Ｈ6ガス、Ｈ2ガスをガス導入管４４９を通してｉ型層堆積チャンバー４１８内に流入させた。
In order to manufacture the third
このとき、Ｓｉ2Ｈ6ガスの流量が３．８ｓｃｃｍ、Ｈ2ガスの流量が１００ｓｃｃｍとなるように各々のマスフローコントローラー４５９、４５８で調整した。ｉ型層堆積チャンバー４１８内の圧力は、０．８Ｔｏｒｒとなるように不図示のコンダクタンスバルブの開口を調整した。
At this time, the mass flow controllers 459 and 458 were adjusted so that the flow rate of Si 2 H 6 gas was 3.8 sccm and the flow rate of H 2 gas was 100 sccm. The opening of a conductance valve (not shown) was adjusted so that the pressure in the i-type
次に、ＲＦ電源４２４を０．００８８Ｗ／ｃｍ3に設定し、バイアス棒４２８に印加してグロー放電を生起させ、シャッター４２７を開けることで第３のＭＷｉ型層上に第３のＲＦｉ型層の作製を開始し、層厚２３ｎｍのｉ型層を作製したところでＲＦグロー放電を止め、ＲＦ電源４２４の出力を切り、第３のＲＦｉ型層１０６の作製を終えた。
Next, the
バルブ４６４、４５４、４５３、４５０を閉じて、ｉ型層堆積チャンバー４１８内へのＳ2Ｈ6ガス、Ｈ2ガスの流入を止め、ｉ型層堆積チャンバー４１８内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
The
次に、ＳｉＣからなる第３のＲＦｐ型層１０７を形成するには、不図示の真空排気ポンプにより予め真空引きしておいた搬送チャンバー４０４及びｐ型層堆積チャンバー４１９内ヘゲートバルブ４０８を開けて、基板４９０を搬送した。基板４９０の裏面を基板加熱用ヒーター４１２に密着させて加熱し、ｐ型層堆積チャンバー４１９内を不図示の真空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになるまで真空排気した。
Next, in order to form the third RFp-
基板４９０の温度が３００℃になるように基板加熱用ヒーター４１２を設定し、基板温度が安定したところで、Ｈ2ガス、ＳｉＨ4／Ｈ2ガス、Ｂ2Ｈ6／Ｈ2ガス、ＣＨ4ガスを堆積チャンバー４１９内にバルブ４８１、４７１、４７０、４８２、４７２、４８３、４７３、４８４、４７４を操作してガス導入管４６９を通して導入した。
The
このとき、Ｈ2ガスの流量が７５ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスの流量が３ｓｃｃｍ、Ｂ2Ｈ6／Ｈ2ガスの流量が９ｓｃｃｍ、ＣＨ4ガスの流量が０．１ｓｃｃｍとなるようにマスフローコントローラー４７６、４７７、４７８、４７９、で調整した。堆積チャンバー４１９内の圧力は、１．８Ｔｏｒｒとなるように不図示のコンダクタンスバルブの開口を調整した。
In this case, H 2 gas flow rate is 75sccm, SiH 4 / H 2 gas flow rate is 3sccm, B 2 H 6 / H 2 gas flow rate is 9 sccm, CH 4 the mass flow controller so that the flow rate of the gas becomes 0.1
ＲＦ電源４２３の電力を０．０９Ｗ／ｃｍ3に設定し、プラズマ形成用カップ４２１にＲＦ電力を導入してグロー放電を生起させ、ｉ型層上に第３のＲＦｐ型層の形成を開始し、層厚１０ｎｍのＲＦｐ型層を形成したところでＲＦ電源を切ってグロー放電を止め、第３のＲＦｐ型層１０７の形成を終えた。
The power of the RF power source 423 is set to 0.09 W / cm 3 , RF power is introduced into the
バルブ４７２、４８２、４７３、４８３、４７４、４８４、４７１、４８１、４７０を閉じてｐ型層堆積チャンバー４１９内へのＳｉＨ4／Ｈ2ガス、Ｂ2Ｈ6／Ｈ2ガス，ＣＨ4ガス、Ｈ2ガスの流入を止め、ｐ型層堆積チャンバー４１９内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
μｃ−Ｓｉからなる第２のＲＦｎ型層１０９の形成は、まず、不図示の真空排気ボンプにより予め真空引きしておいた搬送チャンバー４０３及びｉ型層堆積チャンバー４１８内ヘゲートバルブ４０８を開けて基板４９０を搬送し、さらに不図示の真空排気ポンプにより予め真空引きしておいた搬送チャンバー４０２及びｎ型層堆積チャンバー４１７内ヘゲートバルブ４０７を開けて基板４９０を搬送した。
First, the second RFn type layer 109 made of μc-Si is formed by opening the
基板４９０の裏面を基板加熱用ヒーター４１０に密着させて加熱し、ｎ型層堆積チャンバー４１７内を不図示の真空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになるまで真空排気した。基板４９０の温度が３２０℃になるように基板加熱用ヒーター４１０を設定し、基板温度が安定したところで、ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー４１７内にバルブ４４３、４３３、４４４、４３４を操作してガス導入管４２９を通して導入した。
The back surface of the
このとき、ＳｉＨ4ガスの流量が０．６ｓｃｃｍ、Ｈ2ガスの流量が１５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスの流量が３ｓｃｃｍとなるようにマスフローコントローラー４３８、４３６、４３９で調整し、堆積チャンバー４１７内の圧力は１．２Ｔｏｒｒとなるように調整した。
At this time, the flow rate of SiH 4 gas is adjusted to 0.6 sccm, the flow rate of H 2 gas is 150 sccm, and the flow rate of PH 3 / H 2 gas is adjusted to 3 sccm by the
ＲＦ電源４２２の電力を０．０７Ｗ／ｃｍ3に設定し、プラズマ形成用カップ４２０にＲＦ電力を導入してグロー放電を生起させ、基板上に第２のＲＦｎ型層の形成を開始し、層厚１００ｎｍの第２のＲＦｎ型層を形成したところでＲＦ電源を切ってグロー放電を止め、第２のＲＦｎ型層１０８の形成を終えた。
The power of the
堆積チャンバー４１７内へのＳｉＨ4ガス、ＰＨ3／Ｈ2ガス、Ｈ2ガスの流入を止め、堆積室内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
The flow of SiH 4 gas, PH 3 / H 2 gas, and H 2 gas into the
μｃ−Ｓｉからなる第２のｉ型層１１０を形成するには、まず、不図示の真空排気ポンプにより予め真空引きしておいた搬送チャンバー４０３及びｉ型層堆積チャンバー４１８内ヘゲートバルブ４０８を開けて基板４９０を搬送し、さらに不図示の真空排気ポンプにより予め真空引きしておいた搬送チャンバー４０２及びｎ型層堆積チャンバー４１７内ヘゲートバルブ４０７を開けて基板４９０を搬送した。
In order to form the second i-
基板４９０の温度が２９０℃になるように基板加熱用ヒーター４１１を設定し、基板が十分加熱されたところでバルブ４６１、４５１、４５０、４６３、４５３を徐々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入管４４９を通してｉ型層堆積チャンバー４１８内に流入させた。
The
このとき、ＳｉＨ4ガスの流量が４５ｓｃｃｍ、Ｈ2ガスの流量が１５００ｓｃｃｍとなるように各々のマスフローコントローラー４５６、４５８で調整した。ｉ型層堆積チャンバー４１８内の圧力は、０．０４Ｔｏｒｒとなるように不図示のコンダクタンスバルブの開口を調整した。
At this time, the
次に、ＲＦ電源４２４を０．１５Ｗ／ｃｍ3に設定し、バイアス棒４２８に印加した。その後、不図示のマイクロ波電源（０．５ＧＨｚ）の電力を０．１０Ｗ／ｃｍ3に設定し、バイアス棒４２８を通じてｉ型層堆積チャンバー４１８内にマイクロ波電力導入しグロー放電を生起させ、第２のＲＦｎ型層上に第２のｉ型層の作製を開始し、層厚０．８μｍに達したところでグロー放電を止め、バイアス電源４２４の出力を切り、第２のｉ型層１１０の作製を終えた。
Next, the
バルブ４５１、４５３を閉じて、ｉ型層堆積チャンバー４１８内へのＳｉＨ4ガス、Ｈ2ガスの流入を止め、ｉ型層堆積チャンバー４１８内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
The
ＳｉＣからなる第２のＲＦｐ型層１１１の形成は、第３のＲＦｐ型層１０７の作製と同様な方法で搬送をした後、Ｈ2ガスの流量が８０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスの流量が３ｓｃｃｍ、Ｂ2Ｈ6／Ｈ2ガスの流量が９ｓｃｃｍ、ＣＨ4ガスの流量が０．２ｓｃｃｍとなるようにマスフローコントローラーで調整し、基板温度２６０℃で行った。その他は、第３のＲＦｐ型層と同様に作製した。
The second
ａ−Ｓｉからなる第１のＲＦｎ型層１１２の形成は、まず、不図示の真空排気ポンプにより予め真空引きしておいた搬送チャンバー４０３及びｉ型層堆積チャンバー４１８内ヘゲートバルブ４０８を開けて基板４９０を搬送し、さらに不図示の真空排気ポンプにより予め真空引きしておいた搬送チャンバー４０２及びｎ型層堆積チャンバー４１７内ヘゲートバルブ４０７を開けて基板４９０を搬送した。
The first
ＳｉＨ4ガスの流量が１．１ｓｃｃｍ、Ｈ2ガスの流量が４５ｓｃｃｍ、ＰＨ3／Ｈ2ガスの流量が９ｓｃｃｍとなるようにマスフローコントローラー４３８、４３６、４３９で調整し、堆積チャンバー４１７内の圧力が１．０５Ｔｏｒｒになるように不図示のコンダクタンスバルブで調整した。基板４９０の温度が２３０℃になるように基板加熱用ヒーター４１０を設定し、基板温度が安定したところで、ａ−Ｓｉからなる第３のＲＦｎ型層１０３を形成した。
The
ａ−Ｓｉからなる第１のＲＦｉ型層１１３の形成は、第３のＲＦｉ型層１０４の作製と同様な方法で搬送をした後、基板温度１９５℃、Ｓｉ2Ｈ6ガスの流量が２ｓｃｃｍ、Ｈ2ガスの流量が２００ｓｃｃｍとなるようにマスフローコントローラー４６４、４６３で調整し、堆積チャンバー４１７内の圧力は０．７５Ｔｏｒｒとなるように調整した。ＲＦ電力０．００７Ｗ／ｃｍ3で膜厚０．１μｍのＲＦｉ型層を作製した。
Formation of the first
ＳｉＣからなる第１のＲＦｐ型層１１４の形成は、第３のＲＦｐ型層１０７の作製と同様な方法で搬送をした後、Ｈ2ガスの流量が９０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスの流量が３ｓｃｃｍ、Ｂ2Ｈ6／Ｈ2ガスの流量が８ｓｃｃｍ、ＣＨ4ガスの流量が０．４ｓｃｃｍとなるようにマスフローコントローラーで調整し、基板温度１７０℃で行った。その他は、第３のＲＦｐ型層と同様に作製した。
The first
次に、不図示の真空排気ボンプにより予め真空引きしておいたアンロードチャンバー４０５内ヘゲートバルブ４０９を開けて基板４９０を搬送し、不図示のリークバルブを開けてアンロードチャンバー４０５をリークした。
Next, the
次に、第１のＲＦｐ型層１１４上に、透明導電層１１５として、層厚７０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。
Next, ITO having a layer thickness of 70 nm was vacuum-deposited as a transparent
次に、透明導電層１１５上に櫛型の穴が開いたマスクを載せ、Ｃｒ（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎｍ）からなる櫛形の集電電極１１６を真空蒸着法により真空蒸着した。
Next, a mask with a comb-shaped hole was placed on the transparent
このようにして積層型光起電力素子の作製を終えた。この光起電力素子をＳＣ実１と呼ぶこととする。
In this way, the production of the stacked photovoltaic element was completed. This photovoltaic element will be referred to as
＜比較例１＞
実施例１において、第３のｎ型層にａ−Ｓｉ、第３のｉ型層にａ−ＳｉＧｅ、第２のｎ型層にμｃ−Ｓｉ、第２のｉ型層にａ−ＳｉをそれぞれＲＦを用いて積層型光起電力素子を作製した。この光起電力素子をＳＣ比１と呼ぶこととする。上記以外のｐ型層、ｉ型層、ｎ型層の作製は実施例１と同様に行った。表１１は、ガス流量を示すものである。
<Comparative Example 1>
In Example 1, a-Si is used for the third n-type layer, a-SiGe is used for the third i-type layer, μc-Si is used for the second n-type layer, and a-Si is used for the second i-type layer. A stacked photovoltaic device was fabricated using RF. This photovoltaic element will be referred to as
ＳＣ実１及びＳＣ比１はそれぞれ５個ずつ作製し、初期効率に対する４５℃でＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に３０００時間おいたときの効率の減少分（以下、「光劣化率」と略記する。）、安定化後の光電変換効率（安定化変換効率）、温度８５℃、湿度８５％の暗所に２１００時間おいた後の効率（以下、「耐熱劣化率」と略記する。）、およびセル耐電圧、歩留りについて測定を行った。
SC actual 1 and
初期変換効率及び安定化後の光電変換効率の測定は、作製した光起電力素子をＡＭ１．５（１００ｍＷ／ｃｍ2）の光照射下に設置して、Ｖ−Ｉ特性を測定することにより得られる。測定の結果、ＳＣ実１に対してＳＣ比１の特性は、表１に示すようになった。
The measurement of the initial conversion efficiency and the photoelectric conversion efficiency after stabilization was obtained by installing the produced photovoltaic device under AM1.5 (100 mW / cm 2 ) light irradiation and measuring the VI characteristics. It is done. As a result of the measurement, the characteristics of
以上のように、本発明の積層型光起電力素子（ＳＣ実１）が、従来の積層型光起電力素子（ＳＣ比１）よりも、安定化変換効率、光劣化率、耐熱劣化率、セル耐電圧、および歩留りにおいて優れていることが分かった。 As described above, the stacked photovoltaic element (SC actual 1) of the present invention is more stable than the conventional stacked photovoltaic element (SC ratio 1) in terms of stabilization conversion efficiency, light degradation rate, heat degradation rate, It was found that the cell withstand voltage and the yield were excellent.
《実施例２》
実施例１におけるμｃ−Ｓｉからなる第３のｉ層１０５をマイクロ波の周波数を０．１ＧＨｚに変えて形成し、同様の光起電力素子を作製した。
Example 2
The
基板４９０の温度が３３０℃になるように基板加熱用ヒーター４１１を設定し、基板４９０が十分加熱されたところでバルブ４６１、４５１、４５０、４６３、４５３を徐々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入管４４９を通してｉ型層堆積チャンバー４１８内に流入させた。
The
このとき、ＳｉＨ4ガスの流量が６０ｓｃｃｍ、Ｈ2ガスの流量が２４００ｓｃｃｍとなるように各々のマスフローコントローラー４５６、４５８で調整した。ｉ型層堆積チャンバー４１８内の圧力は、０．２Ｔｏｒｒとなるように不図示のコンダクタンスバルブの開口を調整した。
At this time, the
次に、不図示のマイクロ波電源（０．１ＧＨｚ）の電力を０．１５Ｗ／ｃｍ3に設定し、バイアス棒４２８に印加してグロー放電を生起させ、第３のＲＦｎ型層上に第３のｉ型層の作製を開始し、層厚２．５μｍのｉ型層を作製したところでグロー放電を止め、第３のｉ型層１０５の作製を終えた。
Next, the power of a microwave power source (not shown) (0.1 GHz) is set to 0.15 W / cm 3 and is applied to the
バルブ４５１、４５３を閉じて、ｉ型層堆積チャンバー４１８内へのＳｉＨ4ガス、Ｈ2ガスの流入を止め、ｉ型層堆積チャンバー４１８内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。この積層型光起電力素子をＳＣ実２と呼ぶこととする。
The
＜比較例２＞
実施例１における第３のｎ型層にａ−Ｓｉ、第３のｉ型層にａ−ＳｉＧｅ、第２のｎ型層にａ−Ｓｉ、第２のｉ型層にａ−ｓｉＧｅをそれぞれＲＦを用いて積層型光起電力素子を作製した。この光起電力素子をＳＣ比２と呼ぶこととする。上記以外のｐ型層、ｉ型層、ｎ型層の作製は実施例１と同様に行った。表２１は、ガス流量を示すものである。
<Comparative example 2>
In the first embodiment, the third n-type layer is a-Si, the third i-type layer is a-SiGe, the second n-type layer is a-Si, and the second i-type layer is a-siGe. A laminated photovoltaic device was fabricated using This photovoltaic element will be referred to as SC ratio 2. The p-type layer, i-type layer, and n-type layer other than the above were prepared in the same manner as in Example 1. Table 21 shows the gas flow rate.
ＳＣ実２及びＳＣ比２はそれぞれ４個ずつ作製し、安定化後の光電変換効率（安定化変換効率）、光劣化率、耐熱劣化率、セル耐電圧、および歩留りの測定を行ない、それぞれの平均値を算出した。 SC actual 2 and SC ratio 2 were each prepared 4 pieces, and the photoelectric conversion efficiency after stabilization (stabilized conversion efficiency), the light deterioration rate, the heat deterioration rate, the cell withstand voltage, and the yield were measured. The average value was calculated.
測定の結果、ＳＣ実２に対してＳＣ比２の特性は表２に示すようになった。 As a result of the measurement, the characteristics of SC ratio 2 with respect to SC actual 2 are as shown in Table 2.
以上のように本発明の積層型光起電力素子（ＳＣ実２）が、従来の積層型光起電力素子（ＳＣ比２）よりも光起電力素子の安定化後の光電変換効率（安定化変換効率）、光劣化率、耐熱劣化率、セル耐電圧、および歩留りにおいて優れている分かった。 As described above, the stacked photovoltaic device (SC actual 2) of the present invention has a higher photoelectric conversion efficiency (stabilized) than that of the conventional stacked photovoltaic device (SC ratio 2). Conversion efficiency), light deterioration rate, heat deterioration rate, cell withstand voltage, and yield were found to be excellent.
《実施例３》
実施例１におけるμｃ−Ｓｉからなる第２のｉ型層１１０の形成するのに、ＳｉＨ4ガスの流量が７０ｓｃｃｍ、Ｈ2ガスの流量が２１００ｓｃｃｍとなるように各々のマスフローコントローラー４５６、４５８で調整し、ｉ型層堆積チャンバー４１８内の圧力は、０．０５Ｔｏｒｒとなるように不図示のコンダクタンスバルブの開口を調整した。
Example 3
In forming the second i-
次に、ＲＦ電源４２４を０．１５Ｗ／ｃｍ3に設定し、バイアス棒４２８に印加した。その後、不図示のマイクロ波電源（０．５ＧＨｚ）の電力を０．１２Ｗ／ｃｍ3に設定し、バイアス棒４２８を通じてｉ型層堆積チャンバー４１８内にマイクロ波電力導入してグロー放電を生起させ、第２のＲＦｎ型層上に第２のｉ型層の作製を開始し、層厚１．０μｍのｉ型層を作製したところでグロー放電を止め、バイアス電源４２４の出力を切り、第２のｉ型層１１０の作製を終えた。
Next, the
同様に上記のμｃ−Ｓｉからなる第２のｉ型層１１０を膜厚のみを０．３〜２．０μｍの間で変化させたものを８個作製し、初期変換効率、曲線因子、光劣化率について測定を行った。その測定結果を表３に示す。
Similarly, eight second i-
初期変換効率、曲線因子、光劣化率については０．５〜１．５μｍの間で実用上十分なものが得られた。 Regarding the initial conversion efficiency, the fill factor, and the light degradation rate, practically sufficient values were obtained between 0.5 and 1.5 μm.
本発明の積層型光起電力素子において、μｃ−Ｓｉからなる第２のｉ型層１１０の膜厚が０．５μｍ以上１．５μｍ以下の範囲で、優れた特性を示すものが得られた。
In the stacked photovoltaic element of the present invention, an element exhibiting excellent characteristics was obtained when the thickness of the second i-
《実施例４》
実施例１におけるμｃ−Ｓｉからなる第３のｉ型層１０５の形成するのに、ＳｉＨ4ガスの流量が８０ｓｃｃｍ、Ｈ2ガスの流量が３２００ｓｃｃｍとなるように各々のマスフローコントローラー４５６、４５８で調整し、ｉ型層堆積チャンバー４１８内の圧力は０．２Ｔｏｒｒとなるように不図示のコンダクタンスバルブの開口を調整した。
Example 4
In the formation of the third i-
次に、不図示のマイクロ波電源（０．１ＧＨｚ）の電力を０．１５Ｗ／ｃｍ3に設定し、バイアス棒４２８を通じてｉ型層堆積チャンバー４１８内にマイクロ波電力導入してグロー放電を生起させ、第３のＲＦｎ型層上に第３のｉ型層の作製を開始し、層厚３．０μｍのｉ型層を作製したところでグロー放電を止め、バイアス電源４２４の出力を切り、第３のｉ型層１０５の作製を終えた。
Next, the power of a microwave power source (not shown) (0.1 GHz) is set to 0.15 W / cm 3 and microwave power is introduced into the i-type
同様に上記のμｃ−Ｓｉからなる第３のｉ型層１０５を膜厚のみを１．０〜４．０μｍの間で変化させたものを８個作製し、初期変換効率、曲線因子、光劣化率について測定を行った。その測定結果を表４に示す。
Similarly, eight third i-
初期変換効率、曲線因子、光劣化率については１．５〜３．５μｍの間で実用上十分なものが得られた。 Regarding the initial conversion efficiency, the fill factor, and the light degradation rate, practically sufficient values were obtained between 1.5 and 3.5 μm.
本発明の積層型光起電力素子において、μｃ−Ｓｉからなる第三のｉ型層１０５の膜厚は１．５μｍ以上３．５μｍ以下の範囲で、優れた特性を示すものが得られた。
In the stacked photovoltaic device of the present invention, the third i-
《実施例５》
実施例１における第２のｎ型層１０８の形成は同様に行い、μｃ−Ｓｉからなる第２のｉ型層１１０の形成するのに、ＳｉＨ4ガスの流量が５５ｓｃｃｍ、Ｈ2ガス流量が１５００ｓｃｃｍとなるように各々のマスフローコントローラー４５６、４５８で調整し、さらにＢ2Ｈ6／Ｈ2ガスの流量をマスフローコントローラー４６０で第２のｉ型層１１０である微結晶シリコン中に含まれるボロンの含有量が０〜１０．０ｐｐｍとなるよう調整して積層型光起電力素子を作製した。上記以外のｎ型層、ｉ型層、ｐ型層は実施例１と同様に作製した。
Example 5
The second n-
なお、第２のｉ型層１１０中のボロンの含有量の測定には、ＣＡＭＥＣＡ社製のｉｍｆ−４ｆを用いた。
Note that imf-4f manufactured by CAMECA was used for the measurement of the boron content in the second i-
シリコン中に含まれるボロンの含有量が８．０ｐｐｍ以下の第２のｉ型層１１０において、初期変換効率、安定化変換効率、光劣化率、および熱劣化率の全てに優れた特性が得られた。その測定結果を表５に示す。
In the second i-
《実施例６》
実施例１における第３のｎ型層１０３の形成は同様に行い、μｃ−Ｓｉからなる第３のｉ型層１０５の形成するのに、ＳｉＨ4ガスの流量が４５ｓｃｃｍ、Ｈ2ガスの流量が１５５０ｓｃｃｍとなるように各々のマスフローコントローラー４５６、４５８で調整し、さらにＢ2Ｈ6／Ｈ2ガスの流量をマスフローコントローラー４６０で第３のｉ型層１０５である微結晶シリコン中に含まれるボロンの含有量が０〜１０．０ｐｐｍとなるよう調整し積層型光起電力素子を作製した。上記以外のｎ型層、ｉ型層、ｐ型層は、実施例１と同様に作製した。
Example 6
The third n-
なお、第３のｉ型層１０５中のボロンの含有量の測定には、ＣＡＭＥＣＡ社製のｉｍｆ−４ｆを用いた。
Note that imf-4f manufactured by CAMECA was used to measure the boron content in the third i-
シリコン中に含まれるボロンの含有量が８．０ｐｐｍ以下の第３のｉ型層１０５において、初期変換効率、安定化変換効率、光劣化率、および熱劣化率の全てに優れた特性が得られた。その測定結果を表６に示す。
In the third i-
《実施例７》
実施例１において、新たに１０７、１０８の間にａ−Ｓｉからなる第２ＲＦｎ型層を有する積層型光起電力素子を作製した。図２は、この積層型光起電力素子の断面構造を示すものである。
Example 7
In Example 1, a stacked photovoltaic element having a second RFn type layer made of a-Si between 107 and 108 was newly produced. FIG. 2 shows a cross-sectional structure of the stacked photovoltaic element.
ａ−Ｓｉからなる第２ＲＦｎ型層を形成するには、ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー４１７内にバルブ４４３、４３３、４４４、４３４を操作してガス導入管４２９を通して導入した。
In order to form the second RFn type layer made of a-Si, SiH 4 gas and PH 3 / H 2 gas were introduced into the
このとき、ＳｉＨ4ガスの流量が３ｓｃｃｍ、Ｈ2ガスの流量が８０ｓｃｃｍ、ＰＨ3／Ｈ2ガスの流量が５ｓｃｃｍとなるようにマスフローコントローラー４３８、４３６、４３９で調整し、堆積チャンバー４１７内の圧力は１．０Ｔｏｒｒとなるように調整した。
At this time, the pressure in the
ＲＦ電源４２２の電力を０．０３Ｗ／ｃｍ3に設定し、プラズマ形成用カップ４２０にＲＦ電力を導入してグロー放電を生起させ、第３のｐ型層２０７層上にかＳｉからなるＲＦｎ型層２０８の形成を開始し、層厚１０ｎｍの第２のＲＦｎ型層を形成したところでＲＦ電源を切って、グロー放電を止め、第２のａ−ＳｉからなるＲＦｎ型層２０８の形成を終えた。
The power of the
堆積チャンバー４１７内へのＳｉＨ4ガス、ＰＨ3／Ｈ2ガス、Ｈ2ガスの流入を止め、堆積室内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。さらに、μｃ−Ｓｉからなるｎ型層２０９を実施例１と同様に層厚１０ｎｍ形成した。
The flow of SiH 4 gas, PH 3 / H 2 gas, and H 2 gas into the
その他の堆積層は実施例１と同じ方法で行い、図２に示すような積層型光起電力素子を得た。この光起電力素子をＳＣ実７と呼ぶこととする。 Other deposited layers were formed in the same manner as in Example 1 to obtain a stacked photovoltaic element as shown in FIG. This photovoltaic element will be called SC Ex 7.
＜比較例７＞
実施例１における第３のｎ型層にａ−Ｓｉ、第３のｉ型層にａ−ＳｉＧｅ、第２のｎ型層にａ−Ｓｉ、第２のｉ型層にａ−ＳｉをそれぞれＲＦを用いて積層型光起電力素子を作製した。この光起電力素子をＳＣ比７と呼ぶこととする。上記以外のｐ型層、ｉ型層、ｎ型層の作製は、実施例１と同様に行った。表７１は、ガス流量を示すものである。
<Comparative Example 7>
In the first embodiment, the third n-type layer is a-Si, the third i-type layer is a-SiGe, the second n-type layer is a-Si, and the second i-type layer is a-Si. A laminated photovoltaic device was fabricated using This photovoltaic element will be referred to as SC ratio 7. The p-type layer, i-type layer, and n-type layer other than those described above were produced in the same manner as in Example 1. Table 71 shows the gas flow rate.
ＳＣ実７及びＳＣ比７はそれぞれ６個ずつ作製し、安定化変換効率、光劣化率、耐熱劣化率、セル耐電圧、および歩留りの測定を比較例１と同様に行ない、平均値を算出した。測定の結果、ＳＣ実７に対してＳＣ比７の特性は、表７に示すようになった。 SC actual 7 and SC ratio 7 were each prepared 6 pieces, and the measurement of stabilization conversion efficiency, light deterioration rate, heat deterioration rate, cell withstand voltage, and yield was performed in the same manner as in Comparative Example 1, and the average value was calculated. . As a result of the measurement, the characteristics of SC ratio 7 with respect to SC actual 7 are as shown in Table 7.
このように本発明の積層型光起電力素子（ＳＣ実７）が、従来の積層型光起電力素子（ＳＣ比７）よりも、安定化変換効率、光劣化率、耐熱劣化率、セル耐電圧、および歩留りにおいて優れていることが分かった。 As described above, the stacked photovoltaic device of the present invention (SC No. 7) has a stabilized conversion efficiency, a light deterioration rate, a heat deterioration rate, a cell resistance, and the like, as compared with the conventional stacked photovoltaic device (SC ratio 7). It was found that the voltage and the yield were excellent.
《実施例８》
実施例１における第二のｐｉｎ接合のｉ層１１０のμｃ−Ｓｉ層の作製と同様な方法で、予め水素希釈率、基板温度等を変更することによって、９５０ｎｍの光吸収係数が異なる作製条件を検討した後、実施例１における第二のｐｉｎ接合のｉ型層１１０のμｃ−Ｓｉ層の作製時に上記の作製条件を用いて、９５０ｎｍの光吸収係数が異なる積層型光起電力素子を４個作製した。そして、実施例１と同様な評価を行った。その評価結果を表８に示す。
Example 8
By changing the hydrogen dilution rate, the substrate temperature, etc. in advance in the same manner as the production of the μc-Si layer of the i-
このように本発明の積層型光起電力素子（ＳＣ実８）の第二のｐｉｎ接合のｉ型層である微結晶シリコンの９５０ｎｍの光吸収係数を２００ｃｍ-1以上とすることにより、初期変換効率、安定化変換効率、光劣化率、および耐熱劣化率の全てにおいて優れた特性を有していることが分かった。 In this way, the initial conversion is achieved by setting the light absorption coefficient at 950 nm of microcrystalline silicon, which is the i-type layer of the second pin junction of the stacked photovoltaic element (SC Ex 8) of the present invention, to 200 cm −1 or more. It has been found that they have excellent characteristics in all of efficiency, stabilized conversion efficiency, light deterioration rate, and heat deterioration rate.
《実施例９》
実施例１における第三のｐｉｎ接合のｉ層１０５のμｃ−Ｓｉ層の作製と同様な方法で、予め水素希釈率、基板温度等を変更することによって、９５０ｎｍの光吸収係数が異なる作製条件を検討した後、実施例１における第三のｐｉｎ接合のｉ型層１０５のμｃ−Ｓｉ層の作製時に上記の作製条件を用いて、９５０ｎｍの光吸収係数が異なる光起電力素子を４個作製した。そして、実施例１と同様な評価を行った。その評価結果を表９に示す。
Example 9
By changing the hydrogen dilution rate, the substrate temperature, etc. in advance by the same method as the production of the μc-Si layer of the i-
このように本発明の積層型光起電力素子（ＳＣ実９）の第三のｐｉｎ接合のｉ型層である微結晶シリコンの９５０ｎｍの光吸収係数を２００ｃｍ-1以上とすることにより、初期変換効率、安定化変換効率、光劣化率、および耐熱劣化率の全てにおいて優れた特性を有していることが分かった。 Thus, the initial conversion is achieved by setting the light absorption coefficient at 950 nm of microcrystalline silicon, which is the i-type layer of the third pin junction of the stacked photovoltaic element (SC real 9) of the present invention, to 200 cm −1 or more. It has been found that they have excellent characteristics in all of efficiency, stabilized conversion efficiency, light deterioration rate, and heat deterioration rate.
《実施例１０》
図５に示すようなロール・ツー・ロール法を用いた堆積装置を使用して、図３に示すトリプル型の光起電力素子を作製した。図５において、５０１０はロード室、５４００はロード室に配置されるロール状の基板であり、５１５０はアンロード室、５０４２はアンロード室に配置される巻き取り治具である。
Example 10
A triple type photovoltaic device shown in FIG. 3 was produced using a deposition apparatus using a roll-to-roll method as shown in FIG. In FIG. 5, 5010 is a load chamber, 5400 is a roll-shaped substrate disposed in the load chamber, 5150 is an unload chamber, and 5042 is a winding jig disposed in the unload chamber.
５１２０は第一のｎ型層堆積室、５１３０は第一のＲＦ−ｉ型層（ｐ／ｉ）堆積室、５１４０は第一のｐ型層堆積室である。また、５０７０は第二のｎ型層堆積室、５０９０は第二のＭＷ−ｉ型層堆積室、５１１０は第二のｐ型層堆積室である。さらに、５０２０、５０３０は第三のｎ型層堆積室、５０４０は第三のＭＷ−ｉ型層堆積室、５０５０は第三のＲＦ−ｉ型層（ｐ／ｉ）堆積室、５０６０は第三のｐ型層堆積室である。 5120 is a first n-type layer deposition chamber, 5130 is a first RF-i layer (p / i) deposition chamber, and 5140 is a first p-type layer deposition chamber. 5070 is a second n-type layer deposition chamber, 5090 is a second MW-i layer deposition chamber, and 5110 is a second p-type layer deposition chamber. Further, 5020 and 5030 are third n-type layer deposition chambers, 5040 is a third MW-i type layer deposition chamber, 5050 is a third RF-i type layer (p / i) deposition chamber, and 5060 is a third chamber. P-type layer deposition chamber.
５０１１、５０２１、５０３１、５０４１、５０５１、５０６１、５０７１、５０９１、５１１１、５１２１、５１３１、５１４１、５１５１は排気管であり、５０１２、５０２２、５０３２、５０４２、５０５２、５０６２、５０７２、５０９２、５１１２、５１２２、５１３２、５１４２、５１５２は排気管に接続された排気ポンプである。
5011, 5021, 5031, 5041, 5051, 5061, 5071, 5091, 5111, 5121, 5131, 5141, 5151 are exhaust pipes. 5012, 5022, 5032, 5042, 5052, 5062, 5072, 5092, 5112, 5122
５２０１〜５２１４はガスゲートであり、５３０１〜５３１４はガス供給管である。また、５０２５、５０３５、５０４５、５０５５、５０６５、５０７５、５０９５、５１１５、５１２５、５１３５、５１４５は原料ガス供給管であり、５０２６、５０３６、５０４６、５０５６、５０６６、５０７６、５０９６、５１１６、５１２６、５１３６、５１４６は原料ガスのミキシング装置である。
５０２４、５０３４、５０５４、５０６４、５０７４、５１１４、５１２４、５１３４、５１４４はＲＦ電源であり、５０２３、５０３３、５０５３、５０６３、５０７３、５１１３、５１２３、５１３３、５１４３はＲＦ供給用の同軸ケーブルである。また、５０４４、５０９４はＭＷ電源であり、５０４３、５０９３はＭＷ導入用の導波管である。
5024, 5034, 5054, 5064, 5074, 5114, 5124, 5134, 5144 are RF power sources, and 5023, 5033, 5053, 5063, 5073, 5113, 5123, 5133, 5143 are coaxial cables for RF supply.
基板は、長さ３００ｍ、幅３０ｃｍ、厚さ０．２ｍｍの帯状の光反射層を有するシート状基板を用いた。 As the substrate, a sheet-like substrate having a strip-like light reflecting layer having a length of 300 m, a width of 30 cm, and a thickness of 0.2 mm was used.
次に、図５に示すロール・ツー・ロール方式の光起電力素子形成装置を用いて、図３に示すトリプル型光起電力素子を形成した光反射層を有するシート状基板をシート状基板導入用のロード室５０１０にセットした。表１０１は、トリプル型光起電力素子の形成条件を示している。
Next, using the roll-to-roll type photovoltaic element forming apparatus shown in FIG. 5, a sheet-like substrate having a light reflecting layer on which the triple photovoltaic element shown in FIG. 3 is formed is introduced into the sheet-like substrate. The
シート状基板を全堆積室内と全ガスゲートを通してアンロード室５１５０のシート巻き取り治具に接続した。各堆積室を不図示の排気装置で１０-3Ｔｏｒｒ以下に排気した。各堆積膜形成用のミキシング装置５０２６、５０３６、５０４６、５０５６、５０６６、５０７６、５０９６、５１１６、５１２６、５１３６、５１４６から所望の原料ガスを各堆積室に供給した。そして、各ガスゲート５２０１〜５２１４に各ゲートガス供給装置からガスを供給した。
The sheet-like substrate was connected to the sheet winding jig in the unload chamber 5150 through the entire deposition chamber and all the gas gates. Each deposition chamber was evacuated to 10 −3 Torr or less by an exhaust device (not shown). Desired source gases were supplied to the respective deposition chambers from the
各堆積装置の基板加熱用ヒーターで基板を加熱し、各排気装置の排気バルブの開閉度を調節して真空度に調節し、基板温度及び真空度が安定した後、シート状基板の搬送を始め、各堆積室にプラズマ発生用のＲＦ電力、マイクロ波（周波数：０．５ＧＨｚ、２．４５ＧＨｚ）電力を供給した。 The substrate is heated by the heater for substrate heating of each deposition device, and the degree of vacuum is adjusted by adjusting the degree of opening and closing of the exhaust valve of each exhaust device. , RF power for generating plasma and microwave power (frequency: 0.5 GHz, 2.45 GHz) were supplied to each deposition chamber.
以上のようにしてシート状基板１００ｍ上に図３のｐｉｎ構造を３つ積層したトリプル型光起電力素子を作製した。また、第２のｉ型層の形成にはマイクロ波（０．５ＧＨｚ）を使用し、第３のｉ型層の形成にはマイクロ波（２．４５ＧＨｚ）を使用した。 As described above, a triple photovoltaic element in which three pin structures of FIG. 3 were stacked on a sheet-like substrate 100m was produced. Microwave (0.5 GHz) was used for forming the second i-type layer, and microwave (2.45 GHz) was used for forming the third i-type layer.
次に、ＲＦｐ型層１１４上に、透明導電層１１５として、層厚７０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。
Next, ITO having a layer thickness of 70 nm was vacuum deposited on the
そして、透明導電層１１５上に櫛型の穴が開いたマスクを載せ、Ｃｒ（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎｍ）からなる櫛形の集電電極１１６を真空蒸着法で真空蒸着した。以上で、積層型光起電力素子の作製を終えた。この光起電力素子をＳＣ実１０と呼ぶこととする。
Then, a mask having comb-shaped holes was placed on the transparent
＜比較例１０＞
実施例１０と同じ条件で光反射層を作製した基板上に、比較例１と同様に、第３のＲＦｎ型層、ｉ型層、ＭＷｉ型層、ＲＦｉ型層、ｐ型層、第２のＲＦｎ型層、ｉ型層、ｐ型層、第１のＲＦｎ型層、ｉ型層、およびｐ型層を作製し、第２のＲＦｎ型層にａ−Ｓｉ、第２のｉ型層にａ−Ｓｉを用いた積層型光起電力素子を作製した。この光起電力素子をＳＣ比１０と呼ぶこととする。
<Comparative Example 10>
Similar to Comparative Example 1, a third RFn-type layer, an i-type layer, an MWi-type layer, an RFi-type layer, a p-type layer, and a second layer are formed on a substrate on which a light reflecting layer is formed under the same conditions as in Example 10. An RFn-type layer, an i-type layer, a p-type layer, a first RFn-type layer, an i-type layer, and a p-type layer are formed, and the second RFn-type layer is a-Si, and the second i-type layer is a A stacked photovoltaic element using -Si was produced. This photovoltaic element will be referred to as
ＳＣ実１０及びＳＣ比１０はそれぞれ８個ずつ作製し、安定化変換効率、光劣化率、耐熱劣化率、セル耐電圧、および歩留りの測定を行い、平均値を算出した。測定の結果、ＳＣ実１０に対してＳＣ比１０の特性は、表１０に示すようになった。
Each of SC actual 10 and
このように本発明の積層型光起電力素子（ＳＣ実１０）が、従来の積層型光起電力素子（ＳＣ比１０）よりも、安定化変換効率、光劣化率、耐熱劣化率、セル耐電圧、および歩留りにおいて優れた特性を有することが分かった。 As described above, the stacked photovoltaic element (SC actual 10) of the present invention has a stabilized conversion efficiency, a light deterioration rate, a heat deterioration rate, a cell resistance, and the like, as compared with the conventional stacked photovoltaic element (SC ratio 10). It has been found that it has excellent characteristics in voltage and yield.
１００ 基体
１０１ 金属層
１０２ 透明導電層
１０３ ｎ型層
１０４ ｉ型バッファー層
１０５ ｉ型微結晶シリコン層
１０６ ｉ型バッファー層
１０７ ｐ型層
１０８ ｎ型層
１１０ ｉ型微結晶シリコン層
１１１ ｐ型層
１１２ ｎ型層
１１３ ｉ型アモルファスシリコン層
１１４ ｐ型層
１１５ 透明電極
１１６ 集電電極
１２０ 基板
１３０ 第三のｐｉｎ接合（ボトムセル）
１４０ 第二のｐｉｎ接合（ミドルセル）
１５０ 第一のｐｉｎ接合（トップセル）
２００ 基体
２０１ 金属層
２０２ 透明導電層
２０３ ｎ型層
２０４ ｉ型バッファー層
２０５ ｉ型微結晶シリコン層
２０６ ｉ型バッファー層
２０７ ｐ型層
２０８、２０９ ｎ型層
２１０ ｉ型微結晶シリコン層
２１１ ｐ型層
２１２ ｎ型層
２１３ ｉ型アモルファスシリコン層
２１４ ｐ型層
２１５ 透明電極
２１６ 集電電極
２２０ 基板
２３０ 第三のｐｉｎ接合（ボトムセル）
２４０ 第二のｐｉｎ接合（ミドルセル）
２５０ 第一のｐｉｎ接合（トップセル）
３００ 基体
３０１ 金属層
３０２ 透明導電層
３０３，３１７ ｎ型層
３０５ ｉ型微結晶シリコン層
３０６ ｉ型バッファー層
３０７ ｐ型層
３０８ ｎ型層
３１０ ｉ型微結晶シリコン層
３１１ ｐ型層
３１２ ｎ型層
３１３ ｉ型アモルファスシリコン層
３１４ ｐ型層
３１５ 透明電極
３１６ 集電電極
３２０ 基板
３３０ 第三のｐｉｎ接合（ボトムセル）
３４０ 第二のｐｉｎ接合（ミドルセル）
３５０ 第一のｐｉｎ接合（トップセル）
４００ 堆積装置
４０１ ロードチャンバー
４０２、４０３、４０４ 搬送チャンバー
４０５ アンロードチャンバー
４０６、４０７、４０８、４０９ ゲートバルブ
４１０、４１１、４１２ 基板加熱用ヒーター
４１３ 基板搬送用レール
４１７ ｎ型層堆積チャンバー
４１８ ｉ型層堆積チャンバー
４１９ ｐ型層堆積チャンバー
４２０、４２１ プラズマ形成用カップ
４２２、４２３、４２４ ＲＦ電源
４２５ マイクロ波導入用窓
４２６ 導波管
４２７ シャッター
４２８ バイアス棒
４２９、４４９、４６９ ガス導入管
４３０〜４３４、４４１〜４４４、４５０〜４５５、４６１〜４６５、４７０〜４７４、４８１〜４８４ バルブ
４３６〜４３９、４５６〜４６０、４７６〜４７９ マスフローコントローラー
４９０ 基板
５０１０ ロード室
５０１１、５０２１、５０３１、５０４１、５０５１、５０６１、５０７１、５０９１、５１１１、５１２１、５１３１、５１４１、５１５１ 排気管
５０１２、５０２２、５０３２、５０４２、５０５２、５０６２、５０７２、５０９２、５１１２、５１２２、５１３２、５１４２、５１５２ 排気ポンプ
５２０１〜５２１４ ガスゲート
５３０１〜５３１４ ガス供給管
５０２０、５０３０ 第三のｎ型層堆積室
５０２３、５０３３、５０５３、５０６３、５０７３、５１１３、５１２３、５１３３、５１４３ ＲＦ供給用同軸ケーブル
５０２４、５０３４、５０５４、５０６４、５０７４、５１１４、５１２４、５１３４、５１４４ ＲＦ電源
５０２５、５０３５、５０４５、５０５５、５０６５、５０７５、５０９５、５１１５、５１２５、５１３５、５１４５ 原料ガス供給管
５０２６、５０３６、５０４６、５０５６、５０６６、５０７６、５０９６、５１１６、５１２６、５１３６、５１４６ ミキシング装置
５０４０ 第三のＭＷ−ｉ型層堆積室
５０４３、５０９３ ＭＷ導入用導波管
５０４４、５０９４ ＭＷ電源
５０５０ 第三のＲＦ−ｉ型層（ｐ／ｉ）堆積室
５０６０ 第三のｐ型層堆積室
５０７０ 第二のｎ型層堆積室
５０９０ 第二のＭＷ−ｉ型層堆積室
５１１０ 第二のｐ型層堆積室
５１２０ 第一のｎ型層堆積室
５１３０ 第一のＲＦ−ｉ型層（ｐ／ｉ）堆積室
５１４０ 第一のｐ型層堆積室
５１５０ アンロード室
５４００ ロール状の基板
５０４２ 巻き取り治具
100
140 Second pin junction (middle cell)
150 First pin junction (top cell)
200
240 Second pin junction (middle cell)
250 First pin junction (top cell)
300
340 Second pin junction (middle cell)
350 First pin junction (top cell)
400 Deposition apparatus 401 Load chamber 402, 403, 404 Transfer chamber 405 Unload chamber 406, 407, 408, 409 Gate valve 410, 411, 412 Substrate heating heater 413 Substrate transfer rail 417 n-type layer deposition chamber 418 i-type layer Deposition chamber 419 P-type layer deposition chamber 420, 421 Plasma forming cup 422, 423, 424 RF power source 425 Microwave introduction window 426 Waveguide 427 Shutter 428 Bias rod 429, 449, 469 Gas introduction tube 430-434, 441 -444, 450-455, 461-465, 470-474, 481-484 Valves 436-439, 456-460, 476-479 Mass flow controller 490 Substrate 5010 Load chamber 5011, 5 21, 5031, 5041, 5051, 5061, 5071, 5091, 5111, 5121, 5131, 5141, 5151 Exhaust pipes 5012, 5022, 5032, 5042, 5052, 5062, 5072, 5092, 5112, 5122, 5132, 5142, 5152 Exhaust pump 5201-5214 Gas gate 5301-5314 Gas supply pipe 5020, 5030 Third n-type layer deposition chambers 5023, 5033, 5053, 5063, 5073, 5113, 5123, 5133, 5143 RF supply coaxial cables 5024, 5034, 5054 5064, 5074, 5114, 5124, 5134, 5144 RF power supply 5025, 5035, 5045, 5055, 5065, 5075, 5095, 5115, 5125, 5135, 51 5 Source gas supply pipes 5026, 5036, 5046, 5056, 5066, 5076, 5096, 5116, 5126, 5136, 5146 Mixing device 5040 Third MW-i type layer deposition chamber 5043, 5093 MW introducing waveguide 5044, 5094 MW power supply 5050 Third RF-i type layer (p / i) deposition chamber 5060 Third p type layer deposition chamber 5070 Second n type layer deposition chamber 5090 Second MW-i type layer deposition chamber 5110 Second p-type layer deposition chamber 5120 First n-type layer deposition chamber 5130 First RF-i layer (p / i) deposition chamber 5140 First p-type layer deposition chamber 5150 Unload chamber 5400 Rolled substrate 5042 Winding jig
Claims (6)
光入射側から第一のｐｉｎ接合の構成素子のｉ型層として非晶質シリコンを用い、第二のｐｉｎ接合の構成素子のｉ型層として微結晶シリコンを用い、第三のｐｉｎ接合の構成素子のｉ型層として微結晶シリコンを用いており、
前記第一のｐｉｎ接合の構成素子のｉ型層である非晶質シリコンのバンドギャップが１．６０ｅＶ以上、１．９０ｅＶ以下であり、
前記第二および第三のｐｉｎ接合の構成素子のｉ型層である微結晶シリコンの９５０ｎｍの光吸収係数が２００ｃｍ-1以上であることを特徴とする積層型光起電力素子。 In a stacked photovoltaic element in which a plurality of pin junction constituent elements having a p-type layer, an i-type layer, and an n-type layer made of a silicon-based non-single-crystal semiconductor are stacked,
Configuration of third pin junction using amorphous silicon as the i-type layer of the first pin junction component from the light incident side and microcrystalline silicon as the i-type layer of the second pin junction component Microcrystalline silicon is used as the i-type layer of the element,
The band gap of the amorphous silicon that is the i-type layer of the component of the first pin junction is 1.60 eV or more and 1.90 eV or less,
A laminated photovoltaic element, wherein the light absorption coefficient at 950 nm of microcrystalline silicon which is an i-type layer of the second and third pin junction constituent elements is 200 cm -1 or more.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007112761A JP2007189266A (en) | 2007-04-23 | 2007-04-23 | Stacked photovoltaic element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007112761A JP2007189266A (en) | 2007-04-23 | 2007-04-23 | Stacked photovoltaic element |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04473198A Division JP4208281B2 (en) | 1998-02-26 | 1998-02-26 | Multilayer photovoltaic device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007189266A true JP2007189266A (en) | 2007-07-26 |
Family
ID=38344159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007112761A Pending JP2007189266A (en) | 2007-04-23 | 2007-04-23 | Stacked photovoltaic element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007189266A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012066941A1 (en) * | 2010-11-16 | 2012-05-24 | シャープ株式会社 | Method for manufacturing semiconductor device |
| US8575624B2 (en) * | 2011-08-10 | 2013-11-05 | Kabushiki Kaisha Toshiba | Semiconductor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07302922A (en) * | 1994-04-28 | 1995-11-14 | Canon Inc | Method of forming photovoltaic device |
| JPH09195055A (en) * | 1996-01-16 | 1997-07-29 | Canon Inc | Roll-to-roll treatment and apparatus therefor |
| JP4208281B2 (en) * | 1998-02-26 | 2009-01-14 | キヤノン株式会社 | Multilayer photovoltaic device |
-
2007
- 2007-04-23 JP JP2007112761A patent/JP2007189266A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07302922A (en) * | 1994-04-28 | 1995-11-14 | Canon Inc | Method of forming photovoltaic device |
| JPH09195055A (en) * | 1996-01-16 | 1997-07-29 | Canon Inc | Roll-to-roll treatment and apparatus therefor |
| JP4208281B2 (en) * | 1998-02-26 | 2009-01-14 | キヤノン株式会社 | Multilayer photovoltaic device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012066941A1 (en) * | 2010-11-16 | 2012-05-24 | シャープ株式会社 | Method for manufacturing semiconductor device |
| CN103210500A (en) * | 2010-11-16 | 2013-07-17 | 夏普株式会社 | Method for manufacturing semiconductor device |
| US8575624B2 (en) * | 2011-08-10 | 2013-11-05 | Kabushiki Kaisha Toshiba | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4208281B2 (en) | Multilayer photovoltaic device | |
| KR100251070B1 (en) | Photovoltaic device | |
| US5913986A (en) | Photovoltaic element having a specific doped layer | |
| Mazzarella et al. | Nanocrystalline n-type silicon oxide front contacts for silicon heterojunction solar cells: photocurrent enhancement on planar and textured substrates | |
| US6166319A (en) | Multi-junction photovoltaic device with microcrystalline I-layer | |
| JP3169337B2 (en) | Photovoltaic element and method for manufacturing the same | |
| AU2008200051A1 (en) | Method and apparatus for a semiconductor structure forming at least one via | |
| US8704326B2 (en) | Thin-film photoelectric conversion device and method for production thereof | |
| JP3684041B2 (en) | Photovoltaic element | |
| JPH11261102A (en) | Photovoltaic device | |
| JPH11261087A (en) | Photovoltaic element | |
| JPH11103082A (en) | Photosensor and manufacture thereof | |
| JP2007189266A (en) | Stacked photovoltaic element | |
| JP2918814B2 (en) | Photovoltaic element and method for manufacturing the same | |
| JP3659511B2 (en) | Photovoltaic element | |
| JP2918815B2 (en) | Photovoltaic element and method for manufacturing the same | |
| JP2918813B2 (en) | Photovoltaic element and method for manufacturing the same | |
| JP2978395B2 (en) | Manufacturing method of photovoltaic device | |
| JPH10229209A (en) | Photovolaic element | |
| JP2958255B2 (en) | Photovoltaic element and method for manufacturing the same | |
| JP2937815B2 (en) | Photovoltaic element and method for manufacturing the same | |
| JPH09191119A (en) | Manufacture of photovolataic element | |
| JP2011181852A (en) | Thin film photoelectric conversion device and method of manufacturing thin film photoelectric conversion device | |
| Rath et al. | Designing amorphous silicon based solar cell structure on plastic | |
| JPH10173216A (en) | Photovoltaic element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100831 |