JPH09275343A - A/d converter for weight inspection device - Google Patents
A/d converter for weight inspection deviceInfo
- Publication number
- JPH09275343A JPH09275343A JP8108594A JP10859496A JPH09275343A JP H09275343 A JPH09275343 A JP H09275343A JP 8108594 A JP8108594 A JP 8108594A JP 10859496 A JP10859496 A JP 10859496A JP H09275343 A JPH09275343 A JP H09275343A
- Authority
- JP
- Japan
- Prior art keywords
- input voltage
- circuit
- voltage
- integration
- integrating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】重量検出器の上に配置された
ベルトコンベア上を、被検査物が通過する間に測定した
重量値と、前記ベルトコンベア上に被検査物が無い間に
測定した重量値との差により被検査物の重量を求め、予
め設定された値に対しての重量の過不足を検査する重量
検査装置で使用されるＡ／Ｄ変換器に関する。TECHNICAL FIELD The present invention relates to a weight value measured while an object to be inspected passes on a belt conveyor disposed above a weight detector, and a weight value measured while there is no object to be inspected on the belt conveyor. The present invention relates to an A / D converter used in a weight inspection device for determining the weight of an object to be inspected by a difference from the value and inspecting excess or deficiency of the weight against a preset value.
【０００２】[0002]
【従来の技術及びその課題】二重積分方式のＡ／Ｄ変換
器では、入力電圧を一定時間積分した後、入力電圧とは
逆極性の基準電圧を積分し、基準電圧の積分を開始して
から積分回路の出力が所定のレベルに達するまでの時間
を、クロックパルスでカウントする事によりＡ／Ｄ変換
する。図４に重量検査装置の基本的な構成図を示す。図
４において、２１は重量検出器であり、加重に比例した
電圧を出力する。２２は計量コンベアであり被検査物が
この上を通過する。この計量コンベア２２は、重量検出
器２１上に設置してあり、常に重量検出器に加重されて
いる。２３は搬送コンベアであり、計量コンベア２２へ
の被検査物の搬入、搬出を行う。重量検査装置では、重
量検出器２１より出力される電圧をＡ／Ｄ変換し、計量
コンベア２２上に被検査物がある場合と無い場合の比較
により被検査物の重量を求めている。このような重量検
査装置では、アナログ信号をデジタル信号に変換する変
換器（以下Ａ／Ｄ変換器という）として、二重積分方式
のＡ／Ｄ変換器が用いられている。2. Description of the Related Art In a double integration type A / D converter, an input voltage is integrated for a certain period of time, then a reference voltage having a polarity opposite to that of the input voltage is integrated, and integration of the reference voltage is started. A-D conversion is performed by counting the time from when the output of the integrating circuit reaches a predetermined level to the clock pulse. FIG. 4 shows a basic configuration diagram of the weight inspection device. In FIG. 4, reference numeral 21 is a weight detector, which outputs a voltage proportional to the weight. 22 is a weighing conveyor through which the inspected object passes. The weighing conveyor 22 is installed on the weight detector 21, and is always weighted by the weight detector 21. Reference numeral 23 denotes a conveyor, which carries in and out the inspection object to and from the weighing conveyor 22. In the weight inspection device, the voltage output from the weight detector 21 is A / D converted, and the weight of the inspection object is obtained by comparing the case where the inspection object is present on the weighing conveyor 22 and the case where the inspection object is not present. In such a weight inspection device, a double integration type A / D converter is used as a converter for converting an analog signal into a digital signal (hereinafter referred to as an A / D converter).
【０００３】従来の二重積分方式のＡ／Ｄ変換器のブロ
ック図を図２に示し、その動作について以下に説明す
る。図２において、１２及び１３は、入力電圧の積分と
基準電圧の積分とを切替える為のスイッチであり、制御
装置１８によって制御される。１１は積分回路であり、
積分抵抗１４、充電コンデンサ１５、オペアンプ１６に
よって構成される。１７はコンパレータ回路であり、積
分回路の出力が所定のレベルに達したかどうかを検出し
制御装置１８に信号を出力する。１９はカウンタ回路で
あり、基準電圧の積分を開始してから、コンパレータ回
路１７が信号を出力するまで、クロックパルス発生回路
２０より出力されるクロックパルスを計数する。制御装
置１８では、入力電圧の積分と基準電圧の積分の切り替
えを制御すると共に、クロックパルス発生回路２０とカ
ウンタ回路１９の制御を行う。図３は、図２のＡ／Ｄ変
換器における積分回路の動作波形を示したものである。
図３において、Ｔ０〜Ｔ１は、入力電圧の積分状態を示
している。Ｔ０になると制御装置１８より入力電圧積分
開始の信号が出力され、スイッチ１２がＯＮ状態にな
り、入力電圧Ｖinの積分が開始される。この時、積分回
路１１の充電コンデンサ１５には、入力電圧Ｖinにより Ｉin＝Ｖin／Ｒ の電流が流れ込み、積分回路１１の出力ＶO は、数１の
ように変化する。A block diagram of a conventional double integration type A / D converter is shown in FIG. 2, and its operation will be described below. In FIG. 2, 12 and 13 are switches for switching the integration of the input voltage and the integration of the reference voltage, which are controlled by the control device 18. 11 is an integrating circuit,
It is composed of an integrating resistor 14, a charging capacitor 15, and an operational amplifier 16. Reference numeral 17 denotes a comparator circuit, which detects whether the output of the integrating circuit has reached a predetermined level and outputs a signal to the control device 18. Reference numeral 19 denotes a counter circuit, which counts clock pulses output from the clock pulse generation circuit 20 from the start of integration of the reference voltage until the comparator circuit 17 outputs a signal. The controller 18 controls switching between integration of the input voltage and integration of the reference voltage, and controls the clock pulse generation circuit 20 and the counter circuit 19. FIG. 3 shows operation waveforms of the integrating circuit in the A / D converter of FIG.
In FIG. 3, T0 to T1 indicate the integrated state of the input voltage. At T0, the control device 18 outputs an input voltage integration start signal, the switch 12 is turned on, and the integration of the input voltage Vin is started. At this time, a current of Iin = Vin / R flows into the charging capacitor 15 of the integrating circuit 11 due to the input voltage Vin, and the output V O of the integrating circuit 11 changes as shown in Formula 1.
【０００４】[0004]
【数１】 入力電圧Ｖinの積分を開始し所定の時間が経過しＴ１に
なると、制御装置１８より入力電圧積分終了の信号が出
力され、スイッチ１２がＯＦＦ状態になる。それと同時
に、スイッチ１３がＯＮ状態になり基準電圧Ｖs の積分
が開始され、クロックパルスのカウントが始まる。Ｔ１
の時点の積分回路１１の出力ＶO は数２で表される。[Equation 1] When the integration of the input voltage Vin is started and a predetermined time elapses and T1 is reached, the control device 18 outputs an input voltage integration end signal and the switch 12 is turned off. At the same time, the switch 13 is turned on, integration of the reference voltage Vs is started, and counting of clock pulses is started. T1
The output V O of the integrator circuit 11 at the time point of is expressed by Equation 2.
【０００５】[0005]
【数２】 基準電圧Ｖs は、入力電圧Ｖinとは逆極性の為、基準電
圧の積分が開始されると、充電コンデンサ１５から、Ｉ
s ＝Ｖs ／Ｒの電流が流れ出す事になる。この時の積分
回路１１の出力状態は数３で表される。[Equation 2] Since the reference voltage Vs has a polarity opposite to that of the input voltage Vin, when the integration of the reference voltage is started, the charging capacitor 15 outputs I
A current of s = Vs / R will flow out. The output state of the integrating circuit 11 at this time is expressed by Equation 3.
【０００６】[0006]
【数３】 この状態は、積分回路１１の出力電圧ＶO が所定の電圧
（ここでは、０Ｖとする）になるまで続き、積分回路１
１の出力が０Ｖになると、コンパレータ回路１７から制
御装置１８に信号が出力され、制御装置１８はクロック
パルスのカウントを停止し、スイッチ１３をＯＦＦにす
る。積分回路１１の出力電圧が０Ｖになった時点をＴ２
とすると数４が成り立つ。(Equation 3) This state continues until the output voltage V O of the integrating circuit 11 reaches a predetermined voltage (here, 0 V), and the integrating circuit 1
When the output of 1 becomes 0 V, a signal is output from the comparator circuit 17 to the control device 18, the control device 18 stops counting clock pulses, and turns off the switch 13. The time when the output voltage of the integrating circuit 11 becomes 0V is T2.
Then, Equation 4 holds.
【０００７】[0007]
【数４】 この時カウンタ回路１９の計数値は、基準電圧の積分を
開始してから、積分回路１１の出力が０Ｖになるまでに
入ったクロックパルスの数を示している。ここで、クロ
ックパルスの数をＮ、クロックパルスの周期をｔとする
と、数４は数５になる。(Equation 4) At this time, the count value of the counter circuit 19 indicates the number of clock pulses after the integration of the reference voltage is started and before the output of the integration circuit 11 becomes 0V. Here, assuming that the number of clock pulses is N and the period of the clock pulse is t, equation 4 becomes equation 5.
【０００８】[0008]
【数５】 数５を変形すると、数６，数７となり、(Equation 5) Transforming Equation 5 into Equation 6 and Equation 7,
【数６】 (Equation 6)
【数７】 入力電圧Ｖinがクロックパルス数ＮにＡ／Ｄ変換され
る。ところで入力電圧Ｖinには、重量検出器の出力電圧
Ｖd が入力される訳であるが、Ｖd には、被検査物の重
量成分に加えベルトコンベアの重量成分が含まれてい
る。そこで、Ｖd に含まれるベルトコンベアの重量成分
をＶc 、被検査物の重量成分をＶx とすると Ｖin＝Ｖd ＝Ｖc ＋Ｖx となり、数７は数８のように変形できる。(Equation 7) The input voltage Vin is A / D converted into the number N of clock pulses. By the way, the input voltage Vin is the output voltage Vd of the weight detector, and Vd includes the weight component of the belt conveyor in addition to the weight component of the inspection object. Therefore, assuming that the weight component of the belt conveyor included in Vd is Vc and the weight component of the object to be inspected is Vx, Vin = Vd = Vc + Vx, and Equation 7 can be transformed into Equation 8.
【０００９】[0009]
【数８】 この数８において、右辺第２項が求めるべき被検査物の
重量成分であるが、Ａ／Ｄ変換結果であるＮには、不必
要なベルトコンベアの重量成分である右辺第１項まで含
まれてしまう。また、ベルトコンベアの重量は、被検査
物の重量に比べかなり大きいため（Ｖc ≫Ｖx ）、ベル
トコンベアの重量分だけ余計にＡ／Ｄ変換時間がかか
り、またその分を計数する為にカウンタ回路１９のビッ
ト数も増やさなければならずコストがかさむという問題
があった。(Equation 8) In this equation 8, the second term on the right side is the weight component of the object to be inspected, but the A / D conversion result N includes up to the first term on the right side, which is the unnecessary weight component of the belt conveyor. Will end up. Further, since the weight of the belt conveyor is considerably larger than the weight of the object to be inspected (Vc >> Vx), it takes an extra A / D conversion time corresponding to the weight of the belt conveyor, and a counter circuit is required to count the amount. There has been a problem that the number of bits of 19 has to be increased and the cost is increased.
【００１０】[0010]
（１）前記課題を解決する為に本発明の重量検査装置用
Ａ／Ｄ変換器では、前記重量検出器からの入力電圧によ
る充電電流のうち前記ベルトコンベアによるオフセット
分を除去する為に、重量検出器からの入力電圧と基準電
圧によって充放電を行う積分回路に、入力電圧の積分時
間中、入力電圧とは逆極性のオフセットキャンセル電圧
を入力する回路を具備することとした。 （２）重量検出器からの入力電圧と基準電圧によって充
放電を行う回路の入力部に、入力電圧の積分時間中、前
記重量検出器からの入力電圧による充電電流のうち、前
記ベルトコンベアによるオフセット分を除去する為の定
電流回路を具備することとした。(1) In order to solve the above problems, in the A / D converter for a weight inspection device of the present invention, in order to remove the offset amount due to the belt conveyor in the charging current due to the input voltage from the weight detector, An integrating circuit for charging and discharging with the input voltage from the detector and the reference voltage is provided with a circuit for inputting an offset cancel voltage having a polarity opposite to the input voltage during the integration time of the input voltage. (2) At the input part of the circuit for charging and discharging with the input voltage from the weight detector and the reference voltage, during the integration time of the input voltage, the offset due to the belt conveyor in the charging current due to the input voltage from the weight detector. It was decided to provide a constant current circuit for removing the component.
【００１１】[0011]
【発明の実施の形態】図１は、本発明の第一の実施の形
態を示す構成図である。図１のＡ／Ｄ変換器において図
４に示される、重量検出器２１からの入力電圧Ｖinが入
力される。３３及び３４は、入力電圧Ｖinの積分と基準
電圧Ｖs による積分を切り替える為のスイッチであり、
制御装置４０によって制御される。３１は積分回路であ
り、積分抵抗３６、充電コンデンサ３７、オペアンプ３
８によって構成される。３９はコンパレータ回路であ
り、積分回路の出力電圧が所定のレベルに達したかどう
かを検出し制御装置４０に信号を出力する。４１は、カ
ウンタ回路であり、基準積分を開始してから、コンパレ
ータ回路３９が信号を出力するまで、クロックパルス発
生回路４２より出力されるクロックパルスを計数する。
オフセットキャンセル電圧Ｖoff は、入力電圧の積分抵
抗３６とは別の積分抵抗３５とスイッチ３２を介して、
積分回路３１を構成するオペアンプ３８の入力部に接続
されており、スイッチ３２は、スイッチ３３と同様入力
電圧の積分時間中ＯＮとなる。図６は、本発明の第二の
実施の形態を示す構成図で、図６中の３１〜３４及び３
６〜４２は図１と同一のものである。４３は定電流回路
でスイッチ３２を介して、積分回路３１を構成するオペ
アンプ３８の入力部に接続されており、スイッチ３２
は、スイッチ３３と同様入力電圧の積分時間中ＯＮとな
る。1 is a block diagram showing a first embodiment of the present invention. In the A / D converter of FIG. 1, the input voltage Vin from the weight detector 21 shown in FIG. 4 is input. Reference numerals 33 and 34 are switches for switching the integration of the input voltage Vin and the integration of the reference voltage Vs.
It is controlled by the controller 40. Reference numeral 31 is an integrating circuit, which includes an integrating resistor 36, a charging capacitor 37, and an operational amplifier 3.
It is composed of eight. Reference numeral 39 denotes a comparator circuit, which detects whether the output voltage of the integrating circuit has reached a predetermined level and outputs a signal to the control device 40. Reference numeral 41 denotes a counter circuit, which counts clock pulses output from the clock pulse generation circuit 42 from the start of reference integration until the comparator circuit 39 outputs a signal.
The offset cancel voltage Voff is supplied via an integration resistance 35 and a switch 32, which are different from the integration resistance 36 of the input voltage,
The switch 32 is connected to the input part of the operational amplifier 38 that constitutes the integrating circuit 31, and the switch 32 is turned on during the integration time of the input voltage, like the switch 33. FIG. 6 is a configuration diagram showing a second embodiment of the present invention, and includes 31 to 34 and 3 in FIG.
6 to 42 are the same as those in FIG. Reference numeral 43 denotes a constant current circuit, which is connected via a switch 32 to an input part of an operational amplifier 38 which constitutes the integrating circuit 31.
Is ON during the integration time of the input voltage, like the switch 33.
【００１２】［実施例］図５に積分回路の動作波形を示
す。図５において、Ｔ０〜Ｔ１は入力電圧を積分してい
る時の、又Ｔ１〜Ｔ２は基準電圧を積分している時の積
分回路の出力状態を表している。また、図中のＴ０〜Ｔ
１の間隔は、予め決定されているものとする。Ｔ０にな
ると、制御装置４０は、スイッチ３３をＯＮ状態にし重
量検出器２１からの入力電圧Ｖinの積分を開始する。ス
イッチ３３がＯＮになると、積分回路３１には、Ｉin＝
Ｖin／Ｒの電流が流れ込もうとする。ただし図１におい
てスイッチ３３がＯＮになると同時にスイッチ３２がＯ
Ｎとなり、入力電圧とは逆極性のオフセットキャンセル
電圧Ｖoff により、積分抵抗３５を介し積分回路３１に
は入力電圧による充電電流Ｉinと逆方向の電流Ｉoff＝
−Ｖoff ／Ｒが生じる。従って積分回路３１の充電コン
デンサ３７には、 Ｉ＝Ｉin＋Ｉoff ＝（Ｖin−Ｖoff ）／Ｒ の電流によって電荷が充電される事になる。この状態は
Ｔ１まで続き、Ｔ１における積分回路３１の出力電圧Ｖ
O は、数９のようになる。[Embodiment] FIG. 5 shows operation waveforms of the integrating circuit. In FIG. 5, T0 to T1 represent the output states of the integrating circuit when integrating the input voltage, and T1 and T2 represent the output state of the integrating circuit. Also, T0 to T in the figure
The interval of 1 is assumed to be determined in advance. When it becomes T0, the control device 40 turns on the switch 33 to start the integration of the input voltage Vin from the weight detector 21. When the switch 33 is turned on, Iin =
Vin / R current tries to flow in. However, in FIG. 1, the switch 32 is turned on at the same time when the switch 33 is turned on.
Since the offset cancel voltage Voff has a polarity opposite to that of the input voltage, the charging current Iin due to the input voltage is applied to the integrating circuit 31 via the integrating resistor 35 as a current Ioff =
-Voff / R occurs. Therefore, the charging capacitor 37 of the integrating circuit 31 is charged with a current of I = Iin + Ioff = (Vin−Voff) / R. This state continues until T1, and the output voltage V of the integrating circuit 31 at T1
O becomes like the number 9.
【００１３】[0013]
【数９】 Ｔ２になると制御装置４０は、スイッチ３２及びスイッ
チ３３をＯＦＦ状態、スイッチ３４をＯＮ状態にし、入
力電圧Ｖin及びオフセットキャンセル電圧Ｖoff による
積分を終了、基準電圧Ｖs による積分を開始する。そし
て同時に、カウンタ回路によるクロックパルスの計数を
開始する。基準電圧Ｖs は入力電圧Ｖinと逆極性であ
り、基準電圧Ｖs による積分が開始されると、コンデン
サ３４から、 Ｉ＝Ｖs ／Ｒ の電流が放電される事になる。この時の積分回路の出力
は、数１０で表せる。[Equation 9] At T2, the control device 40 turns off the switch 32 and the switch 33 and turns on the switch 34, ends the integration by the input voltage Vin and the offset cancel voltage Voff, and starts the integration by the reference voltage Vs. At the same time, counting of clock pulses by the counter circuit is started. The reference voltage Vs has a polarity opposite to that of the input voltage Vin, and when the integration with the reference voltage Vs is started, a current of I = Vs / R is discharged from the capacitor 34. The output of the integrating circuit at this time can be expressed by Equation 10.
【００１４】[0014]
【数１０】 そして、積分回路の出力電圧が所定の電圧（０Ｖ）にな
ると、コンパレータ３９より基準電圧の積分終了の信号
が出力され、制御装置４０はクロックパルスの計数を停
止すると共に、スイッチ３４をＯＦＦ状態にし、カウン
タ回路より計数値を取り込む。この時点Ｔ２における積
分回路３１の出力電圧は、数１１のようになる。(Equation 10) Then, when the output voltage of the integrating circuit reaches a predetermined voltage (0V), the comparator 39 outputs a signal indicating the end of integration of the reference voltage, and the control device 40 stops counting clock pulses and turns off the switch 34. , The count value is fetched from the counter circuit. The output voltage of the integration circuit 31 at this time T2 is as shown in Expression 11.
【００１５】[0015]
【数１１】 クロックパルスの周期をｔ、計数値をＮとするとＴ２−
Ｔ１＝ｔ・Ｎとなるので、数１０は数１２のように変形
できる。[Equation 11] If the clock pulse period is t and the count value is N, then T2-
Since T1 = t · N, the equation 10 can be transformed into the equation 12.
【００１６】[0016]
【数１２】 さらに、計数値Ｎについて変形すると、数１３のように
なり、(Equation 12) Further, when the count value N is transformed, it becomes as shown in Equation 13,
【００１７】[0017]
【数１３】 得られたカウント値は入力電圧Ｖinに比例しており、Ａ
／Ｄ変換できた事を示している。ここで、入力電圧Ｖin
は、重量検出器からの信号Ｖd であるので、Ｖd に含ま
れるベルトコンベアの重量成分をＶc 、被検査物の重量
成分をＶx とすると、 Ｖin＝Ｖd ＝Ｖc ＋Ｖx となる。これを数１３に代入すると、数１４のように変
形される。(Equation 13) The obtained count value is proportional to the input voltage Vin,
This indicates that the D / D conversion was successful. Where input voltage Vin
Is the signal Vd from the weight detector, and Vin = Vd = Vc + Vx, where Vc is the weight component of the belt conveyor and Vx is the weight component of the object to be inspected. Substituting this into the equation 13, it is transformed into the equation 14.
【００１８】[0018]
【数１４】 従って、オフセットキャンセル電圧Ｖoff をＶc と同じ
ようにすれば、ベルトコンベアの重量によるオフセット
分Ｖc がキャンセルされ、図５においてＴ２はＴ２′と
なり数１４は数１５となる。即ち、被検査物の重量成分
Ｖx のみがＡ／Ｄ変換される事になり、Ａ／Ｄ変換時間
の短縮が可能となる。またカウンタ回路のビット数の削
減による回路の縮小でコストダウンが可能になる。[Equation 14] Therefore, if the offset cancel voltage Voff is set to be the same as Vc, the offset amount Vc due to the weight of the belt conveyor is canceled, and T2 becomes T2 'in FIG. That is, only the weight component Vx of the object to be inspected is A / D converted, and the A / D conversion time can be shortened. Further, the cost can be reduced by reducing the circuit size by reducing the number of bits of the counter circuit.
【００１９】[0019]
【数１５】 また、図６に示す第二の実施の形態においても同様で、
前記のオフセットキャンセル電圧Ｖoff による電流Ｖof
f ／Ｒが定電流回路４３によるオフセットキャンセル電
流Ｉoff に変わるだけである。たとえばＴ２の時点での
積分回路３１の出力電圧Ｖo を示す数１２が数１６のよ
うに変わる。(Equation 15) The same applies to the second embodiment shown in FIG.
Current Vof due to the offset cancel voltage Voff
Only f / R changes to the offset cancel current Ioff by the constant current circuit 43. For example, the equation 12 showing the output voltage Vo of the integrating circuit 31 at the time of T2 changes to the equation 16.
【００２０】[0020]
【数１６】 さらに、計数値Ｎについて変形すると、数１７のように
なる。(Equation 16) Further, when the count value N is transformed, it becomes as shown in Expression 17.
【００２１】[0021]
【数１７】 入力電圧Ｖinは、重量検出器からの信号Ｖd であるの
で、Ｖd に含まれるベルトコンベアの重量成分をＶc 、
被検査物の重量成分をＶx とし、数１７に代入すると、
数１８のように変形される。[Equation 17] Since the input voltage Vin is the signal Vd from the weight detector, the weight component of the belt conveyor included in Vd is Vc,
Substituting the weight component of the inspected object into Vx and substituting it into Equation 17,
It is transformed as in Eq.
【００２２】[0022]
【数１８】 数１８において、Ｉoff ＝Ｖc ／Ｒとなるようにすれば
数１５となり、ベルトコンベアの重量成分Ｖc が除去さ
れ、被検査物の重量成分Ｖx のみがＡ／Ｄ変換される事
になる。(Equation 18) If Ioff = Vc / R in Eq. 18, Eq. 15 is obtained, the weight component Vc of the belt conveyor is removed, and only the weight component Vx of the inspection object is A / D converted.
【００２３】[0023]
【発明の効果】二重積分方式のＡ／Ｄ変換器において、
積分回路の入力側に接続したベルトコンベアの重量成分
をキャンセルするためのオフセットキャンセル電圧もし
くは定電流回路により、入力電圧の積分と同時間に逆極
性の電流により放電する事で、重量検出器からの入力電
圧のうち、ベルトコンベアの重量成分を除去でき、その
結果、Ａ／Ｄ変換時間の短縮とカウンタ回路のビット数
の削減による回路の縮小でコストダウンが可能になる。In the A / D converter of the double integration type,
The offset cancel voltage or constant current circuit for canceling the weight component of the belt conveyor connected to the input side of the integrator circuit discharges the current of opposite polarity at the same time as the integration of the input voltage. The weight component of the belt conveyor in the input voltage can be removed, and as a result, the cost can be reduced by shortening the A / D conversion time and the circuit by reducing the number of bits of the counter circuit.
【図１】本発明の第一の実施の形態を示す構成図FIG. 1 is a configuration diagram showing a first embodiment of the present invention.
【図２】従来のＡ／Ｄ変換器の一例を示すブロック図FIG. 2 is a block diagram showing an example of a conventional A / D converter.
【図３】従来のＡ／Ｄ変換器の積分回路の動作波形FIG. 3 is an operation waveform of an integrating circuit of a conventional A / D converter
【図４】重量検査装置の構成図FIG. 4 is a block diagram of a weight inspection device.
【図５】本発明のＡ／Ｄ変換器の積分回路の動作波形FIG. 5 is an operation waveform of the integrating circuit of the A / D converter of the present invention.
【図６】本発明の第二の実施の形態を示す構成図FIG. 6 is a configuration diagram showing a second embodiment of the present invention.
１９ カウンタ回路 ２０ クロックパルス発生回路 ２１ 重量検出器 ４１ カウンタ回路 ４２ クロックパルス発生回路 ４３ 定電流回路 19 counter circuit 20 clock pulse generation circuit 21 weight detector 41 counter circuit 42 clock pulse generation circuit 43 constant current circuit
Claims (2)
とは逆極性の基準電圧を積分する積分回路と、該積分回
路が前記基準電圧の積分を開始してからその出力電圧が
所定のレベルに達するまでのクロックパルス数を求める
カウンタ回路と、前記クロックパルスを発生するクロッ
クパルス発生回路とを備え、入力電圧を一定時間積分し
た後、基準電圧の積分を開始してから積分回路の出力電
圧が所定のレベルに達するまでの間クロックパルス数を
計数する事により、入力電圧値をデジタル値に変換する
形式のＡ／Ｄ変換器において、 上記積分回路に、入力電圧とは逆極性のベルトコンベア
の重量成分をキャンセルするためのオフセットキャンセ
ル電圧を、入力電圧の積分と同時間入力する回路を具備
する事により、前記重量検出器からの入力電圧による充
電電流のうち、ベルトコンベアによるオフセット成分を
除去するようにした事を特徴とする重量検査装置用Ａ／
Ｄ変換器。1. An integrating circuit for integrating an input voltage from a weight detector and a reference voltage having a polarity opposite to that of the input voltage, and an output voltage of the integrating circuit after the integrating circuit starts integrating the reference voltage to a predetermined value. A counter circuit for obtaining the number of clock pulses until reaching the level and a clock pulse generation circuit for generating the clock pulse are provided, and after integrating the input voltage for a certain period of time, the integration of the reference voltage is started and then the output of the integrating circuit. In an A / D converter of the type in which the input voltage value is converted into a digital value by counting the number of clock pulses until the voltage reaches a predetermined level, the integration circuit is provided with a belt having a polarity opposite to that of the input voltage. By inputting the offset cancel voltage for canceling the weight component of the conveyor at the same time as the integration of the input voltage, the input from the weight detector Of the charge current by pressure, for weight inspection apparatus is characterized in that so as to remove the offset component due to belt conveyor A /
D converter.
とは逆極性の基準電圧を積分する積分回路と、該積分回
路が前記基準電圧の積分を開始してからその出力電圧が
所定のレベルに達するまでのクロックパルス数を求める
カウンタ回路と、前記クロックパルスを発生するクロッ
クパルス発生回路とを備え、入力電圧を一定時間積分し
た後、基準電圧の積分を開始してから積分回路の出力電
圧が所定のレベルに達するまでの間クロックパルス数を
計数する事により、入力電圧値をデジタル値に変換する
形式のＡ／Ｄ変換器において、 前記積分回路の入力部に定電流回路を具備し、前記重量
検出器からの入力電圧による充電電流のうち、ベルトコ
ンベアによるオフセット分を、入力電圧の積分と同時間
定電流回路により除去するようにした事を特徴とするＡ
／Ｄ変換器。2. An integrating circuit for integrating an input voltage from the weight detector and a reference voltage having a polarity opposite to that of the input voltage, and an output voltage of the integrating circuit after the integrating circuit starts integrating the reference voltage. A counter circuit for obtaining the number of clock pulses until reaching the level and a clock pulse generation circuit for generating the clock pulse are provided, and after integrating the input voltage for a certain period of time, the integration of the reference voltage is started and then the output of the integrating circuit. An A / D converter of the type in which an input voltage value is converted into a digital value by counting the number of clock pulses until the voltage reaches a predetermined level, wherein a constant current circuit is provided in the input part of the integration circuit. Of the charging current due to the input voltage from the weight detector, the offset due to the belt conveyor is removed by the constant current circuit at the same time as the integration of the input voltage. A to symptoms
/ D converter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8108594A JPH09275343A (en) | 1996-04-05 | 1996-04-05 | A/d converter for weight inspection device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8108594A JPH09275343A (en) | 1996-04-05 | 1996-04-05 | A/d converter for weight inspection device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09275343A true JPH09275343A (en) | 1997-10-21 |
Family
ID=14488772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8108594A Pending JPH09275343A (en) | 1996-04-05 | 1996-04-05 | A/d converter for weight inspection device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09275343A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7132844B2 (en) | 2002-11-21 | 2006-11-07 | Advantest Corporation | Testing device and testing method for testing an electronic device |
| CN106535754A (en) * | 2014-07-28 | 2017-03-22 | 夏普株式会社 | Sensor, sensor apparatus, and electronic device |
| CN109060083A (en) * | 2018-08-23 | 2018-12-21 | 南京林业大学 | A kind of double measuring belt scales |
-
1996
- 1996-04-05 JP JP8108594A patent/JPH09275343A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7132844B2 (en) | 2002-11-21 | 2006-11-07 | Advantest Corporation | Testing device and testing method for testing an electronic device |
| CN106535754A (en) * | 2014-07-28 | 2017-03-22 | 夏普株式会社 | Sensor, sensor apparatus, and electronic device |
| CN106535754B (en) * | 2014-07-28 | 2019-10-29 | 夏普株式会社 | Sensor, sensor device and electronic equipment |
| CN109060083A (en) * | 2018-08-23 | 2018-12-21 | 南京林业大学 | A kind of double measuring belt scales |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2793910B2 (en) | Analog / digital converter with noise reduction effect | |
| US5998971A (en) | Apparatus and method for coulometric metering of battery state of charge | |
| EP0360605B1 (en) | Apparatus for measuring capacitance | |
| US4357600A (en) | Multislope converter and conversion technique | |
| US7830294B2 (en) | Measurement amplification device and method | |
| US6275047B1 (en) | Capacitance measurement | |
| US4816745A (en) | Method and arrangement for measuring the resistance ratio in a resistance half-bridge | |
| WO1997017829B1 (en) | Variable voltage component tester | |
| JPS5821921A (en) | Analog-to-digital converter | |
| JPH03266398A (en) | Ion balance control device of static electricity eliminator | |
| JP3580817B2 (en) | Measuring amplifier | |
| SK135797A3 (en) | Method and circuit for measuring resistance | |
| JPH09275343A (en) | A/d converter for weight inspection device | |
| JP2010054229A (en) | Capacitance measuring apparatus | |
| JP2010025667A (en) | Parallel resistance measuring method and device therefor | |
| JPH09269259A (en) | Analog-to-digital converter for weight inspecting device | |
| US6717393B2 (en) | System for difference calculation using a quad slope converter | |
| JPH05180944A (en) | Radiation measuring instrument | |
| JP2882976B2 (en) | Digital detection type measuring device | |
| JPH09280927A (en) | A/d-converter for weight inspecting apparatus | |
| JPH09280928A (en) | A/d-converter for weight inspecting apparatus | |
| JP3589507B2 (en) | Electromagnetic flow meter | |
| SU982191A1 (en) | Integrating analogue-digital converter | |
| JPH0583135A (en) | Double integral type a/d converter | |
| JPH03273180A (en) | Detector for battery capacity |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20071122 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20081122 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20081122 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20101122 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20111122 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20111122 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20131122 |
|
| EXPY | Cancellation because of completion of term |