JPH09275160A - Ｍｍｉｃパッケージ - Google Patents

Ｍｍｉｃパッケージ

Info

Publication number
JPH09275160A
JPH09275160A JP8081764A JP8176496A JPH09275160A JP H09275160 A JPH09275160 A JP H09275160A JP 8081764 A JP8081764 A JP 8081764A JP 8176496 A JP8176496 A JP 8176496A JP H09275160 A JPH09275160 A JP H09275160A
Authority
JP
Japan
Prior art keywords
integrated circuit
frequency integrated
metal substrate
circuit
high frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8081764A
Other languages
English (en)
Other versions
JP3640463B2 (ja
Inventor
Hiroshi Uematsu
博 植松
Hiroshi Kudo
工藤　　浩
Masanobu Urabe
正信 浦辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP08176496A priority Critical patent/JP3640463B2/ja
Priority to DE69729344T priority patent/DE69729344T8/de
Priority to EP97104802A priority patent/EP0800093B1/en
Priority to US08/823,749 priority patent/US6130640A/en
Publication of JPH09275160A publication Critical patent/JPH09275160A/ja
Application granted granted Critical
Publication of JP3640463B2 publication Critical patent/JP3640463B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Waveguide Connection Structure (AREA)

Abstract

(57)【要約】 【課題】 信頼性が高く、安定した回路性能が得られる
とともに、限られたスペースに高密度実装が可能なＭＭ
ＩＣパッケージを提供する。 【解決手段】 金属製基板２の一方の基板面（例えば、
表面）上に高周波集積回路４、誘電体基板６を配置する
とともに、金属製基板２の他方の基板面（例えば、裏
面）上に低周波集積回路４、直流バイアス回路５を配置
し、モールド樹脂、セラミックまたは金属等のケース１
２で封止したＭＭＩＣパッケージ１。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明はＭＭＩＣ（Monoli
thic Microwave Integrated Circuit）を搭載したＭＭ
ＩＣパッケージに関し、特に高周波用チップと低周波用
チップを小さなスペースに配置して高密度実装が可能な
ＭＭＩＣパッケージに関する。
【０００２】
【従来の技術】従来のＭＭＩＣ用パッケージは、特開平
４−１２９４０２号公報に開示されているように、金属
製基板の一方の基板上に高周波集積回路（ＭＭＩＣ）お
よび導電パターンが形成された多層基板を配置し、パッ
ケージの上蓋の内側に高周波集積回路と対向する低周波
回路基板を設け、高周波集積回路と低周波回路基板との
電気的な接続を導電パターンが形成された多層基板およ
び導電線路が形成されたフレームを介して行っている。
【０００３】また、金属製基板上に配置された高周波集
積回路は、低周波回路基板が設けられたパッケージの上
蓋とフレームにより封止されている。
【０００４】このように、特開平４−１２９４０２号公
報に開示された従来のＭＭＩＣ用パッケージは、金属製
基板上に配置された高周波集積回路を、低周波回路基板
が設けられたパッケージの上蓋とフレームで封止する構
造のため、小さなパッケージ内容積でも高密度実装が可
能となる。
【０００５】
【発明が解決しようとする課題】従来のＭＭＩＣ用パッ
ケージは、金属製基板上に配置された高周波集積回路と
パッケージの上蓋に設けられた低周波回路基板の電気的
な接続が、フレームを介して行われるため、導体相互間
接続のための位置合せが難しく電気的な接続の信頼性に
課題がある。
【０００６】特に、パッケージに小型化が要求される場
合には、導体接続部の寸法が微細となって物理的に接続
が困難となり、高周波集積回路と低周波回路基板の電気
的接続の信頼性が著しく低下する場合がある。
【０００７】また、高周波集積回路と低周波回路基板を
含む全体の機能チェックは、外部端子（リード端子）を
取り付けた後、モールディングを行ってＭＭＩＣパッケ
ージが完成するまでできないため、高周波集積回路と低
周波回路基板との導通不良がある場合には、ＩＣリー
ド、パッケージが無駄となるとともに、ＩＣパッケージ
ングに要する作業および費用が無駄となってＩＣ製造の
コストアップを招く課題がある。
【０００８】最近、衝突防止ならびに運転支援を目的と
した車載用レーダモジュールに採用される高周波集積回
路は、周波数がＧＨｚ（ギガヘルツ）帯域のものが採用
されてきており、実装スペースの小型化および高密度モ
ジュール化の要求に対応するために低周波集積回路との
混成ＩＣ化の要望がある。
【０００９】一方、ＧＨｚ（ギガヘルツ）帯域の高周波
集積回路と、低周波集積回路の混成ＩＣ化に際しては、
相互の干渉の影響がないよう高周波集積回路と低周波集
積回路（例えば、ＭＨｚ帯域）の配置を適切に設定する
必要がある。
【００１０】この発明はこのような課題を解決するため
なされたもので、第１の目的は高周波集積回路（ＭＭＩ
Ｃ）と、低周波集積回路およびバイアス回路を金属製基
板の表裏面上に分離して配置し、高密度実装を図るとと
もに、高周波集積回路（ＭＭＩＣ）と、低周波集積回路
およびバイアス回路相互間の干渉を防止することができ
るＭＭＩＣパッケージを提供することにある。
【００１１】また、この発明の第２の目的は、高周波集
積回路（ＭＭＩＣ）と、低周波集積回路およびバイアス
回路との信頼性の高い電気的接続を実現することができ
るＭＭＩＣパッケージを提供することにある。
【００１２】
【課題を解決するための手段】前記課題を解決するため
この発明に係るＭＭＩＣパッケージは、金属製基板の一
方の基板面上に高周波集積回路を配置するとともに、金
属製基板の他方の基板面上に低周波集積回路、または直
流バイアス回路を配置することを特徴とする。
【００１３】この発明に係るＭＭＩＣパッケージは、金
属製基板の一方の基板面（例えば、基板表面）上に高周
波集積回路を配置し、金属製基板の他方の基板面（例え
ば、基板裏面）上に低周波集積回路、または直流バイア
ス回路を配置するので、限られたスペースに多くのＩＣ
チップを実装してパッケージ化することができる。
【００１４】また、高周波集積回路と、低周波集積回路
および直流バイアス回路とを金属製基板で分離するの
で、高周波集積回路、低周波集積回路および直流バイア
ス回路相互間の干渉を防止することができる。
【００１５】また、この発明に係るＭＭＩＣパッケージ
は、高周波集積回路と、低周波集積回路および直流バイ
アス回路を、金属製基板の一方の基板面上から他方の基
板面上に貫通させた導電材料で電気的に接続したことを
特徴とする。
【００１６】この発明に係るＭＭＩＣパッケージは、半
導体製造プロセスの微細加工技術を用いて金属製基板の
表裏面を貫通させ、金属製基板の表裏面に配置された高
周波集積回路と、低周波集積回路および直流バイアス回
路とを導電材料で電気的に接続するので、高周波集積回
路と、低周波集積回路および直流バイアス回路相互間の
電気的な接続を確実に行うことができる。
【００１７】さらに、この発明に係るＭＭＩＣパッケー
ジは、高周波集積回路を配置した金属製基板と同一平面
上に誘電体基板を配置し、高周波集積回路の入力端子お
よび出力端子を設けたことを特徴とする。
【００１８】この発明に係るＭＭＩＣパッケージは、高
周波集積回路を配置した金属製基板と同一平面上に誘電
体基板を配置し、高周波集積回路の入力端子および出力
端子を設けたので、パッケージの水平面方向に高周波集
積回路の端子のみを取り出すことができる。
【００１９】
【発明の実施の形態】以下、この発明の実施の形態を添
付図面に基づいて説明する。図１はこの発明に係るＭＭ
ＩＣパッケージの配置部品平面図、図２はこの発明に係
るＭＭＩＣパッケージのＸ−Ｘ断面図である。
【００２０】図１および図２において、ＭＭＩＣパッケ
ージ１は、金属製基板２の一方の基板面（例えば、表
面）上に高周波集積回路４、誘電体基板６を配置すると
ともに、金属製基板２の他方の基板面（例えば、裏面）
上に低周波集積回路４、直流バイアス回路５を配置し、
モールド樹脂、セラミックまたは金属等のケース１２で
封止して混成集積回路を形成する。
【００２１】周波数ＧＨｚ帯域の高周波集積回路３を金
属製基板２の表面に配置し、周波数ＭＨｚ帯域の低周波
集積回路４および高周波集積回路３に電源や直流バイア
スを供給する直流バイアス回路５を金属製基板２の裏面
に配置することにより、限られたスペースに多くのＩＣ
チップを実装してパッケージ化することができる。
【００２２】また、高周波集積回路３と、低周波集積回
路４および直流バイアス回路５とを金属製基板２で分離
するので、高周波集積回路３、低周波集積回路４および
直流バイアス回路５の周波数帯域が異なることに伴う相
互間の干渉を防止することができる。
【００２３】なお、高周波集積回路３、低周波集積回路
４および直流バイアス回路の接地端子を金属製基板２に
接続することにより、高周波集積回路３、低周波集積回
路４および直流バイアス回路５の相互間の干渉のより一
層の改善が期待できる。
【００２４】コバール等で形成した金属製基板２は、基
板表面に凹部２Ａ、２Ｂを設けて高周波集積回路３、誘
電体基板６を配置する。
【００２５】また、金属製基板２の表面には、絶縁層の
上にボンディング・パッド８Ｄ、８Ｇ、８Ｈを蒸着等に
より形成し、高周波集積回路３に形成したボンディング
・パッド８Ａ、８Ｂ、８Ｃに極細の金線等のワイヤｗ
１、ｗ２、ｗ３でワイヤボンディングを行う。
【００２６】金属製基板２の表面に設けたボンディング
・パッド８Ｇ、８Ｈには、半導体製造プロセスの微細加
工技術を用いて基板表面から基板裏面まで貫通した貫通
部７を設け、高周波集積回路３と低周波集積回路４、お
よび高周波集積回路３と直流バイアス回路５のみを電気
的に接続する導通路（スルーホール）を蒸着等により形
成する。
【００２７】誘電体基板６は、例えば高純度のアルミナ
セラミックで形成し、基板表面が金属製基板２の表面と
同一平面となるよう配置する。また、誘電体基板６の基
板表面には、ボンディング・パッド８Ｅ、端子８Ｆ、お
よび導体パターン９を蒸着等により形成し、ボンディン
グ・パッド８Ｅとボンディング・パッド８Ｄを金線等の
ワイヤｗ４で接続し、端子８ＦにＩＣリード（外部取り
出し線）１１を取り付けて高周波集積回路３の入力信号
を外部から供給したり、または出力信号を外部に取り出
すよう構成する。
【００２８】このように、高周波集積回路３を配置した
金属製基板２と同一平面上に誘電体基板６を配置し、高
周波集積回路３の入力端子および出力端子を設けたの
で、パッケージの水平面方向に高周波集積回路３の端子
のみを取り出すことができる。
【００２９】なお、図示しないが、金属製基板２の裏面
にもボンディング・パッド８Ｇ、８Ｈに対向するボンデ
ィング・パッドを設け、貫通部７を介してボンディング
・パッド８Ｇ、８Ｈと電気的に接続する。また、低周波
集積回路４および直流バイアス回路５にもボンディング
・パッドを設け、それぞれボンディング・パッド８Ｇ、
８Ｈに対向するボンディング・パッドとの間をワイヤで
電気的に接続する。
【００３０】このように、半導体製造プロセスの微細加
工技術を用いて金属製基板の表裏面を貫通させ、金属製
基板の表裏面に配置された高周波集積回路と、低周波集
積回路および直流バイアス回路とを導電材料で電気的に
接続するので、高周波集積回路と、低周波集積回路およ
び直流バイアス回路相互間の電気的な接続を確実に行う
ことができる。
【００３１】図３に貫通部の断面拡大図を示す。図３に
おいて、貫通部７は、金属製基板２の表面から裏面に貫
通する穴を開け、ボンディング・パッド８Ｇ、８Ｈを形
成する領域よりも広い領域、および貫通する穴の周囲に
絶縁層１３を蒸着等により形成する。
【００３２】続いて、絶縁層１３の表面に導電性材料で
ボンディング・パッド８Ｇ、８Ｈおよびスルーホール１
４を蒸着等で形成することにより、金属製基板２の表面
に形成したボンディング・パッド８Ｇ、８Ｈと、金属製
基板２の裏面に形成したボンディング・パッドを最短距
離で電気的に接続する。
【００３３】図４に貫通部の平面図を示す。図４におい
て、貫通部７は、ボンディング・パッド８Ｇ、８Ｈの下
層に絶縁部１３を形成し、金属製基板２の表面から裏面
に貫通する穴の同心円上に絶縁層１３およびスルーホー
ル１４を蒸着等で形成する。
【００３４】なお、本実施の形態では、金属製基板２の
表裏の電気的な接続を一箇所につき１個のスルーホール
１４で対応したが、スルーホールの信頼性を考慮して複
数のスルーホールを複数設けることもできる。また、本
実施の形態では、金属製基板２の表裏の電気的な接続を
スルーホール１４で行ったが、スルーホール１４に代え
て導電性材料を用いてもよい。
【００３５】
【発明の効果】以上説明したように、この発明に係るＭ
ＭＩＣパッケージは、金属製基板の一方の基板面（例え
ば、基板表面）上に高周波集積回路を配置し、金属製基
板の他方の基板面（例えば、基板裏面）上に低周波集積
回路、または直流バイアス回路を配置し、限られたスペ
ースに多くのＩＣチップや回路を実装してパッケージ化
することができるので、高密度実装を実現することがで
きる。
【００３６】また、高周波集積回路と、低周波集積回路
または直流バイアス回路とを金属製基板で分離し、高周
波集積回路、低周波集積回路および直流バイアス回路相
互間の干渉を防止することができるので、全体回路の性
能向上を図ることができる。
【００３７】さらに、この発明に係るＭＭＩＣパッケー
ジは、半導体製造プロセスの微細加工技術を用いて金属
製基板の表裏面を貫通させ、金属製基板の表面に配置さ
れた高周波集積回路と、金属製基板の裏面に配置された
低周波集積回路および直流バイアス回路とを導電材料で
電気的に接続し、高周波集積回路と、低周波集積回路お
よび直流バイアス回路相互間の電気的な接続を確実に行
うことができるので、信頼性を向上させることができ
る。
【００３８】また、この発明に係るＭＭＩＣパッケージ
は、高周波集積回路を配置した金属製基板と同一平面上
に誘電体基板を配置し、高周波集積回路の入力端子およ
び出力端子を設け、パッケージの水平面方向に高周波集
積回路の端子のみを取り出すことができるので、高周波
集積回路を多数配置してより高密度実装を実現すること
ができる。
【００３９】よって、信頼性が高く、安定した回路性能
が得られるとともに、限られたスペースに高密度実装が
可能なＭＭＩＣパッケージを提供することができる。
【図面の簡単な説明】
【図１】この発明に係るＭＭＩＣパッケージの配置部品
平面図
【図２】この発明に係るＭＭＩＣパッケージのＸ−Ｘ断
面図
【図３】貫通部の断面拡大図
【図４】貫通部の平面図
【符号の説明】
１…ＭＭＩＣパッケージ、２…金属製基板、３…高周波
集積回路、４…低周波集積回路、５…直流バイアス回
路、６…誘電体基板、７…貫通部、８Ａ〜８Ｅ，８Ｇ，
８Ｈ…ボンディング・パッド、８Ｆ…端子、９…導体パ
ターン、１１…ＩＣリード、１２…ケース、１３…絶縁
層、１４…スルーホール。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 金属製基板と、この金属製基板上に高周
    波集積回路を配置して封止したＭＭＩＣパッケージにお
    いて、 前記金属製基板の一方の基板面上に高周波集積回路を配
    置するとともに、前記金属製基板の他方の基板面上に低
    周波集積回路、または直流バイアス回路を配置すること
    を特徴とするＭＭＩＣパッケージ。
  2. 【請求項２】 前記高周波集積回路と、前記低周波集積
    回路および前記直流バイアス回路は、前記金属製基板の
    一方の基板面上から他方の基板面上に貫通させた導電材
    料で電気的に接続したことを特徴とする請求項１記載の
    ＭＭＩＣパッケージ。
  3. 【請求項３】 前記高周波集積回路を配置した前記金属
    製基板と同一平面上に誘電体基板を配置し、前記高周波
    集積回路の入力端子および出力端子を設けたことを特徴
    とする請求項１記載のＭＭＩＣパッケージ。
JP08176496A 1996-04-03 1996-04-03 Ｍｍｉｃパッケージ Expired - Fee Related JP3640463B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP08176496A JP3640463B2 (ja) 1996-04-03 1996-04-03 Ｍｍｉｃパッケージ
DE69729344T DE69729344T8 (de) 1996-04-03 1997-03-20 Radarmodul und MMIC-Anordnung dafür
EP97104802A EP0800093B1 (en) 1996-04-03 1997-03-20 Radar module and MMIC package for use in such radar module
US08/823,749 US6130640A (en) 1996-04-03 1997-03-25 Radar module and MMIC package for use in such radar module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08176496A JP3640463B2 (ja) 1996-04-03 1996-04-03 Ｍｍｉｃパッケージ

Publications (2)

Publication Number Publication Date
JPH09275160A true JPH09275160A (ja) 1997-10-21
JP3640463B2 JP3640463B2 (ja) 2005-04-20

Family

ID=13755533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08176496A Expired - Fee Related JP3640463B2 (ja) 1996-04-03 1996-04-03 Ｍｍｉｃパッケージ

Country Status (1)

Country Link
JP (1) JP3640463B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2810495A1 (fr) * 2000-06-20 2001-12-21 Murata Manufacturing Co Module haute frequence

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2810495A1 (fr) * 2000-06-20 2001-12-21 Murata Manufacturing Co Module haute frequence
US7245884B2 (en) 2000-06-20 2007-07-17 Murata Manufacturing Co., Ltd. RF module

Also Published As

Publication number Publication date
JP3640463B2 (ja) 2005-04-20

Similar Documents

Publication Publication Date Title
US7176506B2 (en) High frequency chip packages with connecting elements
US6593647B2 (en) Semiconductor device
US6472293B2 (en) Method for manufacturing an interconnect structure for stacked semiconductor device
US20070096160A1 (en) High frequency chip packages with connecting elements
US6130478A (en) Polymer stud grid array for microwave circuit arrangements
JPH08111497A (ja) 樹脂封止型半導体装置
US5426319A (en) High-frequency semiconductor device including microstrip transmission line
WO2004080134A2 (en) High frequency chip packages with connecting elements
US6340839B1 (en) Hybrid integrated circuit
JPH1074795A (ja) 半導体装置およびその製造方法
JP2002100698A (ja) 半導体装置用パッケージおよび半導体装置
US5093282A (en) Method of making a semiconductor device having lead pins and a metal shell
US6046501A (en) RF-driven semiconductor device
JP3512331B2 (ja) 半導体装置のプラスチックパッケージ
JP4190111B2 (ja) 高周波モジュール
KR100326834B1 (ko) 와이어본딩반도체장치및반도체패키지
KR100270954B1 (ko) 갈륨 아세나이드 집적회로 용 와이어본딩되지 않은 입/출력 인터페이스
US20020063331A1 (en) Film carrier semiconductor device
JP3640463B2 (ja) Ｍｍｉｃパッケージ
JPH1168029A (ja) 半導体装置
US6509633B1 (en) IC package capable of accommodating discrete devices
JP2001148457A (ja) 高周波用半導体装置
US7339269B2 (en) High frequency IC package, high frequency unit using high frequency IC package, and manufacturing method thereof
JP2836602B2 (ja) モールド型半導体装置
JP2003243439A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080128

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100128

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100128

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110128

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees