JPH09275160A - Mmicパッケージ - Google Patents
MmicパッケージInfo
- Publication number
- JPH09275160A JPH09275160A JP8081764A JP8176496A JPH09275160A JP H09275160 A JPH09275160 A JP H09275160A JP 8081764 A JP8081764 A JP 8081764A JP 8176496 A JP8176496 A JP 8176496A JP H09275160 A JPH09275160 A JP H09275160A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- frequency integrated
- metal substrate
- circuit
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Waveguide Connection Structure (AREA)
Abstract
とともに、限られたスペースに高密度実装が可能なMM
ICパッケージを提供する。 【解決手段】 金属製基板2の一方の基板面(例えば、
表面)上に高周波集積回路4、誘電体基板6を配置する
とともに、金属製基板2の他方の基板面(例えば、裏
面)上に低周波集積回路4、直流バイアス回路5を配置
し、モールド樹脂、セラミックまたは金属等のケース1
2で封止したMMICパッケージ1。
Description
thic Microwave Integrated Circuit)を搭載したMM
ICパッケージに関し、特に高周波用チップと低周波用
チップを小さなスペースに配置して高密度実装が可能な
MMICパッケージに関する。
4−129402号公報に開示されているように、金属
製基板の一方の基板上に高周波集積回路(MMIC)お
よび導電パターンが形成された多層基板を配置し、パッ
ケージの上蓋の内側に高周波集積回路と対向する低周波
回路基板を設け、高周波集積回路と低周波回路基板との
電気的な接続を導電パターンが形成された多層基板およ
び導電線路が形成されたフレームを介して行っている。
積回路は、低周波回路基板が設けられたパッケージの上
蓋とフレームにより封止されている。
報に開示された従来のMMIC用パッケージは、金属製
基板上に配置された高周波集積回路を、低周波回路基板
が設けられたパッケージの上蓋とフレームで封止する構
造のため、小さなパッケージ内容積でも高密度実装が可
能となる。
ケージは、金属製基板上に配置された高周波集積回路と
パッケージの上蓋に設けられた低周波回路基板の電気的
な接続が、フレームを介して行われるため、導体相互間
接続のための位置合せが難しく電気的な接続の信頼性に
課題がある。
合には、導体接続部の寸法が微細となって物理的に接続
が困難となり、高周波集積回路と低周波回路基板の電気
的接続の信頼性が著しく低下する場合がある。
含む全体の機能チェックは、外部端子(リード端子)を
取り付けた後、モールディングを行ってMMICパッケ
ージが完成するまでできないため、高周波集積回路と低
周波回路基板との導通不良がある場合には、ICリー
ド、パッケージが無駄となるとともに、ICパッケージ
ングに要する作業および費用が無駄となってIC製造の
コストアップを招く課題がある。
した車載用レーダモジュールに採用される高周波集積回
路は、周波数がGHz(ギガヘルツ)帯域のものが採用
されてきており、実装スペースの小型化および高密度モ
ジュール化の要求に対応するために低周波集積回路との
混成IC化の要望がある。
集積回路と、低周波集積回路の混成IC化に際しては、
相互の干渉の影響がないよう高周波集積回路と低周波集
積回路(例えば、MHz帯域)の配置を適切に設定する
必要がある。
なされたもので、第1の目的は高周波集積回路(MMI
C)と、低周波集積回路およびバイアス回路を金属製基
板の表裏面上に分離して配置し、高密度実装を図るとと
もに、高周波集積回路(MMIC)と、低周波集積回路
およびバイアス回路相互間の干渉を防止することができ
るMMICパッケージを提供することにある。
積回路(MMIC)と、低周波集積回路およびバイアス
回路との信頼性の高い電気的接続を実現することができ
るMMICパッケージを提供することにある。
この発明に係るMMICパッケージは、金属製基板の一
方の基板面上に高周波集積回路を配置するとともに、金
属製基板の他方の基板面上に低周波集積回路、または直
流バイアス回路を配置することを特徴とする。
属製基板の一方の基板面(例えば、基板表面)上に高周
波集積回路を配置し、金属製基板の他方の基板面(例え
ば、基板裏面)上に低周波集積回路、または直流バイア
ス回路を配置するので、限られたスペースに多くのIC
チップを実装してパッケージ化することができる。
および直流バイアス回路とを金属製基板で分離するの
で、高周波集積回路、低周波集積回路および直流バイア
ス回路相互間の干渉を防止することができる。
は、高周波集積回路と、低周波集積回路および直流バイ
アス回路を、金属製基板の一方の基板面上から他方の基
板面上に貫通させた導電材料で電気的に接続したことを
特徴とする。
導体製造プロセスの微細加工技術を用いて金属製基板の
表裏面を貫通させ、金属製基板の表裏面に配置された高
周波集積回路と、低周波集積回路および直流バイアス回
路とを導電材料で電気的に接続するので、高周波集積回
路と、低周波集積回路および直流バイアス回路相互間の
電気的な接続を確実に行うことができる。
ジは、高周波集積回路を配置した金属製基板と同一平面
上に誘電体基板を配置し、高周波集積回路の入力端子お
よび出力端子を設けたことを特徴とする。
周波集積回路を配置した金属製基板と同一平面上に誘電
体基板を配置し、高周波集積回路の入力端子および出力
端子を設けたので、パッケージの水平面方向に高周波集
積回路の端子のみを取り出すことができる。
付図面に基づいて説明する。図1はこの発明に係るMM
ICパッケージの配置部品平面図、図2はこの発明に係
るMMICパッケージのX−X断面図である。
ージ1は、金属製基板2の一方の基板面(例えば、表
面)上に高周波集積回路4、誘電体基板6を配置すると
ともに、金属製基板2の他方の基板面(例えば、裏面)
上に低周波集積回路4、直流バイアス回路5を配置し、
モールド樹脂、セラミックまたは金属等のケース12で
封止して混成集積回路を形成する。
属製基板2の表面に配置し、周波数MHz帯域の低周波
集積回路4および高周波集積回路3に電源や直流バイア
スを供給する直流バイアス回路5を金属製基板2の裏面
に配置することにより、限られたスペースに多くのIC
チップを実装してパッケージ化することができる。
路4および直流バイアス回路5とを金属製基板2で分離
するので、高周波集積回路3、低周波集積回路4および
直流バイアス回路5の周波数帯域が異なることに伴う相
互間の干渉を防止することができる。
4および直流バイアス回路の接地端子を金属製基板2に
接続することにより、高周波集積回路3、低周波集積回
路4および直流バイアス回路5の相互間の干渉のより一
層の改善が期待できる。
板表面に凹部2A、2Bを設けて高周波集積回路3、誘
電体基板6を配置する。
上にボンディング・パッド8D、8G、8Hを蒸着等に
より形成し、高周波集積回路3に形成したボンディング
・パッド8A、8B、8Cに極細の金線等のワイヤw
1、w2、w3でワイヤボンディングを行う。
・パッド8G、8Hには、半導体製造プロセスの微細加
工技術を用いて基板表面から基板裏面まで貫通した貫通
部7を設け、高周波集積回路3と低周波集積回路4、お
よび高周波集積回路3と直流バイアス回路5のみを電気
的に接続する導通路(スルーホール)を蒸着等により形
成する。
セラミックで形成し、基板表面が金属製基板2の表面と
同一平面となるよう配置する。また、誘電体基板6の基
板表面には、ボンディング・パッド8E、端子8F、お
よび導体パターン9を蒸着等により形成し、ボンディン
グ・パッド8Eとボンディング・パッド8Dを金線等の
ワイヤw4で接続し、端子8FにICリード(外部取り
出し線)11を取り付けて高周波集積回路3の入力信号
を外部から供給したり、または出力信号を外部に取り出
すよう構成する。
金属製基板2と同一平面上に誘電体基板6を配置し、高
周波集積回路3の入力端子および出力端子を設けたの
で、パッケージの水平面方向に高周波集積回路3の端子
のみを取り出すことができる。
にもボンディング・パッド8G、8Hに対向するボンデ
ィング・パッドを設け、貫通部7を介してボンディング
・パッド8G、8Hと電気的に接続する。また、低周波
集積回路4および直流バイアス回路5にもボンディング
・パッドを設け、それぞれボンディング・パッド8G、
8Hに対向するボンディング・パッドとの間をワイヤで
電気的に接続する。
工技術を用いて金属製基板の表裏面を貫通させ、金属製
基板の表裏面に配置された高周波集積回路と、低周波集
積回路および直流バイアス回路とを導電材料で電気的に
接続するので、高周波集積回路と、低周波集積回路およ
び直流バイアス回路相互間の電気的な接続を確実に行う
ことができる。
おいて、貫通部7は、金属製基板2の表面から裏面に貫
通する穴を開け、ボンディング・パッド8G、8Hを形
成する領域よりも広い領域、および貫通する穴の周囲に
絶縁層13を蒸着等により形成する。
ボンディング・パッド8G、8Hおよびスルーホール1
4を蒸着等で形成することにより、金属製基板2の表面
に形成したボンディング・パッド8G、8Hと、金属製
基板2の裏面に形成したボンディング・パッドを最短距
離で電気的に接続する。
て、貫通部7は、ボンディング・パッド8G、8Hの下
層に絶縁部13を形成し、金属製基板2の表面から裏面
に貫通する穴の同心円上に絶縁層13およびスルーホー
ル14を蒸着等で形成する。
表裏の電気的な接続を一箇所につき1個のスルーホール
14で対応したが、スルーホールの信頼性を考慮して複
数のスルーホールを複数設けることもできる。また、本
実施の形態では、金属製基板2の表裏の電気的な接続を
スルーホール14で行ったが、スルーホール14に代え
て導電性材料を用いてもよい。
MICパッケージは、金属製基板の一方の基板面(例え
ば、基板表面)上に高周波集積回路を配置し、金属製基
板の他方の基板面(例えば、基板裏面)上に低周波集積
回路、または直流バイアス回路を配置し、限られたスペ
ースに多くのICチップや回路を実装してパッケージ化
することができるので、高密度実装を実現することがで
きる。
または直流バイアス回路とを金属製基板で分離し、高周
波集積回路、低周波集積回路および直流バイアス回路相
互間の干渉を防止することができるので、全体回路の性
能向上を図ることができる。
ジは、半導体製造プロセスの微細加工技術を用いて金属
製基板の表裏面を貫通させ、金属製基板の表面に配置さ
れた高周波集積回路と、金属製基板の裏面に配置された
低周波集積回路および直流バイアス回路とを導電材料で
電気的に接続し、高周波集積回路と、低周波集積回路お
よび直流バイアス回路相互間の電気的な接続を確実に行
うことができるので、信頼性を向上させることができ
る。
は、高周波集積回路を配置した金属製基板と同一平面上
に誘電体基板を配置し、高周波集積回路の入力端子およ
び出力端子を設け、パッケージの水平面方向に高周波集
積回路の端子のみを取り出すことができるので、高周波
集積回路を多数配置してより高密度実装を実現すること
ができる。
が得られるとともに、限られたスペースに高密度実装が
可能なMMICパッケージを提供することができる。
平面図
面図
集積回路、4…低周波集積回路、5…直流バイアス回
路、6…誘電体基板、7…貫通部、8A〜8E,8G,
8H…ボンディング・パッド、8F…端子、9…導体パ
ターン、11…ICリード、12…ケース、13…絶縁
層、14…スルーホール。
Claims (3)
- 【請求項1】 金属製基板と、この金属製基板上に高周
波集積回路を配置して封止したMMICパッケージにお
いて、 前記金属製基板の一方の基板面上に高周波集積回路を配
置するとともに、前記金属製基板の他方の基板面上に低
周波集積回路、または直流バイアス回路を配置すること
を特徴とするMMICパッケージ。 - 【請求項2】 前記高周波集積回路と、前記低周波集積
回路および前記直流バイアス回路は、前記金属製基板の
一方の基板面上から他方の基板面上に貫通させた導電材
料で電気的に接続したことを特徴とする請求項1記載の
MMICパッケージ。 - 【請求項3】 前記高周波集積回路を配置した前記金属
製基板と同一平面上に誘電体基板を配置し、前記高周波
集積回路の入力端子および出力端子を設けたことを特徴
とする請求項1記載のMMICパッケージ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08176496A JP3640463B2 (ja) | 1996-04-03 | 1996-04-03 | Mmicパッケージ |
DE69729344T DE69729344T8 (de) | 1996-04-03 | 1997-03-20 | Radarmodul und MMIC-Anordnung dafür |
EP97104802A EP0800093B1 (en) | 1996-04-03 | 1997-03-20 | Radar module and MMIC package for use in such radar module |
US08/823,749 US6130640A (en) | 1996-04-03 | 1997-03-25 | Radar module and MMIC package for use in such radar module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08176496A JP3640463B2 (ja) | 1996-04-03 | 1996-04-03 | Mmicパッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09275160A true JPH09275160A (ja) | 1997-10-21 |
JP3640463B2 JP3640463B2 (ja) | 2005-04-20 |
Family
ID=13755533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08176496A Expired - Fee Related JP3640463B2 (ja) | 1996-04-03 | 1996-04-03 | Mmicパッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3640463B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2810495A1 (fr) * | 2000-06-20 | 2001-12-21 | Murata Manufacturing Co | Module haute frequence |
-
1996
- 1996-04-03 JP JP08176496A patent/JP3640463B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2810495A1 (fr) * | 2000-06-20 | 2001-12-21 | Murata Manufacturing Co | Module haute frequence |
US7245884B2 (en) | 2000-06-20 | 2007-07-17 | Murata Manufacturing Co., Ltd. | RF module |
Also Published As
Publication number | Publication date |
---|---|
JP3640463B2 (ja) | 2005-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7176506B2 (en) | High frequency chip packages with connecting elements | |
US6593647B2 (en) | Semiconductor device | |
US6472293B2 (en) | Method for manufacturing an interconnect structure for stacked semiconductor device | |
US20070096160A1 (en) | High frequency chip packages with connecting elements | |
US6130478A (en) | Polymer stud grid array for microwave circuit arrangements | |
JPH08111497A (ja) | 樹脂封止型半導体装置 | |
US5426319A (en) | High-frequency semiconductor device including microstrip transmission line | |
WO2004080134A2 (en) | High frequency chip packages with connecting elements | |
US6340839B1 (en) | Hybrid integrated circuit | |
JPH1074795A (ja) | 半導体装置およびその製造方法 | |
JP2002100698A (ja) | 半導体装置用パッケージおよび半導体装置 | |
US5093282A (en) | Method of making a semiconductor device having lead pins and a metal shell | |
US6046501A (en) | RF-driven semiconductor device | |
JP3512331B2 (ja) | 半導体装置のプラスチックパッケージ | |
JP4190111B2 (ja) | 高周波モジュール | |
KR100326834B1 (ko) | 와이어본딩반도체장치및반도체패키지 | |
KR100270954B1 (ko) | 갈륨 아세나이드 집적회로 용 와이어본딩되지 않은 입/출력 인터페이스 | |
US20020063331A1 (en) | Film carrier semiconductor device | |
JP3640463B2 (ja) | Mmicパッケージ | |
JPH1168029A (ja) | 半導体装置 | |
US6509633B1 (en) | IC package capable of accommodating discrete devices | |
JP2001148457A (ja) | 高周波用半導体装置 | |
US7339269B2 (en) | High frequency IC package, high frequency unit using high frequency IC package, and manufacturing method thereof | |
JP2836602B2 (ja) | モールド型半導体装置 | |
JP2003243439A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040806 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050118 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080128 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |