JPH09275142A - 半導体の空隙を低温低圧で充填を行う処理方法 - Google Patents

半導体の空隙を低温低圧で充填を行う処理方法

Info

Publication number
JPH09275142A
JPH09275142A JP33113096A JP33113096A JPH09275142A JP H09275142 A JPH09275142 A JP H09275142A JP 33113096 A JP33113096 A JP 33113096A JP 33113096 A JP33113096 A JP 33113096A JP H09275142 A JPH09275142 A JP H09275142A
Authority
JP
Japan
Prior art keywords
filling
cavity
aluminum
temperature
cavities
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33113096A
Other languages
English (en)
Inventor
Girish A Dixit
エー．ディジィット ギリッシュ
Konecni Anthony
コネクニ アンソニー
Robert H Havemann
エイチ．ヘーブマン ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH09275142A publication Critical patent/JPH09275142A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 誘電率の小さな誘電体を用いることが許容さ
れる、比較的低い温度で集積回路のコンタクトおよび孔
の充填のための処理方法を提供する。 【解決手段】 約３００℃を越えない比較的低い温度
で、誘電率の小さな（すなわち、誘電率＜約３．０）重
合体を用いることが許容される温度範囲である約２０℃
〜２７５℃の好ましい温度で、空洞２８の充填が行われ
る。空洞充填を容易に行うために、これらの空洞はチタ
ン元素を有しないライナ４７を備えることが好ましく、
そして約１００℃〜３００℃の範囲の温度で、１気圧か
ら約５０ＭＰａの圧力で、好ましくは３０ＭＰａを越え
ない圧力で、強制充填の方法により、空洞の中に導入さ
れるＣＶＤ沈着アルミニウムでこれらの空洞が充填され
る。前記方式で充填された空洞は、従来の方式で充填さ
れた構造体よりも、３０％小さな電気抵抗値を示す。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造処理工
程に関する。さらに詳細にいえば、本発明は、半導体の
隣接する表面または隣接するレベルの間の空隙を充填す
るための処理工程に関する。
【０００２】
【発明が解決しようとする課題】半導体部品をさらに小
型化しようとすると、多くの障害が存在する。これらの
障害の中には、装置の正しい動作を保証するための金属
相互接続層の充填に関する問題点がある。金属相互接続
線路は、絶縁体層に形成された孔（ビア）を通して、集
積回路の下側導電体層に接触する。装置が確実に動作す
るように、相互接続体層を形成するための金属を用いて
孔を完全に充填することが好ましい。
【０００３】集積回路に金属相互接続線路を製造する際
に選定される金属として、そのコストと物理的性質と利
用のし易さとの理由により、現在、アルミニウムが用い
られている。この相互接続線路は、典型的には、スパッ
タリング処理工程により形成される。このスパッタリン
グ処理工程では、コンタクト孔の最適充填には達しない
充填の結果が得られている。問題点は、絶縁体層の上面
に、比較的大きなアルミニウム結晶粒子が累積すること
から生ずる。コンタクト孔の端部にこのような結晶粒子
が累積すると、孔を完全に充填するのに十分な量のアル
ミニウムが中に入る前に、孔をふさいでしまうことがあ
る。その結果、孔の中に空所ができ、そして孔の中に不
均一な構造体ができる。この問題点は、小さな寸法の集
積回路が製造されるとき、特に深刻である。現在の０．
５μｍ（ミクロン）の寸法の技術および将来の世代の微
細寸法の技術のような小さな寸法の装置に用いられる小
さなコンタクトは、大きな寸法の装置よりも必然的に大
きなアスペクト（縦横比）（すなわち、幅に対する高さ
の比）を有し、したがって、前記で説明された孔充填の
困難性が悪化する。例えば、過度に大きな空所は、設計
されたよりも大幅に大きな接触抵抗値を生ずるであろ
う。さらに、孔充填領域に隣接するアルミニウム層の薄
い領域において、エレクトロマイグレーションが起こる
であろう。このエレクトロマイグレーションは、回路を
最終的に開放にし、そしてこれは装置に故障を生じさせ
るであろう。
【０００４】下側の相互コンタクトレベルにおいて、最
適金属コンタクトを確実に得るために、多数の異なる方
式が試みられている。例えば、孔を通しての導電を改良
するために、アルミニウム相互接続層と共に、耐熱性金
属層が用いられる。さらに、孔の中での金属ステップカ
バレージを改善するために、孔の側壁を傾斜させること
が行われた。けれども、産業界において、さらに小型の
寸法の装置を製造するとき、傾斜した孔側壁を採用する
ことはあまり望ましくない。０．５μｍ以上の寸法で
も、孔充填の困難を完全には解決していない。従来の孔
充填の問題点は、少なくとも部分的には、アルミニウム
が孔充填のために処理される温度が比較的低いためであ
るとされている。典型的には、これらの温度は５００℃
以下である。この温度は、孔充填のためには大き過ぎる
寸法のアルミニウム結晶粒子が成長するのを助けている
と、製造業者は考えている。
【０００５】１９９２年４月２８日に発行されたチェン
（Ｃｈｅｎ）らの米国特許第５，１０８，９５１号は、
過度に大きな寸法のアルミニウム結晶粒子が供給される
ことから生ずる孔充填の前記問題点を提起している。こ
の特許では、アルミニウム沈着が始まる前に、集積回路
の温度を約４００℃の温度にまで加熱する。約５００℃
の温度にまでウエハを加熱する工程の期間中、アルミニ
ウムが孔の中に沈着される。ウエハの加熱工程の期間
中、アルミニウムが孔の中に約３０〜８０オングストロ
ーム／秒の速さで沈着する。この先行技術の装置は、前
述した先行技術の欠点と共通の欠点を多く有する。すな
わち、不完全な孔充填、特に、寸法の小さな孔に対する
充填が不完全になる欠点がある。さらに、孔充填は約５
００℃近くの温度で行われるが、この温度では集積回路
の中に、誘電体のような重合体部材を用いることができ
ない。それは、これらの重合体部材は、典型的には、こ
のように高い温度では分解するからである。
【０００６】先行技術の前記欠点を考えるならば、比較
的低い温度で信頼性の高い充填を行うことが可能な、コ
ンタクトおよび孔のための集積回路充填処理工程を得る
ことが好ましい。前記の比較的低い温度は約２５０℃〜
４５０℃であることが好ましい。このような低い温度で
コンタクトおよび孔を充填することができることによ
り、０．５μｍ以下の寸法の技術の開発のために重要で
ある種々の最適の誘電体部材の利用が可能になるであろ
う。
【０００７】
【課題を解決するための手段】先行技術の前記欠点の結
果として、約３００℃よりは高くない、そして約２０℃
〜２７５℃の間であることが好ましい、比較的低い温度
で動作することができる、集積回路コンタクトおよび孔
の充填に対する処理工程を得ることが要請される。この
ように低い温度範囲では誘電率（κ）の小さな重合体
（すなわち、κ＜約３．０）を使用することができるで
あろう。先行技術の孔充填処理工程では高い温度が必要
であるために、このような誘電体を用いることができな
かった。
【０００８】本発明により、コンタクトまたは孔のよう
な充填された空洞構造体と、前記の低温で空洞充填を行
うことができる空洞構造体充填の処理工程とが得られ
る。本発明の構造体および処理工程により、アルミニウ
ム、アルミニウム合金、銅、および銅合金を用いて空洞
充填を行うことができる。このような金属で充填される
べきコンタクトおよび孔は、空洞の中の充填金属の沈着
を増強するために、耐熱性金属および／または耐熱性金
属合金を、物理的蒸気沈着（ＰＶＤ）または化学的蒸気
沈着（ＣＶＤ）で、空洞充填部材の沈着の前にオプショ
ンで裏打ちすることができる。誘電率（κ）が約３．０
より小さい、好ましくはκが１．５〜２．５の範囲にあ
る、またはκがさらに小さい、種々の誘電体または誘電
体の組み合わせに、充填されるべき空洞を形成すること
ができる。
【０００９】本発明に従い、集積回路の誘電体に形成さ
れた、特に０．５μｍ以下の寸法の技術における誘電体
に形成された、コンタクト、孔およびトレンチの増強さ
れた充填が可能である、改良された充填処理工程が得ら
れる。本発明の１つの好ましい特徴に従い、空洞充填は
多重段階処理工程で実行される。その最初の段階は、約
０．１〜５０トル（１気圧＝７６０トル）の１気圧以下
の処理工程圧力で、好ましくは約１００℃〜３００℃の
温度範囲で、ＣＶＤまたはＰＶＤでライナまたは障壁層
を沈着することである。このライナは、１９９５年１２
月１２日受付けのＧ．デキシト（Ｇ．Ｄｉｘｉｔ）らの
名称「チタン元素を有しないライナおよび金属間接続の
ための製造処理工程（Ｅｌｅｍｅｎｔａｌ Ｔｉｔａｎ
ｉｕｍ−Ｆｒｅｅ Ｌｉｎｅｒ ａｎｄ Ｆａｂｒｉｃ
ａｔｉｏｎ Ｐｒｏｃｅｓｓ ｆｏｒ Ｉｎｔｅｒ−Ｍ
ｅｔａｌ ｃｏｎｎｅｃｔｉｏｎｓ）」の出願中特許に
開示されている形式のチタン元素Ｔｉを有しないライナ
である。
【００１０】ライナ／障壁層がいったん沈着されると、
アルミニウム元素すなわち純粋アルミニウムが、約１０
０℃〜３００℃の温度で、ジメチル・アルミニウム水素
化物（「ＤＭＡＨ」）またはトリ・イソブチル・アルミ
ニウム（「ＴＩＤＡ」）のような空洞充填前駆体雰囲気
の中で約０．１〜５０トルの処理工程圧力で、約５００
〜５，０００オングストロームの厚さにまで、ＣＶＤ沈
着を行うことができる。その後（オプションで）、Ａｌ
−Ｃｕ（約０〜２％）、Ａｌ−Ｓｉ（約１％）−Ｃｕ
（約０．５〜２％）、Ａｌ−Ｔａ（約０．０１〜０．５
％）、またはＡｌ−Ｔｉ（約０．０１〜０．５％）のＰ
ＶＤアルミニウム合金上側層を沈着することができる。
複合アルミニウム／アルミニウム合金積層体に、約２０
℃〜３００℃の範囲の温度で、約１気圧〜約３０ＭＰａ
の圧力が加えられ、それにより「強制充填」として空洞
が完全に充填される。このような処理工程は、先行技術
の処理工程と非常に違っている。先行技術の処理工程で
は、典型的には、１００〜３００ＭＰａの圧力で、典型
的には３００℃以上の温度で、そして典型的には４５０
℃〜５００℃以上の温度で、処理工程が行われる。この
ような温度は、誘電率が３．０以下の重合誘電体の分解
温度をはるかに越えている。本発明の処理工程は、種々
の金属および種々の金属合金に対して応用することがで
き、そしてそれぞれの空洞、隙間、ホール、またはトレ
ンチの中に充填されるべき部材の種々の物理的性質およ
び化学的性質に応じて、前記処理工程パラメータに対し
て調整が行われる。
【００１１】本発明に用いられる適切な金属および金属
合金は、それらに限定されるわけではないが、（１）Ａ
ｌ−Ｔｉ（０．１％）−Ｃｕ（０．５％）、（２）Ａｌ
−Ｃｕ（０．５％）、（３）Ａｌ−Ｃｕ（１％）、
（４）Ａｌ−Ｓｉ（１％）−Ｃｕ（０．５％）、（５）
アルミニウムの部材である。さらに、本発明の処理工程
は、（１）銅（Ｃｕ）、（２）銅と、マグネシウム（Ｍ
ｇ）、金（Ａｕ）および銀（Ａｇ）の中の１つまたは複
数個との合金、のような耐熱性金属または耐熱性合金を
用いるのが適切である。本発明の処理工程はまた、チタ
ン（Ｔｉ）、ＴｉＮ、ＴｉおよびＴｉＮの組み合わせ、
ＴｉＷ、およびタングステン（Ｗ）で作成されるような
種々の耐熱性クラッド（ｃｌａｄｄｉｎｇ）およびベイ
シア（ｂａｓｓｉｅｒ）に応用して用いるのに適切であ
る。
【００１２】重合絶縁体を備えた集積回路を処理すると
き、本発明の処理工程の管理は特に利点を有する。それ
は、このような絶縁体は、典型的には、約３５０℃また
はそれ以上の温度で分解するからである。このような重
合絶縁体は、それらに限定されるわけではないが、誘電
率が１．９でありしたがって相互コンタクトの寄生静電
容量が小さいという特性のために魅力的な部材であるポ
リテトラフロロエチレン（「
−５− ＰＴＦＥ」）化合物、パリレン、エーロゲル、およびキ
セロゲルの群から成る部材である。
【００１３】本発明の処理工程技術を応用することによ
りまた、種々の誘電体部材または誘電体部材の組み合わ
せの中に形成される孔および／またはトレンチの完全な
充填を確実に得ることができる。このように、ダマシー
ン（ｄａｍａｓｃｅｎｅ）の処理工程技術および２重ダ
マシーン（ｄａｍａｓｃｅｎｅ）の処理工程技術の群に
対して応用可能である。この場合、酸化物または他の誘
電体の中に溝がエッチングまたは別の方法で作成され、
そして次に、化学的蒸気沈着（「ＣＶＤ」）のような適
切な沈着処理工程により、金属（通常、タングステンま
たは銅）が充填される。その後、適用された金属が研磨
されて、誘電体の表面と同じ高さにされる。２重ダマシ
ーン処理工程では、誘電体の中にエッチングまたは他の
方法で形成された溝だけでなく、またさらにそれに対し
て孔がパターンに形成されそしてエッチングされて、上
のレベルの金属から、誘電体を通して、下のレベルの金
属にまで延長される。本発明に用いられると適切である
誘電体は、アライド・シグナル・コーポレーション（Ａ
ｌｌｉｅｄ Ｓｉｇｎａｌ Ｃｏｒｐ．）社により製造
されている１５００シリーズのような重合スピン・オン
・ガラス（「ＳＯＧ」）部材の群、ＲＴＦＥ、パリレ
ン、ポリイミド、水素シルセスキオキサン、エーロゲ
ル、およびフッ化エーロゲルおよびメチル化エーロゲル
のような表面変性されたエーロゲル、の群の誘電体であ
る。これらの部材はすべて、下記の出願中特許、（１）
１９９４年４月２８日受付けの名称「誘電率の小さな誘
電体を用いた自己整合孔（Ｓｅｌｆ−Ａｌｉｇｎｅｄ
Ｖｉａ Ｕｓｉｎｇ Ｌｏｗ Ｐｅｒｍｉｔｔｉｖｉｔ
ｙ Ｄｉｅｌｅｃｔｒｉｃ）」のシリアル番号第０８／
２３４，１００号、（２）１９９４年８月５日受付けの
名称「電子装置への応用のための不動態化された多孔質
誘電体層（Ｐｏｒｏｕｓ Ｄｉｅｌｅｃｔｒｉｃ Ｌａ
ｙｅｒ Ｗｉｔｈ ａ Ｐａｓｓｉｖａｔｉｏｎ Ｌａ
ｙｅｒ ｆｏｒ Ｅｌｅｃｔｒｏｎｉｃｓ Ａｐｐｌｉ
ｃａｔｉｏｎｓ）」のシリアル番号第０８／２８６，７
６１号、（３）１９９４年８月２３日受付けの名称「有
機誘電体部材を用いた自己整合コンタクト（Ｓｅｌｆ−
Ａｌｉｇｎｅｄ Ｃｏｎｔａｃｔ Ｕｓｉｎｇ Ｏｒｇ
ａｎｉｃ Ｄｉｅｌｅｃｔｒｉｃ Ｍａｔｅｒｉａｌ
ｓ）」のシリアル番号第０８／２９４，２９０号、
（４）１９９４年５月２０日受付けの名称「集積化され
た低密度誘電体を備えた相互接続構造体（Ｉｎｔｅｒｃ
ｏｎｎｅｃｔ Ｓｔｒｕｃｔｕｒｅ ｗｉｔｈ ａｎ
Ｉｎｔｅｇｒａｔｅｄ ＬｏｗＤｅｎｓｉｔｙ Ｄｉｅ
ｌｅｃｔｒｉｃ）」のシリアル番号第０８／２４６，４
３２号、（５）１９９４年１１月１日受付けの名称「改
良されたダマスク導電体製造のためのピラーズ（Ｐｉｌ
ｌａｒｓ Ｆｏｒ Ｉｍｐｒｏｖｅｄ Ｄａｍａｓｃｅ
ｎｅ Ｃｏｎｄｕｃｔｏｒ Ｆａｂｒｉｃａｔｉｏ
ｎ）」のシリアル番号第０８／３３３，０１５号、にさ
らに詳細に説明されている。これらの出願中特許の内容
は、本明細書中に取り込まれている。
【００１４】
【発明の実施の形態】本発明のこれらの特徴およびその
他の特徴は、添付図面を参照しての下記説明により、当
業者には直ぐに理解されるであろう。
【００１５】本発明の新規な特徴および目的は、添付図
面を参照しての下記説明により、容易に理解できるであ
ろう。
【００１６】下記で説明される処理工程段階および構造
体は、集積回路の製造のための完全な処理工程を示した
ものでないことは理解されるべきであるし、そして容易
に分かるはずである。現在この分野で用いられている集
積回路の製造技術と関連して、本発明を実施することが
できる。したがって、従来実施されている処理工程段階
の多くは、本発明を理解するのに必要であるので、本明
細書の中に取り込まれている。製造工程中の集積回路の
一部分の横断面図を示した本明細書の図は、必ずしも正
しい寸法で示されているわけではない。本発明に関連す
る特徴を明確に示すために、誇張されて示されている場
合がある。
【００１７】０．５μｍ寸法の集積回路への応用におい
て、コンタクト／孔充填に対するアルミニウムのリフロ
ーが前に示された。けれども、アルミニウムリフロー処
理工程は、必要な沈着温度が高いために、およびＵＬＳ
Ｉ回路のアスペクト比の大きなコンタクトおよび孔を全
体的に充填することが困難であるために、広くは受け入
れられていない。全体的充填は、０．５μｍ以下の寸法
の集積回路への応用において、特に関心事である。それ
は、可変アルミニウムリフロー技術は、従来のタングス
テン・プラグ技術に比べて、同等またはさらによい歩留
りおよび信頼性を達成できなければならないからであ
る。４５０℃以下の温度における増強されたアルミニウ
ム充填は、０．５μｍ以下の寸法の集積回路への応用に
対して実際に実行可能な処理工程であることを、本発明
の処理工程が示す。
【００１８】集積化されたＷプラグ／アルミニウム導線
技術に比べて、アルミニウム充填技術の利点は、コンタ
クト／孔の抵抗値が小さいこと、全体の処理工程段階数
が少ないこと、エレクトロマイグレーション特性が優れ
ていることである。従来のアルミニウムリフロー処理工
程の主要な欠点の１つは、表面の状態と孔の形状に対し
リフローが敏感であることである。従来の高温スパッタ
リング沈着および／またはリフロー処理工程は、原子の
拡散的移動に頼っている。コンタクト／孔のアスペクト
比が大きい程、そし孔の入り口にスッパタリングされた
障壁層の突出部は、リフロー特性に悪い影響を与える。
その結果、全体的充填により、規則通りでかつ再現可能
な方式を達成することは困難である。
【００１９】本発明により、特に、開口部または隙間を
アルミニウムで全体的に充填する技術が得られる。この
技術により、４００℃以下の温度において、大きなアス
ペクト比を有する０．５μｍ以下の寸法の開口部または
隙間を完全に充填することができる。開口部または隙間
のアルミニウム充填処理工程は、物理的コリメータを用
いない高い処理量率のＴ／ＴｉＮ障壁金属沈着技術によ
り実施される。従来の集積化されたＷプラグ／アルミニ
ウム導線と、従来のアルミニウムリフロー処理工程と、
増強されたアルミニウム充填処理工程とに比べるための
計量として、大きな寸法の孔チェーンからの収率データ
を用いることができる。いずれの場合にも、同じＡｌ−
Ｃｕ合金が用いられた。金属導線および孔に対するエレ
クトロマイグレーションの信頼性データはまた、従来の
方法と新規な処理工程とを比べながら示される。
【００２０】添付図面において、対応する部品には同じ
参照符号が付されている。図１（Ａ）は、本発明に従っ
て組立て工程中である半導体装置の一部分の図である。
この半導体装置の一部分は、参照符号２０で全体的に示
されている。組立てのこの段階にある図示された装置２
０は、基板２２を有する。基板２２は、典型的には、シ
リコンのような半導体部材で作成される。基板２２の上
に、金属相互接続層２４が配置される。金属相互接続層
２４は、典型的には、アルミニウムで作成される。当業
者にはすぐに分かるように、金属相互接続層２４によ
り、組立てられた装置の異なるレベルの間の電気的接続
が得られる。金属相互接続層２４の上に、適切な誘電体
部材２６が配置され、そしてコンタクトまたは孔のよう
な空洞２８を定めるために、当業者にはよく知られた方
式で、パターン形成されそしてエッチングが行われ、そ
れにより、装置の異なるレベルの金属相互接続層２４の
間の電気的接続が得られる。図１（Ａ）には単一の金属
相互接続層２４にまで延長された１個の孔２８が示され
ているけれども、組立て中の装置の選定されたレベルの
間の電気的相互接続を得るために、装置の異なるレベル
および／または多数個のレベルの間に延長された空洞／
孔２８を形成するために、本発明を同様に応用すること
ができる。
【００２１】図１（Ａ）に示された方式の半導体装置２
０は、アプライド・マテリアルス・インコーポレーショ
ン・オブ・サンノゼ・カリフォルニア・アンド・エレク
トロテック・リミッテド（Ａｐｐｌｉｅｄ Ｍａｔｅｒ
ｉａｌｓ，Ｉｎｃ． ｏｆＳａｎ Ｊｏｓｅ，Ｃａｌｉ
ｆｏｒｎｉａ ａｎｄ ＥｌｅｃｔｒｏｔｅｃｈＬｔ
ｄ．）（ブリストル、英国）社により製造されているよ
うな「クラスタ工具」として知られている多重ステーシ
ョン処理装置により処理することができる。図２の参照
符号３０で示されているようなクラスタ工具により、従
来の「先行技術」に従ってこのようなレベル間接続体を
充填することができると共に、本発明に従って空洞およ
び孔２８のような金属相互接続体を充填することができ
る。例示されているクラスタ工具は、全体的に六角形の
「ハブおよびスポーク」構造を有し、そしてカセット・
ハンドラ３２を備えている。このカセット・ハンドラ３
２ が動作することにより、カセット装荷ステーション
３４から圧力可変装荷ドック３６に、１個または不数個
の半導体ウエハ・カセット（図示されていない）を移動
させることができる。装荷ドック３６が動作することに
より、下記で説明されるように、カセットがハンドラ３
２により異なる処理工程容器の間を移動する時、異なる
レベルの真空の間を循環することができる。
【００２２】カセット・ハンドラ３２は回転可能でかつ
延長可能なアームの構造を有し、そしてウエハがクラス
タ工具３０の中で種々の処理工程を受けるとき、このア
ームが動作することにより、ウエハを薄いカセットから
処理工程容器に移動させ、そしてまたカセットをもとに
戻すことができる。加熱ステーション３８が処理工程ス
テーションの１つとして備えられ、この処理工程ステー
ションでウエハの予備的熱処理工程を実行することがで
きる。
【００２３】従来の装置組立ての例では、金属相互接続
体／孔は多段階の処理工程で充填される。その最初の段
階は、空洞の壁４２から不純物４０（図１（Ａ））を除
去するためにスパッタ・エッチングが行われる。このよ
うな不純物は、空洞２８を作成するのに行われるエッチ
ング処理工程の際に入ってくることがある。スパッタ・
エッチングは、図２のクラスタ工具３０にその概要図が
示されているスパッタ・エッチング・ステーション４４
で示されているような、処理ステーションの１つで実行
することができる。スパッタ・エッチングでは中性ガス
・イオン（典型的には、アルゴン）で物理的衝撃が行わ
れ、その際、中性ガス・イオンが空洞２８の壁に沿って
存在する不純物４０と衝突し、それらの不純物を除去す
る。けれども、このエッチング処理工程では、典型的に
は、新規に作成された空洞の表面に沿って存在するＴｉ
y Ｏx 、ＴｉＮＯ、およびＡｌ2 Ｏ3 のような種々の残
留物が残る。さらに処理工程を進める前に、非オーム性
（高抵抗）コンタクトとなる「開放孔／コンタクト」が
できるのを避けるために、この残留物を空洞から除去し
て清浄化しなければならない。
【００２４】新規に作成された空洞の事前洗浄の後、ウ
エハは、ハンドラ３２により、典型的には物理的蒸気沈
着（「ＰＶＤ」）に送られて、チタン元素の適用が行わ
れる。チタン元素は極めて反応性の高い元素であり、し
たがって、空洞２８の中に存在する不純物／残留物と反
応して、酸化物の不連続層を形成し、そしてそれらの間
の導電的接続ができる可能性があるであろう。
【００２５】チタン元素の沈着の後、適切な孔充填金属
またはプラグ５０（図３）を適用するために、ハンドラ
３２を動作させることにより、ウエハをＰＶＤステーシ
ョン４６（図２）から化学蒸気沈着（「ＣＶＤ」）ステ
ーションまたは高温（すなわち、温度≧４００℃）スパ
ッタリング沈着ステーションに転送される。ＣＶＤステ
ーションまたは高温スパッタリング沈着ステーション
は、参照符号４８で示されている。クラスタ工具の動作
状態は、オプションで、システム・モニタ５１に表示す
ることができる。システム・モニタ５１は、オプション
で、ｐｃまたは他のプログラム可能制御装置（図示され
ていない）に接続することができる。典型的な充填部材
は、タングステン、アルミニウム、および／またはＡｌ
−Ｃｕ（０〜２．０％）のようなアルミニウム合金であ
る。プラグ部材５０とライナ４７との間に空所５４（図
３）が入るのを少なくするために、最近、強制充填ステ
ーション５２（図２）を用いた種々の強制充填技術が使
われてきている。容易に分かるように、このような空所
５４の数が少なくなりおよび／または寸法が小さくなる
ことは、金属プラグ５０とライナ４７との間の電気的接
触を強化することになる。したがって、充填された空洞
を通って、上にある金属相互接続層（図示されていな
い）から下にある金属相互接続層への導電が容易にな
る。プラグ５０が取り付けられた後、この装置に対し、
平坦化、パターン形成、エッチング、およびこれらに類
する処理工程を、適切な方式でさらに行うことができ
る。
【００２６】本発明に従う空洞充填の第１の特徴が、図
１（Ａ）および図１（Ｂ）に示されている。孔２８のよ
うな前に形成された空洞の事前調整／清浄化を得るため
に、前述したスパッタ・エッチングは、クラスタ工具の
中で実行することができる低電力プラズマ・エッチング
で置き換えることができる。本発明の処理工程は、アス
ペクト比が約１．５〜５：１を有する空洞、および典型
的にはアスペクト比が４〜５：１またはそれ以上である
空洞のように、大きなアスペクト比を有する空洞に対し
て用いると特に利点が得られる。ここで、アスペクト比
は空洞の深さと幅との間の比として定義される。本発明
に従う動作の際、クラスタ工具スパッタ・エッチング・
ステーション４４は、プラズマ・エッチング・ステーシ
ョンで置き換えられ、そして約０．１〜１０トルの圧力
で、典型的には≦５０〜５００ワットという低電力で動
作する。最適な処理工程温度は約１００〜４５０℃の温
度範囲であり、約５〜６０秒間処理が行われる。プラズ
マ・エッチング・ステーション４４が動作することによ
り、アルゴン、水素、窒素、および／またはアンモニア
（ＮＨ3 ）のイオンが発生し、そして約４００Ｖまでの
電圧でガスイオンを装置２０に向けて進めることにより
処理工程が行われる。前記ガスのおのおののガス流量率
は、約５００ｓｃｃｍ（ｓｔａｎｄａｒｄ ｃｕｂｉｃ
ｃｍ、標準立法センチメートル）までの速度であるこ
とができる。さらに、空洞壁４２を物理的に衝撃するた
めの大きな速度にまでイオンを吸引するために、装置２
０を約−３３０Ｖから−４００Ｖにまでバイアスするこ
とができる。
【００２７】空洞／孔２８の中にある不純物の性質およ
び構造上の特異性に応じて、イオン（図１（Ａ）の「プ
ラズマ・イオン」）の異なるガスまたは異なるガスの組
み合わせを選定することができる。例えば、重いイオン
である窒素およびアルゴンは基板表面を物理的に強く衝
撃するであろう。それは、これらのイオンは、軽い水素
イオンとは違って、比較的大きな運動量を有しているか
らである。けれども、水素は利点を有している。それ
は、空洞／孔２８の金属表面に沿って存在する可能性の
ある薄い酸化物層を化学的に還元する特性を有している
からである。窒素を用いるならば、それはまた空洞／孔
２８の底に露出している金属表面を窒化物にすることが
できる。さらに、（化学量論的および非化学量論的）金
属窒化物は導電性の部材であり、したがって、充填され
た空洞／孔２８を通しての電気的接続を容易に行うこと
ができる。
【００２８】空洞／孔２８の完全な充填を容易に行うた
めに、本発明に従い、耐熱性の金属窒化物ライナまたは
金属炭化物ライナを沈着することが好ましい。このよう
な層またはライナ４７は、ＴｉＮ、ＴａＮ、ＷＮ、Ｔｉ
x Ｃy Ｎz 、およびＴａx Ｃ y Ｎz （ｙ、ｚ＝０．２５
〜０．５、ｘ＝１−（ｙ＋ｚ））、およびこれらの部材
のいずれかの合金であることができる。ただし、これら
の部材に限定されるわけではない。ライナ層４７は、容
器４４（プラズマ清浄化）、容器４６（ＰＶＤ）、およ
び容器４８（ＣＶＤ）のような適切なクラスタ処理工程
容器の中で、物理的蒸気沈着法または化学的蒸気沈着法
により作成することができる。空洞壁４２に最終的に備
えられるライナは、１個または複数個のライナ層４７ａ
で構成されることが好ましい。これらのライナ層４７ａ
のそれぞれは、約２５〜１００オングストロームの厚さ
に作成される。これらの層のそれぞれの沈着段階は、前
記の方式の低電力プラズマ処理段階をそれらの間に介在
させることにより、分離される。ライナ層は、製造され
る装置の寸法のような因子およびそれに類する因子に応
じて、２〜４個の層４７ａ（図１Ｂ）で構成されること
が好ましい。それぞれの層は、約０．５〜２．０トルの
圧力で約３００〜４８０℃の温度にある受容器（すなわ
ち、ウエハ保持表面（図示されていない））に沈着され
る。窒素の流れは、約４０〜２００ｓｃｃｍの速度で供
給することができる。ＴＤＭＡＴ（Ｈｅ）の流れは、４
０〜１００ｓｃｃｍの速度で供給することができる。多
数個のライナ層４７ａの作成は、図１（Ｂ）の点線で示
されている。ライナ層４７ａのそれぞれが約６秒の時間
で沈着することができるので、受容器の温度が誘電体の
安定度に与える影響は、前記で説明した温度範囲内の最
高温度でも、非常に小さいであろう。
【００２９】前述したように、アスペクト比の大きなコ
ンタクトおよび孔を完全に充填する試みにおいて、高圧
押出し／強制充填が最近用いられている。高圧処理工程
は、典型的には、コンタクト／孔ライナの物理的蒸気沈
着の後、コンタクト／孔の開口部の頂部を橋絡するため
に、高温で（すなわち、温度≧４００℃で）アルミニウ
ム／アルミニウム合金をスパッタリング沈着を行うこと
が必要である。事実上完全な充填を行うために、プラグ
部材５０を空洞２８の中に押出しをするように、１，０
００気圧またはそれ以上の高圧が加えられる（図５）。
開口部の橋絡を行わないでは空洞の充填はできないの
で、前記押出し処理工程がうまくいくかどうかは、特
に、空洞の開口部における金属の橋絡の効力に依存して
いる。橋絡はまた、スパッタリング沈着の間のウエハ温
度にも依存している。温度が高い程（すなわち、温度≧
４００℃）、橋絡はますます有利になるが、部材の完全
性、拡散性、およびそれらに類する性質のような装置の
他の特性に対して不利である。現在までのところ、通常
用いられる３５０℃〜５００℃の強制充填温度（この温
度はウエハの支持体（受容器）温度よりも約３０℃〜５
０℃低い）は、悪い橋絡ないし中程度の橋絡よりも良く
ない結果が得られた。これらの高い温度は、降伏強度を
小さくするのに必要であり、そして充填金属５０を空洞
２８の中に塑性流動することを容易にするために必要で
ある。高い金属温度と高い金属圧力との内のいずれか１
つだけがあって他の１つがない場合、最適の空洞充填が
得られないであろう。なお、前述した高いウエハ温度を
用いることは、誘電率（κ）の小さな重合誘電体部材
（κ＜約３．０）の全部ではないにしてもその多くを用
いることができない。それは、これらの部材の多くは、
３５０℃以上のウエハ温度では分解するおよび／または
溶融するからである。さらに、数１００気圧の圧力で製
造装置を動作させることは、人間に対し安全について過
度の危険を与え、そして製造装置の一定レベルの構造上
の完全性が要求され、それは製造装置のコストを大幅に
増加させる。したがって、雰囲気のレベルにできるだけ
近い温度と圧力で、空洞プラグ５０の押出し／強制充填
を実行できることが要請される。
【００３０】図５および図６は、本発明の押出し／強制
充填工程の詳細を説明した図である。図５に示された処
理工程の段階では、基板２２の中に作成された孔または
コンタクトのような空洞２８に対し、前に説明された方
式で、複合（すなわち、多重層）ライナ４７が作成され
る。本発明の１つの好ましい特徴では、空洞２８の中に
アルミニウム原子が容易に沈着するために、ジ・メチル
・アルミニウム水素化物（「ＤＭＡＨ」）またはトリ・
イソブチル・アルミニウム（「ＴＩＢＡ」）のような前
駆体により、約１００℃〜３００℃の温度および約０．
１〜５０トルの圧力で、アルミニウム元素が約５００〜
５，０００オングストロームの厚さにまでＣＶＤで沈着
される。ＣＶＤ沈着のアルミニウムは、典型的には、そ
の結晶粒子の寸法が比較的大きい。そのために、アスペ
クト比の大きい（≧４〜５：１）空洞の中に微小な空所
ができることがある。Ａｌ−Ｃｕ（約０〜２％）、Ａｌ
−Ｓｉ（１％）−Ｃｕ（約０．５〜２％）、Ａｌ−Ｔａ
（約０．０１〜０．５％）、および／またはＡｌ−Ｔｉ
（約０．０１〜０．５％）の中の１つまたは複数個のよ
うなＰＶＤアルミニウム合金のキャップ層（図示されて
いない）が、ＣＶＤアルミニウム層に対する不純物添加
を容易にするために、約５００〜５，０００オングスト
ロームの厚さにまでオプションで作成することができ
る。空洞２８の中にＣＶＤプラグ５０の押出し／強制充
填を行うために、および図６に示されているように、Ｃ
ＶＤ処理工程から生ずる空洞の微小空所を合着するため
に、ＣＶＤアルミニウム充填金属５０（および上にある
オプションのＰＶＤ合金）の複合積層体および複合ライ
ナ４７に対し、約２０℃〜３００℃の範囲の温度で、１
気圧〜約５０ＭＰａの範囲（＜３０ＭＰａであることが
好ましい）の圧力が加えられる。この温度範囲の中で好
ましい温度は約２６０℃である。得られた構造体を平坦
化することができる、および／または、装置の組み立て
に付随する従来の方式で処理することができる。
【００３１】低温低圧での押出し／強制充填が効果的で
あることが、図７に示されている。図７に示されている
ように、本発明の（「ＣＶＤアルミニウム」で示され
た）低温低圧での処理工程は、先行技術による（「ＣＶ
Ｄアルミニウム＋高圧」で示された）アルミニウム強制
充填処理工程よりも、低抵抗値コンタクトの累積確率
（％）が大きい。
【００３２】前記押出し／強制充填処理工程は、その処
理工程パラメータ（温度および圧力）が前に説明された
重合誘電体と両立可能であり、そして他の処理工程に比
べて人間の安全について大きな危険がない点で、特に利
点がある。さらに、前に説明された温度および圧力のレ
ベルは、オプションのＰＶＤ合金上側層から、Ｃｕ、Ｔ
ａ、およびＴｉのような合金用元素のＣＶＤアルミニウ
ムの中への拡散を促進する。さらに、本発明を実施する
際に生ずる組成上の不均一は、図７に示されているよう
に、エレクトロマイグレーション特性を改良するのに役
立つであろう。
【００３３】
【発明の効果】高い歩留まりのアルミニウム・プラグ処
理工程が、比較的に中程度の温度（＜４００℃）で、
０．２５ｍｍのように小さくかつ大きなアスペクト比
（＞４：１）のコンタクトおよび孔の全体的充填に対し
て示された。従来のＷプラグ／アルミニウム導線の場合
に比べて、アルミニウム・プラグ処理工程の信頼度はま
た１桁改善されることが示された。これらの結果は、
０．５ｍｍ寸法以下の製造技術として、増強されたアル
ミニウム充填の実行可能性が確立された。
【００３４】本発明およびその利点が好ましい実施例に
ついて説明されたが、本発明の範囲内で種々の変更、置
換えの可能であることは理解されなければならない。
【００３５】以上の説明に関して更に以下の項を開示す
る。 （１） 半導体基板を備える段階と、前記半導体基板に
空洞を形成する段階と、約３００℃以下の温度および１
気圧以下の圧力で空洞ライナを沈着する段階と、前記空
洞ライナの少なくとも一部分の上に配置されるように約
３００℃以下の温度で空洞充填金属を沈着する段階と、
前記空洞ライナに対し約３０ＭＰａ以下の低い圧力を加
える段階と、を有する、半導体基板に形成された空洞を
充填する処理方法。 （２） 第１項記載の処理方法において、前記空洞ライ
ナおよび前記充填金属の少なくとも１つが、（１）Ａｌ
−Ｔｉ（０．１％）−Ｃｕ（０．５％）、（２）Ａｌ−
Ｃｕ（０．５％）、（３）Ａｌ−Ｃｕ（１％）、（４）
Ａｌ−Ｓｉ（１％）−Ｃｕ（０．５％）、（５）アルミ
ニウム、（６）銅（Ｃｕ）、（７）マグネシウム（Ｍ
ｇ）、金（Ａｕ）、および銀（Ａｇ）の１つまたは複数
個を有する銅の合金、および（８）Ａｌ−Ｓｃ−Ｃｕ、
の部材の少なくとも１つで構成される、前記処理方法。 （３） 第１項記載の処理方法において、誘電率が約
２．６以下である誘電体部材の中に前記空洞が少なくと
も部分的に延長されている、前記処理方法。 （４） 第３項記載の処理方法において、前記誘電体部
材が、ポリテトラフロロエチレン化合物、パリレン、エ
ーロゲル、キセロゲル、および重合スピン・オン・ガラ
ス化合物、の部材の少なくとも１つで構成される、前記
処理方法。 （５） コンタクトおよび孔のような集積回路の空洞を
充填するための構造と処理工程が得られる。約３００℃
を越えない比較的低い温度で、誘電率（κ）の小さな
（すなわち、κ＜約３．０）重合体を用いることが許容
される温度範囲である約２０℃〜２７５℃の好ましい温
度で、これらの構造体に充填が行われる。空洞充填を容
易に行うために、これらの空洞はチタン元素を有しない
ライナを備えることが好ましく、そして約１００℃〜３
００℃の範囲の温度で、１気圧から約５０ＭＰａまでの
範囲の圧力で、好ましくは３０ＭＰａを越えない圧力
で、強制充填の方法により空洞の中に導入されるＣＶＤ
沈着アルミニウムでこれらの空洞が充填される。前記方
式で充填された空洞は、従来の方式で充填された構造体
よりも３０％小さな電気抵抗値レベルを示す。
【図面の簡単な説明】
【図１】本発明の処理方法の種々の段階の孔の横断面図
であって、（Ａ）は初期の段階の図、（Ｂ）はその後の
段階の図。
【図２】本発明を実施するのに用いられるクラスタ工具
の概要図。
【図３】孔充填の後の段階の従来の構造体の横断面図。
【図４】本発明により充填された孔の横断面図。
【図５】充填に付随する橋絡の後の孔の概要図。
【図６】本発明により充填された孔の横断面図。
【図７】従来の孔と本発明により充填された孔とに対す
る、累積確率と孔抵抗値とを示したグラフ。
【符号の説明】
２２ 半導体基板 ２８ 空洞 ４７、４７ａ 空洞ライナ ５０ 空洞充填金属
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート エイチ．ヘーブマン アメリカ合衆国テキサス州ガーランド、ス ティルウオーター コート ７ 413

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板を備える段階と、 前記半導体基板に空洞を形成する段階と、 約３００℃以下の温度および１気圧以下の圧力で空洞ラ
    イナを沈着する段階と、 前記空洞ライナの少なくとも一部分の上に配置されるよ
    うに約３００℃以下の温度で空洞充填金属を沈着する段
    階と、 前記空洞ライナに対し約３０ＭＰａ以下の低い圧力を加
    える段階と、を有する、半導体基板の中に作成された空
    洞を充填する処理方法。
JP33113096A 1995-12-12 1996-12-11 半導体の空隙を低温低圧で充填を行う処理方法 Pending JPH09275142A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US853595P 1995-12-12 1995-12-12
US008535 1995-12-12

Publications (1)

Publication Number Publication Date
JPH09275142A true JPH09275142A (ja) 1997-10-21

Family

ID=21732137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33113096A Pending JPH09275142A (ja) 1995-12-12 1996-12-11 半導体の空隙を低温低圧で充填を行う処理方法

Country Status (4)

Country Link
US (2) US6333265B1 (ja)
JP (1) JPH09275142A (ja)
KR (1) KR100440418B1 (ja)
TW (1) TW510038B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6123992A (en) * 1997-11-10 2000-09-26 Nec Corporation Method of forming aluminum interconnection layer
JP2010503210A (ja) * 2006-08-30 2010-01-28 ラム リサーチ コーポレーション 境界面の工学設計のための制御雰囲気システム
US9117860B2 (en) 2006-08-30 2015-08-25 Lam Research Corporation Controlled ambient system for interface engineering

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6537905B1 (en) * 1996-12-30 2003-03-25 Applied Materials, Inc. Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug
US7510961B2 (en) * 1997-02-14 2009-03-31 Micron Technology, Inc. Utilization of energy absorbing layer to improve metal flow and fill in a novel interconnect structure
KR100841597B1 (ko) * 2000-09-13 2008-06-26 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨 전자 디바이스 제조
FR2819635B1 (fr) * 2001-01-18 2004-01-23 St Microelectronics Sa Procede de fabrication de reseaux d'interconnexions
US6998148B1 (en) 2001-03-28 2006-02-14 Shipley Company, L.L.C. Porous materials
US6511902B1 (en) * 2002-03-26 2003-01-28 Macronix International Co., Ltd. Fabrication method for forming rounded corner of contact window and via by two-step light etching technique
JP4574145B2 (ja) 2002-09-13 2010-11-04 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． エアギャップ形成
JP2004207281A (ja) * 2002-12-20 2004-07-22 Fujitsu Ltd 多層配線構造およびその形成方法、半導体装置
US6869812B1 (en) 2003-05-13 2005-03-22 Heng Liu High power AllnGaN based multi-chip light emitting diode
US20060255349A1 (en) * 2004-05-11 2006-11-16 Heng Liu High power AllnGaN based multi-chip light emitting diode
US7078814B2 (en) * 2004-05-25 2006-07-18 International Business Machines Corporation Method of forming a semiconductor device having air gaps and the structure so formed
KR100818711B1 (ko) * 2006-12-07 2008-04-01 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US7863593B2 (en) * 2007-07-20 2011-01-04 Qimonda Ag Integrated circuit including force-filled resistivity changing material
US20090083977A1 (en) * 2007-09-28 2009-04-02 Andre Hanke Method for Filling Via Holes in Semiconductor Substrates
US7772123B2 (en) 2008-06-06 2010-08-10 Infineon Technologies Ag Through substrate via semiconductor components
JP5634742B2 (ja) * 2010-04-30 2014-12-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置の製造方法
US8926806B2 (en) 2012-01-23 2015-01-06 Taiwan Semiconductor Manufacturing Co., Ltd. Shielding design for metal gap fill
KR101914038B1 (ko) * 2017-02-02 2018-11-01 주식회사 에이치피에스피 3차원 플래시 메모리 소자의 제조방법

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4023197A (en) * 1974-04-15 1977-05-10 Ibm Corporation Integrated circuit chip carrier and method for forming the same
US4121241A (en) 1977-01-03 1978-10-17 Raytheon Company Multilayer interconnected structure for semiconductor integrated circuit
US4517225A (en) * 1983-05-02 1985-05-14 Signetics Corporation Method for manufacturing an electrical interconnection by selective tungsten deposition
JPS63262473A (ja) 1987-04-21 1988-10-28 Mitsubishi Electric Corp プラズマｃｖｄ装置
KR940000906B1 (ko) 1988-11-21 1994-02-04 가부시키가이샤 도시바 반도체장치의 제조방법
JPH02194179A (ja) 1989-01-23 1990-07-31 Ishikawajima Harima Heavy Ind Co Ltd 成膜装置
JPH02205321A (ja) 1989-02-03 1990-08-15 Fujitsu Ltd 半導体装置の製造方法
US5036373A (en) * 1989-06-01 1991-07-30 Semiconductor Energy Laboratory Co., Ltd. Electric device with grains and an insulating layer
JP2721023B2 (ja) * 1989-09-26 1998-03-04 キヤノン株式会社 堆積膜形成法
US5043299B1 (en) 1989-12-01 1997-02-25 Applied Materials Inc Process for selective deposition of tungsten on semiconductor wafer
JP2604867B2 (ja) 1990-01-11 1997-04-30 松下電器産業株式会社 反射型液晶表示デバイス
JPH04171744A (ja) 1990-11-02 1992-06-18 Mitsubishi Electric Corp 半導体装置の製造方法
FR2670693B1 (fr) 1990-12-20 1993-04-16 Dutartre Didier Procede pour nettoyer la surface d'un substrat par plasma.
JPH04259218A (ja) 1991-02-14 1992-09-14 Matsushita Electric Ind Co Ltd 配線基板の表面処理方法
JP3185150B2 (ja) * 1991-03-15 2001-07-09 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US5338398A (en) * 1991-03-28 1994-08-16 Applied Materials, Inc. Tungsten silicide etch process selective to photoresist and oxide
JPH04354331A (ja) * 1991-05-31 1992-12-08 Sony Corp ドライエッチング方法
KR930011538B1 (ko) * 1991-07-16 1993-12-10 한국과학기술연구원 실리콘 반도체소자의 금속배선 형성용 텅스텐 질화박막 증착방법
US5612254A (en) * 1992-06-29 1997-03-18 Intel Corporation Methods of forming an interconnect on a semiconductor substrate
KR950009934B1 (ko) * 1992-09-07 1995-09-01 삼성전자주식회사 반도체 장치의 배선층 형성방법
KR970001883B1 (ko) * 1992-12-30 1997-02-18 삼성전자 주식회사 반도체장치 및 그 제조방법
US5350480A (en) * 1993-07-23 1994-09-27 Aspect International, Inc. Surface cleaning and conditioning using hot neutral gas beam array
JP3297220B2 (ja) * 1993-10-29 2002-07-02 株式会社東芝 半導体装置の製造方法および半導体装置
US5470802A (en) * 1994-05-20 1995-11-28 Texas Instruments Incorporated Method of making a semiconductor device using a low dielectric constant material
US5811022A (en) 1994-11-15 1998-09-22 Mattson Technology, Inc. Inductive plasma reactor
EP0793268A3 (en) * 1995-05-23 1999-03-03 Texas Instruments Incorporated Process for filling a cavity in a semiconductor device
JP2978748B2 (ja) 1995-11-22 1999-11-15 日本電気株式会社 半導体装置の製造方法
KR970052931A (ko) 1995-12-11 1997-07-29 김광호 텅스텐 질화박막 형성방법 및 이를 이용한 금속배선 형성방법
US5712207A (en) * 1996-02-29 1998-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Profile improvement of a metal interconnect structure on a tungsten plug
US6008139A (en) 1996-06-17 1999-12-28 Applied Materials Inc. Method of etching polycide structures
US6399486B1 (en) * 1999-11-22 2002-06-04 Taiwan Semiconductor Manufacturing Company Method of improved copper gap fill

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6123992A (en) * 1997-11-10 2000-09-26 Nec Corporation Method of forming aluminum interconnection layer
JP2010503210A (ja) * 2006-08-30 2010-01-28 ラム リサーチ コーポレーション 境界面の工学設計のための制御雰囲気システム
CN102347210A (zh) * 2006-08-30 2012-02-08 朗姆研究公司 在衬底上进行填隙的方法
US9117860B2 (en) 2006-08-30 2015-08-25 Lam Research Corporation Controlled ambient system for interface engineering

Also Published As

Publication number Publication date
KR19980045922A (ko) 1998-09-15
KR100440418B1 (ko) 2004-10-20
US20020064942A1 (en) 2002-05-30
US6333265B1 (en) 2001-12-25
US6589865B2 (en) 2003-07-08
TW510038B (en) 2002-11-11

Similar Documents

Publication Publication Date Title
US6391777B1 (en) Two-stage Cu anneal to improve Cu damascene process
JPH09275142A (ja) 半導体の空隙を低温低圧で充填を行う処理方法
EP1233448B1 (en) Reliable interconnects with low via/contact resistance
US6949461B2 (en) Method for depositing a metal layer on a semiconductor interconnect structure
US5892282A (en) Barrier-less plug structure
US6881673B2 (en) Integrated deposition process for copper metallization
US20040219783A1 (en) Copper dual damascene interconnect technology
EP1570517B1 (en) A method for depositing a metal layer on a semiconductor interconnect structure having a capping layer
US20060163736A1 (en) Interconnections having double capping layer and method for forming the same
US7071100B2 (en) Method of forming barrier layer with reduced resistivity and improved reliability in copper damascene process
JP2001516153A (ja) Ｃｖｄバリア層を有するボーダーレスバイア
CN1599949A (zh) 具有改良阻挡层接着力的互连结构
US5985751A (en) Process for fabricating interconnection of semiconductor device
US5849367A (en) Elemental titanium-free liner and fabrication process for inter-metal connections
JPH08264652A (ja) 半導体キャビティ充填法
US7157795B1 (en) Composite tantalum nitride/tantalum copper capping layer
KR100407682B1 (ko) 반도체 소자의 금속배선 형성방법
KR100424835B1 (ko) 장벽을갖지않는반도체구조및이러한구조에서의금속간접속형성방법
JP2002141303A (ja) 向上した濡れ性、障壁効率、デバイス信頼性を有する拡散障壁材料におけるＳｉの現場同時堆積
KR20020055315A (ko) 반도체 소자의 금속 배선 형성 방법
JP2000340565A (ja) 半導体集積回路装置およびその製造方法
KR20020095699A (ko) 반도체 소자의 금속 배선 형성 방법
JPH09275141A (ja) 半導体基板に形成された空洞の中にチタン元素フリーのライナを沈着する方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050826

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20051128

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20051201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060425