JPH09270893A - 画像読取装置 - Google Patents
画像読取装置Info
- Publication number
- JPH09270893A JPH09270893A JP8081602A JP8160296A JPH09270893A JP H09270893 A JPH09270893 A JP H09270893A JP 8081602 A JP8081602 A JP 8081602A JP 8160296 A JP8160296 A JP 8160296A JP H09270893 A JPH09270893 A JP H09270893A
- Authority
- JP
- Japan
- Prior art keywords
- scanning direction
- output signal
- storage means
- signal
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Scanning Arrangements (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】
【課題】 複写機のスキャナのＣＣＤ出力からランダム
ノイズを低減する。 【解決手段】 ＣＣＤ１を主走査方向に通常のＢ倍、副
走査方向に通常の１／Ｂ倍の速度で駆動した状態で、Ｃ
ＣＤ１の出力をＡ／Ｄ変換後、加算器３、記憶手段４、
レジスタ５で画素毎にＢ回積分する。この結果、積分出
力として周期性のあるデータが強調され、周期性のない
ランダムノイズが低減された画像が出力される。
ノイズを低減する。 【解決手段】 ＣＣＤ１を主走査方向に通常のＢ倍、副
走査方向に通常の１／Ｂ倍の速度で駆動した状態で、Ｃ
ＣＤ１の出力をＡ／Ｄ変換後、加算器３、記憶手段４、
レジスタ５で画素毎にＢ回積分する。この結果、積分出
力として周期性のあるデータが強調され、周期性のない
ランダムノイズが低減された画像が出力される。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＣＤ等の撮像素
子により画像を読み取る画像読取装置に関するものであ
る。
子により画像を読み取る画像読取装置に関するものであ
る。
【０００２】
【従来の技術】従来、ＣＣＤを使用している複写機等の
画像読取り装置では、ＣＣＤから出力された画像データ
をＡ／Ｄ変換して画像処理を行い、その画像処理された
画像データに基づいて画像を出力するようにしている。
画像読取り装置では、ＣＣＤから出力された画像データ
をＡ／Ｄ変換して画像処理を行い、その画像処理された
画像データに基づいて画像を出力するようにしている。
【０００３】
【発明が解決しようとする課題】例えば、複写機のスキ
ャナ部のＣＣＤでは、周辺回路、電源等の影響により、
ＣＣＤのアナログ出力電圧にランダムノイズが乗ってし
まう。そのランダムノイズが含まれたアナログ出力電圧
がＡ／Ｄ変換されることによって、原稿上何もない場所
に画像が出力されてしまい、画質劣化させるという問題
があった。
ャナ部のＣＣＤでは、周辺回路、電源等の影響により、
ＣＣＤのアナログ出力電圧にランダムノイズが乗ってし
まう。そのランダムノイズが含まれたアナログ出力電圧
がＡ／Ｄ変換されることによって、原稿上何もない場所
に画像が出力されてしまい、画質劣化させるという問題
があった。
【０００４】本発明は上記のような問題を解決するため
になされたもので、ＣＣＤからの出力信号のノイズを低
減することのできる画像読取装置を得ることを目的とす
る。
になされたもので、ＣＣＤからの出力信号のノイズを低
減することのできる画像読取装置を得ることを目的とす
る。
【０００５】
【課題を解決するための手段】本発明においては、撮像
素子を所定速度で主走査方向及び副走査方向にそれぞれ
駆動する駆動手段と、上記撮像素子の出力信号を画素毎
に積分する積分手段と、上記駆動手段により上記撮像素
子を主走査方向に所定速度よりも速い速度で駆動すると
共に副走査方向に所定速度よりも遅い速度で駆動し、さ
らに出力信号を上記積分手段により画素毎に積分するこ
とでノイズを低減するように制御する制御手段とを設け
ている。
素子を所定速度で主走査方向及び副走査方向にそれぞれ
駆動する駆動手段と、上記撮像素子の出力信号を画素毎
に積分する積分手段と、上記駆動手段により上記撮像素
子を主走査方向に所定速度よりも速い速度で駆動すると
共に副走査方向に所定速度よりも遅い速度で駆動し、さ
らに出力信号を上記積分手段により画素毎に積分するこ
とでノイズを低減するように制御する制御手段とを設け
ている。
【０００６】
【作用】本発明によれば、積分手段によって、周期性の
あるデータは強調され、周期性のないデータ（ランダム
ノイズ）は低減することができ、画像のＳ／Ｎ比の向上
をはかることができる。
あるデータは強調され、周期性のないデータ（ランダム
ノイズ）は低減することができ、画像のＳ／Ｎ比の向上
をはかることができる。
【０００７】
【発明の実施の形態】図１は本発明の第１の実施の形態
を示す。図において、１はＣＣＤ、２はＣＣＤ１の出力
信号をディジタル信号に変換するＡ／Ｄ変換器、３はＡ
／Ｄ変換器２の出力と後述するレジスタ５の出力とを加
算する加算器、４は加算器３の出力を記憶する記憶手
段、５は記憶手段４の出力を一旦保持した後、加算器３
に送るレジスタ、６は記憶手段４の書き込み、読み出し
のアドレスを指定するアドレスカウンタ、７はＣＣＤ
１、Ａ／Ｄ変換器２、アドレスカウンタ７を駆動する駆
動部である。尚、加算器３、記憶手段４、レジスタ５に
より積分手段が構成される。
を示す。図において、１はＣＣＤ、２はＣＣＤ１の出力
信号をディジタル信号に変換するＡ／Ｄ変換器、３はＡ
／Ｄ変換器２の出力と後述するレジスタ５の出力とを加
算する加算器、４は加算器３の出力を記憶する記憶手
段、５は記憶手段４の出力を一旦保持した後、加算器３
に送るレジスタ、６は記憶手段４の書き込み、読み出し
のアドレスを指定するアドレスカウンタ、７はＣＣＤ
１、Ａ／Ｄ変換器２、アドレスカウンタ７を駆動する駆
動部である。尚、加算器３、記憶手段４、レジスタ５に
より積分手段が構成される。
【０００８】次に動作について説明する。駆動部７によ
りＣＣＤ１を主走査方向に通常のＢ倍の読み取り速度で
駆動すると共に、副走査方向に１／Ｂ倍で駆動する。こ
のＣＣＤ１のアナログ出力信号はＡ／Ｄ変換器２により
ディジタル出力信号に変換される。アドレスカウンタ６
は駆動部７の信号に基づいて記憶手段４から現在信号を
処理している画素に対応する信号を読み出し、この信号
はレジスタ５を介して加算器３に送られる。この加算器
３によりＣＣＤ１の出力信号とその信号に対応した記憶
手段４の信号とが加算され、その加算結果を新たに記憶
手段４の対応する場所に格納する。
りＣＣＤ１を主走査方向に通常のＢ倍の読み取り速度で
駆動すると共に、副走査方向に１／Ｂ倍で駆動する。こ
のＣＣＤ１のアナログ出力信号はＡ／Ｄ変換器２により
ディジタル出力信号に変換される。アドレスカウンタ６
は駆動部７の信号に基づいて記憶手段４から現在信号を
処理している画素に対応する信号を読み出し、この信号
はレジスタ５を介して加算器３に送られる。この加算器
３によりＣＣＤ１の出力信号とその信号に対応した記憶
手段４の信号とが加算され、その加算結果を新たに記憶
手段４の対応する場所に格納する。
【０００９】ＣＣＤ１を主走査方向に通常の読み取り速
度のＢ倍、副走査方向に、１／Ｂ倍で駆動すると、通常
速度で原稿を読み込んだ場合の１画素をＢ回読み取るこ
とになる。そのＢ回分の読み取りデータを加算器３で加
算することによって、図２に示すように、信号の中の周
期的な要素、すなわち本来の画像情報が強調され、周期
的でない信号、例えばランダムノイズを低減することが
できる。
度のＢ倍、副走査方向に、１／Ｂ倍で駆動すると、通常
速度で原稿を読み込んだ場合の１画素をＢ回読み取るこ
とになる。そのＢ回分の読み取りデータを加算器３で加
算することによって、図２に示すように、信号の中の周
期的な要素、すなわち本来の画像情報が強調され、周期
的でない信号、例えばランダムノイズを低減することが
できる。
【００１０】図３は上記動作を示すフローチャートであ
る。図において、ステップＳ１で画素数α、読取回数ｎ
の範囲をそれぞれ１≦α≦Ａ、１≦ｎ≦Ｂに設定する。
次にステップＳ２でＣＣＤ１のα番目の画素を読み出
し、ステップＳ３でＡ／Ｄ変換する。一方、ステップＳ
４で記憶手段４から上記α番目の画素の信号を読み出し
てステップＳ５でレジスタ５に転送する。そしてステッ
プＳ６で加算器３によりステップＳ３、Ｓ５で得られた
信号を加算し、その加算結果をステップＳ７で記憶手段
４に格納する。
る。図において、ステップＳ１で画素数α、読取回数ｎ
の範囲をそれぞれ１≦α≦Ａ、１≦ｎ≦Ｂに設定する。
次にステップＳ２でＣＣＤ１のα番目の画素を読み出
し、ステップＳ３でＡ／Ｄ変換する。一方、ステップＳ
４で記憶手段４から上記α番目の画素の信号を読み出し
てステップＳ５でレジスタ５に転送する。そしてステッ
プＳ６で加算器３によりステップＳ３、Ｓ５で得られた
信号を加算し、その加算結果をステップＳ７で記憶手段
４に格納する。
【００１１】上記ステップＳ２〜Ｓ７の処理を、ステッ
プＳ８でα＝Ａとなるまで、ステップＳ９でαを１つづ
つ増やしながら繰り返し行う。そしてα＝Ａになったら
上記ステップＳ２〜Ｓ９の処理をステップＳ１０でｎ＝
Ｂとなるまで、ステップＳ１１でｎを１つづつ増やしな
がら繰り返し行う。そしてｎ＝Ｂになったら記憶手段４
に記憶されている全画素の信号を出力する。
プＳ８でα＝Ａとなるまで、ステップＳ９でαを１つづ
つ増やしながら繰り返し行う。そしてα＝Ａになったら
上記ステップＳ２〜Ｓ９の処理をステップＳ１０でｎ＝
Ｂとなるまで、ステップＳ１１でｎを１つづつ増やしな
がら繰り返し行う。そしてｎ＝Ｂになったら記憶手段４
に記憶されている全画素の信号を出力する。
【００１２】図４は本発明の第２の実施の形態を示す。
図において、８1 〜８B はＢ個の記憶手段、９はＡ／Ｄ
変換器２の出力を記憶手段８1 〜８B に分配するスイッ
チ、１０は記憶手段８1 〜８B の各出力を加算する加算
器である。尚、スイッチ９、記憶手段８1 〜８B 、加算
器１０により積分手段が構成される。また、記憶手段８
1 〜８B はアドレスカウンタ６により制御される。他の
構成は図１と同様である。
図において、８1 〜８B はＢ個の記憶手段、９はＡ／Ｄ
変換器２の出力を記憶手段８1 〜８B に分配するスイッ
チ、１０は記憶手段８1 〜８B の各出力を加算する加算
器である。尚、スイッチ９、記憶手段８1 〜８B 、加算
器１０により積分手段が構成される。また、記憶手段８
1 〜８B はアドレスカウンタ６により制御される。他の
構成は図１と同様である。
【００１３】次に動作について説明する。駆動部７によ
りＣＣＤ１を主走査方向に通常のＢ倍の読み取り速度で
駆動すると共に、副走査方向に１／Ｂ倍で駆動し、ＣＣ
Ｄ１のアナログ出力信号をＡ／Ｄ変換器２によりディジ
タル出力信号に変換する。この出力信号は、駆動部７の
信号によって切替えられるスイッチ９を介して決められ
た記憶手段８1 〜８B の１つに格納される。加算器１０
では、駆動部７の信号によってアドレスカウンタ６の指
定する各記憶手段の８1 〜８B の同じ位置の信号を加算
して出力する。
りＣＣＤ１を主走査方向に通常のＢ倍の読み取り速度で
駆動すると共に、副走査方向に１／Ｂ倍で駆動し、ＣＣ
Ｄ１のアナログ出力信号をＡ／Ｄ変換器２によりディジ
タル出力信号に変換する。この出力信号は、駆動部７の
信号によって切替えられるスイッチ９を介して決められ
た記憶手段８1 〜８B の１つに格納される。加算器１０
では、駆動部７の信号によってアドレスカウンタ６の指
定する各記憶手段の８1 〜８B の同じ位置の信号を加算
して出力する。
【００１４】このようにＢ回分の信号を記憶手段８1 〜
８B に格納した時点で加算器１０により信号を加算して
出力することにより、この出力信号は図５に示すように
同じ位置でＢ回スキャンして得た信号を合成したもので
あるため、図２のように周期的な信号は強調され、ラン
ダムノイズのような非周期的な信号成分は低減されてい
る。
８B に格納した時点で加算器１０により信号を加算して
出力することにより、この出力信号は図５に示すように
同じ位置でＢ回スキャンして得た信号を合成したもので
あるため、図２のように周期的な信号は強調され、ラン
ダムノイズのような非周期的な信号成分は低減されてい
る。
【００１５】図６は上記の動作を示すフローチャートで
ある。図において、ステップＳ２１でｎ＝１とした後、
ステップＳ２２でＣＣＤ１のｎ回目のスキャンを行い、
そのデータをステップＳ２３で記憶手段８ｎに格納す
る。このステップＳ２２、Ｓ２３の処理をステップＳ２
４でｎ＝Ｂとなるまで、ステップＳ２５でｎを１つづつ
増やしながら行う。そしてｎ＝Ｂになったら各記憶手段
８1 〜８B のデータを加算してステップＳ２７で出力す
る。
ある。図において、ステップＳ２１でｎ＝１とした後、
ステップＳ２２でＣＣＤ１のｎ回目のスキャンを行い、
そのデータをステップＳ２３で記憶手段８ｎに格納す
る。このステップＳ２２、Ｓ２３の処理をステップＳ２
４でｎ＝Ｂとなるまで、ステップＳ２５でｎを１つづつ
増やしながら行う。そしてｎ＝Ｂになったら各記憶手段
８1 〜８B のデータを加算してステップＳ２７で出力す
る。
【００１６】
【発明の効果】以上説明したように本発明によれば、撮
像素子出力信号のランダムノイズ成分を低減させること
ができ、これにより出力画像の画質及び出力画像の再現
性を高めることができる。
像素子出力信号のランダムノイズ成分を低減させること
ができ、これにより出力画像の画質及び出力画像の再現
性を高めることができる。
【図１】本発明の第１の実施の形態を示すブロック図で
ある。
ある。
【図２】本発明の効果を説明するための波形図である。
【図３】第１の実施の形態の動作を示すフローチャート
である。
である。
【図４】本発明の第２の実施の形態を示すブロック図で
ある。
ある。
【図５】第２の実施の形態の動作を説明するための構成
図である。
図である。
【図６】第２の実施の形態の動作を示すフローチャート
である。
である。
１ ＣＣＤ ３ 加算器 ４ 記憶手段 ５ レジスタ ７ 駆動部 ８1 〜８B 記憶手段 ９ スイッチ １０ 加算器
フロントページの続き (72)発明者 太田 智市郎 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 亀井 正文 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内
Claims (4)
- 【請求項１】 撮像素子を所定速度で主走査方向及び副
走査方向にそれぞれ駆動する駆動手段と、 上記撮像素子の出力信号を画素毎に積分する積分手段
と、 上記駆動手段により上記撮像素子を主走査方向に所定速
度よりも速い速度で駆動すると共に副走査方向に所定速
度よりも遅い速度で駆動し、さらに出力信号を上記積分
手段により画素毎に積分することでノイズを低減するよ
うに制御する制御手段と、を有することを特徴とする画
像読取装置。 - 【請求項２】 上記積分手段は、記憶手段と、上記撮像
素子の出力信号と上記記憶手段の出力信号とを画素毎に
加算してその加算出力信号を上記記憶手段に入力する加
算手段とから成ることを特徴とする請求項１記載の画像
読取装置。 - 【請求項３】 上記積分手段は、上記撮像素子の主走査
で得られる出力信号を走査毎に記憶する複数の記憶手段
と、上記出力信号を上記複数の記憶手段に分配する分配
手段と、上記複数の記憶手段の出力信号を画素毎に加算
する加算手段とから成ることを特徴とする請求項１記載
の画像読取装置。 - 【請求項４】 上記主走査方向の読み取りの速度と副走
査方向の読み取り速度との比が反比例の関係となるよう
にした請求項１記載の画像読取装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8081602A JPH09270893A (ja) | 1996-04-03 | 1996-04-03 | 画像読取装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8081602A JPH09270893A (ja) | 1996-04-03 | 1996-04-03 | 画像読取装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09270893A true JPH09270893A (ja) | 1997-10-14 |
Family
ID=13750875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8081602A Pending JPH09270893A (ja) | 1996-04-03 | 1996-04-03 | 画像読取装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09270893A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019128173A (ja) * | 2018-01-22 | 2019-08-01 | 古野電気株式会社 | データ処理装置、変位観測システム、データ処理方法、および、データ処理プログラム |
-
1996
- 1996-04-03 JP JP8081602A patent/JPH09270893A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019128173A (ja) * | 2018-01-22 | 2019-08-01 | 古野電気株式会社 | データ処理装置、変位観測システム、データ処理方法、および、データ処理プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4847689A (en) | Method of and apparatus for tint generation and color separation over closed regioons of an image including generation of run-length color data | |
| US6115149A (en) | Motor-speed control apparatus for scanners with a movable scan head | |
| US5177623A (en) | Image processing apparatus and method | |
| JP2004048167A (ja) | 画像読取装置 | |
| JPH09130558A (ja) | ビデオデータ転送システム及びビデオデータ転送方法 | |
| JPH09270893A (ja) | 画像読取装置 | |
| JPH10308869A (ja) | 画像処理装置 | |
| JPH1042111A (ja) | 画像読取装置 | |
| JPH04236568A (ja) | 画像読取り装置における編集処理方式及び装置 | |
| JP3203024B2 (ja) | 画像処理装置及び画像処理方法 | |
| JP3346916B2 (ja) | 画像回転装置 | |
| JP2575301B2 (ja) | 画像処理装置 | |
| JPH027668A (ja) | 画像処理装置 | |
| JP3877054B2 (ja) | 画像縮小変倍装置 | |
| JPH10336470A (ja) | 画像読み取り装置 | |
| JPH09275497A (ja) | 画像処理装置 | |
| JP2003169172A (ja) | デジタル複写装置 | |
| JPS61212166A (ja) | 画像情報処理装置 | |
| JPH1155475A (ja) | 画像読取り装置 | |
| JPH04297935A (ja) | 入力装置および出力装置 | |
| JPS6346872A (ja) | 画像処理装置 | |
| JPS59223061A (ja) | 画像読取装置 | |
| JPH04283877A (ja) | ディザマトリックススライスレベルの設定方式 | |
| JPH0377475A (ja) | 画像読取装置 | |
| JP2002044421A (ja) | 画像読取装置および画像読取装置の制御方法および画像処理装置 |