JPH09270518A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH09270518A JPH09270518A JP10185696A JP10185696A JPH09270518A JP H09270518 A JPH09270518 A JP H09270518A JP 10185696 A JP10185696 A JP 10185696A JP 10185696 A JP10185696 A JP 10185696A JP H09270518 A JPH09270518 A JP H09270518A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- circuit
- active matrix
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
て、高耐圧を有する薄膜トランジスタで回路を構成す
る。 【構成】 Nチャネル型の薄膜トランジスタにおいて、
チャネル形成領域102内にN型の領域104と106
と107を配置する。このようにすることで、ゲイト電
極に負の電圧を印加したOFF動作時には、109で示
される経路でOFF電流が流れる。一方、ゲイト電極に
正の電圧を印加したON動作時には、111で示される
経路でON電流が流れる。このような構成の薄膜トラン
ジスタをアクティブマトリクス型の液晶表示装置の高耐
圧が要求される部分に配置する。
Description
アクティブマトリクス型の表示装置の構成に関する。代
表的には、アクティブマトリクス型の液晶表示装置の構
成に関する。
ばれる表示装置が注目されている。フラットパネルディ
スプレイとは、液晶や発光材料、さらには蛍光材料を用
いた厚さが数cm以下の薄型の表示装置の総称である。
間に液晶を挟んで保持した構造を有している。そして液
晶に電界を加え、その光学特性を変化させることによ
り、液晶層を透過する光を変調する機能を有している。
だ構造としてアクティブマトリクス型と称されるものが
知られている。これは、マトリクス状に配置された各画
素電極のそれぞれにスイッチング素子を配置した構成を
有している。スイッチング素子としては、珪素薄膜を用
いた薄膜トランジスタが一般には利用されている。
は、非晶質珪素膜と結晶性珪素膜とに大別される。現状
において実用化されているのは、非晶質珪素膜を用いた
ものである。
ジスタは、その動作速度が遅く、またPチャネル型が実
用にならないことから、周辺駆動回路を一体化すること
ができないという問題がある。
には、高速動作可能なものが得られ、またPチャネル型
のものも得られる。よって、周辺駆動回路を薄膜トラン
ジスタで構成することができる。そして周辺駆動回路を
アクティブマトリクス回路と同一基板上に集積化するこ
とができる。
は、液晶に加える電圧が液晶材料によって決まるので、
それに応じてアクティブマトリクス回路、およびアクテ
ィブマトリクス回路を駆動するための周辺駆動回路に必
要とされる駆動電圧が決まる。
必要する駆動電圧でもって動作させた場合、一般的に薄
膜トランジスタでは耐圧が不足する。この耐圧の不足
は、薄膜トランジスタの特性の劣化、回路動作の不良、
さらにリーク電流の増加といった問題を引き起こす。一
般にこれらの問題は、装置の信頼性の低下として認識さ
れる。
題を解決した周辺駆動回路一体型のアクティブマトリク
ス型の表示装置を提供することを課題とする。即ち、高
い信頼性を有した周辺駆動回路一体型のアクティブマト
リクス型の表示装置を提供することを課題とする。
は、同一基板上に形成されたアクティブマトリクス回路
と周辺駆動回路とを集積化した構成において、各回路を
構成する薄膜トランジスタを必要とする駆動電圧に耐え
るものとする。また同時に各回路に必要とされる特性を
備えた薄膜トランジスタを選択的に配置することを特徴
とする。即ち、アクティブマトリクス回路と周辺駆動回
路とにおいて、それぞれ異なる構造および異なる動作原
理で動作する薄膜トランジスタを配置する。このような
構成は、必要とする特性を要求する結果とて得られる。
ランジスタ、換言すれば耐圧を高めた薄膜トランジスタ
として、以下に示すような構成を採用する。
耐圧と高速動作、さらに大ON電流特性が必要とされる
周辺駆動回路のバッファー回路に以下に示すような構成
上の特徴を有する素子を配置することを特徴とする。
果ランジスタの構成を有している。そして、ON動作時
の電流経路とOFF動作時のリーク電流の経路とを異な
らせた構造を有している。
ャネル型であれば電子)の移動経路とOFF動作時のキ
ャリア(Nチャネル型であればホール)の移動経路とを
異ならせた構成を有している。
F電流特性、高耐圧、高信頼性を有した構成とすること
ができる。そして、高速動作させることができ、さらに
大きなON電流値を流すことができる。
ャネル型の薄膜トランジスタであれば、実質的に真性ま
たは真性に近い導電型を有するチャネル形成領域内にN
型の領域を配置する。(以下Nチャネル型を例として説
明を加える)
においてN型層が形成される。従って、ON動作時にお
いては、上記のN型の領域はチャネル形成領域を移動す
るキャリアの大きな障害とはならない。
OFF動作時(Nチャネル型の場合)においては、上記
チャネル形成領域にはP型反転層が形成される。
このP型半導体層はその通路幅が狭められたり、またそ
の経路が曲がりくねった長いものとなる。勿論このよう
にするためには、前述のN型領域をこのOFF動作時の
P型反転層でなる経路(ソースとドレインを結ぶ経路)
の幅が狭くなるように、また長くなるように配置する必
要がある。
ース/ドレイン間を移動するキャリアの経路をON動作
時のキャリアの移動経路(ソース/ドレイン間をつなぐ
最短距離)に比較して長くすることができる。
移動を抑制し、耐圧を上げることができる。そして同時
にOFF電流値を下げることができる。また、高い信頼
性を得ることができる。
図1に示す構成は、ソース領域101およびドレイン領
域103の間において、ON電流の経路111とOFF
電流の経路109とが異なっている構成を有している。
レイン領域と同一導電型を有する領域104、106、
107を配置することにより、OFF動作時において、
これらの領域によって、P型反転経路109が曲がりく
ねったものとなる。この経路109は、ソース領域とド
レイン領域とを結ぶ距離(ON動作時のチャネル長)よ
りも長くなる。
の側面を経由して伝導するキャリアの経路を無くす構成
とできることも耐圧や信頼性を向上させる上で重要とな
る。
成された高密度のトラップが存在しており、そこを経由
してのキャリアの移動経路が形成されやすい。特にOF
F動作時におけるOFF電流の原因は、この活性層の側
面を経由したキャリアの移動によるものが大きい。ま
た、この活性層の側面におけるキャリア移動経路は、不
安定なもので装置の信頼性の低下を招く要因ともなる。
動経路を図1の109で示されるようなものとすること
はOFF動作時の耐圧を高め、また高い信頼性を与える
ことに有用なものとなる。
N動作時のキャリアの移動経路が短く(OFF動作時に
比較して)、またその幅が広いものとなるので、高速動
作が可能でまた大電流を流すことができる特性を有して
いる。
動回路とを同一ガラス基板上に集積化した構成例を示
す。図2に示す構成においては、周辺駆動回路としてゲ
イトドライバー回路が示されている。また図3に図2に
示す回路の詳細を示す。
回路は、図2に示すゲイトドライバー回路のバッファー
回路の後にサンプリング回路が配置された構成となる。
耐圧が要求されるのは、バッファー回路である。例え
ば、液晶電気光学装置においては、液晶を応答させるた
めに所定の電圧が必要とされる。例えば、現状において
は最低でもバッファー回路には16V程度の耐圧が要求
される。なおこの場合、シフトレジスタ回路は12V程
度の耐圧があればよいことが分かっている。
る薄膜トランジスタにもバッファー回路と同様な耐圧が
要求される。しかし、画素に配置される薄膜トランジス
タは、LDD領域やオフセットゲイト領域を配置するこ
とで、その耐圧を高めることができる。また後述する等
価的に複数の薄膜トランジスタが直列に接続された構成
を採用することで、その耐圧を高めることができる。
れるので、LDD領域やオフセットゲイト領域を配置す
ることによる耐圧の向上には限界がある。これは、LD
D領域やオフセットゲイト領域を配置すると、ソース/
ドレイン間の抵抗が高くなり、高速動作には不利な構造
となるからである。
ジスタは、大きなON電流を流す必要があり、この観点
からもソース/ドレイン間の抵抗を高くするLDD領域
やオフセットゲイト領域を配置することは不利となる。
等価的に直列に接続した構成もソース/ドレイン間の距
離が長くなるという意味で高速動作や大ON電流特性を
得るには不利なものとなる。
をバッファー回路に配置する。こうすることで、バッフ
ァー回路に必要とされる高速動作と高ON電流特性、さ
らに高耐圧特性を得ることができる。特に動作や大きな
ON電流が流れるような動作を行わした場合の信頼性を
高いものとすることができる。
トリクス型の液晶表示装置のみではなく、アクティブマ
トリクス型を有するフラットパネルディスプレイに利用
することができる。例えば、EL素子を用いたアクティ
ブマトリクス型の液晶表示装置に利用することができ
る。
のではなく、ディスプテイで光学変調された像をスクリ
ーンに投影する形式のプロジェクション型の表示装置に
利用することができる。
ィブマトリクス回路と周辺駆動回路とが同一基板上に集
積化された構成を有し、前記アクティブマトリクス回路
に配置された薄膜トランジスタと前記周辺駆動回路に配
置された薄膜トランジスタとは本質的に動作原理が異な
ることを特徴とする。
0を用いて説明する。図2には、周辺駆動回路一体型の
アクティブマトリクス表示装置の一方の基板の概略の構
成が示されている。
すような構成を有した薄膜トランジスタを配置する。ま
た、周辺駆動回路のシフトレジスタ回路201には、図
9(B)の左側の2つで示されるような薄膜トランジス
タを配置する。また、アクティブマトリクス回路205
には、図9(B)の右側に示されるような薄膜トランジ
スタを配置する。
は、本質的に同じ構造を有し、また同じ原理に基づいて
動作する。しかし、図1に示す薄膜トランジスタは、そ
れらとは異なる構造を有し、また異なる動作原理に基づ
いて動作する。
路に必要とされる諸特性や特徴を満たすようにするため
である。
周辺駆動回路とが同一基板上に集積化された構成を有
し、前記アクティブマトリクス回路に配置された薄膜ト
ランジスタと前記周辺駆動回路に配置された薄膜トラン
ジスタとは本質的に異なる構造を有していることを特徴
とする。
は、例えば、プレナー型とスタガー型、プレナー型と逆
スタガー型、図1に示す構造と図9に示す構造とを挙げ
ることができる。なお、LDD領域の有無やその寸法の
違い、また活性層の大きさの違い、電極の大きさの違
い、ソース/ドレイン領域の抵抗や不純物濃度の違い、
特性の違い(例えば活性層の大きさが異なると特性が異
なるものとなる)、というような違いは、本質的に異な
る構造とは見なされない。即ち、このような違いがあっ
ても同じ構造と見なされる。
う場合、当然その構造は本質的に異なるものとなる。
周辺駆動回路とが同一基板上に集積化された構成を有
し、前記周辺駆動回路には本質的に異なる構造を有する
少なくとも2種類の薄膜トランジスタが配置されてお
り、前記2種類の薄膜トランジスタの一方はアクティブ
マトリクス回路に配置された薄膜トランジスタと本質的
に同一の構造を有し、前記2種類の薄膜トランジスタの
他方はアクティブマトリクス回路に配置された薄膜トラ
ンジスタと本質的に異なる構造を有することを特徴とす
る。
周辺駆動回路とが同一基板上に集積化された構成を有
し、前記周辺駆動回路には本質的に異なる動作原理で動
作する少なくとも2種類の薄膜トランジスタが配置され
ており、前記2種類の薄膜トランジスタの一方はアクテ
ィブマトリクス回路に配置された薄膜トランジスタと本
質的に同一の動作原理で動作し、前記2種類の薄膜トラ
ンジスタの他方はアクティブマトリクス回路に配置され
た薄膜トランジスタと本質的に異なる動作原理で動作す
ることを特徴とする。
回路と周辺駆動回路とが同一基板上に集積化された構成
を有し、前記アクティブマトリクス回路に配置された薄
膜トランジスタと前記周辺駆動回路に配置された薄膜ト
ランジスタとは本質的に異なる断面構造を有しているこ
とを特徴とする。
回路と周辺駆動回路とが同一基板上に集積化された構成
を有し、前記アクティブマトリクス回路に配置された薄
膜トランジスタと前記周辺駆動回路に配置された薄膜ト
ランジスタとは異なる構造を有し、前記周辺駆動回路に
配置された薄膜トランジスタはON電流の経路とOFF
電流の経路とが異なる構造を有していることを特徴とす
る。
回路と周辺駆動回路とが同一基板上に集積化された構成
を有し、前記アクティブマトリクス回路に配置された薄
膜トランジスタと前記周辺駆動回路に配置された薄膜ト
ランジスタとは異なる構造を有し、前記周辺駆動回路に
配置された薄膜トランジスタはチャネル形成領域中にソ
ース及びドレイン領域と同じ導電型を有する領域が複数
配置されていることを特徴とする。
体型のアクティブマトリクス型の液晶表示装置におい
て、特にバッファー回路204に図1に示すような構造
を有する薄膜トランジスタを配置する。そしてアクティ
ブマトリクス領域205には、LDD領域を配置した薄
膜トランジスタや図13に示す等価的に複数の薄膜トラ
ンジスタが直列に接続された薄膜トランジスタを配置す
る。
リクス回路とに本質的に異なる構造、異なる動作原理を
有する薄膜トタンジスタを選択的に配置する。このよう
にすることで、各回路に必要とされる耐圧や特性に見合
った回路構成とすることができる。そして、高い性能を
有し、また信頼性の高いアクティブマトリクス型の表示
装置を得ることができる。
する液晶表示装置に本明細書で開示する発明を利用する
例を示す。図2に示すのは、アクティブマトリクス回路
(画素マトリクス回路)とアクティブマトリクス回路を
駆動するための周辺駆動回路の概略が示されている。
タ回路201、NAND回路202、レベルシフタ20
4でもって周辺駆動回路であるゲイトドライバー回路が
構成されている。しかしこの構成のみをもって周辺駆動
回路が構成されるとは限らない。例えば所定の演算機能
を有した回路や所定の機能を有した集積回路が必要に応
じて配置される。なお本明細書でいう周辺駆動回路に
は、薄膜集積回路に加えて、外付けの集積回路(ICチ
ップ)を配置したような構成も含まれる。
ライバー回路は、ゲイトドライバー回路のバッファー回
路の後にサンプリング回路を配置した構造を有してい
る。
ー回路に図1に示すような構成を有する薄膜トランジス
タを配置することを特徴とする。
有面積が大きくなるという欠点がある。これは、不純物
領域104〜107のような複雑なパターンを形成する
必要があるので、マスク合わせのマージン等を考慮する
と、全体を小型化することが困難であるからである。
要のあるアクティブマトリクス領域の開口率を極力大き
くすることが要求される。
な構成を有する薄膜トランジスタをアクティブマトリク
ス領域に配置することは開口率の確保という観点からは
不利なものとなる。
最も求められる周辺駆動回路のバッファー回路(図2の
204)を図1に示すような構成を有する薄膜トランジ
スタで構成する。バッファー回路は図1に示す構成を有
するNチャネル型の薄膜トランジスタと同様な構成を有
するPチャネル型の薄膜トランジスタとで構成される相
補型の回路が基本となって構成される。
て説明する。ここでは、Nチャネル型の薄膜トランジス
タの構成について説明する。
見た概略を示す。図1(A)に示す構成において、10
1がソース領域、102がチャネル形成領域、103が
ドレイン領域である。そして、この3つの領域を主要な
構成要素として薄膜トランジスタの活性層100が構成
されている。
部の少なくとも一部にチャネルとなる通路(ソース領域
とドレイン領域とを結ぶ通路)が形成される領域として
定義される。
はN型を有している。また、チャネル形成領域102に
は実質的に真性な導電型(I型)を有している領域10
5が形成されている。この105で示される領域がOF
F動作時にキャリアが移動する経路となる。
めに105で示される領域を弱いP型(一般にP- 型と
かP--型とか表記される)とすることも有効である。
ャネル形成領域102内に形成されたN型の領域であ
る。また108で示されるのがゲイト電極である。図1
に示す構成においては、活性層100を覆って図示しな
いゲイト絶縁膜が形成され、その上にゲイト電極108
が配置されている構成となっている。
に加えられる正の電圧により、静電誘導効果に従ってチ
ャネルとなる105の領域はN型化する。この状態にお
いては、104、106、107で示されるN型領域は
チャネル形成領域内においてチャネルと一体となる。
キャリアの移動経路となる状態が実現される。即ち、O
N電流の担体となるキャリアの移動は、102で示され
るチャネル形成領域の全体において行われる。
ソース領域101からドレイン領域103へとチャネル
形成領域102を最短距離でもって、またチャネル形成
領域の全体を利用して移動する。
OFF動作時においては、105で示される真性な領域
の導電型がP型に反転する。しかし、N型領域104、
106、107の領域の導電型は反転せずN型のままで
ある。
域103からチャネル形成領域102へとキャリア(こ
の場合はホール)がトラップ準位や不純物準位を経由し
てPN接合の障壁を乗り越えて移動することによって生
じる。
ン領域103からソース領域101の方向へと移動する
キャリア(ホール)の移動経路であるP型反転層は、1
05で示されるように細く曲がりくねったものとなって
いる。
レイン領域103からソース領域101へのキャリアの
移動は大きく抑制されることになる。そして、その結果
としてOFF電流値は大きく抑制される。また逆方向耐
圧を高くすることができる。また、高い信頼性を得るこ
とができる。
においては、OFF動作時においてチャネル形成領域1
02内に障壁となるN型領域104、106、107が
配置され、そのことによりOFF動作時のキャリアの移
動経路が制限される。そしてそのことにより、OFF電
流を低減させ、また耐圧を高めることができる。
成領域105内において、N型の領域104、106、
107は大きな障壁とならない。従って、ON動作時の
キャリアの移動が阻害されず、大電流を流すことができ
る。また高速動作を行わすことができる。
いて説明する。図4においてVgはゲイト電圧(Vg>
0)、Ecは伝導帯、Evは価電子帯、Efはフェルミ
レベルを表している。
イトに正電圧が印加された状態)の時を考える。
(C)のようなバンド状態となっている。即ち、電子が
半導体表面に蓄積され電子が移動し易い状態となってい
る。
おいては図4(D)のようなバンド状態となっている。
図4(D)の状態においては、元々フェルミレベルEf
は伝導帯Ecの近くに押し上げられているため、伝導体
には多数の電子が常に存在している。
105の領域と同様、104、106、107の領域も
電子が移動し易いバンド状態となっている。そして、そ
れらの領域間におけるポテンシャルバリアも大きなもの
とはならない。従って、多数キャリアである電子がソー
ス領域101からドレイン領域103へと移動する。即
ち、111で示される経路を電子が移動する。
イトに負電圧が印加された状態)の場合を考える。この
時、ON動作時にチャネルとなる領域105においては
図4(A)のようなバンド状態となっている。即ち、ホ
ールが半導体表面(ゲイト絶縁膜との界面)に集まり、
電子が払われた状態にある。このため、ソース/ドレイ
ン間の電子の移動は極めて少ないものとなる。
N型領域は、フェルミレベルEfが伝導帯Ecの近くへ
と押し上げられている。この状態では、ホールは少数キ
ャリアであり、半導体表面の表面に集まらない。よって
上記のOFF動作時において、上記N型領域は図4
(B)に示すように、エネルギーバンドが僅かにしか曲
がらない状態となる。即ち、OFF動作時において10
4、106、107で示されるN型領域は、そのままN
型を維持する。
4(B)を比較すれば判るようにEv及びEcの値が異
なる。この差がポテンシャルバリアとなる。このポテン
シャルバリアが存在するためにホールにしろ電子にしろ
ソース/ドレイン間を最短距離で移動することは阻害さ
れる。
にP型反転層が形成される105の領域においては、多
数キャリアはホールとなる。しかし、上述のポテンシャ
ルバリアが存在するので、この多数キャリアが移動する
のは、109で示される曲がりくねった経路となる。
る経路がキャリアの移動経路となり、OFF状態では1
09で示される経路がキャリアの移動経路となる。
タの場合の例を示した。Pチャネル型の薄膜トランジス
タの場合は、基本的にN型であった領域をP型に変更す
ればよい。
成するCMOS構成の薄膜トランジスタ回路と、アクテ
ィブマトリクス回路の各画素に配置されるNチャネル型
の薄膜トランジスタとを同一ガラス基板上に形成する工
程を示す。なお、図5に示す薄膜トランジスタは、その
配置位置が異なるもの、その形状や動作原理は本質的に
同じである。
程を示す。また右側にアクティブマトリクス回路に配置
されるNチャネル型の薄膜トランジスタの作製工程を示
す。
件は、1例を示すものである。即ち、必要に応じて変更
あるいは最適化が可能なものであり、記載された値のみ
に限定されるものではない。
1上に下地膜502として酸化珪素膜を3000Åの厚
さに成膜する。成膜方法は、スパッタ法を用いる。
を1000Åの厚さにプラズマCVD法で成膜する。成
膜方法は、減圧熱CVD法で用いるのでもよい。こうし
て図5(A)に示す状態を得る。
素膜103を結晶化させる。結晶化の方法は、レーザー
光の照射やランプアニール、さらにそれらの方法と加熱
処理を併用した方法を利用するのでもよい。
ターニングを施すことにより、504、505、506
で示される島状の領域を形成する。(図5(B))
S回路を構成するPチャネル型の薄膜トランジスタの活
性層となる。505は後にCMOS回路を構成するNチ
ャネル型の薄膜トランジスタの活性層となる。506は
後に画素マトリクス回路に配置されるNチャネル型の薄
膜トランジスタの活性層となる。
にゲイト電極を構成するためのアルミニウム膜507を
5000Åの厚さにスパッタ法によって成膜する。この
アルミニウム膜507中には、後にアルミニウムの異常
成長に起因するヒロックやウィスカーの発生を抑制する
ためにスカンジウム(またはイットリウム)を0.1 〜0.
2 重量%含有させる。(図5(C))
従うアルミニウムの異常成長による針状あるいは刺状の
突起物のことである。
な膜質を有する陽極酸化膜508を形成する。この緻密
な膜質を有する陽極酸化膜508の形成は、電解溶液と
して3%の酒石酸を含んだエチレングルコール溶液を用
いて行う。
ウム膜507を陽極、白金を陰極として陽極酸化電流を
流すことによって形成される。ここでは、印加電圧を制
御して、陽極酸化膜508の膜厚を100Å程度とす
る。
されるレジストマスクの密着性を向上させるために機能
する。
に図6(A)に示すようにレジストマスク515、51
6、517を配置し、アルミニウム膜507(図5
(C)参照)のパターニングを行う。この際、陽極酸化
膜508(図5(C)参照)の膜厚が厚いとアルミニウ
ム膜507のパターニングが困難になるので注意が必要
である。
13がそれぞれゲイト電極の原型となる(基となる)ア
ルミニウムパターンである。また、510、512、5
14がアルミニウムパターン上に残存する緻密な膜質を
有する陽極酸化膜である。
酸化を行う。ここでは、518、519、520で示さ
れる多孔質状を有する陽極酸化膜を形成する。(図6
(B))
酸を含んだ水溶液を用いる。そしてこの電解溶液中にお
いて、509、511、513で示されるアルンニウム
パターンを陽極、また白金を陰極として陽極酸化を行
う。
5、516、517、さらに緻密な陽極酸化膜510、
512、514が存在するために、アルミニウムパター
ン509、511、513の側面において陽極酸化が進
行する。
20で示される部分が多孔質状の陽極酸化膜として形成
される。この多孔質状の陽極酸化膜は、陽極酸化時間に
よって制御することができる。
8、519、520を5000Åの厚さに形成する。こ
の多孔質状の陽極酸化膜は、後に低濃度不純物領域(L
DD領域)を形成する際に利用される。
マスク515、516、517を専用の剥離液で除去す
る。そして再度、緻密な膜質を有する陽極酸化膜を形成
する条件で陽極酸化を行う。
密な膜質を有する陽極酸化膜が形成される。ここでは、
先に形成された陽極酸化膜510、512、514と一
体化した状態で51、52、53で示される陽極酸化膜
が形成される。(図6(C))
膜518〜520の内部に電解溶液が侵入するので、図
6(C)の51、52、53で示されるような状態で緻
密な膜質を有する陽極酸化膜が形成される。
1、52、53の膜厚は、1000Åとする。この陽極
酸化膜は、ゲイト電極(およびそこから延在したゲイト
配線)の表面を電気的および機械的に保護する機能を有
している。具体的には、電気的絶縁性の向上、及びヒロ
ックやウィスカーの発生を抑制する機能を有している。
ル型の薄膜トランジスタのゲイト電極521、さらにN
チャネル型の薄膜トランジスタのゲイト電極522、5
23が画定する。
ン)イオンの注入を行う。この工程では、ソース及びド
レイン領域を形成するためのドーズ量でもってPイオン
の注入を行う。Pイオンの注入は公知のプラズマドーピ
ング法でもって行う。(図7(A))
7、529、530、532の各領域に比較的高濃度に
Pイオンが注入される。この工程におけるドーズ量は、
1×1015/cm2 とする。またイオンの加速電圧は8
0kVとする。
いて、525、528、531の各領域には、Pイオン
は注入されない。従って、そのまま真性または実質的に
真性な状態が維持される。
たら、燐酸と酢酸と硝酸とを混合した混酸を用いて多孔
質状の陽極酸化膜518、519、520を除去する。
ンの注入を行う。この工程では、図7(A)の工程にお
けるドーズ量よりも低いドーズ量でもってPイオンの注
入を行う。ここでは、ドーズ量を0.5 〜1×1014/c
m2 とする。またイオンの加速電圧を70kVとする。
6、538、559、541で示される各領域がN- 型
(弱いN型)領域となる。即ち、524、526、52
7、529、530、532の各領域よりも低い濃度で
Pイオンが添加された低濃度不純物領域となる。(図7
(B))
7、540の各領域がチャネル形成領域として画定す
る。
程で形成した緻密な膜質を有する陽極酸化膜51、5
2、53の膜厚でもって、チャネル形成領域の両側にフ
セットゲイト領域が形成される。しかし、本実施例にお
いては、陽極酸化膜51、52、53の膜厚が1000
Å程度であるので、図中においては、オフセットゲイト
領域の記載は省略してある。
了したら、図8(A)に示すようにレジストマスク54
2を配置し、今度はB(ボロン)イオンの注入を行う。
44、545、546の各領域は、N型からP型へと導
電型が反転する。ここでは、Bイオンのドーズ量を2×
1015/cm2 とする。またその加速電圧を60kVと
する。
レジストマスク542を除去する。そして、全体にKr
Fエキシマレーザーを照射して、不純物イオンが注入さ
れた領域のアニールと注入された不純物イオンの活性化
とを行う。
Nチャネル型の薄膜トランジスタとアクティブマトリク
ス領域に配置されるNチャネル型の薄膜トランジスタと
を同時に形成する。
551を成膜する。層間絶縁膜551は、酸化珪素膜で
構成する。酸化珪素膜以外には、窒化珪素膜と酸化珪素
膜の積層膜、酸化珪素膜や窒化珪素膜と樹脂膜との積層
膜を利用することができる。
トホールの形成を行う。そして、Pチャネル型の薄膜ト
ランジスタのソース電極552とドレイン電極553、
さらにNチャネル型の薄膜トランジスタのドレイン電極
553とソース電極554を形成する。
タとNチャネル型の薄膜トランジスタを相補型に構成し
たCMOS回路が完成する。さらに同時にソース電極5
55(一般にマトリクス状に配置された画像信号線(ソ
ース配線)から延在して設けられる)とドレイン電極5
56を形成し、画素マトリクス部のNチャネル型の薄膜
トランジスタを完成させる。
縁膜557を成膜する。そしてコンタクトホールの形成
を行い、ITOでなる画素電極558を形成する。
1時間の加熱処理を行い、活性層中の欠陥の修復を行
う。こうして、アクティブマトリクス回路(画素マトリ
クス回路)と周辺駆動回路の一部とを同時に配置した構
成を得る。
とは異なる薄膜トランジスタに関する。図10(A)に
示すのが上面から見た本実施例の薄膜トランジスタの概
略である。本実施例では、Nチャネル型の薄膜トランジ
スタの例を示す。
(A)にその上面概略図を示す薄膜トランジスタの動作
状態を示す模式図である。
ランジスタの活性層を構成する島状の珪素薄膜でなる半
導体層である。1002はN型を有する領域であり、ソ
ース領域として機能する領域である。
在する活性層の領域でチャネル形成領域となる領域であ
る。チャネル形成領域1003内にはN型を有する領域
1005が形成されている。チャネル形成領域の100
5で示される領域以外の領域は、真性または実質的に真
性な導電型を有している。
おいてN型となるチャネルと一体化する。またこの領域
は、OFF動作時において反転P型層となるチャネル形
成領域1003中においてOFF電流の原因となるキャ
リアの移動を阻害する障壁となる。
イン領域である。また1007で示されるのが、チャネ
ル形成領域1003とドレイン領域1004との間に配
置されたLDD(ライトドープドレイン)領域である。
このLDD領域1007は、ドレイン領域1004より
も低濃度にN型を付与する不純物を含んでいる。
において、チャネル形成領域1003とドレイン領域1
004との間に形成される強電界を緩和し、ドレイン領
域からチャネル形成領域へのキャリアの移動を抑制する
機能を有している。
に示す。図10(B)に示すのは、本実施例で示す薄膜
トランジスタのON動作時とOFF動作時とにおけるキ
ャリアの移動の状態(経路)を示す模式図である。
ジスタのON動作時においてキャリアが移動する経路で
ある。ON動作時においては、ゲイト電極1006に正
の電圧が加わり、チャネル形成領域1003はN型とな
る。この時、N型領域1005はチャネル形成領域10
03と実質的に一体化してしまうので、ソース領域10
02からドレイン領域1004へと1008で示す経路
を通ってキャリア(電子)は移動する。即ち、ON動作
時においては、キャリアの移動はソース/ドレイン間を
最短距離で、しかもチャネル形成領域103全体におい
て移動する。
極1006には負の電圧が印加される。そして、チャネ
ル形成領域1003中の1005で示される領域以外の
領域の表面はP型に反転する。この時、1005で示す
領域はN型のまま残存する。
1005が障壁となるので、ドレイン領域1004から
ソース領域1002へと移動するキャリア(ホール)の
移動は1009や1010で示される経路が大部分とな
る。
路はON動作時におけるキャリアの移動経路1008に
比較して長く、またその幅が狭い。
広く、OFF電流の経路は長くかつその幅が狭い状態と
なる。
なON電流値と小さなOFF電流値とを有する構成を実
現することができる。そして高い耐圧を有したものとす
ることができる。また、高速動作が可能で高い信頼性を
有したものとすることができる。
トランジスタの作製工程を示す。図11に図1に示す薄
膜トランジスタの作製工程を示す。図11において図1
と同じ符号は、図1と同じ箇所を示す。図11に示すの
は、図1のA−A’で切った断面部分の作製工程であ
る。
て酸化珪素膜を3000Åの厚さにスパッタ法を用いて
成膜する。そして結晶性珪素膜でなる活性層100を形
成する。ここでは活性層の厚さは1000Åとする。こ
うして図11(A)に示す状態を得る。
膜1104をプラズマCVD法でもって成膜する。酸化
珪素膜1104の厚さは1000Åとする。
このレジストマスク1103は、図1の105で示され
る斜線部分のパターンを有している。こうして図11
(B)に示す状態を得る。
いて、101、104、106、107、103で示さ
れる領域がN型化する。ここで、101はソース領域、
103はドレイン領域、104、106、107はN型
領域となる。こうして図11(C)に示す状態を得る。
電極はアルミニウムでもって形成する。なお、図示され
ていないが、アルミニウムでなるゲイト電極108の表
面には陽極酸化膜を形成する。こうして図11(D)に
示す状態を得る。
材料やシリサイド材料を利用して構成することもでき
る。
を5000Åの厚さにプラズマCVD法でもって成膜す
る。
ース電極1106とドレイン電極1107を形成する。
さらに350℃の水素雰囲気中において1時間の加熱処
理を行うことにより、図11(E)に示す薄膜トランジ
スタを完成させる。
明する。本実施例に示す薄膜トランジスタは、ゲイト電
極の位置が基板側にあるボトムゲイト型のものである。
本実施例の半導体装置の主要な作製工程は下記の通りで
ある。
体活性層(薄膜半導体)の形成 ドーピングマスクの形成 ドーピングおよびドーピングされた不純物の活性化 層間絶縁物の成膜 ソース、ドレイン領域へのコンタクトホールの形成 上層の導電性材料(金属等)を用いた配線の形成
もしくは、同7−99317公報に記載されるように、
ボトムゲイト型の薄膜トランジスタを得るために、自己
整合的なドーピングマスクの形成、薄膜半導体へのイオ
ンドーピングと活性化を実施する。本実施例の詳細な条
件、被膜の厚さ等は上記公報を参考にするとよい。
る。まず、ガラス基板400上にゲイト電極409を形
成する。ガラス基板は裏面露光技術を使用するため、露
光に用いる光を透過することが要求される。
料を用いて形成する。ゲイト電極409上にはゲイト絶
縁膜として機能する酸化珪素膜419をプラズマCVD
法でもって成膜する。
ない非晶質のシリコン膜を減圧熱CVD法でもって成膜
する。この非晶質珪素膜は、レーザーアニール法によっ
て結晶化させ結晶性珪素膜とする。さらにこれをパター
ニングすることにより、結晶性珪素膜でなる活性層40
8を形成する。
光技術を用いる。すなわち、窒化珪素の被膜を堆積し、
その上にフォトレジストを塗布した後、裏面より光を照
射して、フォトレジストの露光をおこなう。そして、こ
れによって窒化珪素膜のエッチングをおこない、ドーピ
ングマスク465を得る。ドーピングマスク465は図
では別々になっているように見えるが、裏面露光技術を
採用したためゲイト電極409と同様、全てつながって
いる。(図12(B))
の不純物ドーピング法を用いておこなう。ここではP
(リン)イオンの注入を行う。
域402、N型領域403〜405が自己整合的に形成
される。(図12(B))
に導入された不純物は、ランプアニールによって活性化
される。
る。この工程では、公知の絶縁被膜成膜技術によって、
層間絶縁物として機能する酸化珪素被膜456を成膜す
る。(図12(C))
る。この工程は公知のコンタクトホール形成技術を用い
ておこなう。層間絶縁物456をエッチングして、ソー
ス領域401およびドレイン領域402へのコンタクト
ホール457、458を形成する。(図12(D))
る。この工程は公知の金属被膜成膜技術およびエッチン
グ技術を用いて行う。この工程の結果、ソース電極・配
線410、ドレイン電極・配線412が形成される。さ
らに350℃の水素雰囲気中での加熱処理を行うことに
より、図12(E)に示す薄膜トランジスタを完成させ
る。
リクス領域にOFF電流値を軽減した薄膜トランジスタ
を配置した構成に関する。この薄膜トランジスタは、等
価的に複数の薄膜トランジスタを直列に接続した構成を
有している。
すような構成を有している。即ち、マトリクス状に配置
された画像信号線(ソース線)およびゲイト信号線)
と、前記画像信号線およびゲイト信号線で囲まれた領域
に配置された画素電極と、を有し、前記画素電極に隣接
して同一導電型のn個の薄膜トランジスタが直列に接続
されて配置されており、前記複数の薄膜トランジスタの
n=1番目の薄膜トランジスタのソースまたはドレイン
領域は前記画像信号線に接続されており、前記複数の薄
膜トランジスタのn番目の薄膜トランジスタのドレイン
またはソース領域は前記画素電極に接続されており、n
−m(n>m)個の薄膜トランジスタのゲイト電極は共
通にゲイト信号線に接続されており、m個の薄膜トラン
ジスタにおいて、チャネル形成領域がソース及びドレイ
ン領域と同一導電型となる電位にゲイト電位が固定され
る構成となっていることを特徴とする。
代表的な例をとしてアクティブマトリクス領域の一部の
概略の構成を示す。
隣合う2つの画素に配置される薄膜トランジスタ群にお
いて、容量線を共通にした構成を有している。このよう
な構成は、開口率を高めるために有用なものとなる。
り、902と904がゲイト信号線である。905と9
06は画素電極であり、それぞれゲイト信号線902と
904からの信号によって駆動される。
れる島状の半導体領域(活性層)である。この島状の半
導体領域がそれぞれ薄膜トランジスタの活性層を構成す
る。
を示す。本実施例に示す構成においては、容量線の数を
半分にすることができるので、画素の開口率を高めるこ
とができる。
4の等価回路からも分かるように、複数の薄膜トランジ
スタが直列に接続され、またその間に容量が配置された
構成となっている。
極905から画像信号線901に漏れ出る電荷の量、ま
たはその割合を減少させることができる。このことは、
画素電極から漏れ出る電荷を少なくする構成が最優先で
必要とされるアクティブマトリクス回路において重要な
こととなる。
ジスタを直列に接続した構造となるので、キャリアの移
動する距離が長く、また移動するキャリアが多数の接合
(少なからず障壁が存在する)を移動しなければらない
構造となる。このことは、動作速度やON電流値を大き
くとるためには不利となる。
ジスタは、アクティブマトリクス回路に配置するには、
最適なものといえるが、周辺駆動回路に配置するには不
適当なものといえる。
す薄膜トランジスタで構成し、周辺駆動回路を図9の左
側で示されるCMOS回路や図1に示す薄膜トランジス
タでもって構成した場合、それぞれの回路に配置される
薄膜トランジスタは本質的に異なる構造を有することに
なる。
の左側のCMOS回路を構成する薄膜トランジスタや図
13に示す薄膜トランジスタとは、動作原理をも本質的
に異なるものとなる。
ティブマトリクス構成において、各部分に必要とされる
薄膜トランジスタの特性が異なることに起因する。即
ち、各部分(例えばアクティブマトリクス回路やバッフ
ァー回路等)にそれぞれ最適な特性を有する薄膜トラン
ジスタを配置することにその理由がある。
板上にプレナー型の薄膜トランジスタと逆スタガー型の
薄膜トランジスタとを形成する工程に関する。本実施例
に示す構成を採用した場合、動作原理は同じであるが、
構造が本質的に異なる薄膜トランジスタを集積化した構
成となる。(当然断面構造も異なるものとなる)
ガラス基板601上に図示しあに下地膜として酸化珪素
膜を成膜する。次に非晶質珪素膜を成膜し、加熱により
結晶化させ、図示しない結晶性珪素膜を得る。
グして602、603、604で示されるプレナー型の
薄膜トランジスタの活性層を形成する。
のゲイト絶縁膜として機能する酸化珪素膜600を成膜
する。
ニウム膜をスパッタ法でもって成膜する。そして多孔質
状の陽極酸化膜606、609を形成し、さらに緻密な
膜質を有する陽極酸化膜607、610を形成する。
定する。そして1回目の不純物イオンの注入を行い、ソ
ース領域602とドレイン領域604を形成する。この
工程においては、603の領域に不純物イオンは注入さ
れない。(図15(A))
て、2回目の不純物イオンの注入を行う。この工程は、
1回目の不純物イオンの注入よりも低いドーズ量でもっ
て行う。こうして、低濃度不純物領域61と62が形成
される。(図15(A))
タのゲイト絶縁膜を構成する酸化珪素膜611を成膜す
る。こうして図15(B)に示す状態を得る。
タの活性層を構成するための図示しない非晶質珪素膜を
成膜する。そしてこの非晶質珪素膜にレーザー光を照射
して結晶性珪素膜に変成する。さらにパターニングを施
すことにより、活性層612を形成する。こうして図1
5(C)に示す状態を得る。
して、不純物イオンの注入を行う。そしてソース領域6
15とドレイン領域617を形成する。この際、616
の領域には不純物イオンの注入はされない。(図15
(D))
マスク613を後退させ、再度の不純物イオンの注入を
(D)で示す工程よりも低いドーズ量でもって行う。こ
うして低濃度不純物領域618と619を形成する。
コンタクトホールの形成を行い。逆スタガー型を有する
薄膜トランジスタのソース電極621、ドレイン電極6
22、さらにプレナー型の薄膜トランジスタのソース電
極623、ドレイン電極624を形成する。
質的な動作原理は同じである)2つの薄膜トランジスタ
を同一基板上に形成する。
として液晶表示装置の場合を中心とした。しかし、本明
細書で開示する発明は、アクティブマトリクス型を有す
る他の表示装置に利用することができる。例えば、アク
ティブマトリクス型を有するEL型の表示装置に利用す
ることができる。
により、薄膜トランジスタの耐圧不足に起因する問題を
解決することができる。そして、安定した優れた性能を
有する周辺駆動回路一体型構成を有するアクティブマト
リクス型の表示装置を得ることができる。
が一体化された構成を示す図。
ギーバンド図。
図。
Claims (9)
- 【請求項1】アクティブマトリクス回路と周辺駆動回路
とが同一基板上に集積化された構成を有し、 前記アクティブマトリクス回路に配置された薄膜トラン
ジスタと前記周辺駆動回路に配置された薄膜トランジス
タとは本質的に動作原理が異なることを特徴とする表示
装置。 - 【請求項2】アクティブマトリクス回路と周辺駆動回路
とが同一基板上に集積化された構成を有し、 前記アクティブマトリクス回路に配置された薄膜トラン
ジスタと前記周辺駆動回路に配置された薄膜トランジス
タとは本質的に異なる構造を有していることを特徴とす
る表示装置。 - 【請求項3】アクティブマトリクス回路と周辺駆動回路
とが同一基板上に集積化された構成を有し、 前記周辺駆動回路には本質的に異なる構造を有する少な
くとも2種類の薄膜トランジスタが配置されており、 前記2種類の薄膜トランジスタの一方はアクティブマト
リクス回路に配置された薄膜トランジスタと本質的に同
一の構造を有し、 前記2種類の薄膜トランジスタの他方はアクティブマト
リクス回路に配置された薄膜トランジスタと本質的に異
なる構造を有することを特徴とする表示装置。 - 【請求項4】アクティブマトリクス回路と周辺駆動回路
とが同一基板上に集積化された構成を有し、 前記周辺駆動回路には本質的に異なる動作原理で動作す
る少なくとも2種類の薄膜トランジスタが配置されてお
り、 前記2種類の薄膜トランジスタの一方はアクティブマト
リクス回路に配置された薄膜トランジスタと本質的に同
一の動作原理で動作し、 前記2種類の薄膜トランジスタの他方はアクティブマト
リクス回路に配置された薄膜トランジスタと本質的に異
なる動作原理で動作することを特徴とする表示装置。 - 【請求項5】アクティブマトリクス回路と周辺駆動回路
とが同一基板上に集積化された構成を有し、 前記アクティブマトリクス回路に配置された薄膜トラン
ジスタと前記周辺駆動回路に配置された薄膜トランジス
タとは本質的に異なる断面構造を有していることを特徴
とする表示装置。 - 【請求項6】アクティブマトリクス回路と周辺駆動回路
とが同一基板上に集積化された構成を有し、 前記アクティブマトリクス回路に配置された薄膜トラン
ジスタと前記周辺駆動回路に配置された薄膜トランジス
タとは異なる構造を有し、 前記周辺駆動回路に配置された薄膜トランジスタはON
電流の経路とOFF電流の経路とが異なる構造を有して
いることを特徴とする表示装置。 - 【請求項7】アクティブマトリクス回路と周辺駆動回路
とが同一基板上に集積化された構成を有し、 前記アクティブマトリクス回路に配置された薄膜トラン
ジスタと前記周辺駆動回路に配置された薄膜トランジス
タとは異なる構造を有し、 前記周辺駆動回路に配置された薄膜トランジスタはチャ
ネル形成領域中にソース及びドレイン領域と同じ導電型
を有する領域が複数配置されていることを特徴とする表
示装置。 - 【請求項8】請求項7において、ソース及びドレイン領
域と同じ導電型を有する領域が存在することによりON
電流の経路とOFF電流の経路とが異なったものとなっ
ていることを特徴とする表示装置。 - 【請求項9】請求項7において、 チャネル形成領域中にソース及びドレイン領域と同じ導
電型を有する領域が複数配置された薄膜トランジスタ
は、周辺駆動回路中の最も高い耐圧が要求される箇所に
配置されていることを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10185696A JP3934173B2 (ja) | 1996-04-01 | 1996-04-01 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10185696A JP3934173B2 (ja) | 1996-04-01 | 1996-04-01 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09270518A true JPH09270518A (ja) | 1997-10-14 |
JP3934173B2 JP3934173B2 (ja) | 2007-06-20 |
Family
ID=14311675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10185696A Expired - Fee Related JP3934173B2 (ja) | 1996-04-01 | 1996-04-01 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3934173B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001249627A (ja) * | 2000-03-07 | 2001-09-14 | Idemitsu Kosan Co Ltd | アクティブ駆動型有機el表示装置およびその製造方法 |
US7683860B2 (en) | 2003-12-02 | 2010-03-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device, driving method thereof, and element substrate |
JP2012037890A (ja) * | 2010-08-05 | 2012-02-23 | Samsung Electronics Co Ltd | 表示装置 |
JP2014044441A (ja) * | 2003-03-26 | 2014-03-13 | Semiconductor Energy Lab Co Ltd | 表示装置 |
CN112349733A (zh) * | 2020-09-09 | 2021-02-09 | 湖北长江新型显示产业创新中心有限公司 | 阵列基板、阵列基板的制造方法及显示装置 |
-
1996
- 1996-04-01 JP JP10185696A patent/JP3934173B2/ja not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001249627A (ja) * | 2000-03-07 | 2001-09-14 | Idemitsu Kosan Co Ltd | アクティブ駆動型有機el表示装置およびその製造方法 |
JP4542659B2 (ja) * | 2000-03-07 | 2010-09-15 | 出光興産株式会社 | アクティブ駆動型有機el表示装置およびその製造方法 |
JP2014044441A (ja) * | 2003-03-26 | 2014-03-13 | Semiconductor Energy Lab Co Ltd | 表示装置 |
US9300771B2 (en) | 2003-03-26 | 2016-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Element substrate and light-emitting device |
US9698207B2 (en) | 2003-03-26 | 2017-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Element substrate and light-emitting device |
US11430845B2 (en) | 2003-03-26 | 2022-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Element substrate and light-emitting device |
US7683860B2 (en) | 2003-12-02 | 2010-03-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device, driving method thereof, and element substrate |
JP2012037890A (ja) * | 2010-08-05 | 2012-02-23 | Samsung Electronics Co Ltd | 表示装置 |
CN112349733A (zh) * | 2020-09-09 | 2021-02-09 | 湖北长江新型显示产业创新中心有限公司 | 阵列基板、阵列基板的制造方法及显示装置 |
CN112349733B (zh) * | 2020-09-09 | 2022-09-06 | 湖北长江新型显示产业创新中心有限公司 | 阵列基板、阵列基板的制造方法及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3934173B2 (ja) | 2007-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5895935A (en) | Display device having a switch with floating regions in the active layer | |
JP3312083B2 (ja) | 表示装置 | |
US6492685B1 (en) | Semiconductor device having a pair of N-channel TFT and P-channel TFT | |
KR100305005B1 (ko) | 반도체장치 | |
KR101757443B1 (ko) | 미세 결정 실리콘 박막 트랜지스터와 이를 포함하는 표시장치 및 그 제조 방법 | |
US8987120B2 (en) | Flat panel display device comprising polysilicon thin film transistor and method of manufacturing the same | |
US8278159B2 (en) | Thin film transistor, method of fabricating the same, and a display device including the thin film transistor | |
JP4675680B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
JP2011187931A (ja) | 薄膜トランジスタ、その製造方法、及び表示装置並びに電子機器 | |
KR100686337B1 (ko) | 박막 트랜지스터, 이의 제조 방법 및 이를 사용하는 평판표시장치 | |
JP4326604B2 (ja) | 半導体装置の作製方法 | |
JP3934173B2 (ja) | 表示装置 | |
JP3266861B2 (ja) | アクティブマトリクス装置 | |
JP2005317851A (ja) | 薄膜トランジスタおよびその製造方法 | |
KR100815894B1 (ko) | Ldd구조의 cmos 다결정 실리콘 박막트랜지스터의제조방법 | |
JP4257482B2 (ja) | 薄膜トランジスタ及びその製造方法並びにこれを用いた回路及び液晶表示装置 | |
KR100205523B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
JP3195584B2 (ja) | アクティブマトリクス回路 | |
JP3949650B2 (ja) | アクティブマトリクス型表示装置の作製方法 | |
JP3530749B2 (ja) | アクティブマトリクス装置 | |
JPH10326748A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP4056988B2 (ja) | バッファ回路および表示装置 | |
JP2001160624A (ja) | 薄膜半導体装置 | |
JP5874804B2 (ja) | 薄膜トランジスタ、その製造方法、及び表示装置並びに電子機器 | |
JP3824704B2 (ja) | 薄膜半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070315 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |