JPH09261641A - Method and device for processing compressed picture data - Google Patents
Method and device for processing compressed picture dataInfo
- Publication number
- JPH09261641A JPH09261641A JP7019196A JP7019196A JPH09261641A JP H09261641 A JPH09261641 A JP H09261641A JP 7019196 A JP7019196 A JP 7019196A JP 7019196 A JP7019196 A JP 7019196A JP H09261641 A JPH09261641 A JP H09261641A
- Authority
- JP
- Japan
- Prior art keywords
- macroblock
- processing
- variable length
- length decoding
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は圧縮画像データ処理
方法及び装置、特にＭＰＥＧ標準規格に準拠したビット
ストリームのデータを復号して原画像の順番通りに出力
する方法及び装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a compressed image data processing method and apparatus, and more particularly to a method and apparatus for decoding bit stream data conforming to the MPEG standard and outputting it in the order of original images.
【０００２】[0002]
【従来の技術】動画像符号化標準のＭＰＥＧでは、フレ
ーム内予測符号化されたマクロブロック（イントラマク
ロブロック）のみからなるＩピクチャの圧縮データと、
イントラマクロブロックと順方向フレーム間予測符号化
されたマクロブロックが混在するＰピクチャの圧縮デー
タと、イントラマクロブロックと順方向フレーム間予測
符号化されたマクロブロックと逆方向予測符号化された
マクロブロックと両方向予測符号化されたマクロブロッ
クが混在するＢピクチャの圧縮データが、順方向又は逆
方向又は両方向の各予測符号化マクロブロックの復号時
に参照されるピクチャが時間的に先行するように配列さ
れてビットストリームとされている。ＭＰＥＧのデコー
ダにおいては、このビットストリームから各ピクチャの
画像データを復号して原画像の順番通りに表示する。画
像データの符号化は、画像信号のＤＣＴ処理、量子化処
理、可変長符号化処理を経て行われるため、蓄積メディ
アから読み出されたあるいは放送局から送信された圧縮
データの復号化は、可変長復号処理、逆量子化処理、逆
ＤＣＴ処理及び動き補償処理を経て行われることにな
る。2. Description of the Related Art In MPEG, which is a moving picture coding standard, compressed data of an I picture consisting only of intra-frame predictive-coded macro blocks (intra macro blocks),
Compressed data of a P picture in which intra macroblocks and forward-direction interframe predictive-coded macroblocks coexist, and intra macroblocks and forward-direction interframe predictive-coded macroblocks and backward predictive-coded macroblocks Compressed data of a B picture, in which macroblocks that are both bidirectionally and predictively coded are mixed, are arranged such that the pictures referred to when decoding each predictively coded macroblock in the forward direction, the backward direction, or the bidirectional direction precede in time. It is considered as a bit stream. In the MPEG decoder, the image data of each picture is decoded from this bit stream and displayed in the order of the original image. Since image data is encoded through DCT processing, quantization processing, and variable length encoding processing of image signals, decoding of compressed data read from a storage medium or transmitted from a broadcasting station is variable. The long decoding process, the inverse quantization process, the inverse DCT process, and the motion compensation process are performed.
【０００３】図５には、従来のＭＰＥＧデコーダの機能
ブロック図が示されている。蓄積メディアから読み出さ
れたあるいは放送局から送信されたビットストリーム
は、入力用メモリ（ＤＲＡＭ）１０に記憶される。そし
て、ビットストリームの各マクロブロックは、メモリか
ら読み出されて可変長復号部１２に出力され、所定の可
変長復号処理が行われる。マクロブロック内の全てのブ
ロック（ヘッダデータを含む）の可変長復号化処理が完
了した後、データは逆量子化部１４に出力される。逆量
子化部１４でマクロブロック内の全てのブロックの逆量
子化処理が完了した後、データは逆ＤＣＴ部１６に出力
され、全てのブロックの逆ＤＣＴ処理が行われる。そし
て、逆ＤＣＴ部１６からのデータは、動き補償部１８に
出力され、所定の動き補償が行われて出力用メモリ２０
に記憶される。なお、動き補償部１８は、２つの予測メ
モリを有しており、復号されたＩピクチャ及びＰピクチ
ャを記憶してその間のＢピクチャを復号するために用い
られる。具体的には、２つの予測メモリには、未来から
予測するための画像データと、過去から予測するための
画像データを記憶させ、適宜これらをスイッチで切り替
えて加算出力とすることで、Ｂピクチャを復号する。ま
た、２つの予測メモリからのそれぞれの出力（端子ａ，
ｃ）の他に、両メモリからの平均出力（端子ｂ）がある
のは、Ｂピクチャの両方向予測符号化マクロブロックを
復号するためである。FIG. 5 shows a functional block diagram of a conventional MPEG decoder. The bitstream read from the storage medium or transmitted from the broadcasting station is stored in the input memory (DRAM) 10. Then, each macroblock of the bitstream is read from the memory and output to the variable length decoding unit 12, and a predetermined variable length decoding process is performed. After the variable length decoding processing of all blocks (including header data) in the macro block is completed, the data is output to the inverse quantization unit 14. After the inverse quantizing unit 14 completes the inverse quantizing process for all the blocks in the macroblock, the data is output to the inverse DCT unit 16 and the inverse DCT process is performed for all the blocks. Then, the data from the inverse DCT unit 16 is output to the motion compensating unit 18, where a predetermined motion compensation is performed and the output memory 20.
Is stored. The motion compensation unit 18 has two prediction memories and is used to store the decoded I picture and P picture and decode the B picture in between. Specifically, the two prediction memories store image data for prediction from the future and image data for prediction from the past, and appropriately switch these with a switch to perform addition output, thereby producing a B picture. To decrypt. Also, the respective outputs from the two prediction memories (terminal a,
In addition to c), there is an average output from both memories (terminal b) for decoding the bidirectional predictive coding macroblock of a B picture.
【０００４】[0004]
【発明が解決しようとする課題】このように、従来のＭ
ＰＥＧデコーダでは、入力したビットストリームの各マ
クロブロックを順次処理して復号する、すなわち、ある
マクロブロックが入力されるとマクロブロック内の全て
のブロックの可変長復号を行い、その処理が完了した後
に逆量子化処理を行うといった手順で処理しているた
め、最終的に全てのマクロブロックを復号するまでに時
間を要する問題があった。As described above, the conventional M
The PEG decoder sequentially processes and decodes each macroblock of the input bitstream, that is, when a certain macroblock is input, variable-length decoding of all blocks in the macroblock is performed, and after that processing is completed. Since the inverse quantization processing is performed, there is a problem that it takes time to finally decode all macroblocks.
【０００５】ＬＳＩの場合、もちろん、動作周波数を十
分高くすれば、前述のようなシーケンシャルな処理方法
でも短時間で復号可能であるが、消費電力の増大を招い
てしまう。In the case of an LSI, of course, if the operating frequency is set sufficiently high, decoding can be performed in a short time even with the sequential processing method as described above, but this causes an increase in power consumption.
【０００６】本発明は上記従来技術の有する課題に鑑み
なされたものであり、その目的は、消費電力の増大を招
くことなく復号化処理を高速化できる処理方法及び装置
を提供することにある。The present invention has been made in view of the above problems of the prior art, and an object thereof is to provide a processing method and apparatus capable of speeding up the decoding process without increasing the power consumption.
【０００７】[0007]
【課題を解決するための手段】上記目的を達成するため
に、第１の発明は、それぞれ所定のマクロブロックを含
むＩピクチャ、Ｐピクチャ及びＢピクチャのＭＰＥＧ画
像データを、可変長復号化、逆量子化、逆ＤＣＴ各処理
ステップを経て原画像順に表示する圧縮画像データ処理
方法であって、マクロブロックを構成するブロック単位
で各処理を並列実行することを特徴とする。In order to achieve the above object, a first aspect of the invention is to perform variable length decoding and inverse decoding of MPEG picture data of I picture, P picture and B picture, each of which includes a predetermined macroblock. A compressed image data processing method of displaying in order of an original image through each processing step of quantization and inverse DCT, characterized in that each processing is executed in parallel for each block constituting a macro block.
【０００８】また、第２の発明は、第１の発明におい
て、マクロブロックを構成する第ｎブロックの可変長復
号化処理が完了した後、この第ｎブロックの逆量子化処
理と次の第（ｎ＋１）ブロックの可変長復号化処理を並
列実行することを特徴とする。According to a second aspect of the present invention, in the first aspect, after the variable length decoding process of the nth block forming the macroblock is completed, the dequantization process of the nth block and the following ( It is characterized in that variable length decoding processing of (n + 1) blocks is executed in parallel.
【０００９】また、第３の発明は、第１の発明におい
て、マクロブロックを構成する第ｎブロックの逆量子化
処理が完了した後、この第ｎブロックの逆ＤＣＴ処理と
次の第（ｎ＋１）ブロックの逆量子化処理とさらに次の
第（ｎ＋２）ブロックの可変長復号化処理を並列実行す
ることを特徴とする。In addition, in the third invention, in the first invention, after the dequantization process of the nth block forming the macroblock is completed, the inverse DCT process of the nth block and the next (n + 1) th block are performed. It is characterized in that the inverse quantization process of the block and the variable length decoding process of the next (n + 2) th block are executed in parallel.
【００１０】また、第４の発明は、第１の発明におい
て、マクロブロックを構成する全てのブロックの可変長
復号化処理が完了した後、該マクロブロックの動き補償
処理を実行することを特徴とする。A fourth aspect of the invention is characterized in that, in the first aspect of the invention, after the variable length decoding processing of all the blocks constituting the macroblock is completed, the motion compensation processing of the macroblock is executed. To do.
【００１１】また、第５の発明は、第１〜第４の発明に
おいて、第Ｎマクロブロックの可変長復号化処理が完了
した後、次の第（Ｎ＋１）マクロブロックの可変長復号
化処理を実行することを特徴とする。In addition, in a fifth aspect based on the first to fourth aspects, after the variable length decoding process of the Nth macroblock is completed, the variable length decoding process of the next (N + 1) th macroblock is performed. It is characterized by executing.
【００１２】また、第６の発明は、第５の発明におい
て、第Ｎマクロブロックを構成するブロックの逆量子化
処理と第（Ｎ＋１）マクロブロックの可変長復号化処理
を並列実行することを特徴とする。A sixth aspect of the invention is characterized in that, in the fifth aspect of the invention, the inverse quantization process of the block forming the Nth macroblock and the variable length decoding process of the (N + 1) th macroblock are executed in parallel. And
【００１３】また、第７の発明は、第５の発明におい
て、第Ｎマクロブロックを構成するブロックの逆ＤＣＴ
処理と第（Ｎ＋１）マクロブロックの可変長復号化処理
を並列実行することを特徴とする。A seventh invention is the fifth invention, wherein the inverse DCT of the blocks constituting the Nth macroblock is performed.
It is characterized in that the processing and the variable length decoding processing of the (N + 1) th macroblock are executed in parallel.
【００１４】また、第８の発明は、第５の発明におい
て、第Ｎマクロブロックの動き補償処理と第（Ｎ＋１）
マクロブロックの各処理を並列実行することを特徴とす
る。An eighth aspect of the invention is the fifth aspect of the invention, wherein the motion compensation process for the Nth macroblock and the (N + 1) th macroblock are performed.
It is characterized in that each processing of the macroblock is executed in parallel.
【００１５】また、第９の発明は、それぞれ所定のマク
ロブロックを含むＩピクチャ、Ｐピクチャ及びＢピクチ
ャのＭＰＥＧ画像データを可変長復号化する可変長復号
化部と、可変長復号化されたデータを逆量子化する逆量
子化部と、逆量子化されたデータを逆ＤＣＴ処理する逆
ＤＣＴ部を有する圧縮画像データ処理装置であって、逆
ＤＣＴ処理された第Ｎマクロブロックのデータを記憶す
る第１メモリと、前記第Ｎマクロブロックのデータを用
いて動き補償処理する動き補償部と、第Ｎマクロブロッ
クの動き補償処理の間に逆ＤＣＴ処理された第（Ｎ＋
１）マクロブロックのデータを記憶する第２メモリを有
することを特徴とする。A ninth aspect of the present invention is a variable length decoding unit for variable length decoding MPEG image data of I picture, P picture and B picture each including a predetermined macroblock, and variable length decoded data. And an inverse DCT unit for performing an inverse DCT process on the inversely quantized data, which stores the data of the Nth macroblock subjected to the inverse DCT process. A first memory, a motion compensator that performs a motion compensation process using the data of the Nth macroblock, and a (N +) th inverse DCT process performed during the motion compensation process of the Nth macroblock.
1) It is characterized by having a second memory for storing macroblock data.
【００１６】さらに、第１０の発明は、第９の発明にお
いて、前記第１メモリ及び第２メモリは、それぞれ可変
長復号化されたヘッダデータを記憶するヘッダメモリ
と、逆ＤＣＴ処理された画像データを記憶する画像メモ
リから構成されることを特徴とする。A tenth aspect of the invention is the ninth aspect of the invention, wherein the first memory and the second memory each store a header memory for storing variable length decoded header data, and inverse DCT processed image data. It is characterized by comprising an image memory for storing.
【００１７】[0017]
【発明の実施の形態】以下、図面に基づき本発明の実施
形態について説明する。なお、ＭＰＥＧにより符号化さ
れた画像データは、シーケンス層からブロック層までの
階層構造をなし、Ｉピクチャ、Ｐピクチャ及びＢピクチ
ャは所定数でひとかたまりとなってグループを形成し
（ＧＯＰ層）、各ピクチャはマクロブロックが任意個集
まってできるスライスから形成されている（スライス
層）。各マクロブロックは、４：２：０符号化方式で
は、４個の輝度信号ブロックと２個の色差信号ブロック
で構成されており、各ブロックのサイズは８×８画素で
ある。本実施形態では、このような圧縮データが入力さ
れることを前提とする。Embodiments of the present invention will be described below with reference to the drawings. Image data encoded by MPEG has a hierarchical structure from a sequence layer to a block layer, and a predetermined number of I pictures, P pictures, and B pictures are grouped together to form a group (GOP layer). A picture is formed from slices formed by arbitrarily collecting macroblocks (slice layer). In the 4: 2: 0 encoding method, each macroblock is composed of four luminance signal blocks and two color difference signal blocks, and the size of each block is 8 × 8 pixels. The present embodiment is premised on the input of such compressed data.
【００１８】＜第１実施形態＞図１には本実施形態の構
成ブロック図が示されている。蓄積メディアから読み出
された、あるいは放送局から送信されたビットストリー
ムは、メモリ２４に格納される。そして、ＣＰＵ２６
は、ＤＭＡ（ダイレクトメモリアクセス）２２を介し
て、メモリ２４からビットストリームデータを読み出し
て、デコーダＬＳＩ２８に出力する。<First Embodiment> FIG. 1 is a block diagram showing the arrangement of this embodiment. The bitstream read from the storage medium or transmitted from the broadcasting station is stored in the memory 24. And the CPU 26
Reads the bitstream data from the memory 24 via the DMA (Direct Memory Access) 22 and outputs it to the decoder LSI 28.
【００１９】デコーダＬＳＩ２８は、バッファとして機
能するＣＰＵインターフェース部３０、ＤＲＡＭ制御部
３２、ＤＲＡＭ３４、可変長復号部３６、逆量子化部４
０、逆ＤＣＴ部４２、メモリ（１）４４、動き補償部４
６及びメモリＡ３８を含んで構成されており、メモリ２
４からのビットストリームはＣＰＵインターフェース３
０を介してＤＲＡＭ３４に記憶される。そして、ＤＲＡ
Ｍ制御部３２はＤＲＡＭ３４に記憶されたデータを順次
読み出して可変長復号部３６に出力する。可変長復号部
３６は、入力したデータを可変長復号して逆量子化部４
０に出力する。逆量子化部４０では、入力したデータを
逆量子化して逆ＤＣＴ部４２に出力する。逆ＤＣＴ部４
２では、入力したデータを逆ＤＣＴ処理してメモリ
（１）４４に出力し、データを記憶する。また、可変長
復号部３６は、入力したマクロブロックの先頭に位置す
るヘッダデータを復号すると、そのデータをメモリ
（Ａ）３８に出力し記憶する。なお、ヘッダデータに
は、マクロブロックアドレスやマクロブロックタイプ等
のデータが含まれており、さらにマクロブロックの種類
がイントラマクロブロックでない場合、すなわち順方向
予測符号化マクロブロックや逆方向予測符号化マクロブ
ロックあるいは両方向予測符号化マクロブロックの場合
には動きベクトルに関するデータが含まれる。動きベク
トルは、ＭＰＥＧにおいてはハーフペル（半画素）単位
の精度で表される。The decoder LSI 28 has a CPU interface section 30 functioning as a buffer, a DRAM control section 32, a DRAM 34, a variable length decoding section 36, and an inverse quantization section 4.
0, inverse DCT unit 42, memory (1) 44, motion compensation unit 4
6 and a memory A38, and the memory 2
Bitstream from 4 is CPU interface 3
It is stored in the DRAM 34 via 0. And DRA
The M control unit 32 sequentially reads the data stored in the DRAM 34 and outputs the data to the variable length decoding unit 36. The variable length decoding unit 36 performs variable length decoding on the input data, and performs the inverse quantization unit 4
Output to 0. The inverse quantization unit 40 inversely quantizes the input data and outputs it to the inverse DCT unit 42. Inverse DCT unit 4
In 2, the input data is subjected to inverse DCT processing, output to the memory (1) 44, and the data is stored. When the variable length decoding unit 36 decodes the header data located at the head of the input macroblock, the variable length decoding unit 36 outputs the data to the memory (A) 38 and stores it. Note that the header data includes data such as a macroblock address and a macroblock type, and when the macroblock type is not an intra macroblock, that is, a forward prediction coding macroblock or a backward prediction coding macroblock. In the case of a block or a bidirectional predictive coding macroblock, data regarding a motion vector is included. Motion vectors are represented in MPEG in half-pel (half pixel) accuracy.
【００２０】従来のＭＰＥＧデコーダにおいては、上述
したように、マクロブロック内の全てのブロックの復号
処理が完了した後に逆量子化処理を行い、さらに全ての
ブロックの逆量子化処理が完了した後に逆ＤＣＴ処理を
行って動き補償を実行し、そのマクロブロックの動き補
償（イントラマクロブロックでない場合）が完了した後
に次のマクロブロックの処理に移行したが、本実施形態
では、このように各処理をシーケンシャルに行うのでは
なく、マクロブロック内で各処理を並列的に行って処理
の高速化を図っている。In the conventional MPEG decoder, as described above, the inverse quantization processing is performed after the decoding processing of all blocks in the macroblock is completed, and the inverse quantization processing is performed after the inverse quantization processing of all blocks is completed. The DCT processing is performed to perform the motion compensation, and after the motion compensation of the macro block (when it is not an intra macro block) is completed, the process is shifted to the next macro block. In the present embodiment, each process is performed in this way. Rather than performing them sequentially, each process is performed in parallel within the macroblock to speed up the process.
【００２１】すなわち、ＤＲＡＭ３４から読み出された
第Ｎブロックの先頭の第１ブロックデータが可変長復号
部３６に入力されると、可変長復号部３６では、この第
１ブロックデータを可変長復号し、次段の逆量子化部４
０に出力する。逆量子化部４０では、入力した第１ブロ
ックデータの逆量子化処理を実行する。このとき、第１
ブロックデータの可変長復号が完了したことを検知した
ＤＲＡＭ制御部３２は、次の第２ブロックデータをＤＲ
ＡＭ３４から読み出し、可変長復号部３６に出力する。
従って、逆量子化部４０での第１ブロックデータの逆量
子化処理と可変長復号部３６での第２ブロックデータの
可変長復号処理は並列して行われることになる。That is, when the first block data at the head of the Nth block read from the DRAM 34 is input to the variable length decoding unit 36, the variable length decoding unit 36 performs variable length decoding on the first block data. , Next dequantizer 4
Output to 0. The dequantization unit 40 executes dequantization processing of the input first block data. At this time, the first
The DRAM control unit 32, which has detected that the variable-length decoding of the block data is completed, transfers the next second block data to the DR.
It is read from the AM 34 and output to the variable length decoding unit 36.
Therefore, the dequantization process of the first block data in the dequantization unit 40 and the variable length decoding process of the second block data in the variable length decoding unit 36 are performed in parallel.
【００２２】逆量子化部４０で第１ブロックデータの逆
量子化処理が完了すると、次段の逆ＤＣＴ部４２に出力
し、第１ブロックデータの逆ＤＣＴ処理が行われる。ま
た、可変長復号部３６で可変長復号された第２ブロック
データは、次段の逆量子化部４０に出力されて逆量子化
処理が行われ、ＤＲＡＭ３４から読み出された第３ブロ
ックデータは可変長復号部３６に出力されて可変長復号
される。従って、この時には、逆ＤＣＴ部４２での第１
ブロックデータの処理と逆量子化部４０での第２ブロッ
クデータの処理と可変長復号部３６での第３ブロックデ
ータの処理が並列して行われることになる。When the inverse quantizing unit 40 completes the inverse quantizing process of the first block data, the inverse quantizing unit 40 outputs the inverse quantizing process to the inverse DCT unit 42 of the next stage, and the inverse DCT process of the first block data is performed. In addition, the second block data variable-length decoded by the variable-length decoding unit 36 is output to the dequantization unit 40 in the next stage and subjected to dequantization processing, and the third block data read from the DRAM 34 is The variable length decoding unit 36 outputs the variable length decoding. Therefore, at this time, the first in the inverse DCT unit 42
The processing of the block data, the processing of the second block data in the dequantization unit 40, and the processing of the third block data in the variable length decoding unit 36 are performed in parallel.
【００２３】逆ＤＣＴ部４２で第１ブロックの処理が完
了した後、第１ブロックデータはメモリ（１）４４に出
力され記憶される。また、逆量子化部４０で第２ブロッ
クデータの処理が完了すると、そのデータを逆ＤＣＴ部
４２に出力し第２ブロックデータの逆ＤＣＴ処理が行わ
れる。また、可変長復号部３６で第３ブロックデータの
処理が完了すると、そのデータを逆量子化部４０に出力
し第３ブロックデータの逆量子化処理が行われ、ＤＲＡ
Ｍ３４から読み出された第４ブロックデータは可変長復
号部３６に出力されて可変長復号される。従って、逆Ｄ
ＣＴ部４２での第２ブロックデータの処理と逆量子化部
４０での第３ブロックデータの処理と可変長復号部３６
での処理が並列して行われることになる。After the inverse DCT unit 42 completes the processing of the first block, the first block data is output to and stored in the memory (1) 44. Further, when the inverse quantization unit 40 completes the processing of the second block data, the data is output to the inverse DCT unit 42 and the inverse DCT processing of the second block data is performed. When the variable length decoding unit 36 completes the processing of the third block data, the data is output to the dequantization unit 40 and the dequantization process of the third block data is performed.
The fourth block data read from M34 is output to the variable length decoding unit 36 and variable length decoding is performed. Therefore, the inverse D
The processing of the second block data in the CT unit 42, the processing of the third block data in the dequantization unit 40, and the variable length decoding unit 36.
Will be performed in parallel.
【００２４】図２には、以上の各処理内容（可変長復
号、逆量子化、逆ＤＣＴ、動き補償）がタイミングチャ
ートとして示されている。なお、マクロブロックは、上
述したようにヘッダデータと６個のブロックから構成さ
れ、これらのブロックを以下では第１ブロック、第２ブ
ロック、．．、第６ブロックと称することにする（図で
はブロック１、ブロック２、・・、ブロック６と記
す）。FIG. 2 shows the above processing contents (variable length decoding, inverse quantization, inverse DCT, motion compensation) as a timing chart. As described above, the macroblock is composed of the header data and six blocks, and these blocks will be referred to as the first block, the second block ,. . , The sixth block (in the figure, they are referred to as block 1, block 2, ..., Block 6).
【００２５】まず、第Ｎマクロブロックのヘッダデータ
が可変長復号部３６で可変長復号されると、メモリ
（Ａ）３８に出力される。そして、次の第１ブロックデ
ータの可変長復号処理に移行する。第１ブロックデータ
の可変長復号処理が完了すると、次に逆量子化処理を行
うが、同時に第２ブロックデータの可変長復号処理も実
行される。First, the header data of the Nth macroblock is variable-length decoded by the variable-length decoding unit 36, and is output to the memory (A) 38. Then, the process proceeds to the next variable length decoding process of the first block data. When the variable length decoding process for the first block data is completed, the inverse quantization process is performed next, and at the same time, the variable length decoding process for the second block data is also performed.
【００２６】第１ブロックデータの逆量子化処理及び第
２ブロックデータの可変長復号処理が完了すると、次に
第１ブロックデータの逆ＤＣＴ処理及び第２ブロックデ
ータの逆量子化処理を行うが、同時に第３ブロックデー
タの可変長復号処理も実行される。以下同様にしてブロ
ック単位で並列して処理し、逆ＤＣＴ処理されたデータ
がメモリ（１）４４に記憶されていく。以下同様にして
処理が第４、第５、第６ブロックデータと進んでいく。When the dequantization process of the first block data and the variable length decoding process of the second block data are completed, the inverse DCT process of the first block data and the dequantization process of the second block data are performed next. At the same time, the variable length decoding process of the third block data is also executed. In the same manner, the data is processed in parallel in block units, and the inverse DCT-processed data is stored in the memory (1) 44. In the same manner, the processing proceeds to the fourth, fifth and sixth block data.
【００２７】ここで、第Ｎマクロブロックがイントラマ
クロブロックの場合には、逆ＤＣＴ処理されたデータが
そのまま所望の復号データであるので、ＤＲＡＭ３４に
出力されるが、例えば順方向予測符号化マクロブロック
の場合には、順方向動きベクトルを用いて参照画像（過
去の画像）から再生する必要がある。そこで、この場合
には動き補償部４６においてメモリ（Ａ）３８に記憶さ
れているヘッダデータを用いて参照画像と加算処理する
ことで画像を再生する。具体的には、ヘッダデータに含
まれる動きベクトルから参照マクロブロックの位置を計
算し、ＤＲＡＭ３４に記憶されている参照マクロブロッ
クを切り出してメモリ（１）４４に記憶されている逆Ｄ
ＣＴ処理された画像データと加算処理する。但し、各ブ
ロックの可変長復号処理において、あるブロックにエラ
ーが生じた場合にはそのブロックが削除されて再生でき
ないので、処理の無駄を省くためには全てのブロックの
可変長復号が完了した後に参照画像の作成処理を開始
し、この参照画像を用いて再生画像を生成するのが好適
である。そして、第Ｎブロックの全ての処理が完了して
再生画像データが出力された後、ＤＲＡＭ制御部３２は
次の第（Ｎ＋１）マクロブロックをＤＲＡＭ３４から読
み出し、同様の処理を繰り返す。If the Nth macroblock is an intra macroblock, the inverse DCT-processed data is the desired decoded data as it is, and is output to the DRAM 34. In the case of 1, it is necessary to reproduce from the reference image (past image) using the forward motion vector. Therefore, in this case, the motion compensation unit 46 uses the header data stored in the memory (A) 38 to perform addition processing with the reference image to reproduce the image. Specifically, the position of the reference macroblock is calculated from the motion vector included in the header data, the reference macroblock stored in the DRAM 34 is cut out, and the inverse D stored in the memory (1) 44 is calculated.
Addition processing is performed with the CT-processed image data. However, in the variable length decoding process of each block, if an error occurs in a certain block, the block is deleted and cannot be reproduced. Therefore, in order to save the processing waste, after the variable length decoding of all blocks is completed. It is preferable to start the reference image creation process and generate a reproduced image using this reference image. Then, after all the processing of the Nth block is completed and the reproduced image data is output, the DRAM control unit 32 reads the next (N + 1) th macroblock from the DRAM 34 and repeats the same processing.
【００２８】このように、本実施形態では、マクロブロ
ック単位でまとめて各処理が行われるのではなく、マク
ロブロックを構成するブロック単位で各処理が並列して
行われるので、動作周波数を高くすることなく処理の高
速化を図ることができる。As described above, in the present embodiment, each process is not performed collectively for each macroblock, but each process is performed in parallel for each block constituting a macroblock, so that the operating frequency is increased. It is possible to speed up the process without doing so.
【００２９】＜第２実施形態＞上述した第１実施形態に
おいては、マクロブロック内で処理の並列化を図る場合
を示したが、マクロブロック内の並列化に加え、マクロ
ブロック間でも処理の並列化を図ることにより、一層の
高速化を図ることもできる。本実施形態では、このよう
にマクロブロック間でも並列実行する場合を説明する。<Second Embodiment> In the above-described first embodiment, the case where the processing is parallelized within the macro block has been described. However, in addition to the parallelization within the macro block, the parallel processing between the macro blocks is also performed. By increasing the speed, it is possible to further increase the speed. In this embodiment, a case will be described in which parallel execution is performed between macroblocks in this way.
【００３０】図３には、本実施形態の構成ブロック図が
示されている。基本的な構成は、図１に示された第１実
施形態と同様であるが、逆ＤＣＴ処理されたデータを記
憶するメモリがメモリ（１）４４ａとメモリ（２）４４
ｂの２つのメモリから構成され、かつ、可変長復号され
たヘッダデータを記憶するメモリがメモリ（Ａ）３８ａ
とメモリ（Ｂ）３８ｂの２つのメモリから構成されてい
る点で相違する。メモリ（１）４４ａとメモリ（２）４
４ｂはその容量が図１のメモリ（１）４４と同一であ
り、それぞれ時間的に隣接するマクロブロックの画像デ
ータを記憶する。また、メモリ（Ａ）３８ａとメモリ
（Ｂ）３８ｂも図１のメモリ（Ａ）３８と同一の容量を
有し、それぞれ時間的に隣接するマクロブロックのヘッ
ダデータを記憶する。FIG. 3 shows a block diagram of the configuration of this embodiment. The basic configuration is the same as that of the first embodiment shown in FIG. 1, but the memory for storing the data subjected to the inverse DCT processing is the memory (1) 44a and the memory (2) 44.
The memory (A) 38a, which is composed of two memories b and stores the variable-length decoded header data
And the memory (B) 38b is composed of two memories. Memory (1) 44a and memory (2) 4
4b has the same capacity as the memory (1) 44 of FIG. 1, and stores image data of macroblocks that are temporally adjacent to each other. Further, the memory (A) 38a and the memory (B) 38b also have the same capacity as the memory (A) 38 of FIG. 1 and store header data of macroblocks that are temporally adjacent to each other.
【００３１】このような構成において、各マクロブロッ
ク内での処理は上述した第１実施形態と同様であり、例
えば、第ＮマクロブロックデータがＤＲＡＭ３４から読
み出されると、可変長復号部３６、逆量子化部４０、逆
ＤＣＴ部４２では順次ブロック単位毎に並列して可変長
復号処理、逆量子化処理、逆ＤＣＴ処理を実行し、可変
長復号部３６で復号されたヘッダデータはメモリ（Ａ）
３８ａに記憶され、逆ＤＣＴ処理された画像データはメ
モリ（１）４４ａに記憶される。そして、この第Ｎマク
ロブロックがイントラマクロブロックでない場合には、
メモリ（Ａ）３８ａに記憶されたヘッダデータに含まれ
る動きベクトルを用いて参照画像と加算処理され、動き
補償が行われる。動き補償部４６でのこの動き補償処理
は、上述したようにエラー処理を考慮して第Ｎマクロブ
ロック内の全てのブロック（合計６個）の可変長復号処
理が完了した後に実行される。In such a configuration, the processing in each macroblock is the same as that in the first embodiment described above. For example, when the Nth macroblock data is read from the DRAM 34, the variable length decoding unit 36, the inverse quantum. The conversion unit 40 and the inverse DCT unit 42 sequentially execute the variable length decoding process, the inverse quantization process, and the inverse DCT process in parallel for each block unit, and the header data decoded by the variable length decoding unit 36 is stored in the memory (A).
The image data stored in the memory 38a and subjected to the inverse DCT process is stored in the memory (1) 44a. If the Nth macroblock is not an intra macroblock,
The motion vector included in the header data stored in the memory (A) 38a is used to perform addition processing with the reference image to perform motion compensation. This motion compensation processing in the motion compensation unit 46 is executed after the variable length decoding processing of all blocks (total of 6) in the Nth macroblock is completed in consideration of error processing as described above.
【００３２】一方、可変長復号部３６で第Ｎマクロブロ
ックの全ての可変長復号処理が完了した場合、ＤＲＡＭ
制御部３２は、次の第（Ｎ＋１）マクロブロックデータ
をＤＲＡＭ３４から読み出して可変長復号部３６に出力
する。可変長復号部３６では、既に第Ｎマクロブロック
の可変長復号処理は完了しているため、入力した第（Ｎ
＋１）マクロブロックの先頭データ、すなわちヘッダデ
ータを直ちに可変長復号する。このとき、可変長復号部
３６の後段の処理、すなわち逆量子化部４０や逆ＤＣＴ
部４２は未だ第Ｎマクロブロックの処理を行っているの
で、第Ｎマクロブロックの処理と第（Ｎ＋１）マクロブ
ロックの処理が並列して実行されることになる。可変長
復号部３６でヘッダデータの可変長復号処理が完了する
と、ヘッダデータはメモリ（Ｂ）３８ｂに出力されて記
憶される。そして、ＤＲＡＭ３４からは第（Ｎ＋１）マ
クロ部ブロックの第１ブロックが読み出され、可変長復
号部３６に出力される。以降の処理は第Ｎマクロブロッ
クと同様であり、ブロック単位毎に並列して可変長復
号、逆量子化、逆ＤＣＴ処理が実行され、逆ＤＣＴ処理
された画像データはメモリ（２）４４ｂに記憶される。On the other hand, when the variable length decoding unit 36 has completed all the variable length decoding processing of the Nth macroblock, the DRAM
The control unit 32 reads the next (N + 1) th macroblock data from the DRAM 34 and outputs it to the variable length decoding unit 36. The variable-length decoding unit 36 has already completed the variable-length decoding process for the Nth macroblock, so the input (Nth)
+1) Variable length decoding of the head data of the macroblock, that is, the header data is immediately performed. At this time, the processing in the latter stage of the variable length decoding unit 36, that is, the inverse quantization unit 40 and the inverse DCT
Since the unit 42 is still processing the Nth macroblock, the processing of the Nth macroblock and the processing of the (N + 1) th macroblock are executed in parallel. When the variable length decoding unit 36 completes the variable length decoding process of the header data, the header data is output to and stored in the memory (B) 38b. Then, the first block of the (N + 1) th macro block is read from the DRAM 34 and output to the variable length decoding unit 36. Subsequent processing is similar to that of the Nth macroblock, variable length decoding, inverse quantization and inverse DCT processing are executed in parallel for each block unit, and the image data subjected to the inverse DCT processing is stored in the memory (2) 44b. To be done.
【００３３】第（Ｎ＋１）マクロブロックの可変長復
号、逆量子化、逆ＤＣＴ各処理が実行されている間、動
き補償部４６ではメモリ（Ａ）３８ａに記憶された第Ｎ
マクロブロックのヘッダデータ及びメモリ（１）４４ａ
に記憶された第Ｎマクロブロックの画像データを用いて
動き補償を実行するが、その処理が完了すると、次にメ
モリ （Ｂ）３８ｂに記憶されている第（Ｎ＋１）マク
ロブロックのヘッダデータ及びメモリ（２）４４ｂに記
憶されている画像データを用いて動き補償処理を実行
し、ＰピクチャあるいはＢピクチャを再生する。While the variable length decoding, the inverse quantization and the inverse DCT of the (N + 1) th macroblock are being executed, the motion compensating unit 46 stores the Nth stored in the memory (A) 38a.
Macroblock header data and memory (1) 44a
Motion compensation is performed using the image data of the Nth macroblock stored in the memory. When the processing is completed, the header data of the (N + 1) th macroblock stored in the memory (B) 38b and the memory are then stored. (2) A motion compensation process is executed using the image data stored in 44b to reproduce a P picture or B picture.
【００３４】なお、第（Ｎ＋１）マクロブロックの動き
補償処理は、第Ｎマクロブロックと同様に全てのブロッ
クの可変長復号処理が完了した後に行われ、また、第
（Ｎ＋１）マクロブロックの可変長復号処理が完了した
後に、直ちに次の第（Ｎ＋２）マクロブロックの処理が
開始され、そのヘッダデータがメモリ（Ａ）３８ａに記
憶されるとともに画像データがメモリ（１）４４ａに記
憶されることは言うまでもない。The motion compensation processing of the (N + 1) th macroblock is performed after the variable length decoding processing of all the blocks is completed, similarly to the Nth macroblock, and the variable length decoding of the (N + 1) th macroblock is performed. Immediately after the decoding process is completed, the process of the next (N + 2) th macroblock is started, and its header data is stored in the memory (A) 38a and the image data is stored in the memory (1) 44a. Needless to say.
【００３５】このように、メモリ（Ａ）３８ａ及びメモ
リ（１）４４ａを第Ｎマクロブロック用のメモリとして
使用し、メモリ（Ｂ）３８ｂ及びメモリ（２）４４ｂを
第（Ｎ＋１）マクロブロック用のメモリとして交互に使
用するので、第Ｎマクロブロックの動き補償処理の完了
を待つことなく、直ちに第（Ｎ＋１）マクロブロックの
可変長復号処理に移行することができ、処理の並列化を
図ることができる。Thus, the memory (A) 38a and the memory (1) 44a are used as the memory for the Nth macroblock, and the memory (B) 38b and the memory (2) 44b are used for the (N + 1) th macroblock. Since they are alternately used as the memory, it is possible to immediately shift to the variable length decoding process of the (N + 1) th macroblock without waiting for the completion of the motion compensation process of the Nth macroblock, and it is possible to parallelize the processes. it can.
【００３６】図４には、以上の処理内容がタイミングチ
ャートで示されている。各マクロブロック内での処理は
第２のタイミングチャートと同様であり、可変長復号、
逆量子化、逆ＤＣＴ処理がブロック単位で並列して実行
される。そして、図２では第Ｎマクロブロックの動き補
償処理が完了した後に第（Ｎ＋１）マクロブロックの可
変長復号処理を開始したが、本実施形態では図４に示す
ように第Ｎマクロブロックの可変長復号処理が完了した
後に、直ちに第（Ｎ＋１）マクロブロックの可変長復号
処理を開始する。従って、第（Ｎ＋１）マクロブロック
の処理と第Ｎマクロブロックのいくつかのブロックの逆
量子化処理、逆ＤＣＴ処理が並列して実行されるととも
に、第（Ｎ＋１）マクロブロックの処理と第Ｎマクロブ
ロックの動き補償処理が同時に、かつ並列して実行され
ることになる。図２と図４を比較すれば、本実施形態の
有効性は明らかであろう。FIG. 4 shows the above processing contents in a timing chart. The processing in each macroblock is the same as in the second timing chart, and variable length decoding,
Inverse quantization and inverse DCT processing are executed in parallel in block units. Then, in FIG. 2, the variable length decoding process of the (N + 1) th macroblock is started after the motion compensation process of the Nth macroblock is completed, but in the present embodiment, the variable length decoding process of the Nth macroblock is performed as shown in FIG. Immediately after the decoding process is completed, the variable length decoding process for the (N + 1) th macroblock is started. Therefore, the processing of the (N + 1) th macroblock, the inverse quantization processing and the inverse DCT processing of some blocks of the Nth macroblock are executed in parallel, and the processing of the (N + 1) th macroblock and the Nth macroblock are performed. The motion compensation processing of blocks will be executed simultaneously and in parallel. Comparing FIG. 2 and FIG. 4, the effectiveness of this embodiment will be clear.
【００３７】なお、上述した第１及び第２実施形態で
は、マクロブロック内の全てのブロックの可変長復号処
理が完了した後に動き補償処理を開始しているが、仮に
ブロックの可変長復号処理でエラーが生じないことが明
らかである場合には、より先のタイミングで動き補償処
理（参照画像の再生）を開始することも考えられる。こ
の場合には、最終ブロックである第６ブロックの逆ＤＣ
Ｔ処理完了後直ちに再生画像生成処理に移行できるの
で、一層の高速化を図ることができよう。In the first and second embodiments described above, the motion compensation processing is started after the variable length decoding processing of all the blocks in the macroblock is completed. If it is clear that no error will occur, it is possible to start the motion compensation process (reproduction of the reference image) at an earlier timing. In this case, the inverse DC of the final block, the sixth block
Since the reproduction image generation process can be started immediately after the T process is completed, the speed can be further increased.
【００３８】また、第２実施形態では、第１メモリとし
てのメモリ（Ａ）３８ａとメモリ（１）４４ａ、及び第
２メモリとしてのメモリ（Ｂ）３８ｂとメモリ（２）４
４ｂを用いているが、本発明はこれに限定されるもので
はなく、必要な個数のマクロブロックを記憶するための
３個又はそれ以上のメモリを設けることができるのは言
うまでもない。但し、徒に構成を複雑化させることなく
処理の並列化を図るためには、実施形態のように最小限
設ける構成が好ましい。In the second embodiment, the memory (A) 38a and the memory (1) 44a as the first memory, and the memory (B) 38b and the memory (2) 4 as the second memory.
4b is used, the present invention is not limited to this, and it goes without saying that three or more memories for storing the necessary number of macroblocks can be provided. However, in order to parallelize the processing without complicating the configuration, it is preferable that the minimum configuration is provided as in the embodiment.
【００３９】[0039]
【発明の効果】以上説明したように、本発明によれば消
費電力を低く抑えつつ圧縮データを高速で処理すること
ができる。As described above, according to the present invention, it is possible to process compressed data at high speed while keeping the power consumption low.
【図１】 本発明の第１実施形態の構成ブロック図であ
る。FIG. 1 is a configuration block diagram of a first embodiment of the present invention.
【図２】 同実施形態のタイミングチャートである。FIG. 2 is a timing chart of the embodiment.
【図３】 本発明の第２実施形態の構成ブロック図であ
る。FIG. 3 is a configuration block diagram of a second embodiment of the present invention.
【図４】 同実施形態のタイミングチャートである。FIG. 4 is a timing chart of the same embodiment.
【図５】 従来装置の機能ブロック図である。FIG. 5 is a functional block diagram of a conventional device.
２８ デコーダＬＳＩ、３４ ＤＲＡＭ、３６ 可変長
復号部、３８ メモリ、４０ 逆量子化部、４２ 逆Ｄ
ＣＴ部、４４ メモリ、４６ 動き補償部。28 decoder LSI, 34 DRAM, 36 variable length decoding unit, 38 memory, 40 inverse quantization unit, 42 inverse D
CT unit, 44 memory, 46 motion compensation unit.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 土金 孝一 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Koichi Dogane 2-5-5 Keihan Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd.
Claims (10)
ピクチャ、Ｐピクチャ及びＢピクチャのＭＰＥＧ画像デ
ータを、可変長復号化、逆量子化、逆ＤＣＴ各処理ステ
ップを経て原画像順に表示する圧縮画像データ処理方法
であって、 マクロブロックを構成するブロック単位で各処理を並列
実行することを特徴とする圧縮画像データ処理方法。1. I including each predetermined macroblock
A compressed image data processing method for displaying MPEG image data of pictures, P pictures and B pictures in order of original images through variable length decoding, inverse quantization, and inverse DCT processing steps. A method for processing compressed image data, characterized in that each processing is executed in parallel.
の可変長復号化処理が完了した後、この第ｎブロックの
逆量子化処理と次の第（ｎ＋１）ブロックの可変長復号
化処理を並列実行することを特徴とする請求項１記載の
圧縮画像データ処理方法。2. After the variable length decoding process of the nth block which constitutes the macroblock is completed, the inverse quantization process of this nth block and the variable length decoding process of the next (n + 1) th block are executed in parallel. The compressed image data processing method according to claim 1, wherein
の逆量子化処理が完了した後、この第ｎブロックの逆Ｄ
ＣＴ処理と次の第（ｎ＋１）ブロックの逆量子化処理と
さらに次の第（ｎ＋２）ブロックの可変長復号化処理を
並列実行することを特徴とする請求項１記載の圧縮画像
データ処理方法。3. The inverse D of the n-th block after the inverse quantization processing of the n-th block constituting the macroblock is completed.
2. The compressed image data processing method according to claim 1, wherein the CT process, the inverse quantization process for the next (n + 1) th block, and the variable length decoding process for the next (n + 2) th block are executed in parallel.
クの可変長復号化処理が完了した後、該マクロブロック
の動き補償処理を実行することを特徴とする請求項１記
載の圧縮画像データ処理方法。4. The compressed image data processing method according to claim 1, wherein the motion compensation processing of the macroblock is executed after the variable length decoding processing of all the blocks constituting the macroblock is completed.
が完了した後、次の第（Ｎ＋１）マクロブロックの可変
長復号化処理を実行することを特徴とする請求項１、
２、３、４のいずれかに記載の圧縮画像データ処理方
法。5. The variable length decoding process for the next (N + 1) th macroblock is executed after the variable length decoding process for the Nth macroblock is completed.
2. The compressed image data processing method according to any one of 2, 3, and 4.
の逆量子化処理と第（Ｎ＋１）マクロブロックの可変長
復号化処理を並列実行することを特徴とする請求項５記
載の圧縮画像データ処理方法。6. The compressed image data processing method according to claim 5, wherein the inverse quantization processing of the blocks forming the Nth macroblock and the variable length decoding processing of the (N + 1) th macroblock are executed in parallel. .
の逆ＤＣＴ処理と第（Ｎ＋１）マクロブロックの可変長
復号化処理を並列実行することを特徴とする請求項５記
載の圧縮画像データ処理方法。7. The compressed image data processing method according to claim 5, wherein the inverse DCT processing of the blocks forming the Nth macroblock and the variable length decoding processing of the (N + 1) th macroblock are executed in parallel.
（Ｎ＋１）マクロブロックの各処理を並列実行すること
を特徴とする請求項５記載の圧縮画像データ処理方法。8. The compressed image data processing method according to claim 5, wherein the motion compensation processing of the Nth macroblock and each processing of the (N + 1) th macroblock are executed in parallel.
ピクチャ、Ｐピクチャ及びＢピクチャのＭＰＥＧ画像デ
ータを可変長復号化する可変長復号化部と、可変長復号
化されたデータを逆量子化する逆量子化部と、逆量子化
されたデータを逆ＤＣＴ処理する逆ＤＣＴ部を有する圧
縮画像データ処理装置であって、 逆ＤＣＴ処理された第Ｎマクロブロックのデータを記憶
する第１メモリと、 前記第Ｎマクロブロックのデータを用いて動き補償処理
する動き補償部と、 第Ｎマクロブロックの動き補償処理の間に逆ＤＣＴ処理
された第（Ｎ＋１）マクロブロックのデータを記憶する
第２メモリを有することを特徴とする圧縮画像データ処
理装置。9. I including each predetermined macroblock
A variable length decoding unit that performs variable length decoding of MPEG image data of pictures, P pictures, and B pictures, an inverse quantization unit that inversely quantizes variable length decoded data, and an inverse quantization unit that inversely quantizes the inversely quantized data. A compressed image data processing device having an inverse DCT unit for performing DCT processing, comprising: a first memory for storing the inverse DCT-processed data of an Nth macroblock; and a motion compensation process using the data of the Nth macroblock. A compressed image data processing device, comprising: a motion compensating unit; and a second memory for storing the data of the (N + 1) th macroblock subjected to the inverse DCT process during the motion compensation process of the Nth macroblock.
れぞれ可変長復号化されたヘッダデータを記憶するヘッ
ダメモリと、逆ＤＣＴ処理された画像データを記憶する
画像メモリから構成されることを特徴とする圧縮画像デ
ータ処理装置。10. The first memory and the second memory each include a header memory that stores variable-length-decoded header data and an image memory that stores inverse DCT-processed image data. And a compressed image data processing device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7019196A JPH09261641A (en) | 1996-03-26 | 1996-03-26 | Method and device for processing compressed picture data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7019196A JPH09261641A (en) | 1996-03-26 | 1996-03-26 | Method and device for processing compressed picture data |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09261641A true JPH09261641A (en) | 1997-10-03 |
Family
ID=13424396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7019196A Pending JPH09261641A (en) | 1996-03-26 | 1996-03-26 | Method and device for processing compressed picture data |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09261641A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6928115B2 (en) | 2000-09-29 | 2005-08-09 | Kabushiki Kaisha Toshiba | Compression-encoded data decoding apparatus cross-reference to related applications |
| WO2008072452A1 (en) * | 2006-12-11 | 2008-06-19 | Panasonic Corporation | Moving picture decoder, semiconductor device, video device, and moving picture decoding method |
| WO2008114403A1 (en) * | 2007-03-20 | 2008-09-25 | Fujitsu Limited | Decoding method, decoder and decoding device |
| JP2011518527A (en) * | 2008-04-25 | 2011-06-23 | コア ロジック，インコーポレイテッド | Video decoding |
-
1996
- 1996-03-26 JP JP7019196A patent/JPH09261641A/en active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6928115B2 (en) | 2000-09-29 | 2005-08-09 | Kabushiki Kaisha Toshiba | Compression-encoded data decoding apparatus cross-reference to related applications |
| US7092446B2 (en) | 2000-09-29 | 2006-08-15 | Kabushiki Kaisha Toshiba | Compression-encoded data decoding apparatus |
| US7170939B2 (en) | 2000-09-29 | 2007-01-30 | Kabushiki Kaisha Toshiba | Compression-encoded data decoding apparatus |
| WO2008072452A1 (en) * | 2006-12-11 | 2008-06-19 | Panasonic Corporation | Moving picture decoder, semiconductor device, video device, and moving picture decoding method |
| JPWO2008072452A1 (en) * | 2006-12-11 | 2010-03-25 | パナソニック株式会社 | Moving picture decoding apparatus, semiconductor device, video equipment, and moving picture decoding method |
| JP4664406B2 (en) * | 2006-12-11 | 2011-04-06 | パナソニック株式会社 | Moving picture decoding apparatus, semiconductor device, video equipment, and moving picture decoding method |
| WO2008114403A1 (en) * | 2007-03-20 | 2008-09-25 | Fujitsu Limited | Decoding method, decoder and decoding device |
| JPWO2008114403A1 (en) * | 2007-03-20 | 2010-07-01 | 富士通株式会社 | Decoding method, decoder and decoding apparatus |
| KR101037642B1 (en) * | 2007-03-20 | 2011-05-30 | 후지쯔 가부시끼가이샤 | Decoding method, decoder and decoding device |
| JP5115549B2 (en) * | 2007-03-20 | 2013-01-09 | 富士通株式会社 | Decoding method, decoder and decoding apparatus |
| JP2011518527A (en) * | 2008-04-25 | 2011-06-23 | コア ロジック，インコーポレイテッド | Video decoding |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE49727E1 (en) | System and method for decoding using parallel processing | |
| US6480542B1 (en) | Method for decoding compressed video data with a reduced memory requirement | |
| JP3331351B2 (en) | Image data encoding method and apparatus | |
| US20060280245A1 (en) | MPEG video storage address generation apparatuses and methods for uniformly fetching and storing video data | |
| US20030099293A1 (en) | Image reproducing method, and image processing method, and image reproducing device, image processing device, and television receiver capable of using the methods | |
| JPH10271516A (en) | Compression coder, coding method, decoder and decoding method | |
| US6928115B2 (en) | Compression-encoded data decoding apparatus cross-reference to related applications | |
| JP3871348B2 (en) | Image signal decoding apparatus and image signal decoding method | |
| JP2898413B2 (en) | Method for decoding and encoding compressed video data streams with reduced memory requirements | |
| JPH09261641A (en) | Method and device for processing compressed picture data | |
| JPH08130707A (en) | Picture signal processor | |
| JP3308129B2 (en) | Image signal decoding method and image signal decoding device | |
| JPH10145237A (en) | Compressed data decoding device | |
| JP2006166308A (en) | Decoding apparatus and decoding method | |
| JP2820631B2 (en) | Image decoding method and apparatus | |
| JP3861317B2 (en) | Variable length decoder | |
| JPH0984005A (en) | Image expanding device | |
| JPH11146397A (en) | Moving image compression coding/decoding method, moving image compression coder/decoder, moving image coding transmission method/system, and recording medium for moving image compression coding/decoding program | |
| JPH11308620A (en) | Image decoder | |
| JP2004312689A (en) | Mpeg video decoding method and mpeg video decoder | |
| JP2003061101A (en) | Image decoding method and device | |
| JPH08163570A (en) | Method and device for decoding low delay mode picture | |
| JPH08280024A (en) | Video signal decoder | |
| JPH08107482A (en) | Image decoder | |
| KR0130452B1 (en) | Picture decoding apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050804 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060516 |