JPH09261281A - Method for sampling transmission data and device for extracting the same - Google Patents

Method for sampling transmission data and device for extracting the same

Info

Publication number
JPH09261281A
JPH09261281A JP8072018A JP7201896A JPH09261281A JP H09261281 A JPH09261281 A JP H09261281A JP 8072018 A JP8072018 A JP 8072018A JP 7201896 A JP7201896 A JP 7201896A JP H09261281 A JPH09261281 A JP H09261281A
Authority
JP
Japan
Prior art keywords
transmission data
data
sampling
sampling clock
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8072018A
Other languages
Japanese (ja)
Inventor
Toshihiro Inoue
利裕 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8072018A priority Critical patent/JPH09261281A/en
Publication of JPH09261281A publication Critical patent/JPH09261281A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To properly reproduce actual data in spite of transmission data delay by fluctuating the pulse width of a sampling clock based on the detection result of a fluctuation in the transmission speed of transmission data. SOLUTION: An edge detecting equipment 18 detects the edge of the bit of transmission data (reception data) which is demodulated in a frequency demodulator and gives an edge timing to PLL(phase lock loop) 22 and a sampling clock generator 19. The output of the sampling clock generator 19 is fed-back to PLL 22 and PLL 22 changes the pulse width of the clock in accordance with phase difference between the sampling clock and the edge timing concerning the feeding-back. The clock having a frequency being more than ten times as large as that of the clock outputted from an oscillator 23 by PLL 22 is given to PLL 22. Thus, pulse width is fluctuated in accordance with delay and sampling is executed at a center point of one bit in data.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、例えば、電話機
により音声通話を行うと共に、座標入力装置から図面等
を入力して周波数分割により送るようなシステムに適用
すると好適な伝送データサンプリング方法及び伝送デー
タ抽出装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is suitable for a transmission data sampling method and transmission data suitable for application to a system in which, for example, a telephone is used for voice communication and a drawing or the like is input from a coordinate input device and sent by frequency division. The present invention relates to an extraction device.

【0002】[0002]

【従来の技術】例えば、従来より知られている筆談シス
テムは、図4に示されているように構成されている。つ
まり、筆談システムは、電話機100、描画端末200
及び周波数分割多重装置300から構成されたものであ
る。描画端末200は、ディスプレイ装置の画面210
上に、透明な座標入力装置220を載置し、座標入力装
置220に対してペンにより描画入力を行う。描画端末
200本体では、上記描画入力を検出して処理しディス
プレイ装置の画面210に対応する画像を表示すると共
に、周波数分割多重装置300へ描画入力に係る描画デ
ータ(座標値データ)を送出する。また、同時に電話機
100からの音声信号が周波数分割多重装置300へ送
られる。周波数分割多重装置300は、音声信号と描画
データとを周波数多重化して回線へ送出する。
2. Description of the Related Art For example, a conventionally known writing system is constructed as shown in FIG. That is, the writing system includes a telephone 100 and a drawing terminal 200.
And the frequency division multiplexer 300. The drawing terminal 200 has a screen 210 of the display device.
A transparent coordinate input device 220 is placed on top of this, and drawing input is performed on the coordinate input device 220 with a pen. The main body of the drawing terminal 200 detects and processes the drawing input, displays an image corresponding to the screen 210 of the display device, and sends drawing data (coordinate value data) related to the drawing input to the frequency division multiplexing device 300. At the same time, the voice signal from the telephone 100 is sent to the frequency division multiplexer 300. The frequency division multiplexer 300 frequency-multiplexes the audio signal and the drawing data and sends it to the line.

【0003】一方、回線を介して対向する相手側にも、
図4のシステムと同一のシステムが設けられており、こ
の相手側のシステムから入力された音声と描画データと
は周波数多重化されて回線から、当該周波数分割多重装
置300へ到来し、音声と描画データとに分離される。
分離された音声信号は、電話機100の受話器へ至り音
声とされて発生される。また、分離された描画データは
描画端末200の本体に至り処理されてディスプレイ装
置の画面210に表示される。この結果、ディスプレイ
装置の画面210には、対向する相手側のシステムにお
いて描画入力された図形240と共に、当該システムに
おいてペンにおいて描画入力された図形230が表示さ
れる。また、電話機100により相手との通話を上記描
画と同時に行うことができる。
On the other hand, the other party facing through the line,
The same system as the system of FIG. 4 is provided, and the voice and the drawing data input from the system of the other party are frequency-multiplexed and arrive at the frequency division multiplexer 300 from the line, and the voice and the drawing are drawn. Separated with data.
The separated voice signal reaches the handset of the telephone 100 and is generated as voice. Further, the separated drawing data reaches the main body of the drawing terminal 200 and is processed and displayed on the screen 210 of the display device. As a result, on the screen 210 of the display device, the graphic 240 drawn and input by the opposite system, and the graphic 230 drawn and input by the pen in the system are displayed. Also, the telephone 100 can be used to talk with the other party at the same time as the drawing.

【0004】上記システムにおける周波数分割による伝
送帯域を図5に示す。音声帯域の一部をフィルタで除去
して、その除去した周波数帯域でデータ伝送を行う。デ
ータ伝送は周波数変調により行い、例えば、ディジタル
値“0”、“1”に周波数f1 、f2 を対応させた伝送
波で伝送する。
A transmission band by frequency division in the above system is shown in FIG. A part of the voice band is removed by a filter, and data is transmitted in the removed frequency band. Data transmission is carried out by frequency modulation, for example, a digital value "0", transmits "1" transmission wave frequency f 1, f 2 is made to correspond to.

【0005】図6には、上記システムの送信側と受信側
との詳細ブロック図が示されている。音声は電話機10
0の送話器に相当するマイク1から入力され、音声は電
気信号に変換されて、ローパスフィルタ2とハイパスフ
ィルタ3とにより音声帯域からデータ伝送する帯域が除
去される。一方、描画端末200に相当するデータ端末
4から送出された“0”、“1”のデータからなるディ
ジタルデータは、周波数変調器5でディジタル信号に対
応する周波数f1 、f2 の信号とされ、バンドパスフィ
ルタ6で帯域外の除去を行う。加算器7には、上記ロー
パスフィルタ2とハイパスフィルタ3とにより伝送デー
タの帯域が除去された音声信号と、バンドパスフィルタ
6により伝送データの帯域外が除去された信号とが到来
し、これらが加えられ同時伝送が可能とされる。
FIG. 6 is a detailed block diagram of the transmission side and the reception side of the above system. Voice is telephone 10
The voice that is input from the microphone 1 corresponding to the transmitter of 0 is converted into an electrical signal, and the low-pass filter 2 and the high-pass filter 3 remove the band for data transmission from the voice band. On the other hand, the digital data composed of "0" and "1" data transmitted from the data terminal 4 corresponding to the drawing terminal 200 is converted into signals of frequencies f 1 and f 2 corresponding to the digital signal by the frequency modulator 5. The band pass filter 6 removes out of band. The adder 7 receives a voice signal whose transmission data band has been removed by the low-pass filter 2 and the high-pass filter 3 and a signal whose transmission data out-of-band has been removed by the band-pass filter 6, and these arrive. In addition, simultaneous transmission is possible.

【0006】加算された音声とデータ伝送波とは、通信
線8を介して対向する相手側の装置に伝送される。そし
て、ローパスフィルタ9とハイパスフィルタ10とによ
り音声信号が抽出され、加算器11にて加算され、スピ
ーカ12から音声として発生される。一方、バンドパス
フィルタ13を介して伝送データを抽出するようにし、
周波数復調器14に導いてディジタル信号に変換する。
このディジタル信号は波形整形器15へ送られて、ここ
で再生した受信クロックに基づきサンプリングされ、デ
ータが再生されてデータ端末16へ送出される。
The added voice and data transmission wave are transmitted via the communication line 8 to the opposite device. Then, the audio signals are extracted by the low-pass filter 9 and the high-pass filter 10, added by the adder 11, and generated as audio from the speaker 12. On the other hand, the transmission data is extracted via the band pass filter 13,
The signal is guided to the frequency demodulator 14 and converted into a digital signal.
This digital signal is sent to the waveform shaper 15, sampled based on the received clock reproduced here, the data is reproduced and sent to the data terminal 16.

【0007】図7には、上記波形整形器15の詳細ブロ
ックが示されている。発振器17からは、伝送速度の1
0倍程度の周波数のクロックが発生されており、これを
サンプリングクロック生成器19が受け取る。伝送方式
がHDLCの場合、エッジ検出器18でビット変化が検
出され、サンプリングクロック生成器19は、上記エッ
ジをトリガとして伝送ビットの中間点でデータのサンプ
リングを行えるように、伝送速度に合わせてサンプリン
グクロックを生成し、サンプリング器20及びバッファ
21へ送出する。サンプリング器20は上記サンプリン
グクロックを基に入力データのサンプリングを行って、
伝送データの抽出を行い、得られたデータをバッファ2
1へ送出する。バッファ21に対してはサンプリングク
ロックにより上記データの書き込みが行われる。
FIG. 7 shows a detailed block diagram of the waveform shaper 15. From the oscillator 17, the transmission speed of 1
A clock having a frequency of about 0 times is generated, and the sampling clock generator 19 receives this. When the transmission method is HDLC, a bit change is detected by the edge detector 18, and the sampling clock generator 19 performs sampling in accordance with the transmission rate so that data can be sampled at the intermediate point of the transmission bits by using the edge as a trigger. A clock is generated and sent to the sampler 20 and the buffer 21. The sampling device 20 samples the input data based on the sampling clock,
The transmission data is extracted, and the obtained data is buffer 2
Send to 1. The above data is written to the buffer 21 by the sampling clock.

【0008】上記のデータ伝送においては、データ伝送
波以外の帯域を除去するためにバンドパスフィルタを通
過させている。係る手法を採用する場合、伝送波がバン
ドパスフィルタの減衰帯域に近付く程、群遅延による伝
送波の遅延が大きくなることが知られている。
In the above data transmission, a bandpass filter is passed in order to remove the band other than the data transmission wave. It is known that when such a method is adopted, the closer the transmission wave is to the attenuation band of the bandpass filter, the larger the delay of the transmission wave due to the group delay.

【0009】図8を参照して、伝送波の遅延例を説明す
る。送信ディジタル信号100Aは、周波数変調器5及
びバンドパスフィルタ6を介して送信伝送波101に変
換され、このとき遅延が発生する。この送信伝送波は、
対向する装置の受信側のバンドパスフィルタ13及び周
波数復調器14により受信ディジタル信号102とされ
るが、このときに遅延は益々増加する。図7の発振器1
7から出力される基本クロック103は、サンプリング
クロック生成器19でn等分に分周されてサンプリング
クロック104とされる。サンプリングクロック104
は、受信された伝送データのエッジのタイミングをトリ
ガとして作成され、受信された伝送データの1ビットの
中間点でサンプリングできるようにクロックの立上りが
設定されている。
An example of the delay of the transmitted wave will be described with reference to FIG. The transmission digital signal 100A is converted into a transmission transmission wave 101 via the frequency modulator 5 and the bandpass filter 6, and a delay occurs at this time. This transmitted wave is
The bandpass filter 13 and the frequency demodulator 14 on the receiving side of the opposite device form the received digital signal 102, but at this time, the delay increases more and more. Oscillator 1 of FIG.
The basic clock 103 output from 7 is divided into n equal parts by the sampling clock generator 19 to be a sampling clock 104. Sampling clock 104
Is generated by using the timing of the edge of the received transmission data as a trigger, and the rising edge of the clock is set so that sampling can be performed at the midpoint of 1 bit of the received transmission data.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、上記の
群遅延に基づく遅延により受信される伝送データに1/
2ビット以上の遅延が発生すると、図8に示すように伝
送エラーが発生する。遅延を発生させないためには、バ
ンドパスフィルタの帯域を広く取れば良いのであるが、
その場合には音声帯域が狭められる結果となり、音声の
明瞭性が失われてしまい、場合によっては音声の聴取が
困難となる。
However, the transmission data received by the delay based on the above group delay is 1 /
When a delay of 2 bits or more occurs, a transmission error occurs as shown in FIG. In order to prevent the delay, the band of the bandpass filter should be wide.
In that case, the voice band is narrowed, the clarity of the voice is lost, and in some cases, it becomes difficult to listen to the voice.

【0011】本発明は上述の伝送データサンプリング方
法及び伝送データ抽出装置が有する問題点を解決せんと
してなされたもので、その目的は、伝送データに遅延が
発生しても現データを適切に再生することのできる伝送
データサンプリング方法及び伝送データ抽出装置を提供
することである。
The present invention has been made to solve the problems of the above-described transmission data sampling method and transmission data extraction device, and its object is to properly reproduce the current data even if a delay occurs in the transmission data. It is an object of the present invention to provide a transmission data sampling method and a transmission data extraction device capable of performing the above.

【0012】[0012]

【課題を解決するための手段】本発明の請求項1に記載
の伝送データサンプリング方法は、到来する伝送データ
が変化するエッジを検出し、検出したエッジをトリガと
してサンプリングクロックを生成し、上記伝送データの
サンプリングを当該サンプリングクロックに基づいて行
う伝送データサンプリング方法であって、上記伝送デー
タの伝送速度の変動を検出し、この検出結果に基づき上
記サンプリングクロックのパルス幅を変動させてサンプ
リングクロックを得ることを特徴とする。これによっ
て、伝送データの伝送速度の変動に応じて、パルス幅が
変動させられたサンプリングクロックを用いて伝送デー
タのサンプリングがなされ、遅延に対応してパルス幅が
変動し、データの1ビットの中央点でのサンプリングを
可能とする。
A transmission data sampling method according to a first aspect of the present invention detects an edge at which incoming transmission data changes, generates a sampling clock by using the detected edge as a trigger, and performs the transmission. A transmission data sampling method for sampling data based on the sampling clock, detecting a variation in the transmission rate of the transmission data, and varying the pulse width of the sampling clock based on the detection result to obtain a sampling clock. It is characterized by As a result, the transmission data is sampled using the sampling clock whose pulse width is changed according to the change in the transmission speed of the transmission data, and the pulse width is changed corresponding to the delay, and the center of 1 bit of the data is changed. Allows sampling at points.

【0013】本発明の請求項2に記載の伝送データサン
プリング方法は、伝送データの伝送速度の変動検出を、
検出したエッジと生成したサンプリングクロックとから
PLLによって行うことを特徴とする。これにより、伝
送速度の変動を検出したエッジと生成したサンプリング
クロックとの位相差として適切に検出でき、遅延に対応
してパルス幅を適切に変動させ、データの1ビットの中
央点でのサンプリングを保証するように働く。
According to a second aspect of the present invention, there is provided a transmission data sampling method for detecting fluctuations in the transmission rate of transmission data.
It is characterized in that it is performed by a PLL from the detected edge and the generated sampling clock. As a result, it is possible to appropriately detect the phase difference between the edge detecting the fluctuation of the transmission rate and the generated sampling clock, appropriately fluctuating the pulse width according to the delay, and sampling at the center point of 1 bit of data. Work to assure.

【0014】本発明の請求項3に記載の伝送データ抽出
装置は、到来する伝送データが変化するエッジを検出す
るエッジ検出器と、このエッジ検出器により検出された
エッジをトリガとしてサンプリングクロックを生成する
サンプリングクロック生成器と、サンプリングクロック
のクロック源を発生する発振器と、上記サンプリングク
ロック生成器の出力と前記エッジ検出器の出力との位相
差に基づき前記発振器から発生されるクロックの分周比
を変化させて前記サンプリングクロック生成器に与える
PLLとを具備し、このPLLによりパルス幅が変動さ
れたサンプリングパルスを用いて伝送データに関する抽
出を行うことを特徴とする。これにより、サンプリング
クロック生成器の出力及び前記エッジ検出器の出力との
位相差に基づきクロックの分周比を変化させてパルス幅
の変動するサンプリングクロックが生成され、パルス幅
が変動することにより、データの1ビットの中央点での
サンプリングを保証し、伝送データの適切な抽出を可能
とする。
According to a third aspect of the present invention, there is provided a transmission data extracting device, which detects an edge at which incoming transmission data is changed, and a sampling clock which is triggered by the edge detected by the edge detector. A sampling clock generator for generating a clock source for the sampling clock, and a frequency division ratio of the clock generated from the oscillator based on the phase difference between the output of the sampling clock generator and the output of the edge detector. A PLL which is changed and is applied to the sampling clock generator, and the transmission data is extracted using a sampling pulse whose pulse width is changed by the PLL. Thereby, a sampling clock with a variable pulse width is generated by changing the frequency division ratio of the clock based on the phase difference between the output of the sampling clock generator and the output of the edge detector, and by varying the pulse width, It guarantees the sampling of 1 bit of data at the center point and enables proper extraction of transmission data.

【0015】本発明の請求項4に記載の伝送データ抽出
装置は、伝送データの最大長の容量を有する緩衝バッフ
ァを具備し、この緩衝バッファに対してサンプリングク
ロックに基づいた書き込みを行う一方、この緩衝バッフ
ァからのデータの読み出しを、前記サンプリングクロッ
クとは独立したクロックに基づき行うことを特徴とす
る。これにより、緩衝バッファに伝送データを格納して
データ端末に受け取らせて伝送クロックと読み出しクロ
ックとの速度差を吸収する。
The transmission data extraction device according to a fourth aspect of the present invention comprises a buffer buffer having a capacity of the maximum length of transmission data, and while writing to this buffer buffer based on a sampling clock, Data is read from the buffer buffer based on a clock independent of the sampling clock. As a result, the transmission data is stored in the buffer and is received by the data terminal to absorb the speed difference between the transmission clock and the read clock.

【0016】本発明の請求項5に記載の伝送データ抽出
装置は、緩衝バッファは、FIFO回路内に設けられて
おり、緩衝バッファに所定量のデータが書き込まれたこ
とを通知し、この通知に応えてデータの読み出しを行う
ことを特徴とする。これにより、緩衝バッファに所定量
のデータが蓄積してから読み出しがなされ、伝送データ
が遅延する場合にも対応できる。
In the transmission data extraction device according to the fifth aspect of the present invention, the buffer buffer is provided in the FIFO circuit and notifies that a predetermined amount of data has been written in the buffer buffer. In response, data is read. As a result, it is possible to cope with the case where the transmission data is delayed because a predetermined amount of data is accumulated in the buffer buffer and then read.

【0017】[0017]

【発明の実施の形態】以下添付図面を参照して本発明の
実施の形態に係る伝送データサンプリング方法及び伝送
データ抽出装置を説明する。各図において、従来例も含
めて同一構成要素には同一の符号を付し重複する説明を
省略する。本発明の実施例に係る伝送データサンプリン
グ方法及び伝送データ抽出装置は、図4に示すシステム
に適用され、図6の送信側と受信側との構成における受
信側装置における波形整形器15に適用される。エッジ
検出器18においては、周波数復調器14において復調
された伝送データ(受信データ)のビットのエッジ検出
が行われ、エッジタイミングが図1のPLL(フェーズ
ロックループ)22及びサンプリングクロック生成器1
9へ与えられる。また、PLL22には、サンプリング
クロック生成器19の出力がフィードバックされてお
り、PLL22は、このフィードバックに係るサンプリ
ングクロックと上記エッジタイミングとの位相差に応じ
てクロックのパルス幅を変化させる。PLL22には、
発振器23からPLL22が出力するクロックの10倍
程度以上の周波数を有するクロックが与えられている。
BEST MODE FOR CARRYING OUT THE INVENTION A transmission data sampling method and a transmission data extracting apparatus according to an embodiment of the present invention will be described below with reference to the accompanying drawings. In each of the drawings, the same components, including the conventional example, are designated by the same reference numerals, and redundant description will be omitted. The transmission data sampling method and the transmission data extraction device according to the embodiment of the present invention are applied to the system shown in FIG. 4, and are applied to the waveform shaper 15 in the reception side device in the configuration of the transmission side and the reception side of FIG. It The edge detector 18 detects the edge of the bit of the transmission data (reception data) demodulated by the frequency demodulator 14, and the edge timing is the PLL (phase lock loop) 22 and the sampling clock generator 1 of FIG.
9 Further, the output of the sampling clock generator 19 is fed back to the PLL 22, and the PLL 22 changes the pulse width of the clock according to the phase difference between the sampling clock related to this feedback and the edge timing. PLL22 has
A clock having a frequency about 10 times or more the clock output from the PLL 22 is given from the oscillator 23.

【0018】図2のタイミングチャートを用いて、PL
L22によるサンプリングクロックの作成及びサンプリ
ング器20によるデータのサンプリングを説明する。P
LL22から出力されるPLL出力クロック107は、
発振器23から出力される発振器クロック106をn分
周して生成される。サンプリングクロック生成器19は
PLL22から与えられるPLL出力クロック107か
らサンプリングクロック104を生成する。このサンプ
リングクロック104はPLL22へフィードバックさ
れており、PLL22はこのサンプリングクロック10
4とエッジ検出器18が検出したエッジのタイミングと
の位相差を検出する。そして、図2のに示されるよう
に位相差(遅延)がある場合には、発振器出力クロック
106の一周期分を更に加えて分周を行うため、本来は
図2の破線で示されるようなPLL出力クロック107
のパルス幅が、実線に示されるように幅広に変更され
る。なお、図2のに示される位相差(遅延)がある場
合には、発振器出力クロック106の一周期分を更に加
えて分周を行うが、遅延量に応じて発振器出力クロック
106の何周期分かを更に加えて分周を行う。
PL using the timing chart of FIG.
Generation of a sampling clock by L22 and sampling of data by the sampling device 20 will be described. P
The PLL output clock 107 output from the LL 22 is
It is generated by dividing the oscillator clock 106 output from the oscillator 23 by n. The sampling clock generator 19 generates the sampling clock 104 from the PLL output clock 107 supplied from the PLL 22. The sampling clock 104 is fed back to the PLL 22, and the PLL 22 uses the sampling clock 10
4 and the timing of the edge detected by the edge detector 18 are detected. Then, when there is a phase difference (delay) as shown in FIG. 2, since one cycle of the oscillator output clock 106 is further added to perform frequency division, as originally shown by the broken line in FIG. PLL output clock 107
Pulse width is changed to a wider width as shown by the solid line. Note that when there is a phase difference (delay) shown in FIG. 2, one cycle of the oscillator output clock 106 is further added to perform frequency division. However, the number of cycles of the oscillator output clock 106 depends on the delay amount. It is further divided and frequency division is performed.

【0019】サンプリングクロック生成器19は、上記
の幅広にされたパルスを含むPLL出力クロック107
を用いてエッジ検出器18が検出したエッジのタイミン
グでサンプリングクロックのパルスを作成する。この結
果、PLL出力クロック107のパルス幅が大きくされ
た分だけ、サンプリングクロック104のパルス幅も大
きくなり、伝送データの遅延分に対応するようになる。
従って、このサンプリングクロック104を用いてサン
プリング器18がサンプリングを行うことにより、デー
タの1ビットの中央点でのサンプリングが確保され、適
正な受信データを得ることができる。
The sampling clock generator 19 includes a PLL output clock 107 that includes the widened pulse described above.
The pulse of the sampling clock is created at the timing of the edge detected by the edge detector 18 using. As a result, the pulse width of the sampling clock 104 also increases as the pulse width of the PLL output clock 107 is increased, which corresponds to the delay of the transmission data.
Therefore, the sampling unit 104 performs sampling by using the sampling clock 104, so that the sampling at the center point of 1 bit of data is ensured and proper reception data can be obtained.

【0020】図3には、緩衝バッファ24の作用を説明
する図が示されている。対向する側のデータ端末は、C
PU40に対してデータバス41を介してRAM42、
伝送LSI43等が接続された構成を有し、伝送データ
から再生したクロックとは別のクロックを発振器44か
ら得て、これをデータ端末側のクロックとして用いる。
具体的には、発振器44から出力されるクロックを緩衝
バッファ24のデータを読み出すための読出しクロック
として用いると共に、伝送LSI43における書き込み
クロックとして用いる。一方、サンプリングクロック生
成器19により再生されたサンプリングクロックは、緩
衝バッファ24に対しデータを書き込むときの書き込み
クロックとして用いられる。
FIG. 3 is a diagram for explaining the operation of the buffer 24. The data terminal on the opposite side is C
RAM 42 to the PU 40 via the data bus 41,
The transmission LSI 43 and the like are connected, a clock different from the clock reproduced from the transmission data is obtained from the oscillator 44, and this is used as the clock on the data terminal side.
Specifically, the clock output from the oscillator 44 is used as a read clock for reading the data of the buffer 24 and also as a write clock in the transmission LSI 43. On the other hand, the sampling clock regenerated by the sampling clock generator 19 is used as a write clock when writing data to the buffer buffer 24.

【0021】緩衝バッファ24は伝送データの最大長の
容量を有し、FIFO(ファーストイン・ファーストア
ウト)回路30内に設けられており、FIFO回路30
は、ライトポインタとリードポインタとによりデータの
書き込みアドレス及び読出しアドレスを管理しており、
ライトポインタとリードポインタとの差に基づき格納さ
れたデータの量が所定となると、伝送LSI43へ通知
する。伝送LSI43はこの通知を受け取って緩衝バッ
ファ24からデータを読み出す。つまり、緩衝バッファ
24に対するデータ書き込みを越えて、緩衝バッファ2
4からのデータ読出しがなされるのを防止する。また、
伝送データが遅延する場合にも、データが所定値まで蓄
積されるまで待って通知することにより、伝送データ遅
延に対応することができる。
The buffer buffer 24 has a capacity for the maximum length of transmission data, is provided in the FIFO (first in / first out) circuit 30, and the FIFO circuit 30.
Manages a write address and a read address of data by a write pointer and a read pointer,
When the amount of stored data reaches a predetermined value based on the difference between the write pointer and the read pointer, the transmission LSI 43 is notified. The transmission LSI 43 receives this notification and reads the data from the buffer buffer 24. That is, the buffer buffer 2 is exceeded by the data writing to the buffer buffer 24.
It is possible to prevent the data read from 4 from being performed. Also,
Even when the transmission data is delayed, the transmission data delay can be dealt with by waiting until the data is accumulated up to a predetermined value and notifying the data.

【0022】[0022]

【発明の効果】以上説明したように本発明の請求項1に
記載の伝送データサンプリング方法によれば、伝送デー
タの伝送速度の変動に応じて、パルス幅が変動させられ
たサンプリングクロックを用いて伝送データのサンプリ
ングがなされ、遅延に対応してパルス幅が変動し、デー
タの1ビットの中央点でのサンプリングが可能となり、
適正なデータを得ることができる。
As described above, according to the transmission data sampling method of the first aspect of the present invention, the sampling clock whose pulse width is changed according to the change of the transmission rate of the transmission data is used. The transmission data is sampled, the pulse width changes according to the delay, and sampling at the center point of 1 bit of data becomes possible.
Appropriate data can be obtained.

【0023】以上説明したように本発明の請求項2に記
載の伝送データサンプリング方法によれば、伝送速度の
変動を検出したエッジと生成したサンプリングクロック
との位相差として適切に検出でき、遅延に対応してパル
ス幅を適切に変動させ、データの1ビットの中央点での
サンプリングを保証し、適正にデータ再生を行うことが
できる効果がある。
As described above, according to the transmission data sampling method of the second aspect of the present invention, it is possible to properly detect the phase difference between the edge detecting the fluctuation of the transmission rate and the generated sampling clock, and to reduce the delay. Correspondingly, there is an effect that the pulse width is appropriately changed, sampling at the center point of 1 bit of data is guaranteed, and data can be reproduced properly.

【0024】以上説明したように本発明の請求項3に記
載の伝送データ抽出装置によれば、パルス幅が変動する
ことにより、データの1ビットの中央点でのサンプリン
グを保証し、伝送データの適切な抽出を可能とし、適切
な受信データを得ることができる。
As described above, according to the transmission data extracting apparatus of the third aspect of the present invention, the variation of the pulse width ensures the sampling at the center point of 1 bit of the data, and the transmission data of the transmission data is guaranteed. Appropriate extraction is possible and appropriate reception data can be obtained.

【0025】以上説明したように本発明の請求項4に記
載の伝送データ抽出装置によれば、緩衝バッファに伝送
データを格納してデータ端末に受け取らせて伝送クロッ
クと読み出しクロックとの速度差を吸収することができ
る。
As described above, according to the transmission data extracting apparatus of the fourth aspect of the present invention, the transmission data is stored in the buffer and is received by the data terminal to detect the speed difference between the transmission clock and the read clock. Can be absorbed.

【0026】以上説明したように本発明の請求項5に記
載の伝送データ抽出装置によれば、緩衝バッファに所定
量のデータが蓄積してから読み出しがなされ、伝送デー
タが遅延する場合にも対応できる。
As described above, according to the transmission data extraction device of the fifth aspect of the present invention, it is possible to cope with the case where the transmission data is delayed after the predetermined amount of data is accumulated in the buffer buffer and then read. it can.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の形態に係る伝送データ抽出装置
の要部ブロック図。
FIG. 1 is a block diagram of a main part of a transmission data extraction device according to an embodiment of the present invention.

【図2】サンプリングクロックの作成及びデータのサン
プリングを説明するためのタイミングチャート。
FIG. 2 is a timing chart for explaining sampling clock generation and data sampling.

【図3】本発明の実施の形態に係る伝送データ抽出装置
の要部ブロック図。
FIG. 3 is a block diagram of a main part of a transmission data extraction device according to an embodiment of the present invention.

【図4】筆談システムの構成図。FIG. 4 is a block diagram of a writing system.

【図5】周波数分割による伝送帯域を示す図。FIG. 5 is a diagram showing a transmission band by frequency division.

【図6】本発明の実施の形態に係る伝送データ抽出装置
の送信側と受信側との詳細ブロック図。
FIG. 6 is a detailed block diagram of a transmission side and a reception side of the transmission data extraction device according to the embodiment of the present invention.

【図7】従来例に係る伝送データ抽出装置の要部ブロッ
ク図。
FIG. 7 is a block diagram of a main part of a transmission data extraction device according to a conventional example.

【図8】従来例に係るサンプリングクロックの作成及び
データのサンプリングを説明するためのタイミングチャ
ート。
FIG. 8 is a timing chart for explaining generation of a sampling clock and sampling of data according to a conventional example.

【符号の説明】[Explanation of symbols]

18 エッジ検出器 19 サンプリ
ングクロック生成器 20 サンプリング器 22 PLL 23 発振器 24 緩衝バッ
ファ 30 FIFO回路
18 edge detector 19 sampling clock generator 20 sampling device 22 PLL 23 oscillator 24 buffer buffer 30 FIFO circuit

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 到来する伝送データが変化するエッジを
検出し、検出したエッジをトリガとしてサンプリングク
ロックを生成し、上記伝送データのサンプリングを当該
サンプリングクロックに基づいて行う伝送データサンプ
リング方法において、 上記伝送データの伝送速度の変動を検出し、この検出結
果に基づき上記サンプリングクロックのパルス幅を変動
させてサンプリングクロックを得ることを特徴とする伝
送データサンプリング方法。
1. A transmission data sampling method in which an edge of incoming transmission data is detected, a sampling clock is generated using the detected edge as a trigger, and the transmission data is sampled based on the sampling clock. A transmission data sampling method comprising detecting a variation in a data transmission rate and varying a pulse width of the sampling clock based on the detection result to obtain a sampling clock.
【請求項2】 伝送データの伝送速度の変動検出を、検
出したエッジと生成したサンプリングクロックとからP
LLによって行うことを特徴とする請求項1に記載の伝
送データサンプリング方法。
2. The detection of fluctuations in the transmission rate of transmission data is performed by detecting P from the detected edge and the generated sampling clock.
The transmission data sampling method according to claim 1, wherein the sampling is performed by LL.
【請求項3】 到来する伝送データが変化するエッジを
検出するエッジ検出器と、 このエッジ検出器により検出されたエッジをトリガとし
てサンプリングクロックを生成するサンプリングクロッ
ク生成器と、 サンプリングクロックのクロック源を発生する発振器
と、 上記サンプリングクロック生成器の出力と前記エッジ検
出器の出力との位相差に基づき前記発振器から発生され
るクロックの分周比を変化させて前記サンプリングクロ
ック生成器に与えるPLLとを具備し、 このPLLによりパルス幅が変動されたサンプリングパ
ルスを用いて伝送データに関する抽出を行うことを特徴
とする伝送データ抽出装置。
3. An edge detector for detecting an edge in which incoming transmission data changes, a sampling clock generator for generating a sampling clock using the edge detected by the edge detector as a trigger, and a clock source for the sampling clock. An oscillator to be generated and a PLL to be given to the sampling clock generator by changing a frequency division ratio of a clock generated from the oscillator based on a phase difference between an output of the sampling clock generator and an output of the edge detector. A transmission data extraction device comprising: a sampling pulse of which pulse width is varied by the PLL to extract transmission data.
【請求項4】 伝送データの最大長の容量を有する緩衝
バッファを具備し、 この緩衝バッファに対してサンプリングクロックに基づ
いた書き込みを行う一方、 この緩衝バッファからのデータの読み出しを、前記サン
プリングクロックとは独立したクロックに基づき行うこ
とを特徴とする請求項3に記載の伝送データ抽出装置。
4. A buffer buffer having a capacity of the maximum length of transmission data is provided, and while writing to this buffer buffer based on a sampling clock, reading of data from this buffer buffer is performed with the sampling clock. 4. The transmission data extraction device according to claim 3, wherein is performed based on an independent clock.
【請求項5】 緩衝バッファは、FIFO回路内に設け
られており、緩衝バッファに所定量のデータが書き込ま
れたことを通知し、 この通知に応えてデータの読み出しを行うことを特徴と
する請求項3または4に記載の伝送データ抽出装置。
5. The buffer buffer is provided in the FIFO circuit, notifies that a predetermined amount of data has been written in the buffer buffer, and reads the data in response to the notification. Item 5. The transmission data extraction device according to item 3 or 4.
JP8072018A 1996-03-27 1996-03-27 Method for sampling transmission data and device for extracting the same Withdrawn JPH09261281A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8072018A JPH09261281A (en) 1996-03-27 1996-03-27 Method for sampling transmission data and device for extracting the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8072018A JPH09261281A (en) 1996-03-27 1996-03-27 Method for sampling transmission data and device for extracting the same

Publications (1)

Publication Number Publication Date
JPH09261281A true JPH09261281A (en) 1997-10-03

Family

ID=13477262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8072018A Withdrawn JPH09261281A (en) 1996-03-27 1996-03-27 Method for sampling transmission data and device for extracting the same

Country Status (1)

Country Link
JP (1) JPH09261281A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105775A (en) * 2007-10-24 2009-05-14 Chugoku Electric Power Co Inc:The Time synchronization device and protective relay system
JP2012100276A (en) * 2000-06-22 2012-05-24 Airbiquity Inc In-band signaling system for data communications over digital wireless telecommunications networks
US8848825B2 (en) 2011-09-22 2014-09-30 Airbiquity Inc. Echo cancellation in wireless inband signaling modem

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012100276A (en) * 2000-06-22 2012-05-24 Airbiquity Inc In-band signaling system for data communications over digital wireless telecommunications networks
JP2009105775A (en) * 2007-10-24 2009-05-14 Chugoku Electric Power Co Inc:The Time synchronization device and protective relay system
US8848825B2 (en) 2011-09-22 2014-09-30 Airbiquity Inc. Echo cancellation in wireless inband signaling modem

Similar Documents

Publication Publication Date Title
JP2765600B2 (en) Demodulation circuit
JPH0637836A (en) Apparatus, method and system for communication
JPH08237231A (en) Circuit for communication system,communication link and communication equipment
JPH09261281A (en) Method for sampling transmission data and device for extracting the same
JPS61269547A (en) Data signal demodulator
JPH1188452A (en) Receiver and method for demodulating reception signal
US7885357B1 (en) Apparatus for signal detection to enhance performance of a receiver and method therefor
JP2775038B2 (en) Spread spectrum communication equipment
KR20010028099A (en) Method and apparatus for tracking synchronization in a reciever using CDMA
JP2991392B2 (en) Optical communication system
JP2876878B2 (en) Data transmitter and data receiver
JP2616622B2 (en) Frame correlation device
JP3052585B2 (en) Data transmitter and data receiver
JPS62271534A (en) Synchronizing circuit for privacy communication equipment
JPH09321817A (en) High speed demodulation method for burst data and its equipment
JP2735513B2 (en) Multiplexing modem
JPH10164041A (en) Communication equipment
KR970056164A (en) Carrier recovery method and apparatus with phase jitter tracker
JPH0766749A (en) Simultaneous call radio equipment
JPH09102775A (en) Method and device for symbol clock reproduction
JPH0563614A (en) Distribution line carrier
JPH08130492A (en) Radio equipment
JPH0669904A (en) Receiver and transmitter for spread spectrum communication equipment
JPH05244072A (en) Method and system for time-division communication for mobile body
Wang Waiting time jitter reduction by the optimum random stuff threshold modulation

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030603