JPH09260544A - セラミック回路基板およびその製造方法 - Google Patents

セラミック回路基板およびその製造方法

Info

Publication number
JPH09260544A
JPH09260544A JP6766696A JP6766696A JPH09260544A JP H09260544 A JPH09260544 A JP H09260544A JP 6766696 A JP6766696 A JP 6766696A JP 6766696 A JP6766696 A JP 6766696A JP H09260544 A JPH09260544 A JP H09260544A
Authority
JP
Japan
Prior art keywords
circuit board
conductor
aln
sintering
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6766696A
Other languages
English (en)
Inventor
Akihiro Horiguchi
昭宏 堀口
Mitsuo Kasori
光男 加曽利
Hiroyasu Sumino
裕康 角野
Fumio Ueno
文雄 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6766696A priority Critical patent/JPH09260544A/ja
Publication of JPH09260544A publication Critical patent/JPH09260544A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/162Disposition
    • H01L2924/16251Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676Single layer compositions

Landscapes

  • Ceramic Products (AREA)

Abstract

(57)【要約】 【課題】 導体層の低抵抗化、絶縁層と導体層の収縮率
がマッチングした高い位置精度、導体層と絶縁体層との
密着性が強固で、反りや断線等の生じにくいという高信
頼性を有する、とくに同時焼結による一層配線や多層配
線を有する高熱伝導性AlNセラミック回路基板の提
供。 【解決手段】 AlNを主成分とする絶縁体部2と、
W、Moの少なくとも一種を主成分とし、Ni、Coお
よびFeからなる群より選択される一種以上の元素を含
有し、更にAlNを0.1〜20重量%含有する導体層
部3とを、少なくともその一部に有することを特徴とす
る回路基板1。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は窒化アルミニウム焼
結体を絶縁体層として用いた回路基板に係り、特に導体
層と絶縁体層とが一体焼結した多層配線を有する回路基
板に関する。
【0002】
【従来の技術】電子機器の小型化にともない、回路基板
に実装される半導体素子からの発熱をいかに効率良く放
熱するかが重要な問題となってくる。従来、回路基板用
の絶縁材料としてはAl23 セラミックスが広く用い
られていたが、Al23 は熱伝導性が低く、放熱性に
問題があった。これに代わるものとして、電気絶縁性等
の絶縁体としての電気諸特性に優れ、かつ熱伝導性に優
れたAlNセラミックスの回路基板への応用が検討され
ている(特開昭60−178688号公報)。
【0003】ところで電子機器の小型化、高密度化を考
慮すると回路基板の配線にも高密度化が要求され、多層
化は必須の技術となり、AlNセラミックスの多層基板
も検討されている(特開昭60−253295号公報、
特開昭60−253294号公報)。ここで、1,80
0℃程度の高温での、AlN製グリーンシート/導体ペ
ースト・積層体の一体焼結技術は既に存在する。しかし
ながら、この技術を1,600℃未満の低温焼結に応用
する場合、導体層の高抵抗化、絶縁体層と導体層の収縮
率ミスマッチングによる低い位置精度、反りの発生、導
体回路の断線、あるいは剥離などという問題が生じる。
【0004】また、特開平3−146488号公報に
は、AlNセラミック絶縁体層に、タングステンを主成
分とし、更にニッケル、鉄、コバルト等を含む導体層を
用いる技術が開示されている。しかしながら、この技術
では、1,600℃以上という高い温度で焼結処理をす
る必要があり、しかも、その結果得られた絶縁体層/導
体層結合体は、ヘリウムリークテストにおいて10-8
オーダーであることからわかるように、十分な封止効果
のあるものではない。
【0005】
【発明が解決しようとする課題】本発明は、導体層の低
抵抗化、絶縁層と導体層の収縮率がマッチングした高い
位置精度、導体層と絶縁体層との密着性が強固で、反り
や断線等の生じにくいという高信頼性を有する、とくに
同時焼結による一層配線や多層配線を有する高熱伝導性
AlNセラミック回路基板およびそれを用いた半導体装
置並びに高熱伝導性高信頼性回路基板の製造方法を提供
することを目的とする。
【0006】
【課題を解決するための手段】本発明者らは、AlNを
主成分とする絶縁体部と、W、Moの少なくとも一種を
主成分とし、Ni、CoおよびFeからなる群より選択
される一種以上の元素を含有し、更にAlNを0.1〜
20重量%含有する導体部とを、少なくともその一部に
有することを特徴とする回路基板およびそれを用いる半
導体装置が、上記課題を解決し得ることを見出した。
【0007】また、本発明者らは、W、Moの少なくと
も一種を主成分とし、Ni、CoおよびFe元素からな
る群より選択される一種以上の元素を単体または化合物
の形態で含有し、周期律表のIIa族および IIIa族元素
からなる群より選択される一種以上の元素を化合物の形
態で含有し、かつAlN粉末を含有する導体ペーストを
使用して、少なくとも一部の導体部を形成し、かつ1,
600℃未満で焼結することを特徴とする、AlN回路
基板の製造方法が上記課題を解決し得ることを見出し
た。
【0008】ここでAlNを主成分とする絶縁体部と
は、絶縁層に占めるAlNの含有率が、50wt%以上か
つ50vol%以上であることとする。つまり、絶縁体層中
の粒界相成分さらに着色成分等のAlN以外の相の合計
含有率が、50wt%以下かつ、50vol%以下であること
とする。
【0009】また、W、Moの少なくとも一種を主成分
にするとは、導体層に占めるWとMoとの合計含有率
が、50wt%以上かつ50vol%以上であることとする。
なお、この場合、Mo、Wは両成分が入っている必要は
なくWあるいはMoの一方が0wt%(0vol%)であって
も良い。さらに、他の成分、具体的にはAlN、VIII属
元素成分等の導体層中のWとMo以外の合計含有率が5
0wt%以下かつ50vol%以下であることとする。
【0010】
【発明の実施の形態】まず、本発明に係る回路基板中の
絶縁体層について説明する。絶縁体層は、AlNを主成
分とする多結晶体である。この絶縁体層の強度は、25
0MPa 以上であることが好ましく、組成や焼結条件の最
適化により350MPa 以上とするのがより好ましい。さ
らにアルカリ金属元素を添加することで400MPa 以上
の強度を有する絶縁層も得ることができる。
【0011】また、熱伝導率は、アルミナのそれよりも
高い120W/mK以上であることが好ましい。酸素含有量
の少ないAlN原料粉末を用いることにより、140W/
mKの熱伝導性を有する絶縁体層、場合により150W/mK
以上の絶縁体層も得ることができる。また、焼結条件を
最適化することで210W/mK以上の熱伝導率をもつ絶縁
体層も得ることができる。
【0012】次に、この絶縁体層の製造方法を説明す
る。まず、AlNグリーンシートを作製する。このグリ
ーンシートは、AlN粉末、焼結助剤、結合剤(バイン
ダ)等を溶剤と共に十分混合したものを用い、例えばド
クターブレード法等により得られるものである。
【0013】用いるAlN粉末に関し、特に制限はない
が、絶縁体層の熱伝導率を考慮すると、酸素量が3.0
重量%以下のAlN粉末を用いることが好ましい。より
好ましくは酸素量が2.0重量%未満であり、さらに好
ましくは1.3重量%未満である。焼結体中の酸素量が
少ないほど熱伝導率が高くなるからである。
【0014】また、用いるAlN粉末は、粒子径が小さ
いものが揃っているほうが好ましく、平均粒子径は1.
5μm 未満であるものが好ましい。より好ましくは0.
8μm 未満であるが、特に、0.7μm 未満の粒子を7
0体積%以上含む粉末が最適である。なお、0.03μ
m 以上の粉末を用いることがハンドリングの点から好ま
しい。また、含有する陽イオン不純物は3,000ppm
未満であることが好ましく、より好ましくは1,500
ppm 未満、さらに好ましくは900ppm 未満である。陽
イオン不純物を多量に含有すると、焼結体が高い熱伝導
率をもたなくなるという欠点が生じる。酸素以外の陰イ
オン不純物は2,000ppm 未満であることが好まし
く、より好ましくは1,000ppm 、さらに好ましくは
500ppm 未満である。酸素以外の陰イオン不純物も陽
イオン不純物と同様に多量に含有すると、焼結体が高い
熱伝導率をもたなくなるという欠点が生じる。
【0015】添加する焼結助剤は、希土類元素およびア
ルカリ土類元素から選択される一種以上の元素を、単
体、化合物の少なくとも一種の形で添加すればよい。S
c、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、
Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、C
a、Sr、Baがいずれも使用できる。これら希土類元
素およびアルカリ土類元素は、AlNセラミックスの緻
密化に寄与すると共に、AlN粉末中の酸素元素を粒界
の副構成相にトラップし、高熱伝導化に大きく貢献す
る。特に好ましい元素は、このような効果の大きいY、
Yb、Eu、Ca元素である。
【0016】これら元素を含有する化合物の形態として
は、酸化物の形態が特に好ましく、焼結条件下で酸化物
となる化合物も用いてもよい。例えば、炭酸塩、硝酸
塩、シュウ酸塩、硫酸塩、水酸化物などでも使用し得
る。また、酸化物でなくとも、ハロゲン化物、酸ハロゲ
ン化物、アセチリド化合物、炭化物、水素化物、窒化
物、硼化物、ケイ化物、硫化物などでもよい。これら希
土類元素およびアルカリ土類元素は、原料粉末中に含ま
れる酸素量との兼ね合いで最適量を決定すべきではある
が、酸化物換算で0.5〜12重量%であることが望ま
しい。好ましくは1.0〜8重量%であることが望まし
い。さらに好ましくは2.0〜6.0重量%である。ま
た、希土類元素およびアルカリ土類元素を含む化合物を
両方添加するか、両類元素を含有する複合化合物を添加
すると、低温で焼結することが可能となり、焼結開始温
度を最大で400℃低下させることができる。また、希
土類元素およびアルカリ土類元素を含むハロゲン化合物
を添加しても低温で焼結することが可能となり、焼結開
始温度を最大で400℃低下させることができる。
【0017】低温での焼結性を向上させるために、アル
ミナを添加してもよい。添加量は0.8重量%以下であ
ることが好ましく、0.25重量%以下であることがさ
らに好ましい。
【0018】さらに、回路基板は用途に応じて、着色、
つまり、遮光性が求められる。この場合には、周期律表
のIVa、Va、VIa、 VIIa、VIII族元素を単体もしく
は化合物の形態で添加すれば近紫外域から赤外域までの
遮光が可能となる。添加量は、元素換算で0.03〜5
重量%添加すればよい。より好ましくは0.1〜3重量
%、さらに好ましくは、0.2〜1重量%添加すればよ
い。
【0019】これらの焼結助剤等の添加方法は、予め原
料粉末に添加すればよい。ただし、添加物の種類によっ
ては、含浸等の方法で後に添加してもよい。
【0020】用いる結合剤は、1,400℃以下の温度
で分解する有機高分子体が好ましい。具体的には、ポリ
メチルメタクリレート、ポリビニルブチラール、ポリア
クリル酸エステル、ポリビニルアルコール、セルロース
アセテートブチレート、セルロース等の酸素含有有機高
分子体を1〜3種類、場合によってはそれ以上混合した
ものを用いてもよい。バインダの種類や量ならびに溶剤
量等の選択はAlN原料粉末の特性や、作製したいシー
トの厚み等で随意選択する。さらに、脱バインダは、N
2 、Ar、H2 等の非酸化性雰囲気中で行えば良い。さ
らに、脱バインダー後のカーボンを少なくしたい場合に
はH2 Oを含有させても良い。
【0021】以上のようなAlN粉末、焼結助剤や結合
剤等を含有するグリーンシートを焼結すると絶縁層が形
成されるが、好ましい焼結条件については後述する。
【0022】次に、本発明に係る回路基板中の導体層に
ついて説明する。
【0023】この導体層中の導電体は、主成分がMo、
Wの少なくとも一種であり、さらに、周期律表のVIII族
元素の少なくとも一種の元素を含むものである。この導
電体は、周期律表のIVaおよびVa族元素を、単体、化
合物の少なくとも一種の形態で副導体成分として含んで
いてもよく、さらに微量の低融点貴金属元素(Au、A
g、Cu、Pt、Pd等)を含有していてもよい。
【0024】周期律表のVIII族元素であるNi、Co、
Fe元素を添加すると、導体層の主成分であるMo、W
の焼結性が著しく向上する。これは、導体層中に液相が
焼結途中に生成しMo、Wが液相焼結により焼結が促進
されるためである。これらNi、Co、Fe元素は単体
金属の粉末で添加してもよいし、化合物の形で添加して
もよい。化合物の形で添加する際には、酸化物で添加す
るのが最も好ましいが、焼結途中に酸化物となる化合物
を添加してもよい。具体的には、炭酸塩、硝酸塩、水酸
化物、硫酸塩等が挙げられる。また、酸化物でなくと
も、硼化物、ケイ化物、水素化物、弗化物、窒化物、炭
化物、リン化物等の形で添加してもよい。
【0025】添加量は、一酸化物換算で、0.01〜5
重量%の範囲が好ましい。0.01重量%未満の添加量
のときには、導体層中に十分な量の液相が生成しないた
めにMo、Wの焼結が十分促進されない。つまり、導体
の相対密度が低い値で焼結は停止してしまう。したがっ
て、相対密度が低く、収縮率が小さいために絶縁層と収
縮率ミスマッチングが発生し、反りの発生や、位置精度
の低い回路基板となってしまう。さらにはHeリーク特
性も悪くなる。また、5重量%を超える添加を行うと、
焼結途中に生成する液相が多すぎて、液相の蒸発により
導体層中に膨れが発生すると共に、高抵抗の合金相が多
量生成してしまい、導体全体の抵抗率が高くなってしま
う。添加量はより好ましくは0.05〜2重量%、さら
に好ましくは0.1〜1重量%である。0.01〜5重
量%の範囲でVIII族元素を添加した場合には導体層の相
対密度は90%以上となり、抵抗率も16μΩcm以下に
なる。条件を最適化すれば相対密度が95%以上で抵抗
率が14μΩcm以下の緻密で低抵抗な導体が得られる。
さらに最適化すれば10μΩcm以下の低抵抗な導体も得
られる。その結果得られる回路基板は、絶縁層と導体層
の収縮率マッチングが達成されているために、各部分の
位置精度は±1%以内、最適化したものでは±0.5%
以下の位置精度を有する。さらに、反りの発生が抑制さ
れ、20μm/10mm対角線以下になる。最適化を行う
と、5μm/10mm対角線の反り量にまで小さくなる。さ
らに周期律表のVIII族を添加した導体にNiメッキを施
す場合には、導体層とメッキ層の接合強度が大きな値で
得られる。
【0026】導体形成に用いるMo、W粉末の粒度が
1.5μm 以上のもの、特に2.0μm 以上のものを使
用するときに、周期律表のVIII族元素を添加すると効果
が大きい。このように、周期律表のVIII族を添加する
と、導体の収縮が促進されるため、さらに1,600℃
未満での低温焼結、場合によっては1,550℃以下の
低温焼結が可能となり収縮率マッチングが達成される。
【0027】導体層には、絶縁層の主成分であるAlN
を共材という形で添加する。これにより、絶縁層部分の
収縮率と導体部分の収縮率のマッチングが容易に達成さ
れる。ただし、添加するAlNは絶縁体であるために、
多量の添加は導体層の抵抗率の上昇に結び付くために好
ましくない。また、添加量が少ないとAlNの共材添加
の効果が小さくなるので好ましくない。共材の添加量
は、0.1〜20重量%の範囲であるとき上記の効果が
得られる。好ましくは0.5〜10重量%の範囲、さら
に好ましくは1〜5重量%の範囲である。AlN共材を
添加した回路基板では、絶縁体層と導体層間の収縮率マ
ッチングが達成されるために、反りの発生が極端に抑制
される。そのために、焼結後の反りを無くすための反り
直しの工程を行う必要もない。また、その結果、位置精
度も±1%以下、添加量を最適化すると容易に±0.5
%以下にすることができる。さらにMo、W導体につい
ては、AlN共材を添加すると収縮が促進され緻密な導
体となるために低抵抗な導体が得られる。
【0028】本発明の導体層中には、さらにアルカリ土
類元素および希土類元素から選択される少なくとも一種
の元素が含まれていてもよい。これらを単体、化合物の
少なくとも一種の形で添加すると、ヘリウムリーク試験
で確認できるように緻密な導体が得られる。希土類元素
およびアルカリ土類元素としては、例えば、Sc、Y、
La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、T
b、Dy、Ho、Er、Tm、Yb、Lu、Ca、S
r、Baが挙げられる。特に、工業的には、Y、Yb、
Er、Caが好ましい。これら元素の酸化物は特に好ま
しく、焼結条件下で酸化物となる化合物も用いることが
できる。このような添加物は、酸化物はもとより、ハロ
ゲン化物、酸ハロゲン化物、アセチリド化合物、炭化
物、水素化物、窒化物、硼化物、ケイ化物、硫化物等の
形態で添加される。希土類元素およびアルカリ土類元素
を含有する化合物の導体層中の含有量は、酸化物換算で
0.01〜15重量%が好ましい。あまり多いと導体層
の導電率が低下し、少ないと導体層の剥離防止、基板の
反り防止などの効果を得ることができない場合があるか
らである。
【0029】導体層中に、更に、Al元素を含有する単
体もしくは化合物を添加すると、無添加時と比較して相
対密度の大きな緻密な導体が得られ、導体層の剥離防止
および接合強度の向上、基板の反り防止などの効果を得
ることができる。例えば、Al23 が挙げられる。こ
のような添加物は、同時燒結時にアルミネート液相を形
成する。また、同時燒結時に絶縁体層中にもアルミネー
ト液相が生じる。この様に、導体層中にアルミネート液
相が生じることにより、絶縁体層に生じる液相の導体層
による吸い上げが防止され、このような吸い上げによる
絶縁体層中の組成の不均一を防止し、基板の反りを防止
することができる。
【0030】以下に本発明の回路基板の製造方法につい
て述べる。
【0031】まず、同時焼結した後も導電性を維持し得
る、具体的にはMoおよびW金属を主成分とし、周期律
表のVIII族元素の単体、その酸化物などの化合物の少な
くとも一種を粉末にしたものをペースト化し、AlNグ
リーンシート上に所望のパターンで印刷する。また、ペ
ースト化する際、副導体成分として、周期律表のIVaお
よびVa族元素から選択される一種以上の元素を、単
体、化合物の少なくとも一種の形態で添加してもよい。
この際、グリーンシートにはパンチングマシーンなどを
用いてビアホールを形成しておき、予め焼結体となる導
電ペーストを圧入やメタルマスクなどを用いて印刷充填
などにより充填しておく。このビアホールによりグリー
ンシートを挟む上下導体間の電気的接続を行う。
【0032】この導体ペーストには、AlNセラミック
粉末を添加しておく。さらに、希土類元素およびアルカ
リ土類元素から選択される一種以上の元素を単体、化合
物の少なくとも一種の形態で、さらにはAl23 (ア
ルミナ)を添加してもよい。希土類元素を含有する単
体、化合物の少なくとも一種と共に、混合物の形態でア
ルミナを添加する場合には、アルミネートを形成するよ
うな比率で混合することが好ましい。
【0033】導体の体積が大きくなるビアホール部分に
のみAlNを添加しても、基板の反りを最小に抑制し得
る。すなわち、基板の大きさや、設計で決めた導体層の
配置によっては、少なくとも一部分の導体層に添加すれ
ば反りの少ない回路基板が得られる場合がある。
【0034】このような成分を含有する導電ペーストを
塗布した多層グリーン成形体を脱バインダした後、焼結
工程に供する。この焼結工程については、公知のAlN
で行われる焼結方法がそのまま採用され特には限定はさ
れないが、焼結炉にセットする際のセッタは、様々な材
質のものを用い得るが、AlNセッタを用いるとWやM
oが反応により化合物とならずに低抵抗な導体が得られ
る。焼結上りの表面粗さは、非常に小さなものとなり良
好な回路基板が得られる。表面粗さは、平均表面粗さR
aで1.0μm 以下になる。より良好な表面をもつもの
では0.5μm以下、さらに良好な表面をもつものでは
0.3μm 以下になる。一般には、常圧下、加圧下、減
圧下の非酸化性雰囲気下、例えば窒素雰囲気やアルゴン
雰囲気下で、1,450℃以上1,600℃未満の温度
で焼結を実施すればよい。焼結に必要な時間は焼結に供
される成形体の厚さや焼結温度などの諸条件によって異
なるが、一般に、0.5時間〜100時間の範囲から選
択をすればよい。これらの条件は実施に先立ち諸条件に
応じて適当な範囲を予め決定して実施するのが好まし
い。
【0035】得られるAlN回路基板を高熱伝導で緻
密、さらには高強度にするためには、特に1000℃以
上の高温部で平均昇温速度を1〜40℃/minの範囲とす
ることが好ましい。より好ましくは、5〜30℃/min、
さらに好ましくは8〜25℃/minの範囲とすることが好
ましい。上記焼結により、相対密度が98%以上のAl
N絶縁層が得られる。より緻密なものとして99%以上
の絶縁層が得られる。
【0036】このようにして製造された回路基板は次の
ような特性を有する。
【0037】まず、この本発明の回路基板は、表裏平行
度が非常に小さな値となっており、反りやうねりが非常
に小さく、外部端子の数が非常に多い(例えば1,00
0端子以上の)回路基板でも実装時に半田接続が容易に
行うことができる。基板の反りやうねりの有無を表す表
裏平行度は、焼結体多層回路基板の対角線10cm当たり
を基準にして中央部と周縁部との反りの最大値を測定し
て求めた場合、この値が0.2mm以下の非常に小さな値
となる。大面積の回路基板の場合には、表裏平行度が
0.05mm以下の本発明に係る基板を用いれば実装が可
能となる。
【0038】また、この回路基板の表面抵抗および内部
抵抗は、16μΩcm以下と良好な値となる。最適化を行
うと14μΩcm、場合により10μΩcm以下というさら
に好ましい値となる。周期律表のVIII族元素を含有させ
て導体層を形成させるために、導体の密度が高くなり、
抵抗率の低い導体が得られる。さらに、AlNを導体層
に添加しているので、絶縁体層と導体層の収縮挙動がほ
ぼ同一のものとなり、収縮率のマッチングが達成されて
±1%以下の位置精度が得られる。場合により、±0.
5%以下という優れた位置精度が得られる。このような
位置精度と平坦性を有する回路基板では、フリップチッ
プ実装を容易に行うことができる。
【0039】さらに、この回路基板中の絶縁体層と導体
層の接合強度は、5 kg/2mm×2mm以上の値となる。5
kg/2mm×2mm未満の値では、外部端子にピンを用いた
場合、接合強度としては不足であり、AlNと導体間で
ピンの脱落が生じる。特に、BGA(ボールグリッドア
レイパッケージ)の場合に、プリント配線板のような熱
膨張率の大きな有機材料に、ボール間隔が狭ピッチで表
面実装を行うときには、さらに高強度な接合強度が要求
される。そのときには6 kg/2mm×2mm以上の接合強度
を有する導体層組成を選択すればよい。さらに最適化す
ることで7 kg/2mm×2mm以上の接合強度を有するもの
が得られる。
【0040】本発明の回路基板を用いた好適な半導体装
置を、図2および図3を参照しながら説明する。この半
導体装置は、基板上面12aにECLなどの(特に素子
の種類は限定されるものではない)半導体6が搭載さ
れ、この半導体素子と電気的に接続された配線パターン
を有する多層セラミック回路基板12と、前記配線パタ
ーンと電気的に接続されるとともに、多層セラミック回
路基板12の基板下面12bに形成された外部端子と、
半導体素子6を覆うように、多層セラミック回路基板の
基板上面12aに接合された高熱伝導性封止部材13と
を備えている。ただし、外部端子と半導体素子が同一の
一主面にあっても特に問題なく使用することができる。
なお、外部端子は、好ましくは図2に示されるようにリ
ードピン7であり、あるいは図3に示されるように半田
ボール15(BGAボールグリッドアレイ)でもよい。
また、Si素子は、回路基板の位置精度が良好であり、
平坦性も良好であるので、フリップチップタイプの実装
方法も容易に行うことができる。また、高熱伝導性封止
部材は、100W/mK以上の熱伝導率を有するAlN焼結
体や、合金を含む金属から構成するとよい。
【0041】上記構成に係る半導体装置によれば、半導
体素子において発生する熱が、効率良く、放熱フィンな
ど(フィンを用いない場合もある)に伝達され、優れた
放熱性を発揮させることができる。
【0042】また、半導体装置を構成する上で、外部端
子の接合面と対向するAlN回路基板の他の主面に半導
体素子を搭載した場合には、多ピン化に対応しているう
えに、半導体装置を小形化することができ、高速の半導
体装置としてより好ましい。また、半導体が作動してい
るときと作動停止したときの温度変化が生じた場合に、
回路基板の絶縁層がAlNで構成されているため、外部
端子のピンや半田ボール部分に応力がかかる。しかし、
強度が高いために、割れなどの不具合は発生しない。さ
らに、一つの回路基板に多数の半導体を搭載するマルチ
チップモジュール(MCM)の形で半導体装置を構成す
ると、広い面積で外部端子をボードに接合しなければな
らないが、この場合にも耐熱応力の点で十分使用できる
だけの信頼性が得られる。
【0043】本発明をさらに具体的に説明するために、
以下に実施例を挙げて説明するが、本発明はこれらの実
施例に限定されるものではない。
【0044】
【実施例】以下に本発明の実施例を説明する。実施例1 不純物として酸素を0.9重量%含有し、平均粒径が
0.6μm のAlN粉末と、焼結助剤として平均粒径
0.5μm のY23 と、平均粒径が0.5μm のCa
CO3 と、0.5μm のAl23 と、着色剤としてW
3 とを、94.42:3:1.78:0.5:0.3
(重量%)となるよう配合し、AlN製ボールを用いて
24時間湿式混合を行い原料を調整した。ついで、この
原料に有機バインダーを有機溶媒と共に分散し、スラリ
ーを作製した。このスラリーを脱泡した後、ドクタープ
レード法により、100〜800μm 程度の均一なグリ
ーンシートを作製した。次に、このシートを約130mm
×130mmの大きさに切断し、各層間の電気回路の接続
になるビアホールをパンチングマシーンで100〜30
0μm φの太さに開けた。
【0045】一方、平均粒径2.0μm のタングステン
と、平均粒径0.6μm のAlN粉末と、平均粒径0.
5μm のY23 粉末と、平均粒径0.5μm のCaC
3粉末と、平均粒径0.5μm のAl23 粉末と、
平均粒径0.8μm のNiOとを、97.1:2.36
8:0.075:0.045:0.013:0.4(重
量%)となるよう配合して、有機溶媒と共に混合、分散
し、フィラー添加の導体ペーストを作製した。ビアホー
ルの形成されたグリーンシート上に、この無機質フィラ
ー添加のタングステンペーストを圧入機を用いて充填
し、さらにスクリーン印刷機を用いて同一面内の回路を
印刷した。これら複数枚を加熱プレスすることで積層過
程を終えた。これを100mm×100mmの大きさにカッ
トし、次にN2 +H2 +H2 O雰囲気中、最高温度90
0℃で脱バインダを行った後、AlNセッターに脱バイ
ンダした成形体を配置し、窒素雰囲気1気圧中1,59
0℃、6時間加圧焼結し、多層セラミック基板を得た。
【0046】得られた基板の導体部のない部分から円板
(直径10mm、厚さ3.5mm)を切り出し、これを試験
片としてレーザーフラッシュ法により熱伝導率を測定し
た。この結果、155W/mKという高い熱伝導率を示し
た。また、基板の反りの有無を表す表裏平行度は、焼結
体多層基板の対角線を基準にして中央部と周縁部との反
りの最大値を測定することにより求めた。なお、長さ1
0cm当たりの値を用いることにした。この結果、0.0
4mmと僅かな反り量であることが確認された。また、回
路基板内部の各部の位置精度は±0.4%と良好な値で
あった。
【0047】次に、導体層の断面積を算出し、抵抗値か
ら導体層の導体抵抗率を求めた。ただし表面の配線に関
しては導体層に金属メッキなどを行わずに測定し、無機
質フィラーの添加の影響を調べた。その結果、9.5μ
Ωcmと低抵抗を示すことが分った。さらに、得られた基
板の2mmの導体部分にNiメッキをしてワイヤーを半田
付けした後引張強度試験を行い、AlN基板と導体層間
の接着強度を測定した。この結果、7.0kgと非常に高
い強度を有することが確認された。
【0048】実施例2〜35および比較例1〜7 第1表に示すように、AlN粉末、焼結助剤粉末、その
他添加物および着色剤の種類および添加量、導体成分の
種類および添加量、無機質フィラーおよびVIII族添加物
の種類および添加量ならびに焼結条件を種々変えて、上
記実施例1と同様にしてAlN多層セラミック基板を作
製した。それぞれについて熱伝導率、引張強度、表裏平
行度および導体抵抗率を測定した。その結果を第2表に
示した。第2表から明らかなように、本発明に係る回路
基板では、導体層の密着強度が向上することが分る。
【0049】
【表1】
【0050】
【表2】
【0051】
【表3】
【0052】
【表4】
【0053】
【表5】
【0054】
【表6】
【0055】例えば、実施例2では引張強度が8.0 k
g/2mm×2mmであるのに対し、比較例1では3.2 kg/
2mm×2mmと密着強度に著しい差異があることが分る。
また、すべての実施例に係る同時焼結体は、表裏平行度
が0.20 mm/対角線以下と反りが少なく、さらに実施
例の導体層は種々の無機質フィラーを含んでいるにも拘
らず、このような無機質フィラーを含まない比較例4〜
7のそれと比べても、導体層の抵抗率が低いことが分
る。
【0056】焼結後の導体層の相対密度を測定するため
に、スクリーン印刷したときのペーストのグリーン密度
と同一になるように導体層組成物のプレス成形体を作製
し、回路基板を作製する条件と同一の条件で焼結した後
測定を行った。焼結後の両試料の微構造を観察して同一
の微構造をしていることを確認した。第2表に示される
ように、相対密度の測定値は大きく緻密であることが分
った。
【0057】さらに、得られた回路基板を高熱伝導性封
止部材で封止し、ヘリウムリーク試験を行った。封止し
た試料を、5気圧のヘリウムガスで満たしたチャンバ中
に40分放置した後、チャンバ内を10-3torrオーダー
に減圧し、再び空気を1気圧まで導入した。このヘリウ
ム洗浄工程を3回行った後、試料をチャンバから取り出
し、空気中で30分放置した。このように処理した後、
ヘリウムリーク試験(ファインリークの検知)にかけ
た、ヘリウムリーク量の検出は、質量分析計で行った。
その結果、1.0×10-10atm・cc・s-1 未満であり、良
好な値であった。さらに、3M 製フロリナート40番を
120℃に暖めた中に前記試料を入れて3分間放置する
グロスリーク試験を行った。第2表に示されるように、
気泡の発生はなく、グロスリークも確認されなかった。
【0058】実施例36 実施例1と同様な構成の絶縁層と導体層を用い、内部配
線層を有する25mm×25mm×2.6mmの窒化アルミニ
ウム多層回路基板を作製した。窒化アルミニウム多層回
路基板の他面側に、銀ろうを用いて240本のリードピ
ンを接合した。この後、半導体素子として消費電力10
W のシリコン素子を窒化アルミニウム多層回路基板の上
面に接合搭載し、ボンディングワイヤを付設して電気的
な接続を完了させた。
【0059】さらに、155W/mKの熱伝導率を有する窒
化アルミニウム焼結体を用いて、放熱部材を兼ねる高熱
伝導性封止部材を実施例1の絶縁体部を作製する要領で
作製した。そして、窒化アルミニウム多層回路基板の上
面にこの封止部材をAu−Sn半田で接合し、さらに封
止部材上に直径25mmの円形7段構造の放熱フィンを配
置して目的とする半導体装置を得た。この半導体装置の
放熱性を評価するために、冷却風速を1.5m/s に設定
して△VBE法により熱抵抗を測定したところ、2.5
℃/Wと低熱抵抗値であり、放熱性の高い半導体装置が得
られることが判明した。
【0060】比較例8 実施例36において、絶縁層にアルミナを用いた構成の
絶縁体層と導体層を用い、実施例36と同様に半導体装
置を作製した。この半導体装置の熱抵抗値は、8.5℃
/Wと、実施例36のものと比較し、著しく高い値を示し
た。
【0061】
【発明の効果】以上述べたように、本発明に係るAlN
セラミック回路基板は絶縁体が高熱伝導性を有し、導体
層の密着性が強固でかつ焼結過程における基板の変形が
少なく、さらに、引張強度は十分に実用可能な特性値を
示し、緻密で低抵抗率を有するなど様々な優れた性質を
有するものであり、その工業的価値は極めて大きいもの
である。
【図面の簡単な説明】
【図1】本発明に係る多層セラミック回路基板を示す部
分切欠斜視図である。
【図2】本発明に係る多層セラミック回路基板を用いた
半導体装置(外部端子がリードピンの場合)を示した図
である。
【図3】外部端子が半田ボールである、本発明に係る半
導体装置の部分断面図である。
【符号の説明】
1,12 多層セラミック回路基板 2,14 絶縁層 3 導体層 4 ビアホール 5 放熱フィン 6 半導体素子 7 リードピン 8 ボンディングワイヤ 9 導体層(内部配線層) 9a ビアホール 10 表面配線層 11 配線パターン 12a 基板上面 12b 基板下面 13 高熱伝導性封止部材 13a 凸状外縁部 13b 凹状部 15 半田ボール A 接合面
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上野 文雄 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 AlNを主成分とする絶縁体部と、W、
    Moの少なくとも一種を主成分とし、Ni、Coおよび
    Feからなる群より選択される一種以上の元素を含有
    し、更にAlNを0.1〜20重量%含有する導体部と
    を、少なくともその一部に有することを特徴とする回路
    基板。
  2. 【請求項2】 導体部が、更にアルカリ土類元素および
    希土類元素とからなる群より選択される一種以上の元素
    を含む、請求項1記載の回路基板。
  3. 【請求項3】 導体部が更にアルミナを含む、請求項1
    記載の回路基板。
  4. 【請求項4】 導体部の相対密度が93%以上である、
    請求項1記載の回路基板。
  5. 【請求項5】 請求項1記載の回路基板上に半導体素子
    を搭載した半導体装置。
  6. 【請求項6】 W、Moの少なくとも一種を主成分と
    し、Ni、CoおよびFe元素からなる群より選択され
    る一種以上の元素を含有し、かつAlN粉末を含有する
    導体ペーストを使用して、少なくとも一部の導体部を形
    成し、かつ1,600℃未満で焼結することを特徴とす
    る、AlN回路基板の製造方法。
JP6766696A 1996-03-25 1996-03-25 セラミック回路基板およびその製造方法 Pending JPH09260544A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6766696A JPH09260544A (ja) 1996-03-25 1996-03-25 セラミック回路基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6766696A JPH09260544A (ja) 1996-03-25 1996-03-25 セラミック回路基板およびその製造方法

Publications (1)

Publication Number Publication Date
JPH09260544A true JPH09260544A (ja) 1997-10-03

Family

ID=13351563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6766696A Pending JPH09260544A (ja) 1996-03-25 1996-03-25 セラミック回路基板およびその製造方法

Country Status (1)

Country Link
JP (1) JPH09260544A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188453A (ja) * 1998-12-21 2000-07-04 Kyocera Corp 配線基板およびその製造方法
JP2002171045A (ja) * 2000-11-29 2002-06-14 Kyocera Corp 配線基板
JP2002171044A (ja) * 2000-11-29 2002-06-14 Kyocera Corp 配線基板
JP2005506666A (ja) * 2001-10-18 2005-03-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電子発光装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188453A (ja) * 1998-12-21 2000-07-04 Kyocera Corp 配線基板およびその製造方法
JP2002171045A (ja) * 2000-11-29 2002-06-14 Kyocera Corp 配線基板
JP2002171044A (ja) * 2000-11-29 2002-06-14 Kyocera Corp 配線基板
JP4530525B2 (ja) * 2000-11-29 2010-08-25 京セラ株式会社 配線基板
JP4530524B2 (ja) * 2000-11-29 2010-08-25 京セラ株式会社 配線基板
JP2005506666A (ja) * 2001-10-18 2005-03-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電子発光装置
US7557502B2 (en) 2001-10-18 2009-07-07 Tpo Displays Corp. Electroluminescent display with gas-tight enclosure

Similar Documents

Publication Publication Date Title
KR102163532B1 (ko) 반도체 장치, 세라믹스 회로 기판 및 반도체 장치의 제조 방법
EP2720520B1 (en) Circuit board and electronic device provided with same
EP0297511A2 (en) Connection structure between components for semiconductor apparatus
JP3517062B2 (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JP2001015869A (ja) 配線基板
JP3566569B2 (ja) 配線基板およびその製造方法
JP3652196B2 (ja) セラミック配線基板の製造方法
KR100261793B1 (ko) 고강도 고신뢰성 회로기판 및 그 제조방법
JPH04212441A (ja) セラミック配線基板
JP3618422B2 (ja) 高強度回路基板およびその製造方法
JPH09260544A (ja) セラミック回路基板およびその製造方法
JPH1065292A (ja) 複合回路基板
JP3538549B2 (ja) 配線基板およびその製造方法
JP4949944B2 (ja) セラミック配線基板及びセラミック配線基板の製造方法
JP3929660B2 (ja) 絶縁性アルミナ質基板およびアルミナ質銅貼回路基板
JP3908755B2 (ja) 高強度回路基板
JP3678485B2 (ja) 高強度高信頼性回路基板およびその製造方法
JP4116656B2 (ja) 高強度回路基板およびその製造方法
JP3537698B2 (ja) 配線基板およびその製造方法
JP2000114724A (ja) 多層配線基板
JP4949945B2 (ja) セラミック配線基板及びセラミック配線基板の製造方法
JP2001189534A (ja) セラミック配線基板
JP3529495B2 (ja) 窒化アルミニウムセラミックス基板及びその製造方法
JPH0738491B2 (ja) 回路基板の製造方法及び回路基板
JP3420424B2 (ja) 配線基板