JPH09260311A - 基板切断方法 - Google Patents

基板切断方法

Info

Publication number
JPH09260311A
JPH09260311A JP7250096A JP7250096A JPH09260311A JP H09260311 A JPH09260311 A JP H09260311A JP 7250096 A JP7250096 A JP 7250096A JP 7250096 A JP7250096 A JP 7250096A JP H09260311 A JPH09260311 A JP H09260311A
Authority
JP
Japan
Prior art keywords
cutting
photoelectric conversion
substrate
resist
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7250096A
Other languages
English (en)
Inventor
Akira Funakoshi
章 冨名腰
Eiichi Takami
栄一 高見
Masakazu Morishita
正和 森下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP7250096A priority Critical patent/JPH09260311A/ja
Publication of JPH09260311A publication Critical patent/JPH09260311A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 大面積の光電変換装置を作製する時、光電変
換装置の切断の際に生じるくずや切り粉の光電変換素子
への影響を防止する切断する方法を提示することであ
る。 【解決手段】 2次元的に配列された光電変換素子を搭
載した基板の複数枚を切り出すための切断方法におい
て、薄膜半導体素子を有する基板を切断する基板切断方
法において、前記基板の上面に切断用保護層を設け、切
断時の汚染や切削粉の付着を除去できることを特徴とす
る。また、前記切断用保護層の材料は、レジストやテー
プであり、切断後前記切削粉等を前記レジストやテープ
と一緒に除去することを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、二次元的に配置さ
れた薄膜半導体素子を搭載した基板を平面的に複数枚貼
り合わせて構成した薄膜半導体装置の基板を切断する方
法に関し、特に、ファクシミリ、デジタル複写機あるい
はX線撮像装置等の等倍読み取りを行う二次元の光電変
換装置を作製するために好適な方法に関するものであ
る。
【0002】
【従来の技術】従来、ファクシミリ、デジタル複写機あ
るいはX線撮像装置等の読み取り系としては、読取画像
をレンズと光電変換装置とを組み合わせて読み取る、縮
小光学系とCCD型センサとを用いてX線透過画像信号
を読み取っていた。しかし、近年、水素化アモルファス
シリコン(以下、「a−Si」と記す)に代表される光
電変換半導体材料の開発により、光電変換素子及び信号
処理部を大面積の基板に形成し、情報源と等倍の光学系
で読み取るいわゆる密着型センサの開発がめざましい。
【0003】特にa−Siは光電変換材料としてだけで
なく薄膜電界効果型トランジスタ(以下、「TFT」と
記す)としても用いることができるので光電変換半導体
層とTFTの半導体層とを同時にプロセス処理して形成
することができる利点を有している。
【0004】そこで、本発明者等は以前図6,図7に示
す光電変換装置を特願平6ー313392号として提案
した。図6はこの光電変換装置を示す全体回路図、図7
(a)はこの光電変換装置の1画素に相当する各構成素
子の平面図、図7(b)は図7(a)のA−B線断面図
である。
【0005】図6において、S11〜S33は光電変換
素子であり、下部電極側をG、上部電極側をDとして示
している。C11〜C33は光電変換素子S11〜S3
3に並列に接続された蓄積用コンデンサ、T11〜T3
3は光電変換素子S11〜S33に蓄積された光電荷を
転送する転送用TFTである。Vsは上部電極Dに対し
て下部電極Gを負として光電荷を読み出すための読み出
し用電源、Vgは上部電極Dに対して下部電極Gを正と
して光電変換素子S11〜S33をリフレッシュするリ
フレッシュ用電源であり、それぞれスイッチSWs、S
Wgを介して全光電変換素子S11〜S33のG電極に
接続されている。スイッチSWsはインバータを介し
て、スイッチSWgは直接にリフレッシュ制御回路RF
に接続されており、リフレッシュ期間はスイッチSWg
がon、その他の期間はSWsがonするように制御さ
れている。1画素は1個の光電変換素子とコンデンサ、
および転送用TFTで構成され、その信号出力は信号配
線SIGにより検出用集積回路ICに接続されている。
本例の光電変換装置は計9個の画素を3つのブロックに
分け、1ブロックあたり3画素の出力を同時に転送し、
この信号配線SIGを通して検出用集積回路ICによっ
て、順次AMPを介して出力に変換され出力される(V
out)。また1ブロック内の3画素を横方向に配置
し、3ブロックを順に縦方向に配置することにより各画
素に二次元的に配置している。
【0006】図中破線で囲んだ部分は、大面積の同一絶
縁基板上に形成されているが、このうち第1画素に相当
する部分の平面図を図7(a)に示す。また図中破線A
−Bで示した部分の断面図を図7(b)に示す。S11
は光電変換素子、T11は転送用TFT、C11はコン
デンサ、及びSIGは信号配線である。
【0007】図7において、各光電変換装置の1画素
は、例えばガラスなどで形成される絶縁基板1と、Al
やCrなどで形成される下部電極2と、電子とホ−ルを
共に通過を阻止する窒化シリコン(SiN)などで形成
される絶縁層7と、水素化アモルファスシリコン(a−
Si:H)の真性半導体i層で形成される光電変換半導
体層4と、光電変換半導体層に透明電極側からのホ−ル
の注入を阻止するa−Siのn+層で形成される注入阻
止層5と、金属又は透明導電材からなる上部電極6とを
順次積層したものである。さらにそれらの上部に絶縁保
護層としてSiN膜を積層し、蛍光体CsIを塗布され
ている。
【0008】ここで本光電変換装置の1画素の動作を簡
単に説明する。矢印で示された方向からX線光が入射さ
れ、蛍光体CsIを照射して蛍光を発し、i層の光電変
換半導体層4に達すると、蛍光は吸収され電子とホール
が発生する。また、光が入射しない場合光電変換半導体
層4で電子もホールも発生しない。こうして、読み出さ
れた光電荷はコンデンサ11に蓄積され、転送用TFT
を介して読み出され、X線照射による透過画像の陰影を
検出できる。
【0009】本例においては、コンデンサC11と光電
変換素子S11とは特別に素子を分離しておらず、光電
変換素子S11の電極の面積を大きくすることにより、
コンデンサC11を形成している。これは光電変換素子
S11とコンデンサC11が同じ層構成であるから可能
なことで、本例の光電変換装置の特徴でもある。また、
本例の光電変換素子S11とコンデンサC11と転送用
TFT(T11)の各層の形成方法は、コンタクトホー
ルがないため、その形成用のエッチングプロセスはな
い。また、画素上部にはパッシベーション用窒化シリコ
ン膜SiNとヨウ化セシウム等の蛍光体CsIが形成さ
れている。上方よりX線(X−ray)が入射すると、
蛍光体CsIにより光(破線矢印)に変換され、この光
が光電変換素子に入射される。
【0010】図6によれば、この光電変換装置では9個
の画素を3×3に二次元配置し3画素ずつ同時に、3回
に分割して転送・出力したがこれに限らず、例えば縦横
1mmあたり5×5個の画素として二次元的に配置すれ
ば、40cm×40cmのX線検出器が得られる。これ
をX線フィルムの代わりに、X線発生器と組み合わせX
線レントゲン装置を構成すれば、胸部レントゲン検診や
乳ガン検診に使用できる。そうすると縮小光学系を具備
するフィルム撮像装置と異なり、瞬時にその出力を表示
用CRTで映し出すことが可能で、さらに出力をデジタ
ルに変換し、コンピュータで画像処理して目的に合わせ
た出力に変換することも可能である。また光磁気ディス
クに保管もでき、過去の画像を瞬時に検索し、現在の撮
像画像と比較して、その変化の度合いから即時に診断す
ることもできる。また感度もフィルムより人体に影響の
少ない微弱なX線で鮮明な画像を得ることができる。
【0011】図8に2000×2000個の画素を持つ
光電変換装置を実装示す平面図を示す。上記図6に示し
た3×3個の光電変換装置を拡張したものである。20
00×2000個の検出器を構成する場合、図6で示し
た破線内の素子を縦・横に数を増やせばよいが、この場
合、制御配線はg1〜g2000と2000本となり、
信号配線SIGもsig1〜sig2000と2000
本になる。またシフトレジスタSR1や検出用集積回路
ICも2000本の制御・処理をしなければならなず大
規模となる。
【0012】また、図9は図8に示した光電変換装置の
制御配線と信号配線を光電変換素子の周囲に配置して、
配線面積による各画素の開光率を大きくしようとしたも
のである。上下に信号配線の駆動用ICを配置し、左右
に制御配線の駆動用ドライブICを配置している。動作
的には図8と同様である。
【0013】しかしながら、上述の大面積の光電変換装
置では、特に製造時に問題が多く、製造時の微少なち
り、特にアモルファスシリコン層を基板に堆積する時に
薄膜堆積装置の壁から剥れ出るゴミや及びメタル層を基
板に堆積する時に基板上残っているほこりを完全になく
すことが不可能であったため、配線の不具合、即ち配線
のショートまたはオープンをゼロにすることは不可能で
あった。
【0014】また、大面積の光電変換装置では、制御配
線または信号配線がショートまたはオープンになると、
その配線に接続されている光電変換素子の全ての出力信
号が不正確なものとなり、光電変換装置としては使用不
可能となるのである。
【0015】つまり、大面積の光電変換装置を作製する
時の1枚の基板が大きくなればなるほど基板1枚あたり
の歩留まりは低くなり、同時に基板1枚あたりの不具合
による損失額も大きくなる。
【0016】
【発明が解決しようとする課題】上記の問題を解決する
ために、二次元的に配列された光電変換素子を搭載した
基板を平面的に複数枚貼り合わせて構成することが提案
されている。その提案内容を図面に基づいて説明する。
【0017】図10に示す光電変換装置において、特徴
的な点は、4枚の基板の上に構成されている光電変換装
置100、200、300、400の各々4枚を平面的
に貼り合わせることによって1つの大きな光電変換装置
を構成している点である。
【0018】光電変換装置100の上には、光電変換素
子が1000×1000個配置され、制御配線g1〜g
1000と光電変換装置100の信号配線sig1〜s
ig1000の計2000本の縦・横配線によって接続
されている。シフトレジスタSR1は100段ごとに1
個のチップに形成してあり、光電変換装置100の絶縁
基板上には、SR1−1〜SR1−10の計10個のシ
フトレジスタが配置され、制御配線g1〜g1000と
接続されている。また、検出用集積回路ICも1個当た
り100個の光電変換素子の信号を検出するべく形成
し、IC1〜IC10の計10個が配置され、信号配線
sig1〜sig1000と接続されている。光電変換
装置200、300、400においても光電変換装置1
00と同様であり、光電変換素子は各絶縁基板上に10
00×1000個配置されており、1000本の制御配
線と1000本の信号配線により接続されている。また
シフトレジスタ及び検出用集積回路も同様に10個ずつ
配置されていて、大きな光電変換装置を構成して、読取
対象物に対して直接読取のセンサを構成している。
【0019】光電変換装置100、200、300、4
00はそれぞれ例えば320×256mm2程度の基板
上に形成した光電変換装置から200×200mm2
度を切り取り、その後図10に示した4個を組み合わせ
ることにより、直接読取りの光電変換装置を得ることが
できる。この各光電変換装置のために各絶縁基板を設計
寸法値に切断する方法は、前記光電変換素子を搭載した
絶縁基板上にスライスラインを設ける。また絶縁基板を
フルカットするために基板裏面側にダイシングテープを
貼り、切断装置のステージに乗せ、真空チャックして基
板を固定する。切断するスライスライン上を切断装置に
設けたカメラを通して、モニター画面上に映し出し、位
置合わせや平行出しを行い切断を開始する。4辺の切断
を終了後、前記基板を4枚組み合わせて、基台上に平面
的に隣接する基板間に、隙間を開けて貼り合わせる構成
が大面積の光電変換装置となる。
【0020】上記構成における光電変換装置は、作製す
る時の基板1枚あたりの歩留まりを向上させ、かつ基板
1枚あたりの不具合による損失額を小さくすることによ
り、結果的に大面積の光電変換装置のコストを低減する
ように動作する。
【0021】しかしながら、二次元的に配列された光電
変換素子を搭載した基板を切断する際に、図5(a)に
示すように、切断中に出るガラスの切り粉やダイシング
テープののり、或いはブレードの磨耗による粉が絶縁保
護膜SiN上面に付着し、簡単な洗浄方法では取りきれ
ない。
【0022】また、基板上に切り粉等を付着した状態で
蛍光体(例えば、CsI)を貼り合わせると、図5
(b)に示すように貼り合わせる際の力によって保護膜
SiNへのダメージ(クラックやキズ等)が生じること
もあった。
【0023】そのために光電変換素子の開口部の開口率
が低下し、S/Nの低下や、保護膜SiNへのダメージ
によって信頼性への問題に生じてしまう。
【0024】よって、本発明の目的は、大型サイズの画
像読取装置を複数枚の光電変換装置を組み立てるため
に、光電変換装置の切断の際に生じるくずや切り粉の光
電変換素子への影響を防止する切断する方法を提示する
ことである。
【0025】
【課題を解決する手段】上記の問題を解決するための手
段として二次元的に配列された薄膜半導体素子を有する
基板表面上に保護層を設けこの状態で切断を行う。切断
中に出るガラスの切り粉やダイシングテープののり等は
前記保護層上に付着させる。切断後、前記保護層を除去
することによって切断中に出るガラスの切り粉やダイシ
ングテープののり等が付着しないために基板表面上をき
れいにすることができる。
【0026】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
【0027】(第1の実施形態)図1は本発明による光
電変換装置の切断装置の概念図を示す。図において、
(a)は本切断装置の正面図、(b)はその側面図であ
り、120は切断装置の基盤となるステージ、102は
多数の光電変換素子を含む光電変換装置、106は光電
変換装置102の底面に接着・配置されたダイシングテ
ープ、103は、光電変換装置102の上面を覆うレジ
スト層である。また、110は研磨材を含むブレード、
111はブレード110を挟んで固持するフランジ、1
12はフランジ111を締め付ける締め具、114はブ
レード110を回転する回転軸、113は切断面の放熱
等のための放水ノズルである。本切断装置は光電変換装
置102の基板を切断するために、回転軸114を回転
しつつ下方向に切断するもので、切断部に放水しなが
ら、切断部の熱を拡散し、切断により発生する切り粉や
ゴミを除去し、ダイシングテープ106まで切り進め
る。
【0028】また、図2(a)は、本発明の第1の実施
形態に係わる構成及び切断中の断面から見た拡大模式図
である。
【0029】図2(a)において、光電変換素子部10
1は1素子を図示しているが、実際は図示上左側に多数
の素子が形成されている。また、光電変換素子部101
を搭載するガラス基板102上にポジ型のレジスト10
3を遠心力にて中心に落とされたレジストを周辺にも塗
布するスピンナーにて前記ガラス基板102の表面に塗
布し、レジスト103の溶媒を初期熱で熱するプレベー
ク(条件=90℃、20min)で半乾き状態にする。
ポストベークとしないで半乾きとすることで、切り粉等
を取り込んだレジストを剥離し易くする。レジスト10
3は例えば東京応(株)0FPR−PR8を用いること
ができる。
【0030】切断前に光電変換素子部101の反対のガ
ラス面にガラスフルカット用のダイシングテープ106
を貼る。これは、ガラス基板102は全面的に切断し、
下部のダイシングテープ106の断面上途中まで切断す
るためである。切断はレジン系のダイヤモンド粒径の細
かい(#1000以上)ブレード110で行い、切断中
は発熱や目詰まり防止のために、ブレード110の先端
部の両側にノズルから水を吹き付ける。切断によって出
てくるガラスの切り粉やダイシングテープののり等が飛
び散り、また流れ出てきてレジストの表面に付着させ
る。
【0031】切断終了後、図2(b)に示すようにレジ
スト103をレジスト剥離液(有機系アルカリ)や溶剤
によって取り除く。この時に液体状のレジストと一緒に
ガラスの切り粉やダイシングテープ106ののり等も一
緒に取り除くことが出来る。
【0032】その後、図10に示すように、各光電変換
装置の端面を切断された各チップ100〜400を組み
合わせて、例えば特願平7ー227853号に示す方法
で、大型サイズで密接型の画像読取装置を形成する。そ
うして、各チップではゴミやキズのない歩留まりの良い
装置を得ることができる。
【0033】(第2の実施形態)図3(a)は、本発明
の第2の実施形態に係わる構成及び切断中の断面から見
た拡大模式図である。本実施形態のブレードを含む全体
的な切断装置の概略構成は、第1の実施形態で説明した
図1と同様である。
【0034】図3(a)において、多数の光電変換素子
部101の端部を図示しているが、その光電変換素子部
101を搭載するガラス基板102上に透明なフィルム
104を前記ガラス基板102の表面に貼る。このフィ
ルム104には例えば3M(株)Y−6410Jを用い
ることができる。切断前に光電変換素子部の反対のガラ
ス面にガラスフルカット用のダイシングテープ106を
貼る。切断中は発熱や目詰まり防止のために、ブレード
の先端部にノズルから水を吹き付ける。切断によって出
てくるガラスの切り粉や、ダイシングテープ106のの
り等が飛び散り、また流れ出てきて透明なフィルム10
4の表面に付着させる。また、ダイヤモンド粒をまぶし
たブレードにダイシングテープ106の切りくずがめず
まりを起こすこともあり、放水によりくずを放出すると
ともにまた緩急に切断する。切断終了後、図3(b)に
示すように透明なフィルム104を剥す。この時にガラ
スの切り粉やダイシングテープののり等も一緒に取り除
くことが出来る。
【0035】(第3の実施形態)図4(a)は、本発明
の第3の実施形態に係わる構成及び切断中の断面から見
た拡大模式図である。
【0036】ガラス基板102上に光電変換素子部10
1を形成し光電変換素子部101の保護層としてSiN
パッシベーションで構成されている。SiNパッシベー
ション上にポジ型のレジスト105をスピンナーにて塗
布し、レジスト105のプレベーク(条件=90℃、2
0min)する。露光機で図4(a)に示す入出力接続
部以外のレジスト105をマスクし露光する。レジスト
105を形成するために現像を行いレジスト105を硬
化させるためにポストベーク行なう。ドライエッチング
で入出力接続部上SiNパッシベーションをエッチング
する。従来の工程ではこの後にマスク材となったレジス
ト105は剥離を行うが本発明の第3の実施形態はレジ
スト105を剥離せずに切断時のガラスの切り粉やダイ
シングテープののり等マスク材として残すことにある。
【0037】図4(a)に示す入出力接続部を切断前に
光電変換素子部の反対のガラス面にガラスフルカット用
のダイシングテープ106を貼る。切断はレジン系のダ
イヤモンド粒径の細かい(#1000以上)ブレード1
10を回転しつつ下部方向に切り進めて行い、切断中は
発熱や目詰まり防止のためにブレード110の先端部に
ノズルから水を吹き付ける。切断によって出てくるガラ
スの切り粉やダイシングテープ106ののり等が飛び散
り、また流れ出てきてレジスト105の表面に付着させ
る。切断終了後、図4(b)に示すようにレジスト10
5をレジスト剥離液(有機系アルカリ)や溶剤によって
取り除く。この時にガラスの切り粉やダイシングテープ
ののり等も一緒に取り除くことが出来る。
【0038】この後、この切断面を他の光電変換装置と
組み合わせて、図10に示す例えば4枚の光電変換装置
を平面的に密着して組み合わせ、大型の画像読取装置を
作製できる。例えば、隣接する他の光電変換装置の素子
間は1画素程度とすることが可能であり、他の装置との
組合せであるとしても、視覚上殆ど知覚できない程度の
画像読取装置を作製できる。
【0039】なお、上記実施例においては、光電変換装
置の端部を切断する例を示したが、他の半導体チップの
切断においても適用できるものであり、また、上記画像
読取装置は4つの光電変換装置を組み合わせる例を示し
たが、これらに限定されるものではなく、本発明が適用
できる領域内であれば、いずれの切断においても適用で
きるものである。
【0040】
【発明の効果】以上説明した様に、本発明によれば、大
面積の光電変換装置を作製する時の基板1枚あたりの歩
留まりを向上させ、かつ基板1枚あたりの不具合による
損失額を小さくすることにより、結果的には大面積の光
電変換措置のコストを低減することが可能となる。
【0041】また、本発明によれば、二次元的に配列さ
れた薄膜半導体素子を有する基板表面上に保護層を設け
この状態で切断を行う。切断中に出るガラスの切り粉や
ダイシングテープののり等は前記保護層上に付着させ
る。切断後、前記保護層を除去することによってガラス
の切り粉やダイシングテープののり等が基板表面上に付
着させない。このことによってS/N比の低下を防ぐこ
ととなり大面積の光電変換装置の画像品位や信頼性が向
上する。
【図面の簡単な説明】
【図1】本発明により光電変換装置の一部を切断する切
断装置の概略図である。
【図2】本発明による第1の実施形態に係わる構成及び
切断中の断面から見た拡大模式図及び切断後にレジスト
を剥離した後の構成の断面図である。
【図3】本発明による第2の実施形態に係わる構成及び
切断中の断面から見た拡大模式図及び切断後にテープを
剥した後の構成の断面図である。
【図4】本発明による第3の実施形態に係わる構成及び
切断中の断面から見た拡大模式図及び切断後にレジスト
を剥した後の構成の断面図である。
【図5】本発明に関する切断中に出るガラスの切り粉や
ダイシングテープののりが付着した状態の説明図とSi
Nへのダメージ(クラックやキズ等)の説明図である。
【図6】本発明に関係する光電変換装置における全体の
回路図である。
【図7】本発明に関係する光電変換装置における各構成
素子の平面図と断面図である。
【図8】2000×2000個の画素を持つ光電変換装
置の実装示す平面図である。
【図9】2000×2000個の画素を持つ光電変換装
置の実装示す平面図である。
【図10】2000×2000個の画素を持つ光電変換
装置の実装示す平面図である。
【符号の説明】
101 光電変換部(センサー・TFT・配線部) 102 ガラス基板 103 レジスト 104 フィルム 105 レジスト 106 ダイシングテープ 201 ブレード 202 ステージ C11〜C33 光電変換素子 T11〜T33 コンデンサ SR1,SR2 シフトレジスタ IC 検出用集積回路

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 薄膜半導体素子を有する基板を切断する
    基板切断方法において、前記基板の上面に切断用保護層
    を設け、切断時の汚染や切削粉の付着を除去できること
    を特徴とする基板切断方法。
  2. 【請求項2】 前記切断用保護層の材料は、レジストや
    テープであり、切断後前記切削粉等を前記レジストやテ
    ープと一緒に除去することを特徴とする請求項1に記載
    の基板切断方法。
  3. 【請求項3】 半導体素子を有する基板を切断する基板
    切断方法において、前記基板の上面に切断用保護層を設
    け、切断ブレードの両側に放水用ノズルを設けてブレー
    ド下部に放水しつつ前記基板を切断するとともに、前記
    切断ブレードによって前記基板の下部に配置したダイシ
    ングテープの一部まで切断することを特徴とする基板切
    断方法。
  4. 【請求項4】 前記切断用保護層の材料は、エッチング
    用マスクを兼ねることを特徴とする請求項1に記載の基
    板切断方法。
JP7250096A 1996-03-27 1996-03-27 基板切断方法 Pending JPH09260311A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7250096A JPH09260311A (ja) 1996-03-27 1996-03-27 基板切断方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7250096A JPH09260311A (ja) 1996-03-27 1996-03-27 基板切断方法

Publications (1)

Publication Number Publication Date
JPH09260311A true JPH09260311A (ja) 1997-10-03

Family

ID=13491128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7250096A Pending JPH09260311A (ja) 1996-03-27 1996-03-27 基板切断方法

Country Status (1)

Country Link
JP (1) JPH09260311A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006129741A1 (en) * 2005-05-31 2006-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100812002B1 (ko) * 2006-05-11 2008-03-10 삼성에스디아이 주식회사 유기 전계 발광표시장치의 제조방법
KR101303816B1 (ko) * 2006-06-30 2013-09-04 엘지디스플레이 주식회사 액정 표시 장치용 모기판, 이를 이용한 액정 표시 장치 및액정 표시 장치의 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006129741A1 (en) * 2005-05-31 2006-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8101990B2 (en) 2005-05-31 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100812002B1 (ko) * 2006-05-11 2008-03-10 삼성에스디아이 주식회사 유기 전계 발광표시장치의 제조방법
KR101303816B1 (ko) * 2006-06-30 2013-09-04 엘지디스플레이 주식회사 액정 표시 장치용 모기판, 이를 이용한 액정 표시 장치 및액정 표시 장치의 제조 방법

Similar Documents

Publication Publication Date Title
JP4280085B2 (ja) ウエハーソーイング方法
US7102676B1 (en) Image pick-up apparatus and image pick-up system, and method for manufacturing image pick-up apparatus
US7872237B2 (en) Circuit substrate and method
US6671347B2 (en) Radiation imaging apparatus and radiation imaging system using the same
US5545899A (en) Solid state radiation detection panel having tiled photosensitive detectors arranged to minimize edge effects between tiles
US7932946B2 (en) Imaging apparatus and radiation imaging system
JP4112175B2 (ja) ハイブリッド半導体イメージング・デバイス
JPH09152486A (ja) 撮像装置
JP2005158948A (ja) 固体撮像装置及びその製造方法
JP2003078827A (ja) 撮像素子、その撮像素子を用いた撮像装置、及びその撮像装置を用いた撮像システム
JP2010056570A (ja) 放射線検出装置及びその駆動方法、並びに光電変換装置
JPH09289181A (ja) 基板切断方法及び基板切断装置
US6909173B2 (en) Flexible substrate, semiconductor device, imaging device, radiation imaging device and radiation imaging system
JP2006228913A (ja) 半導体装置及びその製造方法
JPH09260311A (ja) 基板切断方法
JP2881856B2 (ja) 放射線像受像装置
JP2002350551A (ja) 放射線撮像装置及びそれを用いた放射線撮像システム
JPS61201462A (ja) 増倍型電荷結合画像感知器
JP2003273043A (ja) 半導体装置の製造方法
JP5261897B2 (ja) 多面付け保護材とその製造方法およびセンサーチップの製造方法
JP3310051B2 (ja) 裏面照射型半導体素子およびその製造方法
TWI258210B (en) Method for wafer level package of sensor chip
JP2007165737A (ja) 固体撮像装置
JP2004031560A (ja) 光電変換装置及びその製造方法
KR20050041183A (ko) 카세인을 이용한 이미지 센서의 제조방법