JPH09252020A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH09252020A
JPH09252020A JP5903296A JP5903296A JPH09252020A JP H09252020 A JPH09252020 A JP H09252020A JP 5903296 A JP5903296 A JP 5903296A JP 5903296 A JP5903296 A JP 5903296A JP H09252020 A JPH09252020 A JP H09252020A
Authority
JP
Japan
Prior art keywords
semiconductor element
electrode
electrode pad
semiconductor
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5903296A
Other languages
English (en)
Inventor
Ryuichi Sawara
隆一 佐原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP5903296A priority Critical patent/JPH09252020A/ja
Publication of JPH09252020A publication Critical patent/JPH09252020A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/4519—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体素子間を金属細線で接続する場合、第
２ボンド側の電極パッドを大きくしなければならない。 【解決手段】 金属細線１１で第１の半導体素子７と第
２の半導体素子８とを接続する際、第２ボンド側である
第２の半導体素子８上の電極パッド１０に予め、バンプ
電極１３を形成しておき、第２ボンド側に受け部を形成
しているので、電極パッド１０の大きさを電極パッド９
の大きさと同一にしても、金属細線１１の第２ボンド側
のはみ出しをなくして切断することができる。その結
果、第２ボンド側の電極パッドと第１ボンド側の電極パ
ッドとの大きさ（面積）を同一にすることができ、電極
パッドの大型化に伴う半導体素子自体の大型化を防止す
ることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子間の接
続を容易にし、かつ半導体素子の電極の面積を縮小させ
ることができ、高密度な実装を可能とし、情報通信機
器、事務用電子機器等の小型化を容易にすることができ
る半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体装置およびその製造方法
は、電子機器の小型化に伴い、小型化、高密度化を要求
されるようになり半導体素子を複数個内蔵するパッケー
ジあるいはモジュールが開発されている。
【０００３】以下に従来のマルチチップパッケージと呼
ばれる半導体装置およびその製造方法について説明す
る。
【０００４】図３は従来のマルチチップパッケージと呼
ばれる半導体装置を示す平面図である。図３において、
従来の半導体装置は、第１の半導体素子１と、第２の半
導体素子２と、第１の半導体素子１上の電極パッド３と
第２の半導体素子２上の電極パッド４とを接続した金属
細線５とよりなり、第１の半導体素子１、第２の半導体
素子２はリードフレームなどの基板６上に接合されてい
る。
【０００５】次に従来の半導体装置の製造方法について
説明する。まず第１の半導体素子１、第２の半導体素子
２をリードフレームなどの基板６のダイパッド領域上に
ダイボンディングを行ない接合する。次にワイヤーボン
ダーを用いて第１の半導体素子１の電極パッド３と第２
の半導体素子２の電極パッド４との間を金線（Ａｕ）な
どの金属細線５により接続する。この接続は、ワイヤー
ボンダーのキャピラリーを用いて、まず第１の半導体素
子１の電極パッド３に第１ボンドにより金属細線５を接
続し、次いで第２の半導体素子２上の電極パッド４上で
第２ボンドして金属細線５を切断するものである。
【０００６】ここで第１の半導体素子１と第２の半導体
素子２との間を金属細線５で接続する際に、ワイヤーボ
ンダーのキャピラリーにより、電極パッド３にまず金属
細線５を接合し、そして電極パッド４上で金属細線５を
押しつぶして切断するため、第２の半導体素子２上の電
極パッド４は、第１の半導体素子１上の電極パッド３の
約２倍の大きさの面積で形成されている。すなわち、電
極パッド４を金属細線５を切断する方向に大きく形成し
ておき、第２ボンドで切断できるようにしている。
【０００７】
【発明が解決しようとする課題】しかしながら前記従来
の構成では、第１の半導体素子１の電極パッド３と第２
の半導体素子２の電極パッド４との間を金属細線５によ
り接続するため、第２ボンド側の電極パッドである第２
の半導体素子２側の電極パッド４の大きさを第１の半導
体素子１上の電極パッド４よりも２倍程度の大きさで形
成する必要があり、第２の半導体素子２は面積が大きく
なるばかりか、第２ボンド側専用の半導体素子として製
造しなければならなかった。これは第２ボンド側で金属
細線５を切断する時の金属細線５の押しつぶされた領域
の大きさに起因するものである。
【０００８】本発明はこのような従来の課題を解決する
もので、マルチチップにおける半導体素子の電極パッド
の大きさと、その省スペース化による小型化に着目し、
金属細線で２つの半導体素子間を接続する際、第２ボン
ド側の半導体素子の電極パッドを第１ボンド側の半導体
素子の電極パッドと同程度の大きさ、すなわち、各半導
体素子で共通の大きさの電極でも半導体素子間の接続が
できる半導体装置およびその製造方法を提供することを
目的とする。
【０００９】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置は、少なくとも第１の半導体素子
と第２の半導体素子とが金属細線で接続された半導体装
置において、その第１の半導体素子上の電極パッドと第
２の半導体素子上の電極パッドとの大きさを同一とし、
第１の半導体素子の電極パッドまたは第２の半導体素子
の電極パッドのどちらか一方の電極パッド上はバンプ電
極を有し、そのバンプ電極を介して金属細線が接続され
ているものである。またバンプ電極は金（Ａｕ）であ
り、金属細線は金（Ａｕ）線とし、両者を同質材とする
ことにより、信頼性を確保するものである。
【００１０】また半導体装置の製造方法は、少なくとも
２個の半導体素子として、その表面に電極パッドを有し
た第１の半導体素子と、その第１の半導体素子の電極パ
ッドと同一の大きさの電極パッドを有した第２の半導体
素子とを基板上に接合する工程と、第２の半導体素子上
の電極パッド上にバンプ電極を形成する工程と、金属細
線を用いたワイヤーボンド法により第１の半導体素子の
電極パッド上に第１ボンドし、連続して第２の半導体素
子の電極パッド上のバンプ電極上に第２ボンドして金属
細線を切断し、第１の半導体素子と第２の半導体素子と
の間を金属細線により接続する工程とを有するものであ
る。
【００１１】
【発明の実施の形態】前記構成により、本発明の半導体
装置は、第１の半導体素子の電極パッドまたは第２の半
導体素子の電極パッドのどちらか一方の電極パッド上は
バンプ電極を有し、そのバンプ電極を介して金属細線が
接続されているので、第１の半導体素子の電極パッドと
第２の半導体素子の電極パッドの大きさを同一にして
も、接続した金属細線のはみ出しを防止できるものであ
る。
【００１２】また製造方法は、少なくとも２個の半導体
素子間の接続において、金属細線で各半導体素子間を接
続する前に、予めどちらか一方の半導体素子上の電極パ
ッド上であって、ワイヤーボンド法での第２ボンド側の
電極パッド上にバンプ電極を形成しているので、第２ボ
ンドで金属細線を切断しても、その金属細線の切断領域
が広がらず、電極パッドを大きく形成しておく必要はな
くなる。
【００１３】以下、本発明の一実施形態について、図面
を参照しながら説明する。図１は本実施形態における半
導体装置の平面図を示し、図２はその断面図を示すもの
である。
【００１４】図１および図２において、本実施形態の半
導体装置は、第１の半導体素子７と、第２の半導体素子
８と、第１の半導体素子７上の電極パッド９と第２の半
導体素子８上の電極パッド１０とを接続した金属細線１
１とよりなり、第１の半導体素子７、第２の半導体素子
８はリードフレームなどの基板１２上に接合されてい
る。ここで第２の半導体素子８上の電極パッド１０には
予めバンプ電極１３が形成されており、バンプ電極１３
を下層として、金属細線１１で第１の半導体素子７と第
２の半導体素子８との接続がなされている。そして第１
の半導体素子７上の電極パッド９と第２の半導体素子８
上の電極パッド１０とは同一の大きさである。
【００１５】次に本実施形態の半導体装置の製造方法に
ついて説明する。まず第１の半導体素子７、第２の半導
体素子８をリードフレームなどの基板１２のダイパッド
領域上にダイボンディングを行ない接合する。ここで第
１の半導体素子７、第２の半導体素子８の接合は、導電
性接着剤を用いて行なう。
【００１６】次に例えばワイヤーボンディング法によ
り、第２の半導体素子８上の電極パッド１０上にバンプ
電極１３を形成する。これはワイヤーボンディング法に
より、電極パッド１０上で第１ボンドし、連続してその
第１ボンド上に第２ボンドすることにより、電極パッド
１０上に突起状のバンプ電極１３を形成することができ
る。なお、バンプ電極１３は、金（Ａｕ）、白金（Ｐ
ｔ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、アルミニウム
（Ａｌ）、クロム（Ｃｒ）、銀（Ａｇ）、モリブデン
（Ｍｏ）、半田（Ｓｎ合金）、インジウム（Ｉｎ）を用
いて形成するもので、特に後工程で用いる金属細線１１
と同質の材料を用いることが信頼性上、好ましい。本実
施形態では、金属細線１１と同質であって、延性、展性
に富み、電気的特性上優れた金（Ａｕ）を用いてバンプ
電極１３を形成する。
【００１７】次にワイヤーボンダーを用いて第１の半導
体素子７の電極パッド９と第２の半導体素子８の電極パ
ッド１０上のバンプ電極１３との間を金線（Ａｕ）など
の金属細線１１により接続する。この接続は、ワイヤー
ボンダーのキャピラリーを用いて、まず第１の半導体素
子７の電極パッド９に第１ボンドにより金属細線１１を
接続する。そして第２の半導体素子８上の電極パッド１
０上に形成しているバンプ電極１３上で第２ボンドして
金属細線１１を切断するものである。なお、本実施形態
では金属細線１１としては、金（Ａｕ）線を用いている
が、アルミニウム（Ａｌ）線などの金属線の他、金属に
限定するものではなく、導電性樹脂による細線でもよ
い。
【００１８】また第１の半導体素子７と第２の半導体素
子８とを電気的に接続した後は、必要に応じて、外囲を
封止樹脂などでモールドするものである。
【００１９】本実施形態で示したように、金属細線１１
で第１の半導体素子７と第２の半導体素子８とを接続す
る際、第２ボンド側である第２の半導体素子８上の電極
パッド１０に予め、バンプ電極１３を形成しておき、第
２ボンド側に受け部を形成しているので、電極パッド１
０の大きさを電極パッド９の大きさと同一にしても、金
属細線１１の第２ボンド側のはみ出しをなくして切断す
ることができる。すなわち、電極パッド１０のバンプ電
極１３自体が高さを有しており、そのバンプ電極１３上
に第２ボンドすることで、バンプ電極１３上で金属細線
１１を押しつぶして切断することができ、金属細線１１
の押しつぶされた領域がバンプ電極１３自体の高さで緩
和され、平面的に広がらないため、電極パッド１０の大
きさを広げることなく、金属細線１１を切断することが
できる。
【００２０】なお、本実施形態においてワイヤーボンデ
ィングを用いてバンプ電極１３を形成したが、メッキプ
ロセスを用いたバンプ電極や蒸着プロセスを用いたバン
プ電極でもよい。ただしメッキプロセスや蒸着プロセス
によるバンプ電極を半導体素子上の電極パッドに形成す
る場合は、半導体素子をリードフレームなどの基板上に
ダイボンディングする前に半導体素子上の電極パッド上
に形成しておく。
【００２１】以上、本実施形態に示したように、マルチ
チップモジュールにおいて、第１の半導体素子と第２の
半導体素子とを金属細線で接続する場合、第２ボンド側
の電極パッド上に予めバンプ電極を形成し、そのバンプ
電極上に金属細線を接続するという工法を用いることに
より、第２ボンド側の電極パッドと第１ボンド側の電極
パッドとの大きさ（面積）を同一にすることができ、電
極パッドの大型化に伴う半導体素子自体の大型化を防止
することができる。
【００２２】なお、本実施形態では、第１と第２の半導
体素子の２個の半導体素子を示したが、半導体素子の個
数は２個に限定するものではなく、２個を超える複数個
の半導体素子を有したマルチチップ型の半導体装置にお
いても本実施形態の構成が有効である。
【００２３】
【発明の効果】以上のように、本発明は今後、ますます
微細化の方向にある半導体素子において、半導体素子間
をワイヤーボンダーによる金属細線で接合する場合、あ
らかじめ第２ボンド側の電極パッドにバンプ電極を形成
しておくことで、第２ボンド側の電極パッドの大きさを
第１ボンド側の電極パッドの大きさと同一にしても、金
属細線切断時の金属細線のはみ出しがなく、半導体素子
間の接続ができるもので、小型化に対応した半導体装置
およびその製造方法を実現するものである。
【図面の簡単な説明】
【図１】本発明の一実施形態にかかる半導体装置の平面
図
【図２】本発明の一実施形態にかかる半導体装置の断面
図
【図３】従来の半導体装置を示す平面図
【符号の説明】
１ 第１の半導体素子 ２ 第２の半導体素子 ３ 電極パッド ４ 電極パッド ５ 金属細線 ６ 基板 ７ 第１の半導体素子 ８ 第２の半導体素子 ９ 電極パッド １０ 電極パッド １１ 金属細線 １２ 基板 １３ バンプ電極

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 複数の半導体素子が基板上に接合され、
    少なくとも第１の半導体素子と第２の半導体素子とが金
    属細線で接続されたマルチチップ型の半導体装置におい
    て、少なくとも前記第１の半導体素子の電極パッドまた
    は第２の半導体素子の電極パッドのどちらか一方の電極
    パッド上はバンプ電極を有し、前記バンプ電極を介して
    金属細線が接続されていることを特徴とする半導体装
    置。
  2. 【請求項２】 複数の半導体素子が基板上に接合され、
    少なくとも第１の半導体素子と第２の半導体素子とが金
    属細線で接続されたマルチチップ型の半導体装置におい
    て、少なくとも前記第１の半導体素子の電極パッドまた
    は第２の半導体素子の電極パッドのどちらか一方の電極
    パッド上はバンプ電極を有し、前記バンプ電極を介して
    金属細線が接続され、かつ前記第１の半導体素子の電極
    パッドと第２の半導体素子の電極パッドとが同一の大き
    さを有していることを特徴とする半導体装置。
  3. 【請求項３】 少なくとも第１の半導体素子、第２の半
    導体素子を基板上に接合する工程と、前記第２の半導体
    素子上の電極パッド上にバンプ電極を形成する工程と、
    前記第１の半導体素子の電極パッドと第２の半導体素子
    の電極パッド上のバンプ電極との間を金属細線により接
    続する工程とを有することを特徴とする半導体装置の製
    造方法。
  4. 【請求項４】 少なくとも２個の半導体素子として、電
    極パッドを有した第１の半導体素子と、前記第１の半導
    体素子の電極パッドと同一の大きさの電極パッドを有し
    た第２の半導体素子とを基板上に接合する工程と、前記
    第２の半導体素子上の電極パッド上にバンプ電極を形成
    する工程と、前記第１の半導体素子の電極パッドと第２
    の半導体素子の電極パッド上のバンプ電極との間を金属
    細線により接続する工程とを有することを特徴とする半
    導体装置の製造方法。
  5. 【請求項５】 少なくとも２個の半導体素子として、電
    極パッドを有した第１の半導体素子と、前記第１の半導
    体素子の電極パッドと同一の大きさの電極パッドを有し
    た第２の半導体素子とを基板上に接合する工程と、前記
    第２の半導体素子上の電極パッド上にバンプ電極を形成
    する工程と、金属細線を用いたワイヤーボンド法により
    前記第１の半導体素子の電極パッド上に第１ボンドし、
    連続して前記第２の半導体素子の電極パッド上の前記バ
    ンプ電極上に第２ボンドして金属細線を切断し、前記第
    １の半導体素子と第２の半導体素子との間を金属細線に
    より接続する工程とを有することを特徴とする半導体装
    置の製造方法。
JP5903296A 1996-03-15 1996-03-15 半導体装置およびその製造方法 Pending JPH09252020A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5903296A JPH09252020A (ja) 1996-03-15 1996-03-15 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5903296A JPH09252020A (ja) 1996-03-15 1996-03-15 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH09252020A true JPH09252020A (ja) 1997-09-22

Family

ID=13101552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5903296A Pending JPH09252020A (ja) 1996-03-15 1996-03-15 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH09252020A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012183747A (ja) * 2011-03-07 2012-09-27 Ricoh Co Ltd 液滴吐出ヘッド及び液滴吐出装置
WO2013103962A1 (en) * 2012-01-06 2013-07-11 Texas Instruments Incorporated Integrated circuit device with wire bond connections

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012183747A (ja) * 2011-03-07 2012-09-27 Ricoh Co Ltd 液滴吐出ヘッド及び液滴吐出装置
WO2013103962A1 (en) * 2012-01-06 2013-07-11 Texas Instruments Incorporated Integrated circuit device with wire bond connections

Similar Documents

Publication Publication Date Title
JP3481444B2 (ja) 半導体装置及びその製造方法
JP3420153B2 (ja) 半導体装置及びその製造方法
US6720207B2 (en) Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
JP2001024135A (ja) 半導体装置の製造方法
JPH11288977A (ja) 複数チップ混載型半導体装置
JP2005294443A (ja) 半導体装置及びその製造方法
JP3660663B2 (ja) チップパッケージの製造方法
JPS61274333A (ja) 半導体装置
JP3292082B2 (ja) ターミナルランドフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
US6692629B1 (en) Flip-chip bumbing method for fabricating solder bumps on semiconductor wafer
JP3670625B2 (ja) 半導体装置およびその製造方法
JP3043484B2 (ja) 半導体装置
JPH09252020A (ja) 半導体装置およびその製造方法
JPH0817870A (ja) 半導体装置
JPH10335366A (ja) 半導体装置
JP2006032871A (ja) 半導体装置
JP4148593B2 (ja) 半導体装置の製造方法
JPH11135532A (ja) 半導体チップ及び半導体装置
JPH11260850A (ja) 半導体装置およびその製造方法
JPH0855856A (ja) 半導体装置とその製造方法
JPH08250545A (ja) 半導体装置およびその製造方法
JPH09148878A (ja) 弾性表面波デバイス
JPH03237747A (ja) 半導体装置
JPH1022329A (ja) 半導体装置