JPH09247688A - Ｍｐｅｇ２・メイン・プロフィール・メイン・レベル・デコーダにおけるメモリ削減 - Google Patents

Abstract

(57)【要約】 【目的】 画質を低下することなく保持したまま、ビデ
オ・メモリの必要量を減少させ且つ最適化させたＭＰＥ
Ｇ２ビデオ・デコ−ダと、そのＭＰＥＧ２デコ−ダのビ
デオ・メモリ必要量を最適に減らす方法を提供する。 【構成】 ＭＰＥＧ２ビデオ・デコ−ダは、外部ビデオ
・メモリに構成されたそれぞれのバッファにデ−タを書
き込む前に、ＭＰＥＧ圧縮アルゴリズムのＩ−、Ｐ−及
びＢ−画像を伸張する段階を含み、また、Ｂ−画像の伸
張は前方及び後方動作補償予測子の使用を伴う。前記ビ
デオ・メモリに蓄えられた関連後方予測子を圧縮形に維
持しながら、Ｂ−画像をマクロブロックで伸張し、また
圧縮Ｐ−画像のマクロブロックを対応する前方予測子値
を使用して伸張する。伸張を行うＢ−画像のマクロブロ
ックの後方予測子値を含む蓄えられた圧縮後方予測子の
領域を前記伸張されたＰマクロブロックを介して定め
る。さらに、前記領域から伸張を行うＢ−マクロブロッ
クのための対応する後方予測子値を抽出し、またＭＰＥ
Ｇスタンダ−ドによって動作補償ル−チンを完了する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＭＰＥＧ圧縮アルゴリ
ズムの使用に基づく集積ビデオ・デコ−ダに関し、特に
ＭＰＥＧの第２及びより進歩したバ−ジョンＭＰＥＧ２
のビデオ・メモリの必要量を最適に減少させる方法、及
びビデオ・メモリの必要量を最適に減少させたＭＰＥＧ
２による集積ビデオ・デコ−ダに関する。

【０００２】

【従来の技術】ＭＰＥＧ１スタンダ−ドは、デジタル型
の記憶装置、例えば、ＣＤ−ＲＯＭにおいてビデオ情報
を貯蔵しまた検索する効果的方法を達成する工業的必要
性に応じて発展された。勿論、ＭＰＥＧ１スタンダ−ド
は、同様の装置、例えば、ＤＡＴ、ウインチェスタ・デ
ィスク装置、光ディスク装置、及びＩＳＤＮ、並びにＬ
ＡＮネットワ−クにおいてデ−タを効果的に貯蔵する為
の強力なツ−ルである。しかし、より効果的なバ−ジョ
ンのスタンダ−ドであるＭＰＥＧ２が、デジタル・ビデ
オ送信用途の分野でのビットレ−ト必要量を支持して発
達された。このスタンダ−ドは、一般に、約２０Ｍｂｐ
ｓのビットレ−トまでの完全にインタ−レ−スのＴＶ分
解画像デジタルＴＶシステム用に受け入れられてきた。
特殊バ−ジョンのＭＰＥＧ２スタンダ−ドが、将来発生
するＨＤＴＶシステムに使用されると期待されている。

【０００３】ＭＰＥＧスタンダ−ドは、重要なアルゴリ
ズムや以前の国際スタンダ−ド、例えば、ＣＣＩＴＴ動
作ベクトル決定アルゴリズムＨ．２６１や静止画像の符
号化の為のＩＳＯ・ＪＰＥＧ委員会のＩＳＯ・１０９１
８スタンダ−ドによって決められた基準と合体して利用
されている。ＭＰＥＧスタンダ−ド（１と２）の定義
は、異なる技術の実施とＭＰＥＧスタンダ−ドによる圧
縮ビデオ画像に関するデ−タの関連コ−ド・デコ−ド・
システムとを網羅した記述と共に、この問題に関する豊
富な記事や出版物に記載されており、それらの幾つかを
以下に挙げる。 １）国際規格制定草案ＩＳＯ／ＩＥＣ・ＤＩＳ・１３８
１８−２”情報技術−動画の汎用符号化と関連オ−デオ
情報”。 ２）”ＭＰＥＧ符号化及び輸送システム”、レオナルド
・キアリジョ−ネ、デジタル・テレビ放送−会報。 ３）”ＭＰＥＧビデオ圧縮アルゴリズム”、ディディエ
−ル・Ｊ・ルガル、信号処理画像通信、エルスビア・サ
イエンス・パブリッシャ−ＢＶ、Ｖｏｌ．４、Ｎｏ．
２，１９９２年４月。 ４）ダイジェストＮｏ．１９９５／０１２、エレクトロ
ニクス部門、電気工学学会−ロンドン、学会、”ＭＰＥ
Ｇ−２−それは何かまた何でないか”。 ５）”ＭＰＥＧ圧縮アルゴリズムの概観”技術ノ−ト、
ＳＧＳ−トムソン・マイクロエレクトロニクス（５２９
／０２９４）。 ６）デ−タシ−ト：ＳＧＳ−トムソン・マイクロエレク
トロニクスの”ＳＴｉ３５００Ａ”デ−タシ−ト。 ７）”ＳＴｉ３５００Ａ−ＭＰＥＧオ−デオ／ＭＰＥＧ
−２ビデオ集積デコ−ダの為の進歩した情報”（１９９
５年５月）。

【０００４】ＭＰＥＧ−２デコ−ダの典型的なア−キテ
クチャ−によれば、ＳＧＳ−トムソン・マイクロエレク
トロニクス社によって市販されたＭＰＥＧオ−デオ／Ｍ
ＰＥＧ２ビデオ集積デコ−ダに関する公開デ−タシ−ト
Ｎｏ．ＳＴｉ３５００Ａの図３に示されているように、
ここでは図１として再現されているが、ビデオ・メモリ
のよく定義された必要量が存在し、その必要量は、ＰＡ
Ｌ及びＮＴＳＣ方式の為の１６ＭビットＰＡＬビデオ信
号をサポ−トすることが出来る外部ＤＲＡＭメモリの容
量である。そのメモリ容量の見積もりは次のように行う
ことが出来る。ＭＰＥＧ２ビデオ・デコ−ダとＭＰＥＧ
オ−デオ・デコ−ダの両方が普通のインタ−フェ−ス介
して唯一の１６ビット外部ＤＲＡＭメモリにアクセスす
ることを考えると、オ−デオ・デコ−ダは１３１，０７
２ビットのみアクセスに必要とし、１６、６４６、１４
４ビットが残り、これはＭＰＥＧ２ビデオ・デコ−ダの
必要量を満足させるのに利用できる。ビデオ・メモリは
通例の方式によればつぎのように構成することが出来
る。

【０００５】１）”ビット・バッファ”、それは、ＭＰ
ＥＧ２スタンダ−ドが１．７５Ｍビットプラス余分の量
で固定する圧縮デ−タの為のバッファであり、例えば、
実際に行われる非理想的伸張プロセスを考慮して８３
４、７２２ビットになる。 ２（第１の”Ｉ−フレ−ム・バッファ”は４：２：０形
式での伸張された内部画像又は略してＩ−画像の為のも
のである。 ３）第２の”Ｐ−フレ−ム・バッファ”は４：２：０形
式での伸張された予測された画像又は略してＰ−画像の
為のものである。 ４）第３の”Ｂ−フレ−ム・バッファ”は４：２：０形
式での伸張された双方向的予測された画像又は略してＢ
−画像の為のものであり、必要メモリ量を減少するよう
に最適化され、ＰＡＬ又はＮＴＳＣシステムの場合に各
々フレ−ムの０．７４０７又は０．６１１になる。公知
のＭＰＥＧ２スタンダ−ド技術によれば、Ｉ−、Ｐ−又
はＢ−画像に対処することとは関係なく、ビデオ・スタ
ンダ−ドの型に依存して、形式４：２：０における各”
フレ−ム・バッファ”は次の表１に与えられたメモリ量
を占める。

【０００６】

【表１】

【０００７】従って、ＰＡＬシステムの場合は、最も負
担となる場合を代表しているが、基準例としてもよく、
実際の必要メモリの全量は次のように与えられる。 1,835,008 + 835,584 + 4.976,640 + 4,976,640 + (4,9
76,640*0.7407)= 16,310,070ビット この計算はＢ−画像フレ−ム・バッファの０．７４７最
適化を考慮している。

【０００８】さらなる最適化は、外部ＲＡＭに貯蔵する
ことに頼ることなく、Ｂ−画像の伸張を行うことにあ
り、表示ユニットの上流に機能的に置かれた専用回路ブ
ロック、通常マクロブロック−ラスタ・スンキャン・コ
ンバ−タと称する、によって集積デコ−ダ装置の内部で
同様の機能を行うことによってなされる。これは、高速
集積メモリ、例えば、１００Ｍｚ及びそれ以上で機能す
る同期ＳＤＲＡＭから成るＢ−画像用内部バッファを使
用することによって行われる。このさらなる最適化を考
慮することによって、ビデオ・メモリ必要量は次のよう
にさらに減少する。 1,835,008 + 835,584 + 4,976,640 + 4,976,640 = 12,6
23,872ビット その理由は、内部Ｂ−画像バッファが、ＭＰＥＧ２圧縮
デ−タストリ−ムに定義されているように、ＴＶ画面上
の画像の表示処理によって必要とされるフィ−ルド又は
フレ−ム画像のライン・スキャンにおいて、各８＊８画
素ブロックのスキャンを変換させるからである。

【０００９】

【発明が解決しようとする課題】１９９５年１２月４日
に同じ出願人によって出願されたヨ−ロッパ特許出願Ｎ
ｏ．９５８３０５０４．７は、Ｉ及びＰ−画像の再圧縮
工程を介して、ＭＰＥＧ２伸張の後、適応差動パルス符
号変調（ＡＤＰＣＭ）方式によって、比較的小さな画質
の低下で、メモリ必要量が８Ｍビット以下に著しく減少
された方法及び関連ＭＰＥＧ２デコ−ダ・ア−キテクチ
ャ−を記述している。

【００１０】

【発明の目的】本発明は、かかる従来技術の欠点および
不都合を取り除き、画質を低下することなく保持したま
ま、ＭＰＥＧ２のビデオ・メモリの必要量を最適に減少
させる方法を提供することを目的とする。本発明は、ま
た、画質を低下することなく保持したまま、ビデオ・メ
モリの必要量を減少させ且つ最適化させたＭＰＥＧ２ビ
デオ・デコ−ダを提供することを目的とする。

【００１１】

【課題を解決するための手段】基本的に、本発明の方法
は、最悪の場合でも、２つの前方及び後方予測子を使用
して、外部ＲＡＭメモリにおいて圧縮され且つ保管され
た、Ｂ−画像のマクロブロックによる伸張を利用してい
る。前方予測子は、伸張された形で外部メモリに保管さ
れた画像に含まれる。反対に、本発明の重要なアスペク
トによれば、後方予測子は、従来のシステムにおいてと
同様に外部ＲＡＭメモリに直ちにアクセス可能ではなく
（伸張された形では可能である）、むしろ、アクセスさ
れまたそのような後方予測子が位置するであろう所の外
部ＲＡＭメモリにおいて圧縮され且つ保管された画像の
領域を定めるＰ−マクロブロックから成る。

【００１２】一方、これらのマクロブロックは、圧縮さ
れた形で保管され、従って、本発明の方法は、関連する
前方予測子を使用して（動作補償）それらの伸張を与え
る。それらの前方予測子は、最悪の場合、前述のＢ−画
像マクロブロックを伸張するために使用されたものとは
異なり、また、いづれにせよ、ＭＰＥＧスタンダ−ドに
よって、動作補償ル−チンを完成させる為にいつも使用
される。本発明の他のアスペクトによれば、これは、ビ
デオ・デコ−ダの”コア”の特別のア−キテクチャ−に
よって可能になり、基本のデコ−ダ方式に好ましい１つ
の伸張及びデコ−ド・メイン・パイプラインに加えて２
つの予備的伸張及びデコ−ド・パイプラインの存在によ
って特徴付けられ、またその２つの予備的パイプライン
をデコ−ド及び伸張のメイン・パイプラインＭＰＥＧ２
デ−タのものの２倍のクロック周波数で機能させること
によって特徴付けられる。

【００１３】

【実施例】以下、本発明を実施態様を参照して図１乃至
図１２に基づいて説明する。図１は１６ＭビットＰＡＬ
ビデオ信号をサポ−トする事が出来る、ＰＡＬ又はＮＴ
ＳＣ方式に使用可能な、本発明のＭＰＥＧ２ビデオ・デ
コ−ダの１実施態様を示す。このブロック図１は、ＭＰ
ＥＧ２ビデオ・デコ−ダの集積回路を含むチップの”コ
ア”又は”ビデオ・コア”を強調する仕方で単純化され
ている。図示のように、このシステムは、別個のチップ
に含まれた外部ＤＲＡＭメモリの使用を予定しており、
その外部メモリにビデオ・デコ−ダの”ビデオ・コア”
がメモリ・バスを介してアクセスする。また、その外部
メモリは、相当するオ−デオ・バッファにアクセスする
為の（図示されているように）ＭＰＥＧデコ−ダの”オ
−デオ・コア”によって共用される。そのＭＰＥＧデコ
−ダはその同じ外部メモリに形成されている。

【００１４】もちろん、その”ビデオ・コア”は、メモ
リ・バス以外にコントロ−ル・バス（図示されていな
い）にもインタ−フェ−スされる。そのコントロ−ル・
バスを介してシステム・コントロ−ル・マイクロプロセ
ッサが専用インタ−フェ−スを通して介在する。この専
用インタ−フェ−スも図示されていないが、その機能と
ア−キテクチャは、当業者の専門家ならこの論題に関す
る豊富な文献、例えば、前文で引用した出版物等、を参
照することによって直ちに視覚化することが出来る。図
１において、ビデオ・デコ−ダの”コア”は、外部ビデ
オ・メモリ（ＤＲＡＭ）１０と結合されており、また”
先入れ先出し”ブロック又はＣＤ・ＦＩＦＯ（以下ＦＩ
ＦＯ）１１を含む。このＦＩＦＯ１１は、外部メモリ１
０の対応バッファ内のＩ−，Ｐ−及びＢ−画像に関する
圧縮デ−タを読み出し且つ書き込む。

【００１５】開始符号検知回路（以下ＳＣＤ）１２は、
ビデオ・ビッストリ−ム中の画像の開始コ−ドを検知
し、関連コントロ−ル・バスを介して、マイクロプロセ
ッサによってデコ−ド化・システムの正確な同調の為の
開始信号を供給する デコ−ド化及び伸張のメイン・ブロックは、全体として
第１又はメイン・パイプライン（ＩＶＬＣ、ＲＬＤ、ｉ
Ｑ、ＩＤＣＴ）１３によって代表され、クロック周波数
ｆで機能する。ブロック前方予測子バッファ１４は、外
部ＲＡＭ１０の関連バッファ（4,976,640 ビット）から
読み出された、伸張の際Ｂ−画像の現在のマクロブロッ
クに関する伸張された前方予測子値を書き込むバッファ
を表している。

【００１６】本発明の重要なアスペクトによると、後方
予測子は、外部メモリ１０の対応バッファ（1,835,008
ビット）に圧縮されたまま維持されており、伸張と同位
相でＢ−画像のマクロブロックに関する後方予測子特定
値は、抽出され、そのような目的の為に専用ネットワ−
クを使用する”コア”の専用後方予測子バッファ１５に
保管される。この専用又は予備のネットワ−クは、前方
予測子バッファ１４に加えて、後方予測子バッファ１
５、予備の第１及び第２デコ−ド化及び伸張パイプライ
ン、各々、ＡＵＸ１パイプライン（ＩＶＬＣ、ＲＬＤ、
ｉＱ、ＩＤＴＣ）１６及びＡＵＸ２パイプライン（ＩＶ
ＬＣ、ＲＬＤ、ｉＱ、ＩＤＴＣ）１７、並びに２つの加
算器Ｓ１及びＳ２によって構成される。予備のＡＵＸ１
パイプライン１６とＡＵＸ２パイプライン１７は、各
々、メイン・パイプライン１３と同じ構成を有し、それ
と同時に機能するが、２倍のクロック周波数２ｆで動
く。

【００１７】実際には、以下により広範囲に説明するよ
うに、この追加の又は予備のネットワ−クによって、Ｐ
−画像の圧縮されたマクロブロックは、外部ビデオＲＡ
Ｍメモリ１０の対応するバッファから伸張された形で入
手出来る対応する前方予測子を使用してアクセスされ、
伸張される。伸張されたＰ−マクロブロックはビデオ領
域を選び出す。そのビデオ領域は、図１の図式に後方予
測子として表示されたＲＡＭ領域の中に圧縮された形で
貯蔵されている画像に属している。その後方予測子の中
に、伸張されたＢ−画像のマクロブロックに関連する後
方予測子値が保管されており、よって伸張されたＢ−マ
クロブロックの正しい後方予測子値の抽出が可能にな
り、またその後方予測子値の専用内部後方予測子バッフ
ァ１５への保管が可能になる。

【００１８】第３の加算器Ｓ３は、動作補償ベクトルを
発生するように働く。マルチプレクサ（以下ＭＵＸ）１
８を通して選ばれた動作補償ベクトルは、第４加算器Ｓ
４を介して、伸張されたＢ−画像マクロブロックの為の
動作補償手順を完了させる。動作の為に伸張され補償さ
れたＢ−画像のマクロブロックは、その後マクロブロッ
ク−ラスタ・スンキャン・コンバ−タ１９へ送られ、マ
クロブロック−ラスタ・スンキャン・コンバ−タ１９
は、画像デ−タをマクロブロック・スンキャンからラス
タ・スンキャンへ変換した後、後処理ユニット２０へ送
る。後処理ユニット２０は、通常、画像をＴＶ（テレ
ビ）画面に表示する為のＰＡＬ／ＮＴＳＣ符号器（コ−
ダ）の前にある。画面上の表示（ＯＳＤ）機能に必要な
比較的小さな容量を無視した全メモリ必要量９．０５Ｍ
ビット（=9,481,378ビット）が図１に表示してある。こ
れは、標準のＭＰＥＧ２デコ−ダの最適化基本必要量１
６、３１０、０７０ビットに対して約６．８Ｍビットの
節約を表している。

【００１９】確かに、ＭＰＥＧ２スタンダ−ドは、１、
８３５、００８ビット（１、７５Ｍビット）の圧縮フレ
−ムの最大範囲を定めている。Ｐ−画像とＢ−画像を圧
縮した形で貯蔵すると、１、８３５、００８＊２＝３、
６７０、０１６ビットに等しいメモリ量が必要になる。
本発明のア−キテクチャ−によれば、外部（ＤＲＡＭ）
メモリは、図１の図式に示されているように、次のよう
に形成することが出来る。 １）前方予測子用フレ−ム・バッファは、最初はＩ−画
像であるが、それは、伸張され既に表示された続くＰ−
画像によって徐々に更新される。また、そのサイズは、
ＭＰＥＧ２スタンダ−ドによって定められているよう
に、ＰＡＬシステム（最も臨界の（最大の）サイズ）で
は４、９７６、６４０ビットであり、ＮＴＳＣシステム
では４、１４７、２００ビットである。 ２）Ｐ−画像用バッファは、すなわち、後方予測子用で
あり、ＭＰＥＧ２スタンダ−ドによって予想される最悪
の場合の為に、１、８３５、００８ビットを入れること
が可能である。 ３）Ｂ−画像用バッファは、ＭＰＥＧ２スタンダ−ドに
よって予想される最悪の場合の為に、１、８３５、００
８ビットを含む。 ４）特別のバッファ（４０ｍｓ及びジッタ圧縮バッフ
ァ）は、チップで行われる伸張作業の非理想性を補償
し、８３７、７２２ビットの容量を有する。

【００２０】図１に示されたようなア−キテクチャ−を
有するデコ−ダを使用して行われる本発明の方法によれ
ば、デ−タの保管とビデオＲＡＭメモリに書き入れられ
た圧縮デ−タの伸張とが次の方法で行われる。最初の工
程は、ＦＩＦＯ１１によって、外部ＤＲＡＭメモリ１０
に構成された各々のバッファにデ−タ転送デマルチプレ
クサ（多重分離器）から来るビットストリ−ムを貯蔵す
ることにある。第２の工程は、システムのマイクロロセ
ッサ（図示されていない）の助けを借りて、ビットスト
リ−ムに含まれたパラメ−タのどれがデコ−ダの”コ
ア”レジスタを命令するのに使う事が出来るかを選び出
せるようにビットストリ−ム中の画像の開始コ−ドを検
知する（ＳＣＤ１２）ことである。

【００２１】Ｉ−画像が検知されるやいなや、これを伸
張し、図１の図表中に外部ＲＡＭメモリ１０の前方予測
子用領域に保管されるが、まだ後処理ユニット２０には
送られてはいない（それは４：２：０形式から４：２：
２形式に変換され、次いでＴＶ画面に表示される）。同
時に、圧縮Ｐ−画像は、伸張されること無く、外部ＲＡ
Ｍメモリ１０の後方予測子バッファ１５に貯蔵される。
新しい圧縮Ｂ−画像が、ビットストリ−ムに到達し、そ
して外部ＲＡＭメモリ１０の関連バッファ（Ｂ−画像）
に保管される。この時点で、圧縮Ｉ−画像を表示するこ
とが出来、この操作に掛かる時間は、ＰＡＬ形式の場合
では、４０ｍｓである。一度Ｉ−画像の表示が終わる
と、Ｂ−画像がメイン・パイプライン１３を介して伸張
され、一方、予備のＡＵＸ１パイプライン１６とＡＵＸ
２パイプライン１７は後方予測子を伸張し、定だめる為
に使用される。同時に、マクロブロック−ラスタ・スン
キャン・コンバ−タ１９は、続く表示の前に、ラスタ形
式への変換を行う。

【００２２】最後に、外部ＲＡＭメモリ１０の関係バッ
ファに圧縮形で以前に蓄えられていたＰ−画像が伸張さ
れ、同時に、表示され、外部ＲＡＭメモリ１０の同じバ
ッファに蓄えられ、よって新しい（更新された）前方予
測子になる。本発明のデコ−ダの”コア”の機能的図式
に言及すると、クロック周波数ｆで働くメイン・パイプ
ライン１３は、Ｉ−、Ｂ−、及びＰ−画像の伸張を行
う。２倍の周波数２ｆで機能する２つの予備のＡＵＸ１
パイプライン１６とＡＵＸ２パイプライン１７は、Ｂ−
画像の正しい再構成をさせる為に後方予測子値を伸張す
るのに使用される。図２は前方予測子バッファ１４の内
部ア−キテクチャ−を示している。図面から判るよう
に、この回路は、一対の上下マクロブロック・レジスタ
（１６＊１６＊２画素）１４１と１４２を有する。これ
らのレジスタ１４１と１４２は、メイン・パイプライン
１３によって伸張されたＢ−マクロブロックの後方予測
子があるビデオ領域を定める（予備のＡＵＸ１パイプラ
イン１６とＡＵＸ２パイプライン１７を介した伸張に同
調して）後方マクロブロックの上下の前方予測子を蓄え
る。

【００２３】例えば、一連のマクロブッロクが外部ＲＡ
Ｍメモリ１０のＢ−画像バッファから読み出され、ｉ番
目のマクロブロックがメイン・パイプライン１３で伸張
去れることが考えられる。このマクロブロックから、メ
イン・パイプライン１３のＩ−ＶＬＣブロックにおい
て、ＭＰＥＧ２スタンダ−ドによって、各々、前方予測
子と後方予測子を指し示す（最悪の場合に）２つの動作
ベクトルが派生する。このような予測子は、いずれにせ
よ、外部ＲＡＭメモリ１０に存在する情報に関連してお
り、デコ−ダの”コア”に負荷されなければならない。
前方予測子は、すでに伸張されており、同名のＲＡＭバ
ッファによって読み出され、図２の前方予測子レジスタ
（１６＊１６画素）１４３に置かれる。

【００２４】反対に、後方予測子は、ビデオ・ゾ−ンに
封じ込まれているので、アクセス出来ないが、メイン・
パイプライン１３を介した伸張に同調して、Ｂ−マクロ
ブロックに関連する後方動作ベクトルの回りに配列され
た４つのマクロブロックによって確認される。この４つ
のマクロブロックは、図１の図表によると”後方予測
子”のＲＡＭ領域から読み出される。それらの２つは、
予備のＡＵＸ１パイプライン１６に送られ、残りの２つ
は、予備のＡＵＸ２パイプライン１７に送られる。その
理由は、各予備のパイプラインは、逆に通常のシステム
・クロック速度で働くメイン・パイプライン１３より２
倍の速度で動作しなければならないからである。

【００２５】例えば、図４の説明図表を参照すると、前
記マクロブロックの１つが予備のＡＵＸ１パイプライン
１６に入ると、ブロックＩ−ＶＬＣは関連動作補償の為
の前方ベクトルを抽出する。このベクトルは、メモリＲ
ＡＭコントロ−ラ１０１に対して関係する前方予測子
（上又は下の）を読み出させ、図２の前方予測子バッフ
ァ１４の上下マクロブロック・レジスタ１４１又は１４
２に保管させる。上下マクロブロック・レジスタ１４１
又は１４２は、それを、各々、加算器Ｓ１又はＳ２に供
給する。この操作は、予備のＡＵＸ１パイプライン１６
とＡＵＸ２パイプライン１７に供給される４つのマック
ロブロックの各々に同じである。

【００２６】加算器Ｓ１とＳ２は、予備のＡＵＸ１パイ
プライン１６とＡＵＸ２パイプライン１７から出力した
伸張されたマクロブロックの動作補償を完了し、続いて
それらは図３に示された後方予測子バッファ１５に保管
される。図３において、デコ−ダの”コア”の後方予測
子バッファ１５は、一対の上下マクロブロック・レジス
タ（１６＊１６＊２画素）１５１及び１５２と、デマル
チプレクサ（以下ＤＥＭＵＸ）１５３とから成る。この
上下マクロブロック・レジスタ１５１及び１５２は、各
々、メイン・パイプライン１３で伸張を行うＢ−マクロ
ブロックの後方予測子値を定めるＰ−画像の上下マクロ
ブロックを保管する。また、ＤＥＭＵＸ１５３は、Ｂ−
画像のマクロブロックの伸張作業の間に、動作補償加算
器Ｓ３に送られる後方予測子を選ぶ。

【００２７】本発明のデコ−ダの”コア”のア−キテク
チャ−についての高度の平行進行は、３つの重要な同じ
デコ−ド化及び伸張化パイプライン（メイン・パイプラ
イン１３、予備のＡＵＸ１パイプライン１６とＡＵＸ２
パイプライン１７）によって特徴づけられており、それ
らの内部構造とこれらの３つのパイプラインが協働する
方法は、図４の図表に強調されている。各パイプライン
は、普通、可変長入力デコ−ダブロックＶＬＤ１３１、
１６１、又は１７１と、それに続く実行長デコ−ダＲＬ
Ｄと、量子化手段ＩＱＵＡＮＴと、逆離散コサイン変換
の計算器ＩＤＣＴとを有するブロック１３２、１６２、
又は１７２とから成る。本発明の方法が基礎とするアル
ゴリズムをより良く理解する為に、本発明のシステムの
機能を、明らかに最も臨界的な状況を含む、ＭＰＥＧ２
デコ−ダの通常の操作中に生じる異なる特徴的な具体例
について以下に詳細に説明する。 予測子配列の第１のケ−スは、図５に示してある。

【００２８】図５は、伸張される１６＊１６画素Ｂ−マ
クロブロックと関係予測子ＩとＰを示している。Ｂ−マ
クロブロックの為の動作判断は、いわゆる、”フレ−
ム”型のものである。予測子が含まれている領域を定め
る４つの１６＊１６画素マクロブロックがあるとき、Ｐ
予測子は直ちにアクセスすることは出来ない。Ｐ型の４
つのマクロブロックの各々は、その型に関連する、その
伸張に必要な前方予測子に属している予測子（１６＊１
６画素）を有する。この場合、これらのマクロブロック
の各々は、いわゆる、”フレ−ム”モ−ドによって前方
予測子について判断される。４つのＰ−マクロブロック
の伸張が一度完了すると、Ｂ−マクロブロックの為のフ
レ−ム型予測子が抽出される。

【００２９】図６は、フレ−ム型のＰ−マクロブロック
が、それに関連する、いわゆる、”フィ−ルド”型の動
作判断を有している場合を示している。 これは、図７に示してあるように、大量の必要デ−タの
ために最も臨界的なケ−スの１つである。この図は、フ
レ−ムに属し、再構成されるＢ−マクロブロックを示し
ており、そのフレ−ムが、いわゆる、”フィ−ルド”型
の２つの部分から構成され、その各部分が２つのＰ−フ
ィ−ルドの１つの１６＊８予測子を指し示している。２
つのＰ−フィ−ルドは、相互に独立した２つの圧縮画像
である。各予想子（１６＊８）は、４つのＰ−マクロブ
ロック（１６＊１６）によって定められた領域に囲まれ
ているので、直接にアクセスすることが出来ない。１６
＊８型の予測子は、４つのマクロブロックの各々の為に
定められることが出来る。何故なら、その４つのマクロ
ブロックが１つのフィ−ルドに属しているからである。

【００３０】従って、それらの各々を伸張する為に、前
方予測子に属している２つの１６＊８ブロックをアクセ
スする必要がある。これはまた４つのＰ−マクロブロッ
クの各々にも適用する。これらの全部は、伸張されるＢ
−マクロブロックの両方の１６＊８フィ−ルド部分のた
めに繰り返される。図８は、図７の場合と同様のケ−ス
を示しているが、各Ｐ−マクロブロックは、それに関連
する、フィ−ルド型の動作判断を有していることが異な
る。代わりに、図９に示された状態では、複数のＢ予測
子が１つのフレ−ム型の同じ画像上に位置している。従
って、Ｐ−マクロブロックの予測子は、フレ−ム型のも
のであることができる（ないしは、別の、図１０に示さ
れているように、フィ−ルド型のものであることもでき
る）。

【００３１】図１１に示されたケ−スでは、Ｂ−マクロ
ブロックは、（１６＊１６）フィ−ルド型のものであ
る。従って、ケ−ス１でなされたと同じ考慮がこと場合
でも適用する。さらに、Ｐ−マクロブロックの判断は、
この場合では、１６＊８型のものまでも出来る。 図１２に示されたケ−スは、ケ−ス２のような他の臨界
的場合を表している。ケ−ス２との違いは、Ｂ−マクロ
ブロックがフィ−ルド型（１６＊８画素）のものであ
り、従って、予測は１６＊８型のものであるという事実
である。マクロブロックは、２つの１６＊８、すなわ
ち、上下各々１つに分けられる。１６＊８Ｂ−マクロブ
ロックの各部分は、図７のケ−ス２の記載のように、予
測子を確認する。

【図面の簡単な説明】

【図１】本発明によって実現されたビデオ・デコ−ダ
の”コア”を示すブロック図。

【図２】図１のデコ−ダの”コア”の前方予測子バッフ
ァ・ブロックの内部ア−キテクチャ−を示すブロック
図。

【図３】図１のデコ−ダの”コア”の後方予測子バッフ
ァ・ブロックの内部ア−キテクチャ−を示すブロック
図。

【図４】図１のデコ−ダの”コア”の３つのパイプライ
ン・ブロック、ＭＡＩＮ，ＡＵＸ１，ＡＵＸ２の協調し
た機能を示すブロック図。

【図５−図１２】Ｂ−画像のマクロブロックのデコ−ダ
によって再構成された場合を示す概略斜視図。

【符号の説明】

１０ 外部ＲＡＭメモリ １１ ＦＩＦＯ １２ ＳＣＤ １３ メイン・パイプライン １４ 前方予測子バッファ １５ 後方予測子バッファ １６ 予備のＡＵＸ１パイプライン １７ 予備のＡＵＸ２パイプライン １８ ＭＵＸ １９ マクロブロック−ラスタ・スンキャン・コンバ−
タ ２０ 後処理ユニット １４１ 上マクロブロック・レジスタ １４２ 下マクロブロック・レジスタ １４３ 前方予測子レジスタ １５１ 上マクロブロック・レジスタ １５２ 下マクロブロック・レジスタ １５３ ＤＥＭＵＸ Ｓ１，Ｓ２，Ｓ３，Ｓ４ 加算器

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ＭＰＥＧ２デコ−ダがＭＰＥＧ圧縮アル
   ゴリズムのＩ−，Ｐ−及びＢ−画像を伸張する段階を含
   み、これらの画像に関連するデ−タがビデオ・メモリに
   構成された対応するバッファに蓄えられ、また、前記Ｐ
   ＥＧ２デコ−ダでＢ−画像の伸張がそれぞれ前方及び後
   方の動作補償予測子を使用して行われるＭＰＥＧ２デコ
   −ダのビデオ・メモリ必要量を最適に減らす方法におい
   て、前記ビデオ・メモリに蓄えられた関連後方予測子を
   圧縮形に維持しながら、Ｂ−画像をマクロブロックで伸
   張し、また圧縮Ｐ−画像のマクロブロックを対応する前
   方予測子値を使用して伸張すること；伸張を行うＢ−画
   像のマクロブロックの後方予測子値を含む蓄えられた圧
   縮後方予測子の領域を前記伸張されたＰマクロブロック
   を介して定めること；及び前記領域から伸張を行うＢ−
   マクロブロックのための対応する後方予測子値を抽出
   し、またＭＰＥＧスタンダ−ドによって動作補償ル−チ
   ンを完了することとから成ることを特徴とするＭＰＥＧ
   ２デコ−ダのビデオ・メモリ必要量を最適に減らす方
   法。
2. 【請求項２】 コントロ−ル・バスと、外部ビデオＲＡ
   Ｍに構成された対応する貯蔵バッファに対して書き込み
   と読み出しをするビデオ画像処理に関連するデ−タ・バ
   スとにインタ−フェ−スすることができるＭＰＥＧ２ビ
   デオ・デコ−ダであって、前記ビデオ・デコ−ダの”コ
   ア”が、前記外部ビデオＲＡＭに構成されたビデオ・ビ
   ットストリ−ムのための第１バッファに対して圧縮デ−
   タの読み出し書き込みをおこなう先入れ先出しバッファ
   と；画像の開始符号を検知する検知回路と；デコ−ド化
   と伸張をクロック周波数ｆで行うメイン・パイプライン
   と；伸張前方予測子のための前方予測子バッファとを含
   むＭＰＥＧ２ビデオ・デコ−ダにおいて、前記メイン・
   パイプラインと同時にデコ−ド化と伸張を２重クロック
   周波数２ｆで行う第１及び第２の予備パイプラインと；
   前記メモリから読み出されたデコ−ド及び伸張されたデ
   −タを前記第１及び第２の予備パイプラインから出力さ
   れたデコ−ド及び伸張されたデ−タに各々加算し、伸張
   を行うＢ−画像マクロブロックに関連する後方予測子値
   を定める伸張されたデ−タを各々出力する第１及び第２
   加算器と；伸張を行うＢ−画像マクロブロックに関する
   前記後方予測子値を貯蔵するための後方予測子バッファ
   と；前記前方及び後方予測子バッファから読みだした前
   方及び後方予測子デ−タを加算し、動作ベクトルを定め
   る第３加算器と；前記動作ベクトルを選ぶためのマルチ
   プレクサと；前記クロック周波数ｆで機能する前記メイ
   ン・パイプラインから出力された各Ｂ−画像マクロブロ
   ックのデコ−ド及び伸張されたデ−タを前記マルチプレ
   クサによって選ばれた対応する動作ベクトルに加算して
   動作補償デ−タを出力する第４加算器と；前記デコ−ド
   及び伸張されたデ−タ及び前記動作補償デ−タを前記外
   部ビデオＲＡＭの前方予測子バッファに貯蔵するための
   手段と；マクロブロック・スンキャン・デ−タをラスタ
   ・スンキャン・デ−タに変換するためのマクロブロック
   −ラスタ・スンキャン・コンバ−タ手段と；前記マクロ
   ブロック−ラスタ・スンキャン・コンバ−タ手段から出
   力された変換デ−タを画像をテレビ画面に表示するビデ
   オＰＡＬ／ＮＴＳＣエンコ−ダに送るための後処理手段
   とを備えたことを特徴とするＭＰＥＧ２ビデオ・デコ−
   ダ。