JPH09247518A - 信号処理用ic回路およびこれを使用した撮像装置 - Google Patents

信号処理用ic回路およびこれを使用した撮像装置

Info

Publication number
JPH09247518A
JPH09247518A JP8052157A JP5215796A JPH09247518A JP H09247518 A JPH09247518 A JP H09247518A JP 8052157 A JP8052157 A JP 8052157A JP 5215796 A JP5215796 A JP 5215796A JP H09247518 A JPH09247518 A JP H09247518A
Authority
JP
Japan
Prior art keywords
level
signal
circuit
external terminal
signal processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8052157A
Other languages
English (en)
Other versions
JP3550860B2 (ja
Inventor
Hiroko Kanda
裕子 神田
Tsuneo Sekiya
庸男 関谷
Hiroaki Matsumoto
浩彰 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP05215796A priority Critical patent/JP3550860B2/ja
Publication of JPH09247518A publication Critical patent/JPH09247518A/ja
Application granted granted Critical
Publication of JP3550860B2 publication Critical patent/JP3550860B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Color Television Image Signal Generators (AREA)

Abstract

(57)【要約】 【課題】IC内部で端子レベルを固定できるようにして
レベル固定用の配線パターンを省略できるようにする。 【解決手段】外部端子30とインタフェース部22との
間のデータ伝送路L,L′に対してその端子レベルを固
定するレベル固定手段35a〜35hが内蔵された信号
処理用IC回路である。レベル固定手段を制御すること
によって外部端子へのデータ無入力時所定レベルに固定
する。制御信号Scは端子41からの制御指令信号中に
挿入されているので、ICの外部に制御信号Sc用の配
線パターンが不要になる。これでIC周りの構成が簡略
化され、プルアップやプルダウン用抵抗器が不要にな
り、部品点数を削減できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、信号処理用IC
回路およびこれを使用した撮像装置に関する。詳しく
は、外部端子をバスとして使用していないときはこの外
部端子をIC内部で制御して所定レベルに固定したもの
で、この内部制御によってIC回路の外部にプルダウン
あるいはプルアップするための配線パターンを配線しな
いでも済むようにしてIC回路周辺の簡略化および小型
化を実現したものである。
【0002】
【従来の技術】撮像装置などには種々の信号処理用のI
C回路が使用されている。図4はその一例を示すもの
で、同図は撮像装置10の全体図を示す。
【0003】同図にあって、被写体12はレンズ系13
を介してCCDなどの撮像素子14にて電気信号(撮像
信号)に変換される。変換後の撮像信号はサンプリング
ホールド回路およびAGC回路15において、サンプリ
ングとディジタル変換時のダイナミックレンジの調整を
行うためにAGCがかけられる。その後A/D変換器1
6でディジタル信号に変換される。
【0004】ディジタル化された撮像信号は信号処理部
20に供給され、ここに設けられたY/C生成部21で
は撮像信号から輝度信号Yと色信号Cとの生成処理が行
われる。信号処理部20にはさらに付加機能処理部23
が必要に応じて接続され、輝度信号と色信号とからなる
映像信号に特殊効果を付与できるようになされている。
【0005】特殊効果とは、ズーム機能やモザイク機能
のことであって、例えばズーム機能の場合には、レンズ
系13を制御して光学的なズーム処理がフルになったあ
と、この電子的なズーム処理が行われる。
【0006】信号処理部20はIC回路として構成さ
れ、また付加機能処理部(同じくIC化されている)2
3とのデータ授受を行うため、信号処理部20にはイン
タフェース部(例えばパラレルインタフェース)22が
設けられている。信号処理部20や付加機能処理部23
は何れもメインCPU25の指令に基づいて制御され
る。
【0007】
【発明が解決しようとする課題】信号処理部20は上述
したようにY/C生成部21の他に外部IC回路とのデ
ータ授受を行うためのインタフェース部22が設けられ
ているが、このインタフェース部22はパラレル入力と
して構成され、したがって付加機能処理部23との間に
は図5のような複数の外部端子30が設けられている。
例えば8ビット入力の場合には図のように8ライン分の
端子30a〜30hが設けられ、それぞれに接続された
バッファアンプ31a〜31hを介してインタフェース
部22に接続される。
【0008】図4の撮像装置10では、仕様によっては
特殊効果などの付加機能を利用できる機種と、利用でき
ない機種が存在する。利用できる場合には図4のように
付加機能処理部23の出力端子が外部端子30に接続さ
れているので特に問題はない。付加機能を利用できない
ときは外部端子30が開放された状態で信号処理部20
が動作することになるので、処理動作が不安定になるこ
とがある。
【0009】そのため、図5のようにデータ伝送路La
〜Lhをプルダウン用抵抗器Ra〜Rhを利用して、外
部端子30の不使用時、データ伝送路Lの電位を一定の
電位例えば接地電位に固定している。これによって外部
端子30の電位が安定する。
【0010】あるいは図6のように抵抗器Ra′〜R
h′を利用して電源電圧+Bに接続し、外部端子30の
不使用時、電源電圧にプルアップするようにして外部端
子30の電位を安定化させている。
【0011】これらプルダウンあるいはプルアップ用の
抵抗器を使用する場合、外部端子30とこれら抵抗器と
の間は配線パターンを用いて接続する必要がある。この
配線パターンはIC回路である信号処理部20にとって
は余分な回路であるので、処理部全体の面積が増大し小
型化の隘路となっている。抵抗器を使用する関係で部品
点数も増えてしまう。
【0012】そこで、この発明はこのような従来の課題
を解決したものであって、回路面積の増大をもたらすこ
となく、安定した信号処理を実行できる信号処理用のI
C回路およびこれを使用した撮像装置を提案するもので
ある。
【0013】
【課題を解決するための手段】上述の課題を解決するた
め、この発明に係るIC回路は、外部端子とインタフェ
ース部との間のデータ伝送路に対して端子レベルを固定
するレベル固定手段が内蔵された信号処理用IC回路で
あって、上記レベル固定手段を制御することによって上
記外部端子へのデータ無入力時所定レベルに固定するよ
うにしたことを特徴とする。
【0014】この発明に係る撮像装置は、撮像信号から
輝度信号と色信号からなる映像信号を生成する撮像装置
であって、上記映像信号を生成する信号処理部がインタ
フェース部を有するIC回路として構成されると共に、
上記インタフェース部を介して特殊効果を付与する付加
機能処理部が接続され、上記インタフェース部のデータ
伝送路に接続された外部端子にレベル固定手段が接続さ
れ、この付加機能処理部によって上記映像信号に特殊効
果が付与され、上記レベル固定手段を制御することによ
って上記外部端子へのデータ無入力時所定レベルに固定
するようにしたことを特徴とする。
【0015】外部端子をデータ伝送用の端子としては使
用していないときは、レベル固定手段である制御アンプ
が制御されて外部端子が所定レベルに固定される。これ
によってインタフェース部やY/C生成部の動作が安定
する。
【0016】外部端子とインタフェース部との間が双方
向バスとして構成されているときは、出力側のバスにレ
ベル固定手段が設けられ、ここを制御することで外部端
子が所定レベルに固定される。これによって外部端子不
使用時でもインタフェース部などの動作が安定する。
【0017】レベル固定手段はIC化された信号処理部
の内部に設けられているので、レベル固定手段を付加し
てもそれによってIC回路の周辺に配線パターンを付け
加えるようなことはない。
【0018】
【発明の実施の形態】続いて、この発明に係る信号処理
用IC回路およびこれを使用した撮像装置の一実施態様
を、図面を参照して詳細に説明する。
【0019】図1はこの発明に係る信号処理用のIC回
路20の一実施態様であって、IC回路であるこの信号
処理部20はその内部に外部からの信号(データ)を受
け、内部に設けられた他の信号処理系に出力するための
インタフェース部22を有する。このインタフェース部
22と複数の外部端子30(30a〜30h)との間の
データ伝送路L(La〜Lh)にはそれぞれバッファア
ンプ31(31a〜31h)が接続される。したがって
図の例は単方向バスの例である。
【0020】信号処理部20には上述したインタフェー
ス部22の他に外部からの制御指令信号を受けるインタ
フェース部40が内蔵されている。端子41に供給され
る制御指令信号はシリアル信号であるのでこの例ではイ
ンタフェース部40はシリアル・パラレル変換器として
も機能し、シリアル制御指令信号がパラレル指令信号に
変換される。このパラレル指令信号の一部は信号処理部
20に内蔵された別の信号処理部(図示はしない)にそ
の処理信号として与えられる。
【0021】この発明においては、信号処理部20の内
部であって、データ伝送路Lに対して並列に、この例で
はバッファアンプ31の入力段側と接地間にレベル固定
手段として機能する制御アンプ(バッファアンプ)35
(35a〜35h)が接続される。
【0022】制御アンプ35は負論理構成の制御端子3
6(36a〜36h)を有し、これらの制御端子36に
供給される制御信号Scによって制御アンプ35の入力
の電位状態(接地電位)がそのまま外部端子30側に伝
達されたり、遮断されてハイインピーダンスとなったり
する。
【0023】制御信号Scは端子41に供給されるシリ
アル制御指令信号の一部として挿入されており、このシ
リアル制御指令信号から制御信号Scがインタフェース
部40において分離され、端子CTLを介してそれぞれの
制御アンプ35に与えられる。
【0024】したがってローレベルの制御信号Scがそ
れぞれの制御アンプ35に共通に与えられたときには、
これら制御アンプ35は何れもアクティブ(能動)状態
となり、データ伝送路Lの全てがローレベルに固定され
る。これによって端子30に何も接続されず開放状態に
なっていたとしても、IC内部でローレベルに落とされ
るため、データ伝送路Lの電位状態は安定する。
【0025】これとは逆にハイレベルの制御信号Scが
制御アンプ35に供給されたときは、制御アンプ35は
非能動状態となるから、制御アンプ35の出力はハイイ
ンピーダンスの状態を保持する。そのため、端子30に
与えられたデータ(1若しくは0の2値データ)はその
ままバッファアンプ31を介してインタフェース部22
に伝達される。
【0026】このように外部から信号処理部20に与え
られる制御信号Scによって端子30のレベルを所定レ
ベルに固定できるから、端子30に別の信号処理部が接
続されていないときでも安定した信号処理を実現でき
る。インタフェース部40に与えられるシリアル制御指
令信号の一部に制御信号Scを挿入して伝送するときに
は既存のバスをそのまま利用できるからバスを増やした
りすることなく、信号処理部20の安定化を達成でき
る。
【0027】図1に示すIC化された信号処理部20は
単方向バスを有するインタフェース部にレベル固定手段
を設けて信号処理部20の動作の安定化を図っている。
図2は双方向バスを有するインタフェース部にこの発明
を適用した場合であって、このような双方向バスを有す
る信号処理部20は図4に示す撮像装置10の信号処理
部に適用して好適である。
【0028】したがってこの場合には信号処理部20内
には図4と同じくY/C生成部21を有し、入力した撮
像信号から輝度信号Yと色信号Cとが生成される。また
Y/C生成部21は電子ズームやモザイクなどの特殊効
果処理を行う機能が付加されているものと、そうでない
ものとがある。図1の例は前者の例を示す。
【0029】特殊効果処理を行う場合にはインタフェー
ス部22を介して外部との間で輝度信号Yと色信号Cと
の授受が行われる。そのため、図2のように付加機能生
成部23とY/C生成部21との間はインタフェース部
22で連結される構成が採られている。さらにY/C生
成部21を外部からコントロールするためインタフェー
ス部22の他に制御用のインタフェース部40が設けら
れている。
【0030】さて、インタフェース部22に関連して設
けられた端子30(30a〜30h)に関しては、入力
バスL(La〜Lh)がインタフェース部22と繋がれ
ており、インタフェース部22に接続された出力バス
L′(La′〜Lh′)は端子30(30a〜30h)
に繋がれている。
【0031】入力バスL側にはバッファアンプ31(3
1a〜31h)が接続されているのに対して、出力バス
L′側にはレベル固定手段としても機能する制御アンプ
(バッファアンプ)35(35a〜35h)と、ゲート
回路この例ではアンドゲート回路37(37a〜37
h)が接続されている。
【0032】端子41に供給されたシリアル制御指令信
号の一部に挿入された制御信号Scはインタフェース部
40を介してそれぞれの制御アンプ35に共通に供給さ
れる。また、このシリアル制御指令信号の一部を構成す
るバス制御信号Sgがインタフェース部40で分離さ
れ、端子GPを介してアンドゲート回路37の一方の端
子に与えられる。
【0033】制御アンプ35はこれに与えられる制御信
号Scがローレベルのときアクティブ状態となるので、
制御信号Sc,Sgと出力バスL′の間の真理値を示す
と図3のようになる。
【0034】まず、制御信号Scがハイレベルのときは
制御アンプ35が非能動状態となるからゲート制御信号
Sgの内容に拘わらず出力バスL′はハイインピーダン
スとなる。したがってこのときは入力バスモードとな
り、端子30に上述した付加機能処理部23が接続され
ており、その信号が端子30に与えられているときはそ
の信号がそのままインタフェース部22に伝達される。
【0035】制御信号Scがローレベルに反転すると、
制御アンプ35がアクティブ状態となるから、ゲート制
御信号Sgがハイレベルに制御されているときは出力バ
スL′が活き、インタフェース部22からの信号が外部
端子30を介して付加機能処理部23側に伝達される。
【0036】そのため、Y/C生成部21で生成された
輝度信号Y若しくはこれと色信号Cが出力バスL′を介
して付加機能処理部23に供給されて所定の付加機能処
理(水平方向の電子ズーム処理など)が施され、処理後
の輝度信号Y(若しくはこれと色信号C)が入力バスL
を介してY/C生成部21に取り込まれて再度処理され
ることによって特殊効果が付与された最終的な映像信号
がこのY/C生成部21から出力される。
【0037】このような処理に対して、ゲート制御信号
Sgがローレベルになっているときには出力バスL′で
ある端子30側は制御アンプ35で決まる所定レベル
(例えば接地レベル)に保持される。これによって、端
子30に何も接続されないときでも入力バスLのレベル
が安定し、IC内部の動作を安定化できる。
【0038】こうすれば、撮像装置10が付加機能を処
理できる信号処理部20を搭載している場合でも、その
ような処理が不可能な信号処理部を搭載している場合で
も、共に動作が不安定になるなどの問題を一掃できるか
ら、安定した特殊効果を付与できると共に、そのような
機能がないときでも安定した映像信号を得ることができ
る。これによって信号処理部20の共用化が図れる。
【0039】図2において、ゲート回路37はオアゲー
ト回路を使用することもできる。その場合にはゲート制
御信号Sgのレベルは反転させて使用されることにな
る。
【0040】
【発明の効果】以上のように、この発明に係る信号処理
用IC回路では、インタフェース部を使用しないときは
内部に設けられたレベル固定手段を制御して所定レベル
に固定するようにしたものであるから、安定した信号処
理を実現できることはもちろんのこと、プルダウンやプ
ルアップするための配線パターンを引き回すことがなく
なり、回路パターンの縮小化、IC回路を含む回路全体
の規模を縮小できる特徴を有する。部品点数の削減にも
つながる。
【0041】さらにこの発明に係るIC回路を撮像装置
に適用する場合には、特殊効果処理などを行っていると
きと、これをストップさせているときでも安定した映像
信号を得ることができる特徴を有する。
【図面の簡単な説明】
【図1】この発明に係る信号処理用IC回路の一実施態
様を示す要部の接続図である。
【図2】第2の実施態様を示す要部の接続図である。
【図3】その真理値表である。
【図4】撮像装置の一例を示す要部の系統図である。
【図5】従来の信号処理用IC回路の一例を示す系統図
である。
【図6】図5と同様な系統図である。
【符号の説明】
10・・・撮像装置、20・・・信号処理部、21・・
・Y/C生成部、22・・・インタフェース部、23・
・・付加機能処理部、35(35a〜35h)・・・レ
ベル固定手段、37(37a〜37h)・・・アンドゲ
ート回路

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 外部端子とインタフェース部との間のデ
    ータ伝送路に対して端子レベルを固定するレベル固定手
    段が内蔵された信号処理用IC回路であって、 上記レベル固定手段を制御することによって上記外部端
    子へのデータ無入力時所定レベルに固定するようにした
    ことを特徴とする信号処理用IC回路。
  2. 【請求項2】 上記レベル固定手段は、データ伝送路に
    対して並列接続され、 上記外部端子へのデータ無入力時には上記外部端子が接
    地レベル若しくは電源レベルに固定されるようになされ
    たことを特徴とする請求項1記載の信号処理用IC回
    路。
  3. 【請求項3】 上記データ伝送路は双方向バスとして構
    成され、その出力側バスにレベル固定手段が接続され、
    上記外部端子が入出力端子として使用されていないとき
    には、上記データ伝送路が所定レベルに固定されるよう
    になされたことを特徴とする請求項1記載の信号処理用
    IC回路。
  4. 【請求項4】 撮像信号から輝度信号と色信号からなる
    映像信号を生成する撮像装置であって、 上記映像信号を生成する信号処理部がインタフェース部
    を有するIC回路として構成されると共に、 上記インタフェース部を介して特殊効果を付与する付加
    機能処理部が接続され、 上記インタフェース部のデータ伝送路に接続された外部
    端子にレベル固定手段が接続され、 この付加機能処理部によって上記映像信号に特殊効果が
    付与され、 上記レベル固定手段を制御することによって上記外部端
    子へのデータ無入力時所定レベルに固定するようにした
    ことを特徴とする撮像装置。
  5. 【請求項5】 上記レベル固定手段は、データ伝送路に
    対して並列接続され、 上記外部端子へのデータ無入力時には上記外部端子が接
    地レベル若しくは電源レベルに固定されるようになされ
    たことを特徴とする請求項4記載の撮像装置。
  6. 【請求項6】 上記データ伝送路は双方向バスとして構
    成され、その出力側バスにレベル固定手段が接続され、
    上記外部端子が入出力端子として使用されていないとき
    には、上記データ伝送路が所定レベルに固定されるよう
    になされたことを特徴とする請求項4記載の撮像装置。
JP05215796A 1996-03-08 1996-03-08 信号処理用ic回路およびこれを使用した撮像装置 Expired - Fee Related JP3550860B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05215796A JP3550860B2 (ja) 1996-03-08 1996-03-08 信号処理用ic回路およびこれを使用した撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05215796A JP3550860B2 (ja) 1996-03-08 1996-03-08 信号処理用ic回路およびこれを使用した撮像装置

Publications (2)

Publication Number Publication Date
JPH09247518A true JPH09247518A (ja) 1997-09-19
JP3550860B2 JP3550860B2 (ja) 2004-08-04

Family

ID=12907024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05215796A Expired - Fee Related JP3550860B2 (ja) 1996-03-08 1996-03-08 信号処理用ic回路およびこれを使用した撮像装置

Country Status (1)

Country Link
JP (1) JP3550860B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005006061A (ja) * 2003-06-12 2005-01-06 Matsushita Electric Ind Co Ltd 画像処理装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005006061A (ja) * 2003-06-12 2005-01-06 Matsushita Electric Ind Co Ltd 画像処理装置
US7688361B2 (en) 2003-06-12 2010-03-30 Panasonic Corporation Image processor including memory controller which starts reading image data before writing screenful of image data is completed
JP4598374B2 (ja) * 2003-06-12 2010-12-15 パナソニック株式会社 画像処理装置

Also Published As

Publication number Publication date
JP3550860B2 (ja) 2004-08-04

Similar Documents

Publication Publication Date Title
JP4313311B2 (ja) カメラモジュール用チップセット
US6563540B2 (en) Light sensor with increased dynamic range
JPH09247518A (ja) 信号処理用ic回路およびこれを使用した撮像装置
US20080068470A1 (en) Electronic device mounted with memory card and reset method of the memory card
JP3225357B2 (ja) 電子カメラ
JP4032777B2 (ja) 撮像装置および撮像装置の制御方法並びに撮像装置の収納装置
JP3101577B2 (ja) カメラ用シグナルプロセッサ
JP3400583B2 (ja) 画像信号処理装置
JP4488990B2 (ja) カメラシステムおよび電圧供給方法
JP2002297273A (ja) 電子機器
JP2703902B2 (ja) 半導体集積回路
JPS6330069A (ja) フアクシミリ装置
JP2603961B2 (ja) 電子スチルカメラ
JPH09322032A (ja) 記録再生装置
JPH0934610A (ja) Pciシステムおよびプリンター装置
JP2003179814A (ja) 映像信号処理装置
JPH11177423A (ja) デジタル信号処理装置およびデジタル信号処理用集積回路
JPS62230252A (ja) フアクシミリ装置
JP2885082B2 (ja) シグナルコンディショナー
JPH0678194A (ja) 撮像装置
JPH1188905A (ja) カメラ装置
JPH11196290A (ja) 映像信号処理装置
Lundmark Development of a USB camera using a general purpose microcontroller
JPH0831996B2 (ja) 撮影装置
JPH07122987A (ja) 信号処理装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040412

LAPS Cancellation because of no payment of annual fees